TWI376509B - Phase detection circuit - Google Patents

Description

1376509 修正版修正日期：2〇l2/2/3 九、發明說明： 【發明所屬之技術領域】 此處說明的本具體實施例係關於半導體電路技術，更 具體而言，係關於用在需要一相位比較結果一系統内之〜 相位偵測電路。. 【先前技術】 , 一傳統的相位偵測電路可配置成一使用正反器或一相 • 位頻率偵測器。例如：請參閱第一圖，一傳統相位谓測電 • 路使用包含一D正反器DFF及一反向器ινί的一個正反器。 • D正反器DFF配置成透過其輸入端接收一參考時脈信 號‘REFCLK ’且透過其時脈端接收一回饋時脈信號 ‘FBCLK’ ’並且輸出一上信號‘UP’及透過反向器ινί將上信 ' 號‘UP’反向所獲得的一下信號‘DN’。 回饋時脈信號‘FBCLK’為一種時脈信號，其在使用— 相位偵測電路一系統内與參考時脈信號‘REFCLK，做比較 ， ’該相位偵測電路可例如像是延遲鎖定迴路（DLL，delay locked loop)電路或相位鎖定迴路(pll，phase locked loop) 電路的一鎖定迴圈電路。 若參考時脈信號‘REFCLK，的相位比回饋時脈信號 • ‘FBCLK’的快，如第二A圖内所示，第一圖的相位偵測電路 • 以高位準輸出上信號‘UP，。若參考時脈信號‘REFCLK，的相 位比回饋時脈信號‘FBCLK，的慢，如第二B圖内所示，第一 圖的相位偵測電路以高位準輸出下信號‘DN，。 5 1376509 « 笛一 一 修正嚴修正日期：2012/2/ 弟一圖内顯示的相位偵測電路具有兩個缺點： 相位偵測電路具有無感區（dead扣时卜也 ， 相則貞測電路具有低解析度，無法偵測—低於^定=^ 下的相位差。無感區直接關聯於該正反器的設定 間’並且導致使用該相位偵測電路系統内的抖動。 ^二’該相位_電路具有—有限的相位偵測範圍， 也就疋在相位上_的兩信制之初始相位差必須在冗 〜2π的範_。若該初始相位差超出此範圍，則如第二圖 所示’使用該相位制電路㈣助就會發生 ° …因此，在第-圖所示使用該相位價測電路的系二内， 必須新增-個別電路讓該相位偵測電路在—初始操作階段 上所接收的兩信號間之相位差位於預定範圍内。 在使用-相位頻率伯測器的一傳統相位谓測電路内， 因為該相位谓測電路具有線性操作特性，並且上传號‘υρ， 及下信號‘DN，都以短脈衝輸出，所以難以將該相^測電 路應用在一數位控制型鎖定迴圈電路。 為此，使用一相位頻率偵測器的相位偵測電路且有一 應用範圍方面的限制’其中該相位偵測電路必須盘類比控 制型骸迴®電路_電躲配置在—起，並且由於額外 電路的存在造成該相位偵測電路的大小增加。 【發明内容】 在此說明不受-相位偵測範圍限制，並且不用額外電 路就可穩定操作之一相位彳貞測電路。 修正版修正曰期：2012/2/3 。。才艮據-個悲樣相位偵測電路包含一相位頻率偵測 ^其^置成比較-第—輸人信號及—第二輸人信號，並 ；δ希第—相位比較信號及—第二相位比較信號；及一感 路’其配置成感應該第—相位比較信號及該 第二相位 父L號間之-脈衝寬度差異，並輸出具有不同邏輯值的 相位偵測信號。 。。根據其他態樣，-相位偵測電路包含一相位頻率债測 2其配置成比較一第一輸入信號及一第二輸入信號，並 ^ 帛相位比較信號及—第二相位比較信號；-感應 ’其配f成感應該第—相位比較信號及該第二相位比 Ί遽間之脈衝寬度差異，並輪出具有不同邏輯值的相 ^貞測信號，用於針對Μ操作模式設定料同的啟動範 ’及-控制電路’其配置成控制該感應電路的該啟動範 圍，以回應一操作模式信號。 底下將參閱名為「實施方式」的段落來說明這些與其 他特徵、態樣及具體實施例。 【實施方式】 無論在什麼地方，在下舰财，所有圖式與說明都 將使用相同的參考號碼來代表相同或相似的部分。 第三圖為說明根據一個具體實施例的範例相位摘測電 路ΗΗ之-圖式。請參閱第三圖，相位仙電路⑻包含一 相位頻率摘測器100、一感應電路、-閃鎖300及-控制 電路400。 1376509 修正版修正日期：2012/2/3 相位頻率偵測器1〇〇可配置成比較一參考時脈信號 ‘REFCLK’之相位及一回饋時脈信號‘FbclK，之相位，並且 輸出相位比較信號‘UP1，和‘DN1，。 感應電格200可配置成感應相位比較信號‘υρι ’及 ‘DN1’之位準’以回應一操作模式信號‘c〇arse〇rfinE， 及一預充信號‘PCG’ ’並輸出感應信號‘UP2,及‘Dn2，。操作 模式信號‘COARSE OR ΠΝΕ’可為用於調整感應電路2〇〇操 作模式之一信號。依照操作模式信號‘COARSE OR FINE， 的位準，感應電路200可在一粗模式内或在一細模式内操作 ’當細模式與粗模式比較時，以細緻方式實施感應操作。 閃鎖300可配置成鎖定感應信號‘UP2，和‘DN2’。 控制電路400可配置成使用參考時脈信號‘REFCLK，及 操作模式信號‘COARSE OR FINE，來改變預充信號‘PCG，的 頻率。 請參閱第四圖，可看見相位頻率偵測器100可包含一第 一正反器110、一第二正反器12〇及一AND閘AND1。 第—正反器110可配置成透過其輸入端D接收電源，且 透過其時脈輸入端接收參考時脈信號‘REFCLK，。第二正反 器120可配置成透過其輸入端〇接收電源，並且透過其時脈 輸入端接收回饋時脈信號‘FBCLK，。該and閘AND1將第一 及第一正反器（110及12〇)的輸出進行AND運算，並將and 結果值應用至第-及第二正反器（1職12〇)的重設端 RESET。 請參閱第五圖，感應電路200可包含一感應放大器，及 8 1376509 修正版修正日期：2012/2/3 —用於將感應放大器的操作模式改變成粗模式或細模式來 回應操作模式信號‘COARSE OR FINE’的額外電路。 5亥感應放大器可包含一個交叉轉合問鎖，該交叉輕合 閃鎖可包含第一至第六電晶體（Ml至M6)。該額外電路可 包含第七至第十一電晶體（M7至Mil)及第一和第二電容 器（C1及C2)。第七至第九電晶體（M7至M9)可配置成 將該感應放大器轉入一預充狀態’以回應預充信號‘PCG， 。第十及第十一電晶體（M10及Mil)及第一及第二電容器 (C1及C2)可配置成操作當成一濾波器，用於將該感應放 大器的操作模式改變為粗模式或細模式，以回應操作模式 信號‘COARSE OR FINE，。 請參閱第六圖，閂鎖300可包含第一至第三NAND閘（ ND1 至 ND3)。 第一NAND閘ND1可配置成透過其第一輸入端接收感 應信號‘UP2’，並透過其輸出端輸出一相位偵測信號‘up， 。第二NAND閘ND2可配置成透過其第一輸入端接收相位偵 測信號{UP’，並透過其第二輸入端接收感應信號‘DN2,，然 後透過其輸出端輸出一相位偵測信號‘DN’。藉由第一 NAND閘ND1的第二輸入端可接收相位偵測信號‘DN，。第 三NAND閘ND3可配置成透過其第一及第二輸入端接收相 位偵測信號6UP’和‘DN’，並透過其輸出端輸出一有效信號 ‘VALID，。 請參閱第三圖，控制電路400包含一延遲器（dly) 410 、一時脈產生器420及一多工器（MUX) 430。 9 1376509 修正版修正日期：2012/2/3 延遲器（DLY) 410可配置成接收參考時脈信號 ‘REFCLK’、將參考時脈信號‘REFCLK，延遲一段預定時間 並且輸出一第一時脈信號‘CLk_COARSE，。 時脈產生器420可配置成接收參考時脈信號‘REFCLK， 並輸出一第二時脈信號‘CLK_FINE，，其對應至(例如 N = 5)及第一時脈信號‘CLk_COARSE，之一反相。 多工器430可配置成選擇並輸出第一時脈信號 ‘CLK_COARSE’及第二時脈信號‘CLK_FINE，之一，以回應 操作模式信號‘COARSE OR FINE，。 請參閱第七圖，時脈產生器420可包含一計數器421、 一匹配電路422以及一正反器DFF。 計數器421可配置成計數參考時脈信號‘REFCLK，，並 輸出計數資料C0至Cn-Ι。計數器421的計數資料C0至Cn-1 可初始化’以回應一重設信號‘reset，。 匹配電路422可配置成當計數資料c〇至Cn-1等於參考 資料D0至Dn-Ι時，則啟動一匹配信號‘out，。匹配電路422 可包含複數個X0R閘X0R1至X〇Rn_l，其中每一個都接收 計數資料C0至Cn-Ι的一個位元及參考資料D0至Dn-Ι的一 個位元’及包含一個AND閘AND2，其對複數個X0R閘 XOR1至XORn-Ι的輸出進行AND運算，並輸出AND結果值 當成匹配信號‘OUT’。 正反器DFF可配置成透過其輸出端Q輸出、透過其輸入 端D接收的匹配信號‘OUT’ ’將其當成重設信號‘reset，，以 回應參考時脈信號‘REFCLK，。正反器DFF可配置成透過其 1376509 修正版修正日期：2012/2/3 反相k/Q輸出該第二時脈信號‘Clk_finE，，其對應至重設 信號‘reset’的反相。 以下將說明時脈產生器420的操作。 首先，計數器421與參考時脈信號‘REFCLK，同步開始 計數，並由匹配電路422接收對應的計數資料co至Cn—丨。當 計數資料C0至Cn-Ι等於參考資料D〇至Dnj，則匹配電路 422輸出高位準上的匹配信號‘out，。當匹配信號‘out，具 有高位準，則正反器DFF以高位準輸出重設信號‘reset，及對 應至重設信號‘reset’反相的第二時脈信號‘CLK—FINE，。例 如：假設參考資料D0至Dn-Ι為三位元‘11〇’，當計數資料c〇 至Cn-1變成‘ 110’ B寺’則重設信號‘reset’當成一高位準脈衝 輸出。重設信號‘reset’可為具有1/5責任率的信號，並且對 應至參考時脈信號‘REFCLK’的5個區。因為第二時脈信號 ‘CLK_FINE’對應至重設信號‘reset’的反相，則其具有4/5的 責任率並對應至參考時脈信號‘REFCLK’的5個區。 此後，將說明具備上述結構的該相位偵測電路之操作 〇 首先，相位頻率偵測器100接收參考時脈信號 ‘REFCLK’及回饋時脈信號‘FBCLK’，利用比較從0。至36〇〇 的時脈信號相位，輸出相位比較信號‘UP1’及‘DN1’。 相位比較信號‘UP1 ’及ΌΝΓ具有對應至參考時脈信號 ‘REFCLK’及回饋時脈信號‘FBCLK’間之相位差的脈衝寬 度差。 其中應用相位偵測電路101，例如一延遲鎖定迴路 11 1376509 修正版修正日期：2012/2/3 CDLL’ delay locked loop)電路，可在兩種操作模式之内操作 (包含粗模式及細模式）。在此可選擇性實施Dll電路的 兩種操作模式。在DLL電路的操作模式之間，該粗模式主 要用於當DLL電路操作的初始狀態中相位差顯著時，迅速 減少兩輸入時脈信號間之相位差，並且細模式用於當相位 差在預定範圍内時’微調兩輸入時脈信號間之相位差。因 此’相位偵測電路1〇1可建構成支援兩種DLL電路操作模式 〇 假設操作模式信號‘COARSE OR FINE，在粗模式情況 下具有高位準’並且在細模式情況下具有低位準。 當操作模式信號‘COARSE OR FINE，具有一高位準時 ，控制電路400選擇第一時脈信號‘clk_c〇arse，並輸出對 應的預充信號。當操作模式信號‘COARSE OR FINE’具有一 低位準時，控制電路400選擇第二時脈信號‘CLK_FINE，並 輸出對應的預充信號。 當操作模式信號‘COARSE OR FINE，具有一高位準時 ’感應電路200在該粗模式内操作。在感應電路2〇〇内，若 操作模式信號‘COARSE OR FINE，具有一高位準，則第十及 第十一電晶體（M10及Mil)都會關閉。因為第十及第十一 電晶體（M10及Mil)都關閉，因此流向第一及第二電容器 (C1及C2)的電流就會中斷。感應電路2〇〇重複感應及預 充操作來回應預充信號‘PCG，，此信號具有第一時脈信號 ‘CLK_COARSE，的週期。 在預充信號‘PCG’一於高位準上取消啟動之情況下，因 12 1376509 修正版修正曰期：2012/2/3 為第九電晶體M9已開啟，則會輪出利用將脈衝比較信號 ‘ U Ρ Γ及‘ D Ν Γ間之相位差放大所獲得的感應信號‘ 口 p 2，及 ‘DN2’。感應信號‘UP2’及‘DN2’其一具有一高位準，則另一 個具有一低位準。在預充信號‘PCG，於一低位準上啟動之情 況下，因為第九電晶體M9已關閉並且第七及第八電晶體（ M7及M8)已開啟，則感應信號‘UP2,及‘DN2,與電源VDD 具有相同位準。也就是說，在粗模式内，每次參考時脈信 號‘REFCLK’内發生上升段時，感應電路2〇〇就會實施感應 操作。 當操作模式信號‘COARSE OR FINE，具有一低位準時 ，感應電路200在該細模式内操作。在感應電路2〇〇内，若 操作模式信號‘COARSE OR FINE’具有一低位準，則第十及 第十一電晶體（M10及Mil)都會開啟。因為第十及第十一 電晶體（Ml0及Ml 1 )都開啟，因此流向第一及第二電容器 (C1及C2)的電流會與相位比較信號‘UP1，及‘DN1，的位準 一致。感應電路200重複感應和預充操作來回應預充信號 ‘PCG’，此信號具有第二時脈信號‘CLK_FINE，的週期。 在預充信號‘PCG’於一高位準上取消啟動之情況下，因 為第九電晶體M9已開啟，則會輸出利用將脈衝比較信號 ‘UP1 ’及‘DN1’間之相位差放大所獲得的感應信號‘up2，及 ‘DN2’。因為預充信號‘PCG，具有第二時脈信號‘CLK_FINE， 的週期’也就是’此週期對應至參考時脈信號‘REFCLK， 中5區，目前，則對應至相位比較信號‘υρι’及‘DN1，，其在 參考時脈信號‘REFCLK’的上升段發生n次時（例如5次）可 偵測到，會對第-及第二電容器（CRC2)^:期:雜 第一及第二電容器（C1及⑺的充電電壓位準輸出當 成感應信號‘UP2’及‘DN2,。 在預充k號PCG’於一低位準上啟動之情況下’因為第 九電晶體M9已關閉並且第七及第八電晶體（M7&M8)已 開啟，則感應信號‘UP2,及‘DN2,與電源VDD具有相同位準 。也就是說，在細模式内’利用將參考時脈信號‘REFCLK， 内上升段發生N次時獲得的感應結果整合，感應電路2〇〇輸 出感應信號‘UP2,及‘DN2,。第一及第二電容器（C1&C2) 操作當成濾波器，用於隨著感應電路2〇〇實施感應操作^^次 將感應結果值整合。 問鎖300維持感應信號‘UP2,及‘DN2,的位準，最後輪出 相位彳貞測信號‘UP’及‘DN，。 凊參閱第六圖，在初始操作階段内，因為感應信號 IJP2及DN2’具有一低位準，所以相位偵測信號‘up，及 ‘DN’可具有一高位準。在相位偵測信號‘up，及‘DN，都具有 一高位準的情況下，其會變成無效的輸出值。當相位偵測 信號SUP’及‘DN，都具有正常位準，也就是，具有不同位準 ’則閂鎖300將有效信號‘VALID，啟動至一高位準。若有效 信號‘VALID’啟動在一高位準上，則該相位偵測電路後的 一電路可判斷相位偵測信號‘ U P，及‘ D N ’有效並正常操作。 在感應電路2〇〇的預充週期期間，閂鎖300維持之前相 位偵測信號‘Up，及‘DN，的位準。 在相位偵測電路101内，因為使用一相位頻率偵測法， 14 1376509 " ' 修正版修正曰期：2012/2/3 所以對相位偵測範圍並無限制。進一步，在相位偵測電路 101内，因為相位偵測範圍内並無限制，因此就不需要有額 外電路將一初始輸入信號間之相位差位於預定範圍内。更 進一步，在相位偵測電路101内，由於事實上一相位偵測脈 衝透過一感應電路轉換成數位信號，則該相位偵測電路可 方便應用於數位控制型鎖定迴圈電路。再進一步，在相位 偵測電路101内，當其中包含一數位濾波器，則可進行精準 相位偵測，並且使用該相位偵測電路的一鎖定迴圈電路的 大小可降低。 雖然上面已經說明特定具體實施例，吾人將瞭解所說 明的具體實施例僅當範例。因此，此處說明的設備與方法 不應受限於所說明的具體實施例。而是，當上述說明與附 ' 圖並用時，此處說明的設備與方法應該只受限於以下的申 ' 請專利範圍。 【圖式簡單說明】 . 以下將參閱附圖說明特徵、態樣與具體實施例，其中 第一圖為一示範相位偵測電路之一方塊圖； 第二A圖及第二B圖為說明第一圖内相位偵測電路操 - 作的一時序圖； , 第二圖為根據一個具體實施例的相位偵測電路之一方 塊圖， 第四圖為可包含在第三圖所示電路内一相位頻率偵測 15 1376509 * ‘ 修正版修正日期：2012/2/3 器之一電路圖； 第五圖為可包含在第三圖所示電路内一感應電路之一 電路圖； 第六圖為可包含在第三圖所示電路内一閂鎖之一電路 圖；及 第七圖為可包含在第三圖所示電路内一時脈產生器之 一電路圖。 【主要元件符號說明】 101 相位偵測電路 100 相位頻率偵測器 200 感應電路 300 閂鎖 400 控制電路 110 第一正反器 120 第二正反器 410 延遲器 420 時脈產生器 430 多工器 421 計數器 422 匹配電路 AND1 AND閘 AND2 AND閘 C1 第一電容器 16 1376509 修正版修正日期：2012/2/3 C2 第二電容器 IV1 反向器 M1-M6 第一至第六電晶體 M7 〜Mil 第七至第十一電晶體 ND1 〜ND3 第一至第三NAND閘 DFF 正反器 XORO 〜XORn-1 XOR閘 C0 〜Cn-1 計數資料 DO 〜Dn-1 參考資料 17

Claims (1)

1376509 修正版修正曰期：2012/2/3 十、申請專利範圍： 1. 一種相位偵測電路，包含： 一相位頻率偵測器，其配置成比較-第-輸入信號 及-第二輸入信號，並輸出一第一相位比較信號及一第 二相位比較信號；及 -感應電路，其與該相位頻率制㈣合，該感應 2路配置成感應該第-相位比較錢及該第三相位比較 t號間之-脈衝&度差異’並輸出具有不同邏輯值的相

位偵测信號，其中該感應電路包含—感應放Ali，其配 置成接收該第一相位比較信號及該第二相位比較信號， 該感應電路進一步包含： 一第一切換元件，其連接在一電源端與該感 應放大器-輸出端之間，並且操作來回應一預充 信號，該信號用於將該感應放大器之一輸出預充 至一預設位準；及 兴兀仟，其連接在 應放大器之間’並且操作來回應該預充信號。 = 項之相位偵測電路，其中該相位 —第一正反器， 該第一輸入信號；及 一第二正反器， 該第二輸入信號。 .如申請專利範圍第2 其配置成輸出一電源位準，來回應 其配置成輸出一電源位準，來回應 項之相位偵測電路，其中該相位頻 18 修正版修正日期：2012/2/3 率偵測器進一步包含 1輯^件，其配置餘該帛 =正反器的-輪出進行娜運算並用該爆運算 …果重設該第-正反器與該第二正反器。 4.^申料職㈣丨項之相位_電路，其巾該感應放 大器包含一交叉耦合閂鎖。 I申請專利範圍第1項之相位_電路，其中該感應電 進步包含-遽波器，其配置成將該感應放大器的感 應結果值整合。 6·^申請專利範圍第5項之相位偵測電路，其中該遽波器 包含： 電容器，其連接至該感應放大器之一電源端；及 山切換斋，其連接在該等電容器與該感應放大器之輸 7出端之間，並操作來回應一操作模式信號。 .如申睛專利範圍第1項之相則貞測電路，進-步包含一 1鎖，其配置成維持該感應電路之一輸出位準。 如申睛專利範圍第6項之相位偵測電路，進一步包含一 控制電路，其配置成控制該感應電路的一啟動範圍，以 回應該操作模式信號。 如申睛專利範圍第8項之相位偵測電路，其中該控制電 路包含： —時脈產生器，其配置成使用該第一輸入信號輸出 貝任率改變信號，該信號具有與該第一輸入信號不同 的責任率；及 19 1376509 修正版修正日期：2012/2/3 一多工器，其配置成選擇性輸出該責任率改變信號 及一延遲信號之一，該延遲信號利用將該第一輸入信號 延遲所獲得，以回應該操作模式信號。 10. 如申請專利範圍第9項之相位偵測電路，其中該時脈產 生器包含： 一計數器，其配置成輸出與該第一輸入信號同步的 計數資料； , 一匹配電路，其配置成判斷該計數資料是否對應至 參考資料，並與該第一輸入信號同步輸出一匹配信號； 及 一正反器，其配置成輸出用於重設該計數器的一重 設信號，並且使用該匹配電路之一輸出來輸出該責任率 _ 改變信號。 11. 如申請專利範圍第10項之相位偵測電路，其中該匹配 電路包含： 一複數個第一邏輯元件，其每一個都配置成接收該 . 計數資料的一位元及該參考資料的一位元；及 . 一第二邏輯元件，其配置成將該複數個第一邏輯元 件之輸出進行AND運算，並使用該AND結果輸出該匹配 信號。 - 12. —種相位偵測電路，包含： . 一相位頻率偵測器，其配置成比較一第一輸入信號 及一第二输入信號，並輸出一第一相位比較信號及一第 二相位比較信號； 20 1376509 * * 修正版修正日期：2012/2/3 一感應電路，其與該相位頻率偵測器耦合，該感應 電路配置成感應該第一相位比較信號及該第二相位比 較信號間之一脈衝寬度差異，並輸出具有不同邏輯值之 相位偵測信號，用於針對不同操作模式設定成不同的啟 動範圍；及 一控制電路，其與該感應電路耦合，該控制電路配 置成控制該感應電路的該啟動範圍，以回應一操作模式 , 信號，其中該控制電路包含： 一時脈產生器，其配置成使用該第一輸入信 號輸出一責任率改變信號，該信號具有與該第一 輸入信號不同的責任率；及 一多工器，其配置成選擇性輸出該責任率改 變信號及一延遲信號之一，該延遲信號利用將該 ' 第一輸入信號延遲所獲得，以回應該操作模式信 號。 13. 如申請專利範圍第12項之相位偵測電路，其中該感應 . 電路包含： _ 一感應放大器，其配置成感應該第一相位比較信號 及該第二相位比較信號間之該脈衝寬度差異與該第一 輸入信號同步；及 - 一濾波器，其配置成將該感應放大器的感應結果值 . 整合，並輸出該相位偵測電路。 14. 如申請專利範圍第13項之相位偵測電路，其中該感應 電路進一步包含： 21 1376509 -鳜 > 修正版修正日期：2012/2/3 一第一切換元件，其連接在一電源端及該感應放大 器一輸出端之間，並且操作來回應一預充信號，該信號 用於將該感應放大器的一輸出預充至一預設位準；及 一第二切換元件，其連接在一接地端及該感應放大 器之間，並且操作來回應該預充信號。 15. 如申請專利範圍第13項之相位偵測電路，其中該濾波 器包含： : 電容器，其連接至該感應放大器之一電源端；以及 切換器5其連接在該電容器及該感應放大器之輸出 • 端之間。 16. 如申請專利範圍第12項之相位偵測電路，其中該時脈 產生器包含： ' 一計數器，其配置成輸出與該第一輸入信號同步的 ' 計數資料； 一匹配電路，其配置成判斷該計數資料是否對應至 參考資料，並與該第一輸入信號同步輸出一匹配信號； . 及 _ 一正反器，其配置成輸出用於重設該計數器的一重 設信號，並且使用該匹配電路的一輸出來輸出該責任率 可變信號。 - 17.如申請專利範圍第16項之相位偵測電路，其中該匹配 . 電路包含： 一複數個第一邏輯元件，其每一都配置成接收該計 數資料的一位元及該參考資料的一位元；及 22 1376509 修正版修正日期：2012/2/3 一第二邏輯元件，其配置成將該複數個第一邏輯元 件的輸出進行AND運算，並使用該AND運算結果輸出該 匹配信號。 23