TWI361479B - Integrated circuit package having inductance loop formed from a bridge interconnect - Google Patents

Integrated circuit package having inductance loop formed from a bridge interconnect Download PDF

Info

Publication number
TWI361479B
TWI361479B TW093125625A TW93125625A TWI361479B TW I361479 B TWI361479 B TW I361479B TW 093125625 A TW093125625 A TW 093125625A TW 93125625 A TW93125625 A TW 93125625A TW I361479 B TWI361479 B TW I361479B
Authority
TW
Taiwan
Prior art keywords
circuit
doc
input
output
package
Prior art date
Application number
TW093125625A
Other languages
English (en)
Other versions
TW200527633A (en
Inventor
Yido Koo
Hyungki Huh
Kang Yoon Lee
Jeong-Woo Lee
Joonbae Park
Kyeongho Lee
Original Assignee
Gct Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gct Semiconductor Inc filed Critical Gct Semiconductor Inc
Publication of TW200527633A publication Critical patent/TW200527633A/zh
Application granted granted Critical
Publication of TWI361479B publication Critical patent/TWI361479B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1361479 九、發明說明： 【發明所屬之技術領域】 本發明大體係關於積體電路， _ 有由封裝的至少-個輸入/輸出引腳;成=之_於一具 體電路封裝。本發明亦係關於_種由封感迴路的積 少部分控制之系統。 _«之電Μ迴路至 【先前技術】 電路設計者之—個多年目標係減小積體電路之大小。對 於不斷變小的消費電子設備、通訊裝置及較少提及之 系統的市場需求在很大程度上推動了此目帛。然而，存在 ❹破壞此目標之障礙，其中之—將在本文進行論述。 許多積體電路不是獨立的裝置。為了確保合適之運作， 因此必須經由不涉及IC封裝輸入/輸出引腳的使用之連接 來將此等電路連接至-或多個外部組件。舉例而言，如圖i 所示，可藉由使用接線3將積體電路晶片丨連接至一封裝外 組件2以達到此。建立封裝外連接之f要增加了製造過程的 成本及複雜性且因此被認為是非常不當的。此等連接亦曝 露積體電路從而增加了自外部影響遭受損壞之風險，此將 轉化為可靠性及效能的降級。 需要封裝外連接之習知積體電路通常用於諸如蜂巢式電 話之行動通訊裝置之頻率合成器中。因為此等裝置中相位 雜訊規格如此嚴格，所以用於產生頻率的鎖相迴路中之壓 控振盪器通常基於某諧振結構。陶瓷諧振器及LC儲能電路 (tank circuit)為普通實例。雖然LC儲能振盪器㈨吐 95480.doc 1361479 oscillator·)之建構細節不同，但是通用諧振結構包含一與固 定電容器（C)及可變電容器（Cx)並聯連接的電感器。在無任 何損耗的情況下，能量在電容器與電感器之間以頻率匕* = 傳遞’且可選擇電感值匕來控制裝置的運作 頻帶。 在包含前述頻率合成器之積體電路中，用於頻帶選擇目 的之電感器位於封裝外（意即，為電路板安裝）。使用封裝外 或電路板安裝之電感器增加了系統成本。此外，在封裝與 電路板之間可出現連接問題，其可對pLL電路的可靠性及效 能產生不利影響。 已嘗試克服此等習知裝置之缺點。第6,323,735號美國專 利揭示了種方法，其形成一完全位於含有鎖相迴路電路 之積體電路封裝中的電感器。使用導電導線將1C晶片上的 、’α a襯墊連接至封裝基板上的相同結合襯塾以達到此目
的。襯墊與導線之間的連接形成一電感迴路，其控制PLL 電路之運作頻帶。封裝基板上可包含多個結合襯墊以形成 變化長度的電感器迴路。然後有選擇地啓動該等迴路以實 現運作頻率之改變。 由於至J兩個原因而使得專利，735中採用的方法是不當 的第 為了完全在1C封裝内形成電感迴路，必須形成 封裝基板以包3與輸入/輸出封裳引腳分離之結合概塾。形 成此等特殊襯塾之需要會增加製造過程的成本及複雜性。 第二’為了容納結合襯$ ’必須增加積體電路基板之大小 且因此/肖耗了更多電路板空間。此等效應破壞了增加整合 95480.doc 1361479 及小型化的目標。
Craninckx在本文"Wireless CMOS Frequency Synthesizer
Design"中揭示了另一種方法，其揭示了含有電感器迴路之 一獨立積體電路封裝。藉由IC晶片上的結合襯墊與IC封裝 之各別輸入/輸出引腳之間的連接接線來形成此迴路。然後 由一第三接線連接輸入/輸出引腳。雖然此方法不需要在封 裝基板上形成特殊結合襯墊，但是其至少具有兩個不當缺 點。第一，如同在專利，735中一樣，一接線用於連接輸入/ 輸出引腳。如先前所述，在製造及/或使用期間此等導線容 易受到損壞。第二，由第三接線連接之輸入/輸出引腳位於 封裴之相對側上。因此，第三導線必須穿過IC晶片。此是 不备的，因為導線可使晶片電路的某些部分短路且引入使 得晶片效能大體降級之雜訊及其它干擾影響。 鑑於前述考慮，顯而易見，需要一種更經濟且需要比製 造習知1C封裝更少之處理步驟的積體電路封裝，且該積體 電路封裝亦不谷易受到損壞並具有較少可不僅降級晶片電 路之可菲性及效能而且降級晶片之主系統（h〇st system)之 可罪性及效能的雜訊。亦需要一種積體電路封裝，其至少 相對於連接至晶片的一電感器迴路之連接為獨立的，且其 能夠經由此連接達成至少一個前述之優點。 【發明内容】 本發明之一目標在於：提供一種更經濟且比製造習知ic 封裝需要更少處理步驟之積體電路封裝。 本發明之另—目標在於：提供一種不容易受到損壞並具 95480.doc 1361479 2較少可不僅降級晶片電路之可靠性及效能而且降低晶片 的主系統之可靠性及效能的雜訊之積體電路封裝。 本發明之另-目標在於：提供一種至少相對於電感器迴 至ic晶片之連接為獨立的且能夠經由此連接達成至少一 個前述優點的積體電路封裝。 :發明之至少一個實施例之另一目標在於：與習知獨立 =體電路中使用的導線數目相比，藉由減少用於形成電感 盗迴路接線的數目來實現—或多個前述目標。 =發明之另-目標在於：提供—種不需要在封裝基板上 成特殊結合襯墊從而形成—連接至晶片之電感㈣ 積體電路封裝。 本發明之另-目標在於：藉由自封裝之至少—個 出引腳形成電感器迴路來達成-或多個前述目標/ μ =發明之另—目標在於：提供-種根據前述任何-個類 型由積體電路封裝至少部分控制之系統。 本發明之此等及其它目標及優點可藉由提供—半導 裝而達成，該半導體封裝包括一積體電路晶片及 以獨立方式連接之一電感器迴路。此獨立連接可藉由自 個導體形成迴路而實現。第一導體將晶片上之第—士入: 塾連接至封裝之第-輸人/輸出引腳。第二導體將^二 第-結合襯墊連接至封裝之第二輸入/輸出引腳。 體=-將第-輸入/輪出引腳連接至第二輸入/輸㈣聊 之化層。該金屬化層可包含於基板表面上或此声 含於封裝基板之子表面層令。 .s D匕 乐汉弟一輸入/輸出引腳可 95480.doc •9- t裝内之相鄰引腳，或者此等弓丨腳可由至少一第三輸入/ 輸出引腳隔開。第一及第二導體較佳為接線。 根據另-實施例，半導體封裝包括—積體電路晶片及在 封裝内以獨立方式連接之-電感器迴路。此電感器迴路由 將晶片上之第一結合襯塾連接至封裝之第一輸入/輸出引 7的一第-導體及將晶片上之第二結合齡連接至封裝之 I二輸入/輸出引腳的-第二導體形成。為了完成迴路，第 ~及第二輸入/輸出引聊係相鄰的且在封裝内彼此接觸。同 樣’第一及第二導體可為接線。 根據另-實施例，半導體封裝包括—積體電路晶片及在 封裝内以獨立方式連接之電感器迴路。此電感器迴路包含 將晶片上之第一結合襯塾連接至封裝之第一輸入/輪出引 腳的一第—導體及將晶片上之第二結合襯塾連接至封裝之 第二輸入/輸出引腳的-第二導體。為了完成迴路，第_及 第二輸入/輸出引腳具有一整體構造。同樣，第一及第 體可為接線。 一哥 …本發明亦關於一振盪器電路’纟包括：一具有兩個輸出 郎點之主動振盈器；搞接至輸出節點之—電感器迴路；及 輪接至自輪出節點的至少—電容電路。該電容電路包人 一電谷益、一 Φ RB ^ η 一锋 冤Ρ器及第一開關，且當第一開關打開時 電阻益向電容器提供一偏壓。第一開關將電容器耦接至 動振盈器之輪出節點及自此等節點去柄。 主動振盛器及電感電路包含於—包含_積體電路 半導體封裝中。以此方式組態’電感器迴路包含：將晶片 95480.doc 1361479 上之第一結合襯墊連接至封裝之第一輸入/輸出弓丨腳、 第一導體；將晶片上之第二結合襯墊連接至封裴之、 ^ Sm· 入/輸出引腳的一第二導體；及包含一將第一輸入 ^ , 千别®引腳 連接至第二輸入/輸出引腳之金屬化層的一第三導體。第 及第二導體可為接線且金屬化層可在一表面 一 竦于表面層 中形成。此外，第-輸入/輸出引腳及第二輸入/輪出引 相鄰，或第一及第二輸入/輪出引腳可由至少—第三輪入/ 輸出引腳隔開。 m 。根據另一實施例，本發明提供一具有主動振盪器、電 器迴路及先前描述之電容電路之振盪器電路。然而，電感 器迴路包含將晶片上之第一結合襯塾連接至封裝之第一^ 入/輸出引腳的一第一導體及將晶片上之第二結合襯心 接至封裝之第二輸入/輸出弓丨腳的一第二導體，其中第一輸 入/輸出引腳及第二輸入/輸出引腳係相鄰的且彼此接觸。第 一及第二導體為接線。 根據另-實施例，本發明提供一具有主動振盤器、電感器 迴路及先前描述之電容電路之振盈器電路1而，電感器 :路包含將晶片上之第一結合襯墊連接至封裝之第一輸入 輪出引腳的一第一導體及將晶片上之第二結合襯墊連接 封裝之第二輸入/輸出引腳的一第二導體。第一及第二輸 入/輪出引腳可具有一整體禮4日# 線形成。 且第-及第二導體可由接 【實施方式】 積 在—態樣中，本發明係關於一半導體封裝，其具有 95480, d〇c 體電路晶片及在此封裝中以獨立方式連接的電感器迴路β 本發明㈣關於上述㈣體裝置之電感器迴路至少部 分控制的系統。該系統可為一通訊系統或另一類型之系 統在該通訊系統t電感器迴路用於設定傳輸器及/或載 皮頻率或。下文將逐-論述本發明之各種實施例。 圖2⑷展示-根據本發明之第一實施例之半導體封裝。此 封裝包含-安裝於封裝外殼上或封裝外殼内之積體電路晶 片1〇。該外殼包含用於支撐晶片之基板12及形成於基板上 的複數個輸入/輸出（1/0)引腳13，該等引腳13用於將晶片電 連接至-或多個外部電路（未圖示）^基板可為任何已知類型 且I/O引腳可藉由使用多種f知附著技術（包含但不限於接 線及焊料凸塊）t之任何—種而連接至晶片。此類型封裝之 實例包含.引線框封裝、包含彼等使用帶自動結合(TAB) 之球狀晶格陣列（BGA)封裝、引腳晶格陣列封裝（PGA)、薄 小輪廓封裝（TSOP)、小輪廓j型引線封裝（s〇J)、小輪廓封 裝（sop)及晶片尺寸封裝（csp)，此處僅提及這些。 I/O引腳可呈現多種形態中之任何一種。舉例而言，引腳 圖不為沿著封裝基板周圍而設置的外部封裝引線。然而， 若須要，引腳可以其它方式形成，其包含（但不限於）穿過封 裝基板延伸至提供於封裝相對側上之焊料凸塊連接的導電 通路。 半導體封裝亦包含在封裝内獨立之一電感器迴路2〇。該 電感器迴路由兩個導體形成β第一導體22將晶片上之第一 結合襯墊24連接至封裝之第—輸入/輸出引腳％，且第二導 95480.doc -12· 1361479 體32將晶片上之第二結合襯墊34連接至封裝之第二輸入/ 輸出引腳36。第一及第二導體較佳為接線。 為了完成迴路，包含第三導體40以連接第一與第二輸入/ 輪出引腳。第二導體可為以多種方式形成之一金屬化層。 一種方法採用在封裝基板的上表面5〇上形成層4〇。如圖2所 不，較佳形成此層以使得末端分別與引腳26及36並置。金 屬化層可使用任何已知技術形成，此等技術包含（但不限於） 離子植入及電聚姓刻。另夕卜，較佳在將積體電路晶片安裝 於封裝内之前於基板上形成金屬化層。或者，可在晶片安 裝之前且甚至在1/0引腳形成於或附著於基板上之前形成 金屬化層。在後者狀況下，繼金屬化層形成之後，第一及 第二I/O!丨腳可連接至或形成於其頂料而完成電感器迴 路0 如圖2(b)所示，作為形成於封裝基板之表面上的導電層之 替代，第三導體可為位於印刷電路板39上或其中的導電線 38,而積體電路晶片附著至該印刷電路板上。印刷電路板 可具有用於電連接之若干層且因此導電線可包含於此等層 中之一層中。封裝引腳26及36較佳受到曝露以用於焊接至 印刷電路板上》更具體言之，可藉由曝露封裝引腳並將其 連接至印刷電路板上相應的焊接襯墊來進行連接。然後將 焊接襯墊連接至連接線38以藉此建立連接。經由印刷電路 板導電線可容易地形成引腳之間的電連接。 作為另一替代，第三導體可能是連接第一與第二輸入/輸 出引腳的接線。 95480.doc ^ 13- 1361479 旦形成電感器迴路，其可用於控制積體電路晶片上之 —或多個電路。舉例而言，若積體電路包含鎖相迴路，則 此迴路之電感值可用於設定此迴路之輸出頻率或頻帶。或 者迴路長度可用於設定晶片的其它運作參數。舉例而言， 本發明之電感器迴路之具體應用可（例如）視設定參數及由 積體電路待執行之具體功能而定。 迴路之電感值視其全部長度而定。此長度可以各種方式 加以設定以達成所要的電感值。舉例而言，可將第—及第 二導體的長度設定成具有基於一待達成之迴路長度的具體 長度。較佳地，迴路中連接的輸入/輸出引腳在電路封裝上 是彼此相鄰的。然而，若須要，此等引聊可不相鄰。在此 狀况下，迴路中連接之引腳之間的距離有助於設定對應所 要的電感值之迴路長度。 圖3(a)-3(c)提供本發明之此稍後變化的實例。在圖 中，中間引腳65及70位於在電感器迴路中相連接的引腳46 與56之間。在圖3(幻中，表面金屬化層52在中間引腳下面穿 過。此等引腳較佳不與晶片連接.否則，金屬化層可使連 接至引腳的電路短路。 圖3(b)中’接線63可用於形成至中間引腳65及7〇、此等引 腳之間或自引腳之導電橋接器。如前一狀況此等引腳較佳 不連接至晶片以防止發生短路問題。根據另一替代，接線 及金屬化層之組合可用於形成至中間引腳、引腳之間或自 引腳之橋接器，且可藉由使用前述技術的組合來改變電感 器迴路的長度。 95480.doc 14 1361479 在圖3(c)中，中間引腳72及73位於引腳74及75之間。在圖 3 (b)中’表面金屬化層66沿著一路徑沈積，該路徑將與中間 引腳72及73之接觸轉移至連接引腳74及75。因此，中間引 腳可連接至晶片電路而不會產生任何短路效應。 圖4展示形成包含於封裝基板一子層中之金屬化層的另 一方法。在此圖中，層80係基板之表面層’層8丨係金屬化 底層，其可或不可與表面層直接相鄰，且導電通路82及83 將引腳85及86連接至金屬化層。作為導電通路之替代，圖5 展示：在迴路中相連接之輸入/輸出引腳中之至少一個且較 佳此兩者具有分別接觸金屬化底層的突出部分95及96。圖5 以橫截面展示本發明之此變化，其中出於說明之目的僅展 不猎由突出部分97接觸金屬化底層96之輸入/輸出引腳％。 圖6展示一根據本發明第二實施例之半導體封裝。此封裝 包含-安裝在封裝外殼11〇上或封裝外殼m内之積體電路 晶片該外殼包含一基板112，其用於支擇晶片及形成 於基板上用於將晶片電連接至-或多個外部電路(未圖示） 之複數個輸入/輸出（1/〇)引腳113。基板可由一種材料製成 且1㈣腳可以第—實施例中說明之任何方式形成及連接。 半導體封裝亦包含―太## ^ ^ 3在封裝内獨立之電感器迴路12〇。電 孰器迴路由兩個導體报占咕 扪等體形成。第一導體122將晶片上之第一妗 合襯塾124連接至封fig 安芏訂裝之第-輸入/輪出y腳126 體132將晶片上之第_社 且第一導 /輸出引腳136。第及;：3他 第—導體較佳係接線。盥第一實施 例不同，在電感器迴路中 〃、第實細 "目連接的5丨腳是相鄰的且彼此接 95480.doc -15· 1361479 ==間的接觸確保迴路完成且建立基於迴路長 度的所要電感值。一旦雷成哭、贫 積體電路晶片上之-❹個迴形成，其就可用於控制 圖7(a)展示根據本發明之第^ 裝包含安裝在封裝外殼21。上或封裝::二導裝積： 路晶片200。該外殼包含—基板212 ,,^ 丹用於支揮晶片及形 成於基板上用於將晶片電連接至— 戈夕個外部電路（未圖 示）之複數個輸入/輸出_引腳扣。基板可由-種材料製 成且1/〇引腳可以第一實施例中說明之任何方式形成及連 接。 半導體封裝亦包含-在封裝内獨立之電感器迴路22〇。該 電感器迴路由兩個導體形成。第一導體222將晶片上之第— 結合襯塾224連接至封裝之第一輸入/輸出引腳咖，且第二 導體232將晶片上之第二結合襯墊234連接至封裝之第二輸 入/輸出引腳236。第一及第二導體較佳係接線。與第一及 第一實施例不同，電感器迴路中相連接的引腳具有一整體 構造；意即：儘管引腳可分別具有用於連接至印刷電路板 或其它外部電路之分離引線24〇及241，但是該等引腳形成 為一連續件》第一及第二導體與此等引腳的連接保證迴路 完成且建立基於迴路長度的所要電感值。一旦電感器迴路 形成，其就可用於控制積體電路晶片上之一或多個迴路。 圖7(b)展示一根據本發明第四實施例之半導體封裝。除了 單封褒引腳300用於連接接線222及232以形成電感器迴路 之外’此實施例與圖7(a)中之實施例相似。此實施例之優點 95480.doc -16- 在於·不需要特殊設計之封裝即可形成本發明之電感器迴 。g| ρμ . ’本發明可容易地以相對低的成本建構β 根據任何前述實施例之一半導體封裝可用於多種應用之 任何_去〇 — 例示性應用為在通訊系統中’其中電感器迴 路用以3又定一或多個參數，諸如（但不限於）運作頻率。現在 將拖述可用於此種通訊系統中之壓控振盪器之一說明性實 施例。 壓控振盪器 本發明之一例示性應用涉及形成申請中之美國專利申請 案第 10/443,835號（Attorney Docket GCTS-0024)中所揭示之 積體壓控振盪器（VC〇)類型，此案之内容以引用的方式倂入 本文中。雖然VCO可包含於一鎖相迴路中從而出於多個熟 知目的提供頻率訊號，但是熟習此項技術者應瞭解：此vc〇 應用決不僅僅為本發明之應用。如先前所強調，本發明之 各種實施例實際上可用於任何需要電感元件之電路中。下 文將論述根據本發明之VC0應用的一個例示性實施例。 因為在行動電話應用中相位雜訊規格是如此嚴格，所以 允許使用之VC0類型有限且通常使用—LC振盪器。該1^振 盈器包含一諧振儲能電路及若干主動裝置以補償在儲能電 路中的能量損耗。因為儲能電路是一種類型之帶通渡波器 (band-pass filter)，所以LC振盪器之相位雜訊效能往往好於 其它類型的振盪器。 LC振盪器之標的頻率可根據下面的等式表示： fvco =~ 7= 2n4Ic 95480.doc 17 1361479 其中fvc〇=VCO之標的頻率，L=電感，C=電容。自此等式 可看出至少有兩種方法可控制VCO之輸出頻率。一種方法 涉及改變振盪器電路之電容（c)且另一種方法涉及改變電 感值（L)。根據本發明形成之一壓控振盪器根據圖2_7所示之 任何一或多個電感迴路實施例單獨設定電感器值或藉由伴 隨調整電容值來設定電感值。 圖8係說明根據本發明之一實施例之振盪器電路6〇〇的 圖。此電路包含一振盪器61〇及可運作地耦接至振盪器61〇 之至少一個調整電路62〇。調整電路包含一偏壓電阻器 622、一電抗元件624(例如電容器）及一第一開關626。第一 開關626自振盪器迴路6〇〇選擇性地耦接及去耦電抗元件 624。偏壓電阻器622向電抗元件624提供一偏壓Va，以使得 當第一開關626打開時電抗元件624具有一偏壓。 如下文之詳細論述，可利用多種組態向電抗元件供應偏 壓乂六。舉例而言，一偏壓開關628可位於偏壓電阻器a〗與 偏壓Va.之間。當第一開關626去耦電抗元件624時，偏壓開 關628選擇性地將偏壓電阻器622耦接至偏壓。當第一開關 626將電杬元件624耦接至振盪器電路6〇〇時，偏壓開關as 選擇性地自偏壓VA去耦偏壓電阻器622。或者，可設定偏壓 電阻器622之大小（例如，一高電阻值），以使得偏壓Va可不 复地耦接至偏壓電阻器且使得當第一開關626閉合時偏壓 VA大體不會改變調整電路的操作特徵。 可將偏壓接至接地電壓、電源電壓或振盪器輸出之 共同模式電壓。另外，偏壓Va是可變的且可選自接地電壓 95480.doc 1361479 至電源電麼之範圍。另外，開關626及㈣可為半導體切換 裝置，諸如電晶體及其類似物。 、 如圖8所示，調整電路620係諳振電路630之部分。熟習此 項技術者將瞭解：諸振迴路63G可包含額外元件，諸如電感 器、電容器及電阻器。當第一開關626打開或閉合時，可分 別將電抗元件624自错振電路630移除或加入。因此，第一 開關626可更改諧振電路㈣之特徵且因此更改π。之頻 率另外，可將額外調整電路加入諧振電路63〇以增加控制 I巳圍。同因為增加的調節範圍及改良的相位雜訊效能 對單端型或微分型振盈器均有利，所以彼等熟習此項技術 者將瞭解圖8中之調整電路可用於單端型或微分型振盪器 中。 ° 圖9·11展示圖8中之振盪器之變化，每個變化包含耦接於 振盪器主動電路任-側上之第-及第二級聯調整電路級 (cascaded adjusting circuit stage)及一耦接至級聯調整級的 電感器迴路。圖9_U中’電感器，、謝及9()4根據先前描 述之本發明之任何一電感器組態而形成。舉例而言，在圖9 中，兩個輸出節點706及708充當電感器704的輸入端且可對 應於圖2⑷中之24及势。下文將對此等變化進行更詳細論 述。 圖9係展示本發明之壓控振盪器之第一變化的示意圖。此 變化較佳包含主動振盪器迴路^三，舉例而言，其可對應於 圖8中之電路610。圖9中之電路具有一帶有輸出節點〇υτ 706及OUTB 708之微分組態。電感器7〇4較佳耦接至輸出節 95480.doc •19- 1361479 點OUT 706及OUTB 708。具有一可與開關718串聯耦接之電 容器722的兩個或兩個以上電路可耦接至〇υτ 7〇6。電容器 722耦接至輸出節點706及開關718。開關718較佳為一耦接 至一參考電壓之電晶體開關，該參考電壓可為圖8所示之接 地電壓。此外，電路較佳包含串聯耦接的電阻及開關，諸 如與電晶體開關714串聯耦接之明確電阻器7丨〇。將固定電 阻器710之一端耦接至電容器722及電晶體開關71 8之一共 同節點，且將電晶體開關7丨4耦接於電阻器7丨〇之另一端與 偏壓VA之間。 ' 輸出節點OUTB 708較佳存在相似組件及連接。舉例而 言，較佳將電容器722與電晶體開關72〇串聯耦接，且將電 谷器722之另一端子耦接至輸出節點OUTB 708。另外，將 電晶體開關720之一端子耦接至接地。此外，較佳將明確電 阻器712與電晶體開關716串聯耦接，以使得電阻器7丨2耦接 至電谷器722及電晶體開關72〇之一共同節點，且將電晶體 開關716之一端子耦接至偏壓Va。熟習此項技術者將瞭解電 谷器722可具有相同或不同值。同樣，相關電阻器及開關可 具有由每個應用之具體設計需要判定的相同或不同值。 下文將描述圖9中之電路的運作。較佳判定或最優化電阻 斋710及712的值從而在斷開狀態下獲得最好的相位雜訊效 月b。因為電阻器值通常較高（例如超過若干ΚΩ)，所以無需 電Ba體開關714及716之低接通電阻。因此，電晶體開關7 J 4 及716之大小非常小。同樣，電晶體714及716之額外寄生電 容較小，且因為將電阻器710及712設計成在斷開狀態下涵 95480.doc -20- 1361479 蓋大多數電阻，所以電晶體開關714及716之變化特徵並不 顯著。偏壓位準vA判定斷開狀態下之共同位準且可具有自 接地電壓至電源電壓之任何值。因此，偏屢位準VA可自一 諸如電阻分壓器之簡單偏壓產生器產生。VA本身亦可為接 地電壓或電源電壓。 圖10係展示本發明之壓控振盪器之第二變化的示意圖。 此變化800較佳包含主動振盪器電路8〇2，舉例而言，其可 對應於圖8中之電路610。圖1〇中之電路具有—帶有輸出節 點〇1；丁 806及〇!；丁8 808之微分組態。電感器8〇4較佳耦接於 輸出節點OUT 806與OUTB 808之間。一包含電容器822、圖 不為明確電阻器810之電阻及開關814或其類似物（例如電 晶體）的串聯電路較佳在電容器822之一端子及電晶體開關 814之一端子處耦接至輸出節點〇υτ 8〇6，此等兩個端子係 串聯電路的相對端。 此外，較佳將開關818或其類似物（例如電晶體）麵接於作 為接地之參考電壓與電容器822及電阻器81〇之共同節點之 間。相似電路可耦接至輸出節點〇UTB 808。舉例而言，可 將包含電容器822、電阻器812及電晶體開關816之一串聯電 路經由電容器822之一端子及電晶體開關816之一端子耦接 至輸出節點0UTB 808，而串聯電路定位於兩個子端之間。 較佳將電晶體開關820耦接於接地與電容器822及電阻器 812之共同節點之間。熟習此項技術者將瞭解電容器822可 具有相同或不同值。同樣，相關的電阻器及開關可具有由 每個應用之具體設計需要判定的相同或不同值。 95480.doc -21- U01479 在圖10所示之實施例中， ㈣電路。相反，Lc_中的:動外的 向未連接至振^輪出之電容！！的另一 /式電愿 DC偏麼。同樣，在Vc〇 4子提供-合適的 小可非常小。® + 巾’電晶體開關814及816的大 T非常+目此’電晶體開關 並不顯著。 了王电合 如：U係展示本發明之麼控振盈器之第三變化的示意圖。 + 11所不，VCG較佳包含主動振盈器電路9G2，舉例而 a ’其可對應於圖8中之電路61()。此電路具有—帶有輸出 節點OUT 9〇6及⑽TB _之微分組態。冑感器州較佳賴接 於輸出節點OUT 906與OUTB 908之間。此外，電容器922 較佳與開關918(例如，電晶體）串聯麵接，其中電容器922 之一剩餘端子耦接至輸出節點〇υτ 9〇6且電晶體開關918之 剩餘鳊子耦接至接地。較佳將一明確電阻（較佳為電阻器 910)耦接於電容器922及電晶體開關918之共同節點與偏壓 Va之間。 較佳的相似電路耦接至OUTB 908。舉例而言，電容器922 車父佳與電晶體開關920串聯耦接，其中電容器922之剩餘端 子輕接至輸出節點OUTB 908，且電晶體開關920之剩餘端 子賴接至接地。較佳將明確電阻器912耦接於偏壓VA與電容 器922及電晶體開關920之共同節點之間。熟習此項技術者 將瞭解電容器922可具有相同或不同值。同樣，相關電阻器 及開關可具有由每個應用之具體設計需要判定的相同或不 同值。 95480.doc • 22- 在圖U所不之實施例中，斷開開關(例如，圖9中之開關 814及816)心肖除效能之減小或有限損耗。此係因為可選擇 確電阻器910及912之電阻以使得在開關918及92〇接通期 間此等電阻不會嚴重改變運作特徵。熟習此項技術者將瞭 解對於、-。疋振盈器設計（例如，電容 '頻率範圍及其類 似物）而言’電阻器91G及912之適#值由經驗加以判定。、當 開關918及920打開以減小電容時，未輕接至振盈器輸出的 另一端子較佳具有大體與振盪器902之共同模式電壓相同 之DC偏壓。 在圖8-11中，壓控振盪器可形成於一晶片上，較佳將該 印片女哀於根據圖2_7所示之本發明任一實施例而組態之 獨立半導體封裝中。因&，封裝之電感器迴路可用作一用 以設定VCO輸出頻率的偏壓。更具體言之，可形成此迴路 之長度以產生一電感值（對應於電感器7〇4、8〇4及9〇4中之 任何一個或多個），其導致vc〇輸出一所要頻率或在一所要 的頻帶内運作。 舉例而言，在一不限制但尤其有利之應用中，可形成迴 路之長度以產生1·3 0ηΗ的電感值。在vc〇為RF1型（例如， pcs)振盪器且電容為4 96 pF之情況下，此使得倂有vc〇之 PLL輸出1.98 GHz的頻率。在¥€：〇為具有相同電容值之RF2 型（例如，CDMA)振盪器的情況下，可形成電感器之迴路長 度以產生1.81 nH的值’其足以自us GHz之PLL產生一輸 出傳輸頻率。吾人已知使用電感值來控制pLL之輸出頻率的 方式，且舉例而言，其可以第6,323,735號美國專利所揭示 95480.doc -23- 1361479 之方式實現，該案之内容以引用的方式倂入本文中。電感 器迴路亦可以一方式與多相時脈訊號結合使用，下文將更 詳細地揭示此方式。 如先前所述，根據本發明之壓控振盪器可有利地用於一 PLL電路中以在-通訊接收器中產生頻率（例如，本機振盡 器訊號）訊號。然而，熟習此項技術者將瞭解：本發明之vc〇 可用於使用或可使用-PLL或vc〇之任何其它裝置中。舉例 而言’此等裝置包含—接收器、傳輸器、收發器、無線通 訊裝置、基地台或行動單元（例如，蜂巢式電話、pDA、尋 呼機及其類似物）。 進-步注意到根據本發明所形成的壓控振盪器具有多種 優點。舉例而t ’與此類型之習知裝置相比，可增加PL 之調節範圍。另外，大體上可減小或甚至消除與vc〇調整 電路之接通及斷開情況相關聯的問題。此外，可減小電晶 體開關之大小’進而促進小型化。 熟習此項技術者亦將認識到在關於調節具有一振盪器電 路之裝置之前述描述中揭示的方&。舉例而纟，此等方法 包括：藉由-偏壓電阻器向—電抗元件提供—偏壓以使得 當第-開關打開時電抗元件具有一偏壓；使用第一開關將 電抗兀件自振盪器迴路耦接或去耦；且藉由第二開關將偏 壓電阻器耦接至偏壓。另外，該方法可包含：#第一開關 閉合則將第二開關打開及若第一開關打開則將第二開關閉 合。該方法可應用於多種裝置，諸如pLL、純器、傳輸器、 收發器、無線通訊裝置、基地台及/或行動單元。 95480.doc -24- 1361479 A習此項技術者由前述揭示内容將易瞭解本發明之其它 修改及變更。因此，雖然本文僅具體描述了本發明之某些 實施例，但顯而易見在不偏離本發明之精神及範_的情況 下可進行許多修改。 【圖式簡單說明】 圖1係展示一不獨立之習知積體電路封裝的圖。 圖2(a)係展示根據本發明之第一實施例之半導體封裝的 圖，且圖2(b)展示此封裝之替代形態，其中封裝的兩個引腳 由形成於印刷電路板中或印刷電路板上之導電線電連接。 圖3(a)及圖3(b)係展示在本發明第一實施例之半導體封 裝中如何分別使用金屬化層及接線以形成至封裝之一或多 個中間輸入/輸出引腳、在該等引腳之間及/或自該等引腳之 導電橋接器之實例的圖，且圖3 (c)展示在本發明第一實施例 之半導體封裝中如何使用金屬化層以連接封裝之一或多個 中間輸入/輸出引腳（例如概塾）的另一實例。 圖4係展不另一方法的圖，其中可在本發明第一實施例之 半導體封裝中形成一金屬化子層。 圖5係展示一方法的圖，其中輸入/輸出引腳可接觸圖4所 示之金屬化子層。 圖6係展示根據本發明第二實施例之半導體封裝的圖。 圖7(a)係展示根據本發明第三實施例之半導體封裝的 圖，且圖7(b)係展不根據本發明第四實施例之半導體封裝的 圖。 圖8係展不根據本發明一實施例之壓控振盪器的圖。 95480.doc 25· 1361479 圖9係展示圖8中的壓控振盪器之第一變化的圖。 圖10係展示圖8中之壓控振盪器之第二變化的圖。 圖11係展示圖8中之壓控振盪器之第三變化的圖。 【主要元件符號說明】 1 、 10 、 100 ' 200 積體電路晶片 2 封裝外組件 3 ' 63 接線 12 、 112 、 212 基板 13 、 213 輸入/輸出（I/O)引腳 20 ' 120 > 220 電感器迴路 22 ' 122 ' 222 第一導體 24 ' 124 > 224 第一結合襯墊 26 、 126 、 226 第一輸入/輸出弓丨腳 32 ' 132 、 232 第二導體 34 、 134 、 234 第二結合襯墊 36 > 136 ' 236 第二輸入/輪出弓丨腳 38 導電線/連接線 39 印刷電路板 40 第三導體、層 46 ' 56 、 65 ' 70 ' 引腳 72 、 73 、 74 、 75 、 85 、 86 、 113 、 300 50 上表面 52 表面金屬化層
95480.doc -26 - 1361479 66 表面金屬化層 80、81 .層 82、83 導電通路 95 突出部分、輸入/輸出引腳 96 突出部分、金屬化底層 97 突出部分 110 、 210 外殼 240 、 241 引線 600 振盪器電路 610 振盪器 620 調整電路 622 偏壓電阻器 624 電抗元件 626 第一開關 628 偏壓開關 630 諧振電路 702 ' 802、902 主動振盪器迴路 704、804、904 電感器 706、806、906 輸出節點OUT 708、808、908 輸出節點OUTB 710 ' 712、810、 電阻器 812、910、912 714、716、720、 電晶體開關 814、816、820、
95480.doc •27- 9141361479 718 722 800 916、920 818、918 822、922
開關 電容器 變化/VCO 95480.doc -28-

Claims (1)

1361479 第093125625號專利申請案 中文申請專利範圍替換本(96年8月） 十、申請專利範圍： 1. 一種振盪器迴路，其包括· -具有兩個輸出節點之主動振盪器； -耦接至該等輸出節點之電感器迴路；及 二少一㈣至該等輸出節點中之—個的電容電路該 電谷電路包含一雷交哭 电合裔、一電阻器及一第一開關，其中 當該第一開關打開時’該電阻器向該電容器提供一偏 [且其中該第-開關將該電容^接及去耦至該主動 ^盘"之該等輪出節點，且其中該主動振“及該電容 路包含於一包含一積體電路晶片之半導體封裝中，該 電感器迴路包含： _()帛4體’其連接該晶片上之-第-結合襯墊至 該封裝之一第一輸入/輸出弓I腳； 兮封肚帛¥體其連接該晶片上之一第二結合襯墊至 “、、之—第二輸人/輸出引腳；及 垃1)兮第二導體’其包含一連接該第一輸入/輸出引腳連 杜二第二輸入/輸出弓丨腳之金屬化層。 孫蛀：項1之振盪器迴路，其中該第-導體及該第二導體 係接線。 3.如請求項1夕士口、 振盪益迴路，其中該金屬化層位於該基板之 一表面上》 4· 項1之振盡器迴路，其中該金屬化層包含於該基板 子表面層中。 5.如晴求項丨之振盪器迴 _ 崎具中該第一輸入/輸出引腳及該 95480-960823.doc 第二輸入/輸出5丨腳係相鄰弓丨腳。 6.如請求項】之振盪器 第二輸入/輪出引腳由至少L中該第一輸入/輸出弓I腳及該 7· -種振盪器迴路，其包第二輸入/輸出引聊所隔開。 j. , V -風 §§ 9 一耦接至該等輸出節點 s . ‘之电感器迴路；及 至 >、一耦接至該等輪 電容電路包含-電容器、之一個的電容電路’ f 當該第—門M 4 〇 電阻器及一第一開關，其t) 田弟開關打開時，該電阻 塵，且其⑷-開關將二二 谷器提供1 掩湯„ 電谷器耦接及去耦至該主J 振h之該等輸出節/主鸯 電路包含於一包含一…其中该主動振盈器及該㈣ 積體電路晶片之半導體封裝中，兮 電感益迴路包含： 1 8. ⑷―第―導體，其連接該晶片 該封裝之-第-輸入/輸出引腳； (b)第二導體，其連接該晶片 該封裝之一第二輸入/輪出引腳， 腳及該第二輸入/輸出引腳是相鄰 上之一第一結合襯塾至 及 上之一第二結合襯墊至 其中該第一輸入/輸出弓丨 的且彼此接觸。 如請求項7之振盪器迴路 係接線。 其中該第一導體及該第二導體 95480-960823.doc
1361479 第093125625號專利申請案 中文圖式替換本(100年6月） 十一、圖式： 95480-fig-1000613.doc 1361479
圖 2(a) 95480-fig-1000613.doc 1361479
95480-fig-1000613.doc 1361479
圖 3(a) 95480-fig-1000613.doc 1361479
圖 3(b) 95480-fig-1000613.doc 1361479
圖 3(c) 95480-fig-1000613.doc 1361479
95480-fig-1000613.doc 1361479
95480-fig-1000613.doc
1361479
圖6 95480-fig-1000613.doc 1361479
95480-fig-1000613.doc -10· 1361479
95480-fig-1000613.doc -11 - 1361479
610 諧振電路 600
95480-fig-1000613.doc 12 1361479
6函 • · 95480-fig-1000613.doc 1361479 • ·
ΟΙ® 95480-fig-1000613.doc 14- 1361479
II® • · 95480-fig-1000613.doc -15-
TW093125625A 2003-08-28 2004-08-26 Integrated circuit package having inductance loop formed from a bridge interconnect TWI361479B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49835603P 2003-08-28 2003-08-28

Publications (2)

Publication Number Publication Date
TW200527633A TW200527633A (en) 2005-08-16
TWI361479B true TWI361479B (en) 2012-04-01

Family

ID=34272662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093125625A TWI361479B (en) 2003-08-28 2004-08-26 Integrated circuit package having inductance loop formed from a bridge interconnect

Country Status (3)

Country Link
US (1) US7071535B2 (zh)
TW (1) TWI361479B (zh)
WO (1) WO2005022599A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730100B (zh) * 2016-07-01 2021-06-11 美商英特爾公司 用於增強型嵌入式多晶粒互連橋接(emib)應用之模製嵌入式橋接件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843047B2 (en) * 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
CN113271064B (zh) * 2021-04-23 2023-06-13 西安理工大学 一种三维集成低相位噪声压控振荡器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175884A (en) 1990-06-01 1992-12-29 Motorola, Inc. Voltage controlled oscillator with current control
JP2581398B2 (ja) 1993-07-12 1997-02-12 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5739730A (en) 1995-12-22 1998-04-14 Microtune, Inc. Voltage controlled oscillator band switching technique
WO1997037432A1 (en) 1996-04-02 1997-10-09 Philips Electronics N.V. Portable radio comprising a connectable circuit
GB2317279B (en) 1996-09-11 2001-01-24 Nec Technologies Frequency synthesisers
US5839184A (en) 1997-07-10 1998-11-24 Vlsi Technology, Inc. Method for creating on-package inductors for use with integrated circuits
US5909050A (en) 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
US5886393A (en) 1997-11-07 1999-03-23 National Semiconductor Corporation Bonding wire inductor for use in an integrated circuit package and method
US6034423A (en) 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
US6137372A (en) 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6194947B1 (en) 1998-07-24 2001-02-27 Global Communication Technology Inc. VCO-mixer structure
US6335952B1 (en) 1998-07-24 2002-01-01 Gct Semiconductor, Inc. Single chip CMOS transmitter/receiver
US6194774B1 (en) 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
AU6511400A (en) 1999-08-02 2001-02-19 Qualcomm Incorporated Method and apparatus for multiple band voltage controlled oscillator with noise immunity
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US6323735B1 (en) * 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
DE10056943C1 (de) * 2000-11-17 2002-04-11 Infineon Technologies Ag Oszillatorschaltung
DE10061241A1 (de) 2000-12-08 2002-06-27 Infineon Technologies Ag Oszillatorschaltung
US6803665B1 (en) 2001-11-02 2004-10-12 Skyworks Solutions, Inc. Off-chip inductor
US6621140B1 (en) 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US6876266B2 (en) 2002-06-10 2005-04-05 Gct Semiconductor, Inc. LC oscillator with wide tuning range and low phase noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730100B (zh) * 2016-07-01 2021-06-11 美商英特爾公司 用於增強型嵌入式多晶粒互連橋接(emib)應用之模製嵌入式橋接件

Also Published As

Publication number Publication date
US7071535B2 (en) 2006-07-04
WO2005022599A2 (en) 2005-03-10
TW200527633A (en) 2005-08-16
US20050045988A1 (en) 2005-03-03
WO2005022599A3 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
US6943294B2 (en) Integrating passive components on spacer in stacked dies
US7586381B2 (en) User-definable, low cost, low phase hit and spectrally pure tunable oscillator
US6274937B1 (en) Silicon multi-chip module packaging with integrated passive components and method of making
KR100617887B1 (ko) 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈
JP5805699B2 (ja) 周波数発生のための装置及び方法
US6323735B1 (en) Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US7847666B2 (en) Differential inductor for use in integrated circuits
CN100580952C (zh) 在集成电路中减少电磁耦合
JP2002539612A (ja) 高ｑリアクタンス性コンポーネントを有する集積回路のための装置および方法
TWI361479B (en) Integrated circuit package having inductance loop formed from a bridge interconnect
US7768097B2 (en) Integrated circuit package having an inductance loop formed from a multi-loop configuration
US6943635B1 (en) Optimum RF VCO structure
JP4704329B2 (ja) ローパスフィルタおよび電子装置
US7952442B2 (en) Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure
US20050112842A1 (en) Integrating passive components on spacer in stacked dies
CN214898440U (zh) 一种提高vco低相位噪声水平的键合线电感
WO2010106484A1 (en) Bond frame integrated in electronic circuit
Mi et al. Integrated passives on LTCC for achieving chip-sized-modules
JP2002280878A (ja) 電子回路ユニット
JPH11127030A (ja) 発振回路ｉｃ用共振回路及び発振回路
TW200820418A (en) Inductor layout and manufacturing method thereof
JP2006013346A (ja) バイポーラトランジスタ