TWI353645B - Tin processing method for copper pads of wafer - Google Patents

Tin processing method for copper pads of wafer Download PDF

Info

Publication number
TWI353645B
TWI353645B TW097112408A TW97112408A TWI353645B TW I353645 B TWI353645 B TW I353645B TW 097112408 A TW097112408 A TW 097112408A TW 97112408 A TW97112408 A TW 97112408A TW I353645 B TWI353645 B TW I353645B
Authority
TW
Taiwan
Prior art keywords
layer
tin
copper
wafer
plating
Prior art date
Application number
TW097112408A
Other languages
English (en)
Other versions
TW200943444A (en
Inventor
Wei Hua Lu
Original Assignee
Wei Hua Lu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wei Hua Lu filed Critical Wei Hua Lu
Priority to TW097112408A priority Critical patent/TWI353645B/zh
Priority to NL2002693A priority patent/NL2002693C2/en
Publication of TW200943444A publication Critical patent/TW200943444A/zh
Application granted granted Critical
Publication of TWI353645B publication Critical patent/TWI353645B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

1353645 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種晶圓之銅墊賴方法，特狀關於一種 藉由在-晶圓之銅㈣上方穿過-金屬薄層形成—層緊密結 合之錫層，以供直接做為或選擇接合更小尺寸金屬凸塊的晶圓 之銅墊鍍錫方法。 【先前技術】 近年來，尚效此、尚積集度、低成本、輕薄短小一直為長 久以來電子產品設計製造上所追尋之目標。為了達成上述目 才示，積體電路封裝技術也跟著朝向微型化、高密度化發展，其 中常見的封裝技術包含雙列直插式封裝①⑽丨In_line Package ’ DIP)、四方扁平封裝(Quaci Fiat pack，QFp)、四方形 扁平無引腳封裝(Quad Flat No-lead，QFN)、針腳陣列式構裝 (Pin Grid Array，PGA)、球格陣列式構裝(Ball Grid 如砂，bga) 及晶片尺寸級構裝(Chip-Scale Package，CSP)等。以BGA或 PGA封裝構造為例，其係在一多層電路基板之上表面利用打 線技術(Wire Bonding ’ WB)或覆晶技術(Fiip Chip，FC)固設至 少一晶片’並在其下表面固設數個銲球(s〇lder ball)。特別是， 由於BGA或PGA封裝構造能以堆疊(stack die)方式或鄰接 (side-by-side)方式進一步整合數個晶片於同一封裝體中，因此 有利於構成具多功能的系統級封裝(System In Package，SIP)， 5 1353645 是以成為近年來發展迅速之晶片構裝技術。另一方面，csp封 裝構造則是能整合數個晶片至同一晶片中，以構成具多功能的 系統單晶片封裝(System On Chip，SOC)，故亦為發展迅速之 另一晶片構裝技術。如上所述，不論是BGA、PGA或CSP等 先進封裝技術皆會使用到覆晶技術(FlipChip，FC)，以便在一 晶片之下表面固設數個凸塊(solderbump)。因此，覆晶技術亦 成為先進封裝技術成敗與否之關鍵因素之一。
舉例而言，中華民國專利公告第5214〇6號則公開一種「凸 塊形成製程」，其包含下列步驟：提供一晶圓，具有數個銲墊； 於該晶圓之表©依序形成—黏著層一阻_及—沾錫層；定
義該/占錫層及該阻障層，以形成複數個球底金屬層卿^圖 案’並暴露出雜著層；形成數贿料制·棘底金屬層 圖案之表面；去除縣出之姆著層；以及進行崎使各該銲 料曰圖案形成凸塊。上述黏著層材質選自鉻、銅、铭、欽其 人’上述阻障層材質選自鈦鶴合金、鈦、錄叙合金、鉻銅 合金其中之―；及上述沾錫層材質選自銅、鎖，、金、銀及 。在縣完雜，該柳之銲墊_上依序存在 ”黏耆層、轉層、轉層及銲料凸塊之疊層構造。 級二者_華民國專利公告第1257136號則公開—種「晶圓 塊製造方法」’其包含下列步驟:提供一晶圓，其 场成數條切割道、-_層及數轉墊；形成—導電層於該 6 1353645 晶圓上’該導電層與該銲墊電性連接並填入該切割道；形成一 光阻層於該導電層上；圖案化該光阻層於該銲墊上方形成數個 露出該導電層之開口，並於銲墊以外之區域形成數個未露出該 導電層之開口；以及形成數個凸塊於該些銲墊上方之該些開口 以連接該導電層。上述導電層之材質係選自鈦、鈦鎢合金、紹、 鎳釩合金、鎳、銅及鉻的其中之一；或是，鈦/鎳釩合金/銅或 鋁/鎳釩合金/銅之三層結構；或為欽/銅二層結構，亦可為鋁/ 鈦/鎳飢合金/銅之四層結構。在製程完成後，該晶圓之銲塾(铭 墊)上依序存在該導電層(一至四層)及銲料凸塊之疊層構造。 另外’中華民國專利公告第1283433號則公開一種「降低 晶圓上金屬凸塊表面粗糙度之方法」，其包含下列步驟：提供 一晶圓，具有一主動面；形成一金屬層於該晶圓之該主動面； 形成一光阻層於該金屬層，該光阻層係形成有數個開口以顯露 該金屬層；形成數個金屬凸塊於該光阻層之開口，該金屬凸塊 係具有數侧露於該光阻狀接合面；研舰金屬凸塊之接合 面’以降低其表面粗縫度；在研磨之後’移除該光阻層；以及 在移除該光阻層之後，姓刻該金屬凸塊’以消除該接合面之研 磨痕跡。上述金屬層係選自單—金屬或合金組成之複合金屬 層’亦即UBM結構。在製程完成後，該晶圓之鲜辦紹塾)上 依序存在該金騎(單-層或複合層)及銲料凸塊之疊層構造。 除此之外’相關於覆晶(Flip Chip ’ FC)及凸塊底金屬層 7 1353645 (Under Bump Metallurgy，UBM)之先前技術尚有中華民國專利 公告第556293號「凸塊製程」、第1221334號「凸塊製程」、 第1225698號「晶圓級封裝凸塊製程」及第1239578號「凸塊 製程」等。在製程完成後’該晶圓之鲜塾(紹塾)上依序亦皆存 在該凸塊底金屬層(複合廣)及録料凸塊之疊層構造。 另一方面，相對應於封裝技術之發展，半導體晶圓製程技 術亦朝微小化邁進。特別是，在0.13微米級晶圓技術進展至 90奈米級晶圓技術期間，鋁製程將逐漸被銅製程取代，以往 晶圓表面上所形成之鋁墊(A1 pad)突然變成銅墊(Cupad)。此種 先進製程趨勢的演變立刻面臨到一技;^問題，亦即這使得原本 應用於晶圓銘塾之各種習用凸塊底金屬層（Under Bump Metallurgy ’ UBM)因金屬冶金相容性問題而不再完全適用於下 一世代的晶圓銅墊上。再者，由於上述習用凸塊底金屬層通常 需要複數金屬層’因此導致其製程較為繁複，且生產成本亦相 對較高。另外，亦有必要思考要藉由何種先進技術，以進一步 縮小晶圓銅墊上之凸塊尺寸，以便相對減少凸塊間距，藉此提 高覆晶晶片在單位面積中可佈局之凸塊總量。 是故’破實有必要提供一種晶圓之銅墊鍍錫方法，以解決 習知技術所存在的缺陷。 【發明内容】 本發明之主要目的在於提供一種晶圓之銅墊鑛錫方法’其 8 1353645 係在一晶圓上暫時全面性形成一半透性之金屬薄層，並選擇利 用化學&鍍之方式穿過一金屬薄層形成一錫層於銅塾上方，進 而簡化凸塊製程/構造及降低製程成本。 本發明之次要目的在於提供一種晶圓之銅墊鍍錫方法，其 係將該金屬薄層裸露之鋼墊部份表面選擇以化學浸鍍方式置 換成-錫層，因而制緊密結合於錄表面之騎，進而增加 凸塊結合強度。
本發明之另-目的在於提供—種晶圓之銅塾麟方法，其 係在-晶圓之_表面上方穿過—金層形成—緊密結合 之锡層，以便直接做為小尺寸之凸塊，進而降低凸塊間距、提 高凸塊佈局密度及符合環保法規無鉛標準。 本發明之再-目的在於提供—種晶圓之織鑛錫方法，其 係在-晶圓之_表面上方穿過—金屬薄層形成_緊密結合
之錫層，以繼擇進-步結合無轉料之凸塊，進喊供無錯 覆日日技術及符合環保法規無錯標準。 為達上述之目的’本發明提供—種晶圓之銅麵錫方法， 二I·提供—晶圓’其表面具有數個銅塾；在該晶圓之表面 〜金屬薄層’ M電性連接所有該峰且裸露各該銅塾之部 =’·峨__物絲㈣鋪部份表面，將 該銅塾之部份表面置換成一 層上方m 使該錫層沈積至該金屬薄 軸，且層於簡層上，並嶋該光阻層，以形 9 1353645 成數個開口裸露該鋼墊以外之區域上的金屬薄層；去除未受該 光阻層遮蔽之金屬薄層；以及，去除該光阻層。 接著，在該晶圓切割成數個晶片後，該錫層可直接做為小 尺寸之凸塊，以供媒介結合該晶片至一基板上，進而構成一 BGA或PGA封裝構造。或者，在該晶圓切割成數個晶片後， 該錫層可直接做為小尺寸之凸塊，且該晶#可直接使用做為一 CSP封裝構造。 再者，在本發明另一實施例之晶圓之銅墊鍵鍚方法中，於 去除該光阻層的步驟之後’另可進—步包含：形成另一光阻層 於該晶圓上，並圖案化該另一光阻層，以形成數個開口裸露該 銅塾上之錫層；在該開口内形成—銲料層；去除該另一光阻 層，以及，對該銲料層進行回焊，以形成數個金屬凸塊。 【實施方式】 為了讓本發明之上述及其他目的、特徵、優點能更明顯易 懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細 說明如下。 根據本發明之晶圓之銅墊鍍錫方法，其主要包含下列步 驟·提供一晶圓1 ’其表面具有數個銅墊11 ;在該晶圓1之表 面形成-金屬騎2，以電性連接所有該銅墊n且裸露各該 銅塾11之邹份表面；穿過該金屬薄層2形成一锡層3，並使 該錫廣3沈積至該金屬薄層2上方；形成-光阻層4於該踢層 10 上353645 上’並圖案化該光阻層4，以形成數個開口 41裸露該銅塾 11以外之輯上的金屬薄層2;去除未受該光阻層4遮蔽之金 層薄層2 ;以及，去除該雜層4 ^本發娜可依需求選擇藉 由下述第-至第二實施例之任_種方式進行該晶圓之銅墊鑛 錫方法’該第-至第二實施繼分別作詳細說明如下。 請參照第1至7圖所示，本發明第一實施例之晶圓之銅塾 链踢方法主要包含下列步驟··提供H，其表面具有數個 鋼墊11，在該晶圓1之表面形成一金屬薄層2，以電性連接所 有該銅塾11且裸露各該銅塾u之部份表面；化學浸錢處理該 金屬薄層2裸露出的銅墊π部份表面，將該銅墊u之部份表 面置換成一錫層3，並使該錫層3沈積至該金屬薄層2上方； 形成一光阻層4於該錫層3上，並圖案化該光阻層4，以形成 數個開口 41裸露該銅墊11以外之區域上的金屬薄層2 ;去除 未受該光阻層4遮蔽之金屬薄層2;以及，去除該光阻層4。 請參照第1圖所示，本發明第一實施例之晶圓之鋼墊鑛錫 方法第一步驟係：提供該晶圓丨，其表面具有數個鋼墊n。在 本步驟中，該晶圓1較佳係選自矽晶圓，且該晶圓丨係選擇使 用0.18微米以下之銅製程進行加工，以便在該晶圓1之表面 形成數個該銅墊ll(Cupad)及銅線路(未繪示）。接著，該晶圓j 之表面進一步形成一保護層12，且圖案化該保護層12，以定 義數個開口(未標示），藉此裸露該銅墊11及包埋該鋼線路。該 保護層12通常選自氧化矽或氮化矽等絕緣材質。 請參照第2圖所示’本發明第一實施例之晶圓之銅墊鍍錫 方法第二步驟係：在該晶圓1之表面形成該金屬薄層2，以電 性連接所有該銅墊U且裸露各該銅墊U之部份表面。在本步 驟中，本發明較佳在真空狀態下選擇利用濺鍍(sputtering dep〇Siti〇n)、蒸鐘(evaP〇ration deposition)或無電鑛(electroless plating)處理該晶圓〖之表面，以形成該金屬薄層2 ^該金屬薄 層2之厚度較佳控制在1奈米㈣至i微米㈣之間，特別是 在5奈米至800奈米之間，最佳是在1〇奈米至_奈米之間。 該金屬薄層2之厚度必需適當控制至極薄，以便使其具有半透 性能裸露各該轉U之部絲面，進而有衡後續利用化學 浸鑛方式雜下方的鋪u之部份表面置換成該錫層3。再 者，該金屬薄層2之材質較佳選自無法被錫置換之金屬，例如 銀或金等’其_在製財暫時性且全祕㈣性連接所有該 銅塾U，其目的在於用以克服在後續進行化學浸鍵時，因該 晶圓1之内部電路(未繪示)造成各銅塾U之電位不相同的問 題’以確保能在所有之銅墊Η上形成—致厚度的錫層3。 請參照第3及3Α _示，本發明第—實施例之晶圓之銅 墊鍍錫方法第二麵彳[化學魏處理該金屬騎2裸露出的 銅塾11部份表面，將該峨丨1之部份表面置換成-錫層3, 並使該綱3沈積至該金層2上方。在本步驟中，該化學 1353645 浸鑛方式雛_自具有置雛之f财式，_是化學浸錫 製程(Immersion Tin Process)。該化學浸鍍處理之電鍍液係較佳 以錫電舰為主，例如氣化錫(SnCl2)加上錯合劑(Complex agent)之電鍍液’其中該錯合劑較佳可選自硫腺咖⑽卿）。藉 此，由於該電鍍液中之錫離子將逐漸置換該金屬薄層2裸露出 的銅塾11部份表面，因而沈積形成賴層3 ’且最後該金屬 薄層2裸露出之鋼墊u部份表面將被錫置換取代並填實。值 得注意的是’如第3A圖所示，該金屬薄層2並未被錫所置換， 且該金屬薄層2裸露出之銅塾11部份表面的銅被錫所置換取 代，因而形成一粗糙凹面111緊密結合該錫層3 ^此時，若進 一步延長化學浸鍍反應時間，則錫離子可能進一步置換位於該 金屬薄層2下方原本未裸露出之銅塾11的其他鄰近部位，因 而擴大該騎3的置換細及該粗糙凹面ηι之凹陷程度。再 者，該錫層3係持續沈積至該金屬薄層2上方，該錫層3之高 度(厚度)較佳控制在100奈米_)至1〇〇微米(画)之間，特別 是在0.1微米至75微米之間，最佳是在i微米至5〇微来之間。 再者，該錫層3之材質除了選自錫之外，亦可選自其他無鉛焊 料，例如錫銀合金或錫銀銅合金等。值得注意的是，當該金屬 薄層2選自銀時，該金屬薄層2將更有利於抑制銅與錫之間容 易形成介金屬化合物(Intermetallic Compound，IMC)之問題。 請參照第4及5圖所示，本發明第一實施例之晶圓之銅整 13 链錫方法第四步驟係：形成該光阻層4於該錫層3上，並圖案 化該光阻層4，以形成數個該開口 41裸露該銅墊11以外之區 域上的金屬薄層2。在本步驟巾，本發明較佳選擇藉由塗佈液 態光阻(photoresist)或黏貼乾膜(dry film)而形成該光阻層4，且 其係可取材自貞型光阻或正型光阻。接著，本發義利用一般 曝光顯衫方式對該光阻層4進行圖案化襲程，⑽成數個該開 口 41 ’該開口 41對應於該銅墊u以外之區域，因而可裸露 後續欲去除之該金屬薄層2。 、明參照第6圖所示，本發明第一實施例之晶圓之銅墊鍵錫 方法第五步驟係·去除未受該光崎4遮蔽之金屬薄I 2。在 本步驟中，树佳_適當之至少—韻酿，以選擇性 侧去除該金；|薄層2之銀、金或其他無法祕置換之金屬， 進而裸露該晶® 1表面之保護層12。_後，_受該光阻 層4遮蔽且位於該鋼塾n上之锡層3未受去除。
請參照第7圖所示，本發明第一實施例之晶圓之銅塾鑛錫 .去除該光阻層4。在本步驟中，可利用一般 亦可直接撕除之。 Π上之锡層3。 阻層4。當該光阻層4選自光阻乾膜時，則 在去除該光阻層4後，將裸露位於該銅墊 藉由上述第一 圓1之銅墊11上 -至第六步驟’本發㈣—實施卿可在該晶 上穿過該金層2形«密結合之該锡層3, 1353645 且該錫層3可直接做為小尺寸之凸塊。在完成本發明第一實施 例之晶圓之銅些鑛錫方法後，接著可將該晶圓1切割成數個晶 片（未緣示)’該晶片可利用該錫層3(小尺寸之凸塊)媒介結合至 一基板(未繪示)上’進而構成一 BGA或PGA封裝構造。或者， 在該晶圓1切割成數個晶片（未繪示)後，隨即直接使用做為一 CSP封裝構造。由於該錫層3定義之凸塊尺寸相對較小，故有 利於進一步縮減銅墊間距、降低凸塊間距，及提高單位面積中 之凸塊佈局密度。同時，亦能符合R〇HS及WEEE等國際環 保法規對無錯標準的要求。 請參照第1至7及8至12圖所示，本發明第二實施例之晶 圓之鋼墊链錫方法係相似於本發明第一實施例，但該第二實施 例之晶圓之銅墊鍍錫方法係包含下列步驟：提供一晶圓丨，其 表面具有數個銅墊11 ;在該晶圓丨之表面形成一金屬薄層2 , 以電性連接所有該銅墊11且裸露各該銅墊n之部份表面；化 學浸鐘處理該金屬薄層2裸露出的鋼墊u部份表面，將該銅 墊11之部份表φ置換成-錫層3，並使該錫層3沈積至該金 屬薄層2上方；形成-光阻層4於該錫層3上，並圖案化該光 阻屠4，以形成數個開口 41裸露該銅墊n以外之區域上的金 屬薄層2 ;去除未受該光阻層4遮蔽之金屬薄層2 ;去除該光 阻層4;形成另-光阻層5於該晶圓！上，並圖案化該光阻層 5，以形成數個開口 51裸露該銅墊u上之錫層3 ;在該開口 15 51内形成一銲料層6 ;去除該光阻層5 ;以及，對該銲料層6 進行回焊’以形成數個金屬凸塊6,。 相較於該第-較佳實施例，該第二較佳實施例係進一步在 本發明第-實施例之第六步驟後增加第七至第十步驟，以形成 較厚之該光阻層5，使該光阻層5提供數個開口 51，以便進一 步在該錫層3上形成該銲料層6。本發明係可選擇藉由塗佈液 態光阻或黏貼乾膜而形成該光阻層5。再者，該銲料層6係可 選用印刷、無電電鍍(electr〇lessplating)或蒸鑛等方式形成在該 開口 51内之錫層3上。該銲料層6較佳選自無鉛焊料，例如 錫、錫銀合金或錫銀銅合金等，且其材質及熔點可相同或相異 於該錫層3之材質及熔點。惟，依實際需求，該銲料層6之材 質仍可選自含錯焊料，例如錫錯合金等。該銲料層6經回焊後 形成該金屬凸塊6, ’該金屬凸塊6’之高度(厚度)較佳控制在5 微米(um)至300微米(um)之間，特別是在10微米至25〇微米 之間’最佳是在20微米至200微米之間。 藉由上述第一至第十步驟，本發明第二實施例即可在該晶 圓1之銅墊11上穿過該金屬薄層2形成緊密結合之該錫層3， 並藉由該錫層3進一步形成該金屬凸塊6，。在完成本發明第二 實施例之晶圓之銅墊鑛錫方法後，接著可將該晶圓1切割成數 個晶片（未繪示），該晶片可利用該金屬凸塊6,媒介結合至一基 板(未繪示)上，進而構成一 BGA或PGA封裝構造。或者，在 1353645 該aa圓1糊成數個晶片（未繪示)後，隨即直接使用做為一 CSP封裝構造。由於該錫層3及金屬凸塊6，仍具相對較小之尺 寸’故亦有利於進一步縮減鋼墊間距、降低凸塊間距，及提高 單位面積巾之凸塊佈局密度。同時，亦能符合&_及侧^ 等國際環保法規對無錯標準的要求。 如上所述，相較於習用凸塊底金屬層因金屬冶金相 容性問題而不再完全細於下-世代的晶圓銅塾上，JL由凸塊 底金屬層長出之凸塊亦具有凸塊尺寸過大等缺點，第7及Η 圖之本發由先在該日日日® 1上暫時全面性形成該金屬薄層 2 ’接著再穿過該金屬薄層2將其裸露之銅墊u部份表面進一 步化學浸鍍置換成該錫層3，因而使該錫層3直接緊密結合至 該晶圓1确$ 11表社’其確實可有效簡化凸塊製程、降 低製程成本、增加凸塊結合強度、降低凸塊間距、提高凸塊佈 局密度及符合環保法規無鉛標準。 雖然本發明已以較佳實施例揭露，然其並非用以限制本發 明，任何熟習此項技藝之人士，在不脫離本發明之精神和範圍 内’當可作各種更動與修飾，因此本發明之保護範圍當視後附 之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖：本發明第一實施例之晶圓之銅墊鍵錫方法第一步驟之 示意圖。 1353645 第2圖：本發明第一實施例之晶圓之銅墊鍍錫方法第二步驟之 示意圖。 第3及3A圖：本發明第一實施例之晶圓之銅墊鍍錫方法第三 步驟之示意圖及局部放大圖。 第4及5圖：本發明第一實施例之晶圓之銅墊鍍錫方法第四步 驟之示意圖。 第6圖：本發明第一實施例之晶圓之銅墊鍍錫方法第五步驟之 示意圖。 第7圖：本發明第一實施例之晶圓之銅墊鍍錫方法第六步驟之 示意圖。 第8、9、10、11及12圖：本發明第二實施例之晶圓之銅墊鍍 錫方法第七至第十步驟之示意圖。 【主要元件符號說明】 1 晶圓 11 銅墊 111 粗糙凹面 12 保護層 2 金屬薄層 3 錫層 4 光阻層 41 開口 5 光阻層 51 開口 6 銲料層 6’ 金屬凸塊

Claims (1)

1353645 十、申請專利範圍： L —種晶圓之銅墊鍍錫方法，其包含： 提供一晶圓，其表面具有數個銅墊； 在該晶圓之表面形成-金屬薄層，以電性連接所有該銅塾且 裸露各該銅墊之部份表面； 化予&鐘處理該金屬薄層裸露出的銅塾部份表面，將該銅堅
之部份表面置換成一錫層’並使該錫層沈積至該金屬薄層上 方； 形成一光阻層於該錫層上，並圖案化該光阻層，以形成數個 開口裸露該鋼墊以外之區域上的金屬薄層； 去除未受該光阻層遮蔽之金屬薄層；以及 去除該光阻層。 2. 如申請專利範圍第1項所述之晶圓之銅倾錫方法，其中在 提供該晶圓之步驟中，該晶圓之表面另形成—保護層，且圓 案化該保護層定義出數個開口，以裸露該銅墊。 3. 如申請專利範圍第！項所述之晶圓之銅魏錫方法，其中在 形成該金屬薄層之步射，選擇利用雜、蒸錢或無電鍵之 方式處理該晶圓之表面，以形成該金屬薄層。 4·如申請專利範圍第1項所述之晶圓之齡鑛錫方法，其中該 金屬薄層之厚度係在1奈米至1微米之間。 如申清專利範圍第！項所述之晶圓之銅整鑛錫方法，其中該 金屬薄層之材質選自無法被錫置換之金屬。 、“ 19 6.如申請專利範圍第5項所述之晶圓之銅墊鑛錫方法其中該 金屬薄層之材質選自銀或金。 7·如申請專利範圍第1項所述之晶圓之銅墊鍍錫方法，其中該 化學浸鍍處理係選自化學浸錫製程。 8_如申請專利範圍第7項所述之晶圓之銅墊鍍錫方法，其中該 化學浸錫製程使用之電鍍液包含氯化錫。 9. 如申請專利範圍第8項所述之晶圓之銅墊鑛錫方法，其中該 化學浸錫製程使用之電鍍液另包含錯合劑。 10. 如申請專利範圍第9項所述之晶圓之銅墊鍍錫方法，其中該 錯合劑選自硫脲。 U·如申請專利範圍第1項所述之晶圓之銅墊鍵錫方法，其中在 該化學浸鍍處理之步驟中，該晶圓之銅墊部份表面的銅被锡 置換取代，而形成一粗糙凹面，以緊密結合該錫層。 12. 如申請翻範圍第11項所述之晶圓之齡表©鑛錫方法， 其中進一步延長化學浸鍍反應時間，使錫離子進一步置換位 於該金屬薄層下方原本未裸露出之銅墊的其他鄰近部位，因 而擴大該錫層的置換範圍及該粗糙凹面之凹陷程度。 13. 如申§t專利範圍第丨項所述之晶圓之銅墊麟方法，其中該 錫層之咼度係在奈米至1〇〇微米之間。 14·如申專利範圍第1項所述之晶圓之銅墊賴方法，其中該 錫層之材質選自無鉛焊料。 20 15.如申請專利範圍第14項所述之晶圓之銅塾鍍踢方法，其中 該無鉛焊料包含錫、錫銀合金或錫銀銅合金。 16·如申請專利範圍第i項所述之晶圓之銅塾鑛錫方法，其中在 形成該光阻層之步驟中，選擇藉由塗佈液態光阻或黏貼乾 膜’以形成該光阻層。 17. 如申請專利範圍第1項所述之晶圓之銅塾麟方法其令於 去除該光阻層的步驟之後，另包含：形成另一光阻層於該晶 圓上’並圖案化該另一光阻層，以形成數個開口裸露該銅塾 上之錫層；在該開口内形成一銲料層；去除該另一光阻層； 以及，對該銲料層進行回焊，以形成數個金屬凸塊。 18. 如申請專利範圍第17項所述之晶圓之銅雜錫方法，其中 在形成該銲料層之步驟中，該銲料層係選用印刷、無電電鍍 或蒸鍍之方式形成在該開口内之錫層上。 19. 如申請專利範圍第17項所述之晶圓之銅墊錄錫方法，其中 該銲料層之材質選自無鉛焊料。 20. 如申請專利範圍第19項所述之晶圓之銅墊锻錫方法其中 該無錯焊料包含錫、錫銀合金或錫銀銅合金。 21. 如申請專利範圍第17項所述之晶圓之銅墊鍵錫方法其中 該銲料層之材質及熔點係相同於該錫層之材質及熔點。 22·如申請專利細第17項所述之晶圓之銅㈣錫方法，其中 該銲料層之材質及熔點係相異於該錫層之材質及熔點。 21 1353645 23.如申請專利範圍第17項所述之晶圓之銅墊鍍錫方法，其中 該金屬凸塊之高度係在5微米至300微米之間。
22
TW097112408A 2008-04-03 2008-04-03 Tin processing method for copper pads of wafer TWI353645B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097112408A TWI353645B (en) 2008-04-03 2008-04-03 Tin processing method for copper pads of wafer
NL2002693A NL2002693C2 (en) 2008-04-03 2009-03-31 Solder plating method for copper pads of wafer.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097112408A TWI353645B (en) 2008-04-03 2008-04-03 Tin processing method for copper pads of wafer

Publications (2)

Publication Number Publication Date
TW200943444A TW200943444A (en) 2009-10-16
TWI353645B true TWI353645B (en) 2011-12-01

Family

ID=41397322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112408A TWI353645B (en) 2008-04-03 2008-04-03 Tin processing method for copper pads of wafer

Country Status (2)

Country Link
NL (1) NL2002693C2 (zh)
TW (1) TWI353645B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551931B1 (en) * 2000-11-07 2003-04-22 International Business Machines Corporation Method to selectively cap interconnects with indium or tin bronzes and/or oxides thereof and the interconnect so capped
JP3679001B2 (ja) * 2000-12-22 2005-08-03 シャープ株式会社 半導体装置およびその製造方法
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device

Also Published As

Publication number Publication date
TW200943444A (en) 2009-10-16
NL2002693C2 (en) 2010-11-02
NL2002693A1 (nl) 2009-10-06

Similar Documents

Publication Publication Date Title
US10734347B2 (en) Dummy flip chip bumps for reducing stress
TWI582937B (zh) 封裝結構
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
TWI517273B (zh) 具有支撐終端墊的半導體晶片
JP2001351940A (ja) Ｉｃチップにおいて銅相互接続配線
JP2005513759A (ja) 半導体素子及びその形成方法
TW201138041A (en) Semiconductor die and method for forming a conductive feature
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
TWI363389B (en) Methods for forming a solder bump on a bond pad and an interconnection structure for a semiconductor device
TWI242253B (en) Bumping process and structure thereof
TWI273639B (en) Etchant and method for forming bumps
KR20130037204A (ko) 고정된 언더필을 구비한 회로 기판
TW546805B (en) Bumping process
TWI336516B (en) Surface structure of package substrate and method for manufacturing the same
TW200408095A (en) Chip size semiconductor package structure
TWI353645B (en) Tin processing method for copper pads of wafer
TWI353030B (en) Tin processing method for surfaces of copper pads
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
TWI355037B (en) Processing method for copper pads of semiconductor
US20080197475A1 (en) Packaging conductive structure and method for forming the same
TW200939368A (en) Processing method for copper pads of wafer
JP2011129669A (ja) 半導体チップ及び該半導体チップを備えた半導体装置
TW200939369A (en) Surface processing method for copper pads of semiconductor wafer
JP2011243746A (ja) 半導体装置の製造方法
TW200939350A (en) Surface processing method for copper pads of wafer