TWI338058B - - Google Patents

Download PDF

Info

Publication number
TWI338058B
TWI338058B TW092129922A TW92129922A TWI338058B TW I338058 B TWI338058 B TW I338058B TW 092129922 A TW092129922 A TW 092129922A TW 92129922 A TW92129922 A TW 92129922A TW I338058 B TWI338058 B TW I338058B
Authority
TW
Taiwan
Prior art keywords
wafer
region
soi
active layer
bonded
Prior art date
Application number
TW092129922A
Other languages
English (en)
Other versions
TW200413581A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200413581A publication Critical patent/TW200413581A/zh
Application granted granted Critical
Publication of TWI338058B publication Critical patent/TWI338058B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)

Description

1338058 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於s 01晶圓:更詳細而言,係 活性層薄薄地形成的情況,電性可靠度極高的 該s〇丨晶圓的製造方法。 【先前技術】 以往,作爲元件用基板,廣泛地利用在支 成有矽活性層(SOI層)的SOI晶圓。作爲如此 的製造方法,例如已知有將2枚的矽晶圓經由 合的貼合方法。貼合方法中的一種之離子注入 在成爲矽活性層的矽晶圓(結合晶圓)或是成爲 基底晶圓的表面,形成氧化層(絕緣層),再從 一側的表面,將氫等的離子進行離子注入,而 形成離子注入層。進而,經由氧化膜,將此結 在基底晶圓之後,藉由熱處理在離子注入層處 藉此,能夠得到:在基底晶圓上,經由氧化膜 的矽活性層的SOI晶圓。 再者,也有使用絕緣性的支持基板,而將 接地,亦即沒有經由氧化膜地貼合在該支持基 〇 如上述般地製造SOI晶圓的情況,作爲結 目前爲止,一般是使用在表面有尺寸爲50nm 凹坑缺陷存在的矽晶圓。但是,近年來,矽活 關於即使矽 S 0 I晶圓及 持基板上形 的S ΟI晶圓 氧化膜而貼 剝離法,係 支持基板的 結合晶圓的 在晶圓內部 合晶圓貼合 發生剝離。 ,形成有薄 結合晶圓直 板上的情況 合晶圓,到 以上的微小 性層的薄膜 -5- (2) (2)1338058 化要求開始增加’能夠應用於此的矽晶圓的品質要求也越 來越嚴格。 作爲減少矽活性層的缺陷之方法,被提案出:利用磊 曰曰層的方法、或是利用沒有被稱爲fpd、LSTD、COP等 的成長(Grown-in)缺陷之單結晶成長起因的缺陷,也就是 所謂的中性區域(N區域)的矽單結晶的方法。 例如’被提案出:在矽晶圓(結合晶圓)上,形成磊晶 層’而在將硼離子注入嘉晶層之後,經由氧化層貼合在支 持基板上’進而藉由硏削硏磨結合晶圓的背面,製造出 SOI晶圓的方法(例如,參照曰本特開平1〇_79498號公報( 弟4-6頁、第2圖))。 但是’如此地將形成有磊晶層的晶圓作爲結合晶圓來 使用的情況,S ΟI層的缺陷雖然被改善,但是由於要增加 使磊晶層成長的製程,所以會有製造成本顯著地增加的問 題點。 另一方面’作爲結合晶圓,在使用於沒有FPD或 COP等的微小缺陷存在的N區域下所育成的矽晶圓的情 況,雖然需要精密地控制矽單結晶的育成條件,但是具有 不需要形成磊晶層之製程的優點。 在此先針對N區域加以說明,在使用通常的結晶中 固液界面附近的溫度斜度大的爐內構造(熱區:HZ)的CZ 拉昇機中,往結晶軸方向,使成長速度V由高速變化成 低速的情況,已知會得到如第9圖所示的缺陷分布圖。 在第9圖中的V區域,係Vacancy也就是由於矽原 -6- (3) (3)1338058 子不足所發生的凹部、穴之類的缺陷多的區域;所謂的I 區域’則是由於矽原子過多地存在所發生的錯位、或是多 餘的砂原子塊多的區域。而且,在V區域和I區域之間, 存在沒有(或是很少)原子不足或過多之情形的中性區域 (Neutral ’以下簡單表示爲N);又,在V區域的邊界附近 ,被稱爲 〇SF(氧化誘導疊層缺陷、Oxidation Induced Stacking Fault)的缺陷,當在相對於結晶成長軸方向之垂 直方向的剖面上來觀察時,被確認係分布成環狀(以下稱 爲OSF環)。 而且,在成長速度比較快的情況,空洞型的點缺陷集 中而形成空隙之原因的FPD、LSTD、COP等的成長缺陷 ,高密度地存在於結晶直徑方向的整個區域,這些缺陷存 在的區域,成爲V區域。又,隨著成長速度的降低,OSF 環從結晶的周邊發生,在此環的外側,被認爲是晶格間矽 集合之差排環的發生原因之L/D(Large Dislocation:晶格 間差排環的簡稱' LSEPD、LFPD等)缺陷(大差排群),低 密度地存在:存在這些缺陷的區域成爲1區域(也稱爲L/D 區域)。進而,若使成長速度變成低速,則OSF環往晶圓 的中心收縮而消滅,整個面成爲I區域。 而且,在V區域和I區域的中間之〇 S F環外側的N 區域,成爲沒有存在造成空洞的FPD、LSTD、COP’也沒 有存在造成晶格間矽的LSEPD、LFPD之區域。再者’最 近,若將N區域進一步地分類,如第9圖所示,有鄰接 Ο S F環的外側之N v區域(空洞多的區域)和鄰接I區域的 (4) (4)1338058 N i區域(晶格間矽多的區域);已知在N v區域’當熱氧化 處理後,氧析出量多,而在Ni區域,幾乎沒有氧析出。 如此的N區域,以往在晶圓面內,僅存在一部份’ 但是利用控制拉昇速度(V )和結晶固液界面軸方向溫度斜 度(G)的比値亦即V/G,結果能夠製造出N區域擴展至橫 方面全面(晶圓全面)的結晶。 於是,在S Ο I晶圓的製造中,作爲前述的結合晶圓, 也提案出:使用成爲整個N區域的矽單結晶晶圓之方法 〇 例如,藉由切克勞斯基法(CZ法)拉昇矽單結晶時, 將拉昇速度V和拉昇軸方向的結晶固液界面的溫度斜度G 的比値(V/G),控制在規定範圍內,來拉昇矽單結晶:作 爲結合晶圓,被提案出使用N區域的矽晶圓的S ΟI晶圓( 例如日本特開平2 0 0 1 - 1 4 6 4 9 8號公報(第5 - 8頁)及曰本特 開平2001-44398號公報(第2-4頁、第1圖))。 然而,在進行結合晶圓和基底晶圓之間的用來貼合的 氧化處理和用來調整S Ο I晶圓厚度的氧化處理之後,當進 行用來除去氧化膜的氫氟酸洗淨的情況,作爲結合晶圓, 即使使用在N區域所育成的矽單結晶,SOI層也會有幾乎 全面或是局部的破壞之不良情況發生。特別是當SOI層的 厚度形成薄時,產生上述不良的情況變多。又,將來,妻〜 進一步地要求SOI層的薄膜化時,若單是使用在N區域 所育成的矽晶圓,即使作爲結合晶圓來使用,除了 S 01層 會有顯著地劣化的可能性以外,也預期可能會損害S 0 I層 1338058
和基底晶圓之層間絕緣氧化膜的膜質ε 【發明內容】 (發明的揭示) 於是,本發明係鑒於如此的問題點而發明出來’其目 的在於提供一種SOI晶圓,例如即使在形成厚度爲200nm 以下之極薄的SOI層的情況,不會由於氫氟酸洗淨而產生 微小凹坑,具有優異的電特性,而且不用增加製程步驟便 能夠製造出來。 爲了達成上述目的,若根據本發明,提供一種SOI晶 圓,係至少在支持基板上形成有矽活性層的S 0 I晶圓,其 特徵爲: 至少前述矽活性層,係由:藉由切克勞斯基法所育成 的矽單結晶,爲環狀地發生Ο S F之外側的N區域,且沒 有藉由Cu沉積法而被檢測出來的缺陷區域存在的矽晶圓 所構成。 如此的矽活性層,若作成由N區域,且沒有藉由Cu 沉積法而被檢測出來的缺陷區域存在的矽單結晶所構成 S 0 I晶圓,則由於在矽活性層中,甚至連極微小的缺陷都 沒有存在’所以即使將此晶圓進行氫氟酸洗淨,也不會發 生微小凹坑’而成爲具有優異電氣特性的SOI晶圓。又, 若爲如此的S Ο丨晶圓,由於不用增加如使用磊晶晶圓的情 況的製程步驟’便可以製造出來,所以可以使製造成本變 低。 -9- (6) (6)1338058 此情況,矽活性層的厚度,能夠設定在200nm以下 〇 近年來,SOI層的薄膜化一直被要求,而由於在本發 明的SOI晶圓的矽活性層中,甚至沒有藉由Cu沉積法而 被檢測出來的極微小的缺陷存在,所以即使進行氫氟酸洗 淨等,也不會有缺陷擴大而使矽活性層破壞的情形,能夠 作出高品質的SOI晶圓。 又’前述矽活性層’理想爲經由氧化膜而被貼合在前 述支持基板上:此情況,前述氧化膜的厚度,理想爲在 2nm〜3000nm的範圍內。 若爲矽活性層如此地經由氧化層而被貼合在支持基板 上而形成的S 0 I晶圓,則能夠藉由通常的貼合方法容易地 製造出來。又,若爲在上述範圍內的厚度之氧化膜,不但 藉由熱處理等,能夠容易地形成,而且矽活性層藉由氧化 膜而被確實地接合,同時被絕緣,而成爲高品質的SOI晶 圓。 又,前述S Ο I晶圓,係藉由離子注入剝離法而被製造 出來。 若爲如此地藉由離子注入剝離法而被製造出來的SOI 晶圓,不但能夠作出矽活性層極薄且厚度均勻,且成爲沒 有缺陷之極高品質的S ΟI晶圓。 進而,在本發明中,提供一種如下述般的SOI晶圓的 製造方法。亦即,一種SOI晶圓的製造方法,係針對在成 爲矽活性層的結合晶圓和成爲支持基板的基底晶圓之中, •10- (7) (7)1338058 從前述結合晶圓的表面,離子注入氫離子、稀有氣體離子 或是這些氣體的混合氣體離子’而在晶圓內部形成離子注 入層,再將該結合晶圓的被離子注入側的表面和前述基底 晶圓的表面,經由氧化膜或是直接地貼合之後,藉由熱處 理將前述結合晶圓的一部,在前述離子注入層加以剝離, 來形成SOI晶圓之SOI晶圓的製造方法,其特徵爲: 作爲前述結合晶圓,係使用:藉由切克勞斯基法所育 成的矽單結晶,爲環狀地發生Ο S F之外側的N區域,且 沒有藉由C u沉積法而被檢測出來的缺陷區域存在的矽晶 圓。 若藉由如此的方法來製造S Ο I晶圓,矽活性層反映出 結合晶圓的性質,亦即能夠得到N區域之甚至沒有藉由 Cu沉積法而被檢測出來的缺陷區域存在,極高品質的 S 〇 I晶圓。又’由於沒有增加製程步驟,能夠使製造成本 變低。 如以上所述’若根據本發明,能夠提供一種S0I晶圓 ’其矽活性層’爲未含有 V區域、OSF區域、大差排群 (LSEP、LFPD)區域的中性(N)區域,且未含有Cu沉積缺 fea E域’且在S ΟI晶圓製造過程中,表面沒有發生微小凹 坑,具有優異的電氣特性。 若使用如此的S 0 I晶圓來製作元件,則能夠以高良率 地製作出電氣特性優異的元件。 【實施方式】 -11 - (8) (8)1338058 (貫施發明的最佳形態) 以下,進一步地說明本發明。 本發明的發明人’在完成本發明之前,事先進行以下 的調查和檢討。 首先’當拉昇矽單結晶時,從結晶肩部至晶錠驅體尾 部’由高速漸漸地變低速的情況,如前述般地,當到達某 —成長速度時,Ο S F收縮;然後,在更低速區域中,已知 各相會依照N v、N i、I (大差排群發生)區域的順序,依次 地被形成。又’最近’如第2圖所示,在Nv區域,於 OSF剛消滅之後,已知有部分存在藉由Cu沉積法而被檢 測出缺陷的區域(例如請參照日本特開2 0 0 2 - 2 0 1 0 9 3號公 報)。 / 再者,所謂的C u沉積法,係正確地測量出半導體晶 圓的缺陷的位置,提高對於半導體晶圓的缺陷之檢測限度 ,並且能夠對於更微小的缺陷加以正確地測量、分析之晶 圓的評價法。 具體的晶圓的評價方法,係在晶圓表面上形成規定厚 度的絕緣膜,再破壞被形成在前述晶圓表面附近的缺陷部 位的上的絕緣膜,使位於缺陷部位的C u等的電解物質析 出(沉積)的方法。也就是說,Cu沉積法,係利用在溶解 Cu離子的液體中,若對形成在晶圓表面上的氧化膜施加 電位,則電流會流過氧化膜已經劣化的部位,則Cu離子 會析出而變成Cu的原理之評價法。在氧化膜容易劣化的 部分,已知存在COP等的缺陷。 -12- 1338058 Ο) 被C u沉積之晶圓的缺陷部位,能夠在聚光燈下或直 接以肉眼來分析,評價其分布或密度,進而也能夠利用顯 微鏡觀察 '透過型電子顯微鏡(TEM)、掃描型電子顯微鏡 (SEM)等加以確認。 而且,若是熟習此技術的業者,應當能夠容易地想到 將從OSF收縮後的Nv區域開始至Ni區域消滅爲止(直到 I區域發生爲止)的範圍中所育成的矽單結晶,作爲結合晶 圓來使用(參照第9圖)。 但是,例如在厚度爲200nm以下的極薄之SOI層中 ,理想爲沒有殘留微小凹坑缺陷。因此,本發明的發明人 ,對於在這些區域中的缺陷,進行調查。具體而言,將矽 單結晶成長由高速漸漸地變低速時之OSF剛要消滅前的 V區域,藉由表面檢查裝置(MAGICS)進行座標識別後, 施行FIB(聚焦離子束)加工,當進行該點的TEM觀察的時 候,確認有大約2 0 n m的微小凹坑缺陷存在。 進而,當進行其他區域的調查、檢討的時候,得知以 下的事實。 在V區域中,越靠近0SF消滅前的區域,空洞越微 細化;但是 V區域的微小凹坑缺陷,即使相當地微細, 會使初期氧化膜耐壓(TZDB)特性顯著地劣化。 另一方面,關於矽單結晶成長由高速漸漸地變低速時 之OSF剛消滅後的Cu沉積缺陷區域,並沒有如V區域般 的顯著的耐(電)壓程度的劣化,TZDB特性在晶圓面內大 約1 00%的區域中,雖然顯示爲C狀態,但是長期絕緣破 (10) 1338058 壞(TDDB)特性,僅稍微地劣化。 進而,S Ο I層表面的微小凹坑缺陷的存 爲了貼合結合晶圓和基底晶圓的氧化、及爲 的厚度之氧化處理後,所進行的氫氟酸洗淨 會由於蝕刻作用而擴大,而破壞SOI層。特 空乏層之目的下,SO】層形成比1 OOnm薄的 ,即使是由Cu沉積法所檢測出來的20nm 分微小的缺陷,若存在這些缺陷,當在進行 ,缺陷尺寸會由於蝕刻而擴大而有可能破壞 ,這些微小的缺陷引起電氣的故障,成爲顯 性的原因。 亦即,已經瞭解到:上述般的區域,特 ,原本的氧化膜耐壓並不差,但是若將其作 活性層來使用,即使缺陷的尺寸相對於SOI 地微細,也會有損害電氣的信賴性的可能性 本發明的發明人,進行以上的調查和檢 現:矽活性層爲N區域,若作成沒有存在藉 而被檢測出來的缺陷區域,不但TZDB特性 優異,而且即使進行氫氟酸洗淨,缺陷尺寸 而成爲不會由於蝕刻而破壞之電氣特性優異 而且,對於如此的SOI晶圓的製造,發現: 藉由CZ法而被育成的矽單結晶中的N區域 Cu沉積法而被檢測出的缺陷區域存在的矽 合晶圓使用,來形成S 01層便可以,而完成 在,已知:在 了調整S 0 1層 時,缺陷尺寸 別是’在擴展 薄膜化之情況 尺寸以下之十 氫氟酸洗淨時 S 0 I層。結果 著地損害信賴 :別是N區域 爲SOI晶圓的 層的厚度十分 〇 討的結果,發 由Cu沉積法 和T D D B特性 也不會擴大, 的S ΟI晶圓。 例如,只要將 V»—* -' ·_ - * ,且沒有藉由 晶圓’作爲結 本發明。 -14- (11) (11)1338058 以下,一邊參照圖面一邊具體地說明本發明的實施形 態’但是本發明並不被限定於此實施形態^ 第1圖係表示藉由離子注入剝離法來製造關於本發明 的SOI晶圓的製程之一例的流程圖。 首先’在最初的製程(a)中,準備2枚的矽鏡面晶圓 ’亦即準備構成S 01層的結合晶圓2 1和構成支持基板的 基底晶圓2 2。在此’本發明中’作爲結合晶圓2 1,係使 用:藉由切克勞斯基法(C Z法)所育成的矽單結晶,爲環 狀地發生〇 S F之外側的N區域’且沒有藉由c u沉積法而 被檢測出來的缺陷區域(在發明中也稱爲「Cu沉積缺陷區 域」)存在的矽晶圓。 上述的N區域之沒有C u沉積缺陷區域的矽單結晶, 例如’能夠使用第3圖所示的單結晶製造設備,一邊控制 V/G —邊育成。此單結晶拉昇裝置30,具備:拉昇室31 、被設置在拉昇室31中的坩堝32、被設置在坩堝32周 圍的加熱器3 4、使坩堝3 2旋轉的坩堝保持軸3 3和其旋 轉機構(未圖示)、保持著矽的種晶之種晶夾頭6、拉昇種 晶夾頭6的吊線7、及使吊線7旋轉或捲繞的捲繞機構( 未圖示)。又,在加熱器3 4的外側周圍,設置絕熱材35 〇 坩堝3 2,其石英坩堝被設置在其內側之收容矽熔液( 湯)2側,而石墨坩堝則被設置在其外側。 再者,最近也常在拉昇室3 1的水平方向的外側’設 置未圖示的磁石,藉由對矽熔液2施加水平方向或垂直方 -15- (12) (12)1338058 向等的磁場,抑制熔液的對流,以謀求單結晶的安定成長 ,也就是使用所謂的MCZ法。 又,設置將育成的矽單結晶1加以包圍之筒狀的石墨 筒(隔熱板)1 2 ;進而,分別在結晶的固液界面4附近的外 周,設置外側絕熱材1 〇 ;在其內側設置內側絕熱材Π。 這些絕熱材】〇、Π,係被設置成:其下端與矽熔液2的 湯面3之間,隔開2〜20cm的間隔。若如此地設置,結 晶中心部分的溫度斜度Gc〔 t /cm〕和結晶周邊部分的溫 度斜度Ge之間的差異變小,例如能夠將爐內溫度控制成 可以使結晶周邊的溫度斜度比結晶中心低。 在石墨筒1 2上,有冷卻筒1 4,使冷卻媒體流過而進 行強制冷卻。進而,也可以設置噴出冷卻氣體、或是設置 遮住輻射熱來冷卻單結晶的筒狀冷卻手段。 當使用如此的單結晶拉昇裝置30來製造矽單結晶時 ,首先,在坩堝3 2內,將矽的高純度多結晶原料加熱至 熔點(大約1 420°C )以上使其熔解。接著,藉由將吊線捲出 ’而使種晶的則^0接觸或浸在溶液2的表面大約中心部。 然後,使坩堝保持軸33旋轉,同時一邊使吊線旋轉一邊 捲取。藉此,種晶也一邊旋轉一邊被拉昇,於是單結晶開 始被育成,以後,只要藉由適當地調整拉昇速度和溫度, 便能夠得到大約圓柱形狀的單結晶棒1。 而且,當要育成N區域之沒有存在Cu沉積缺陷區域 的矽單結晶,例如,在使拉昇中的矽單結晶的成長速度漸 慢的情況,係將成長速度控制在:殘留在0 S F環消滅後 -16- 1 (13) 1338058 之被C u沉積法檢測出來的缺陷區域消 度;以及當使成長速度進一步地減少時 環之邊界的成長速度之間;以此方式來 使拉昇中的矽單結晶的成長速度,從結 尾部,由高速漸漸地變低速的情況,如 成長速度,依照V區域' OSF環區域 、N v區域、N i區域、1區域(大差排群 各相依序地被形成,N區域之中,係將 殘留在OSF環消滅後之被Cu沉積法檢 消滅之邊界的成長速度:以及當使成長 時’發生I區域的成長速度之間;以此 。若根據如此的方法,能夠育成 N區 單結晶不含F P D等的V區域缺陷. L F P D )等的I區域缺陷' 〇 s F缺陷,厅 沉積法而被檢測出來的缺陷。 而且,將上述育成的矽單結晶,加 (P W)之後’從每—晶錠塊的單位批量, 然後藉由C u沉積法來進行評價,只要 下’便可以將其作爲結合晶圓來加以採 接著’在第1圖的製程(b)中,氧{ 底晶圓2 2之中的至少一方的晶圓的表 晶圓2 1熱氧化’例如,能夠將其表面 厚度的氧化膜23。再者,若氧化膜23 則有可能無法具有絕緣性;另—方 滅之邊界的成長速 ,發生晶格間差排 育成結晶。亦即, 晶肩部至晶錠軀體 第2圖所示,對應 、C u沉積缺陷區域 發生區域)的順序, 成長速度控制在: 測出來的缺陷區域 速度進一步地減少 方式來育成單結晶 域的矽單結晶,此 大差排群(LSEPD、 ϋ且也沒有藉由 C u 工成鏡面硏磨晶圓 任意地選取P W, 在沒有缺陷的情況 用。 匕結合晶圓2】和基 面。在此,將結合 开多成 2nm〜3000nm 的厚度不到2nm, 面,若形成超過 -17- (14) 1338058 3 0 0 0 n m的氧化膜2 3,則由於會引起熱處理時間極長等 生產性降低的問題’所以氧化膜2 3的厚度理想爲在上 範圍內。 在製程(C)中’將氫離子,從已經形成氧化膜23的 合晶圓2 1的單側的表面,離子注入表面中。再者,也 以將稀有氣體離子或氫離子和稀有氣體的混合氣體離子 進行離子注入。藉此,能夠在晶圓內部,於離子的平均 入深度,形成與表面平行的離子注入層。再者,此時的 子注入層的深度’係被反映到最終被形成的s Ο I層的厚 。因此’藉由控制離子注入的注入能量等,例如也可以 出200nm以下厚度的SOI層。 在製程(d )中’將結合晶圓2 1的離子注入側的表面 基底晶圓2 2的表面,經由氧化膜2 3,加以貼合。例如 在常溫的潔淨環境下,藉由使2枚的晶圓21、22的表 接觸,沒有使用黏著劑等,來黏著晶圓之間。 接著,在製程(e)中’藉由熱處理,在離子注入層 ,將結合晶圓2 1的一部份加以剝離。例如,對於將結 晶圓2】和基底晶圓2 2加以貼合而黏著後之物,若利用 非活性氣體下大約5 0 0 °C以上的溫度,施以熱處理,則 由結晶的再配列和氣泡的凝集,被分離成剝離晶圓2 5 SOI晶圓26(SOI層27 +埋入氧化膜23 +基底晶圓22)。 在製程(f)中’對於S Ο丨晶圓2 6,施以結合熱處理 此製程(0 ’係由於在前述製程(d )、( e)的貼合製程及剝 熱處理製程中使晶圓之間密接的結合力,若以此狀態下 的 述 結 可 今 進 離 度 做 和 ί 面 2 4 合 在 藉 和 離 在 -18- (15) (15)1338058 元件製作製程中使用,則其結合力弱,所以作爲結合熱處 理,對S 01晶圓2 6施以高溫的熱處理,使結合強度成爲 充分。例如’此熱處理能夠在非活性氣體的環境下,以 105(TC〜〗 2 00ΐ,在30分鐘至2小時的範圍內進行= 在工程(g)中,係藉由氫氟酸洗淨來除去被形成SOI 晶圓26面上的氧化膜之製程。此時,藉由以往的方法, 在將僅於N區域育成的矽晶圓作爲結合晶圓來使用的情 況,將會發生微小的凹坑。但是,本發明的S ΟI晶圓2 6 ,由於其SOI層27係N區域之沒有存在Cu沉積缺陷區 域,所以即使進行氫氟酸洗淨,也沒有凹坑擴大之情況, SOI層也沒有被破壞。 進而,在製程(h)中,根據需要,進行用來調整SOI 層27的厚度之氧化;接著,在製程(I)中,藉由氫氟酸洗 淨,除去氧化膜2 8。藉此,能夠將S ΟI層的厚度,例如 調整至200nm以下。 經過以上的製程(a)〜(I)而被製造出來的SOI晶圓, 在SOI層的表面上,沒有存在微小凹坑,電氣特性極爲優 異。 以下,舉出實施例來說明本發明,但是本發明並非限 定於這些實施例。 (實施例) (實驗1 ):拉昇條件的確認 使用第3圖的單結晶拉昇裝置3 0,如以下般地進行 -19- (16) (16)1338058 結晶成長速度漸減的實驗’調查在各區域的邊界之成長速 度。 首先,將1 5 Ο K g之作爲原料的多結晶矽放入直徑2 4 吋(6 0 0 m m )的石英坩堝內,來育成直徑2丨〇 m m的矽單結晶 。氧氣濃度則控制在2 3〜2 3 p p m a (A S T Μ ’ 7 9値)。當育成 單結晶時’如第4圖(A)所示,控制成長速度,使其從結 晶頭部至尾部’由0.7 0 m m / m i η線性地漸減至〇 · 3 〇 m m / m i η ο 而且’如第4圖(A)(B)所示,將拉昇後的單結晶頭部 至尾部’往結晶軸方向’縱剖地切斷,然後,製作出直徑 2 00mm之晶圓形狀的鏡面精加工後的試樣。 試樣中的一枚’藉由氧析出熱處理後的晶圓生命週期 (W L T )測量(測量儀器:s Ε Μ I L A B W T - 8 5 ),確認出V區域 ' Ο S F區域、I區域的各區域之分布狀況和各區域邊界的 成長速度。進而’另外的其中一枚則施以熱氧化膜形成後 C u沉積處理’確認出氧化膜缺陷的分布狀況。再者,本 實驗中的詳細評價方法,如以下所示。 (a) 將直丫工2】〇mm的晶銳’以結晶軸方向每10cm的 長度’塊狀地切斷之後,往結晶軸方向進行縱剖切斷加工 ’如之後的第5圖所示,在相對於結晶軸的垂直方向,刳 刨加工成直徑2 〇 〇 m m ( 8吋)的圓柱之後’精加工成晶圓形 狀的鏡面加工試樣。
(b) 上述試樣中的第1枚,施行晶圓熱處理爐內620 °C .2小時(氮氣環境)熱處理後、80(TC · 4小時(氮氣環境) -20- (17) (17)1338058 和lOOOt: · 16小時(乾燥氧氣環境)的2段熱處理之後, 加以冷卻,然後藉由SEMILAB WT-85,製作出WLT圖。 (c)第2枚試樣,則在晶圓表面上,施以熱氧化膜形 — 成後C u沉積處理,確認出氧化膜的分布狀況。評價條件 · 如以下所述: ])氧化膜:25nm 2 )電場強度:6MV/cm 3 )電場施加時間:5分鐘 實驗結果 根據上述實驗,可以得到如第6圖(A)(B)所示的結果 > 而確認了 v區域、〇 s F區域、N區域、1區域的各區 域邊界的成長速度。 V區域/OSF區域邊界:〇.523mm/min OSF 消滅邊界:0.510mm/min
Cu沉積缺陷消滅邊界:0.5 06mm/min · 析出N區域/非析出N區域邊界:〇.497mm/min -* 非析出N區域/1區域邊界:0.488mm/min (實驗2) SOI晶圓的製造 藉由第3圖所示之與實驗1相同的拉昇裝置,將 1501Cg之作爲原料的多結晶矽放入直徑24吋的石英坩堝 內,此次,如第7圖所示地使成長速度在0.55mm/min至 -21 - (18) 1338058 0.45 mm/min的範圍內,從直徑210mm的晶 往尾部,比實驗1更緩慢地漸減,而控制成 體部的4 0 c m至7 0 c m的區域中,形成含有C N區域和沒有含有C u沉積缺陷的N區域。 則控制在 24〜26ppma(ASTM · 79)。而且, 序,來進行品質評價和S ΟI加工。 U )結晶拉昇之後,在各結晶塊的結晶· 部開始依序地將晶圓切斷,爲了得知其切斷 射打印標上號碼,再加工成鏡面晶圓。 (2 )各塊單位的頭側第1枚p W,分割成 查 FPD、LFPD、LSEP、OSF。接著,各塊單 枚,則確認其C u沉積缺陷分布。而且,各 第3枚至第7枚的總共5枚,則投入SOI (SOI製程)中。再次以頭側第8枚評價FPD、 、0 S F,第9枚確認其C u沉積缺陷分布,第 枚的總共5枚則投入S 01製程中的方式,將 7枚當作一個單位的頭側2枚,進行品質評 枚則加工成S 0 I晶圓。 (3)上述評價的結果爲:從結晶軀體部的 50cm的區塊的中央處,爲V區域和0SF區 體部的50cm附近爲Cu沉積缺陷發生的N 軀體部的大約50cm至70cm附近,爲沒有發 陷的N區域;而從結晶軀體部的70cm附近 錠之結晶頭部 可以在結晶驅 :u沉積缺陷的 又,氧氣濃度 根據以下的次 陆方向,從頭 順序,利用雷 1/4尺寸,調 位的頭側第2 塊單位的頭側 晶圓製造過程 LFPD、LSEP 枚至第Μ 結晶軸方向每 價,剩下的5 大約4 0 c m至 域,至結晶驅 區域,從結晶 生Cu沉積缺 至尾部爲止的 -22- (19) (19)1338058 區域則爲I區域。 (4 )將上述(1 )的每5枚一批的鏡面晶圓’使用在結合 晶圓,根據第1圖所示的製程之離子注入剝離法’與基底 晶圓貼合後,加工成具有5 0 n m厚度的S Ο 1層之S ◦丨晶圓 c 藉由微粒計數器(KLA-Tencor公司製造' Surfscan SP-1)來測量這些SOI晶圓的SOI層表面時,在將V區域 和0 S F區域的矽晶圓作爲結合晶圓來使用的情況下,S Ο I 層幾乎全部被破壞(第8圖(A)) ° 又,發生C u沉積缺陷之N區域的結合晶圓’雖然爲 低密度,但是SOI層局部地被破壞(第8圖(B))。 但是,沒有發生C u沉積缺陷之N區域的結合晶圓之 情況,在SOI層沒有發現缺陷(第8圖(C))。進而,沒有 發生Cu沉積缺陷之N區域的SOI層,即使在無攪拌的狀 態下放置在50%氫氟酸溶液中30分鐘之後,來進行缺陷 密度測量的情況,也沒有被檢測出蝕刻凹坑缺陷。 再者,本發明並不被限定於上述實施形態。上述實施 形態僅是例示而已,凡是具有與本發明的申請專利範圍中 所記載的技術思想實質上相同的構成,而具有相同的作用 效果者,無論爲何者,均被包含在本發明的技術範圍內6 例如,實施形態中,係說明使用2枚的矽晶圓,藉由 離子注入剝離法來製造SOI晶圓的情況,但是本發明並不 被限定於此種製造方法。例如,也可以應用在:作爲結合 晶圓,將藉由切克勞斯基法所育成的矽單結晶,爲環狀地 -23- (20) (20)1338058 發生0 S F之外側的N區域,且沒有存在藉由c u沉積法而 被檢測出來的缺陷區域存在的砂晶圓,沒有經由氧化膜, 便直接貼合在絕緣性的支持基板例如石英、S i C、藍寶石 等的基板上,來製造SOI晶圓的情況。 進而’即使在s I Μ Ο X法亦即將氧離子注入矽晶圓之 後,加以熱處理來製造S Ο I晶圓的情況,作爲所使用的矽 晶圓,係使用藉由切克勞斯基法所育成的矽單結晶,爲環 狀地發生0 S F之外側的Ν區域,且沒有存在藉由c U沉積 法而被檢測出來的缺陷區域存在的矽晶圓,便可以製造出 關於本發明的SOI晶圓。 【圖式簡單說明】 第〗圖係表示關於本發明的SOI晶圓的製造過程之— 例的流程圖。 第2圖係表不在製造關於本發明的SOI晶圓時所使用 的結晶區域的說明圖。 第3圖係在本發明中能夠使用的cz矽單結晶製造裝 置的一例。 第4圖(A)係表示單結晶成長速度和結晶切斷位置的 關係之關係圖,(B )係表示成長速度和各區域的說明圖。 第5圖係表示Cu沉積評價試樣的製作方法的說明圖 〇 第6圖係表示結晶縱剖加工剖面的(A)晶圓生命週期 及(B)Cu沉積缺陷的圖。 -24- (21) (21)1338058 第7圖係表示在實驗2中的成長速度和結晶切斷速度 的圖。 第8圖係表示藉由C u沉積法所得到的各結晶區域之 缺陷分布的圖。 (A ) V區域 (B ) N區域(發生C u沉積缺陷) (C ) N區域(無C u沉積缺陷) 第9圖係表示作爲結合晶圓之以往所使用的結晶區域 之說明圖。 〔符號說明〕 1 :矽單結晶 2 :矽熔液(湯) 3 :湯面 4 :結晶的固液界面 6 :種晶夾頭 7 :吊線 1 〇 :外側絕熱材 1 1 :內側絕熱材 12 :石墨筒(隔熱板) 1 4 :冷卻筒 2 1 .結合晶圓 2 2 :基底晶圓 23 :氧化膜 -25- (22) (22)1338058 24 _·離子注入層 2 5 :剝離晶圓 2 6 : S Ο I晶圓 27 : SOI 層 2 8 :氧化膜 30:早結晶拉昇裝置 31 :拉昇室 3 2 :坩堝 3 3 :坩堝保持軸 3 4 :加熱器 3 5 :絕熱材
-26-

Claims (1)

1338058 f修正 1轜充 —· * ·***.· . _1_ 、 t \ )· ·, -·/ - *jr* >. ,\7 拾、申請專利範圍 第092 1 29922號專利申請案 中文申請專利範圍修正本 民國99年1〇月日修正 1 ·一種SOI晶圓,係至少在支持基板上形成有矽活性 層的SOI晶圓,其特徵爲: 至少前述矽活性層,係由:藉由切克勞斯基法所育成 的矽單結晶,爲環狀地發生〇 S F之外側的N區域,且沒 有藉由Cu沉積法而被檢測出來的缺陷區域存在的矽晶圓 所構成, 前述矽活性層的厚度比1 0 0 n m薄。 2. 如申請專利範圍第1項所述的SOI晶圓,其中前述 矽活性層,係經由氧化膜而被貼合在前述支持基板上。 3. 如申請專利範圍第2項所述的SOI晶圓,其中前述 氧化膜的厚度,在2nm〜3000nm的範圍內。 4. 如申請專利範圍第1、2或3項所述的SOI晶圓, 其中前述S 0 I晶圓係藉由離子注入剝離法而被製造出來。 5. —種SOI晶圓的製造方法,係針對在成爲矽活性層 的結合晶圓和成爲支持基板的基底晶圓之中,從前述結合 晶圓的表面,離子注入氫離子、稀有氣體離子或是這些氣 體的混合氣體離子’而在晶圓內部形成離子注入層,再將 該結合晶圓的被離子注入側的表面和前述基底晶圓的表面 ’經由氧化膜或是直接地貼合之後,藉由熱處理將前述結 1338058 合晶圓的一部,在鲂述離子注入層加以剝離,來形成SOI 晶圓之S 01晶圓的製造方法,其特徵爲: 作爲前述結合晶圓,係使用:藉由切克勞斯基法所育 成的矽單結晶,爲環狀地發生〇 s F之外側的N區域,且 沒有藉由Cu沉積法而被檢測出來的缺陷區域存在的矽晶 圓’製造形成有比lOOnm薄的厚度的矽活性層的SOI晶 圓。
-2-
TW092129922A 2002-10-31 2003-10-28 SOI wafer and method for manufacturing SOI wafer TW200413581A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002317634A JP2004153081A (ja) 2002-10-31 2002-10-31 Soiウエーハ及びsoiウエーハの製造方法

Publications (2)

Publication Number Publication Date
TW200413581A TW200413581A (en) 2004-08-01
TWI338058B true TWI338058B (zh) 2011-03-01

Family

ID=32211731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092129922A TW200413581A (en) 2002-10-31 2003-10-28 SOI wafer and method for manufacturing SOI wafer

Country Status (5)

Country Link
EP (1) EP1557883A4 (zh)
JP (1) JP2004153081A (zh)
KR (1) KR20050069929A (zh)
TW (1) TW200413581A (zh)
WO (1) WO2004040650A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4661204B2 (ja) 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Soiウエーハの製造方法
EP1981065B1 (en) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer
JP2007194514A (ja) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP4820801B2 (ja) 2006-12-26 2011-11-24 株式会社Sumco 貼り合わせウェーハの製造方法
JP5151628B2 (ja) * 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
WO2013176396A1 (ko) * 2012-05-23 2013-11-28 주식회사 엘지실트론 단결정 실리콘 잉곳 및 웨이퍼, 그 잉곳 성장 장치 및 방법
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832040A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3618254B2 (ja) * 1998-06-02 2005-02-09 信越半導体株式会社 Soi基板の製造方法
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP2001044441A (ja) * 1999-07-29 2001-02-16 Sony Corp 完全空乏soi型半導体装置及び集積回路
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP2002184961A (ja) * 2000-09-29 2002-06-28 Canon Inc Soi基板の熱処理方法およびsoi基板
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP2002226296A (ja) * 2001-01-31 2002-08-14 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200413581A (en) 2004-08-01
EP1557883A1 (en) 2005-07-27
WO2004040650A1 (ja) 2004-05-13
EP1557883A4 (en) 2009-12-30
JP2004153081A (ja) 2004-05-27
KR20050069929A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
JP5691504B2 (ja) シリコン単結晶育成方法
KR100838350B1 (ko) 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법
JP3624827B2 (ja) シリコン単結晶の製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
US8920560B2 (en) Method for manufacturing epitaxial wafer
TW200845223A (en) Manufacturing method of silicon single crystal wafer
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
TWI338058B (zh)
JP2011029429A (ja) シリコンウェーハの熱処理方法
TWI334217B (zh)
JP4380141B2 (ja) シリコンウェーハの評価方法
TWI305953B (zh)
TW201000690A (en) Silicon single crystal wafer, method for fabricating silicon single crystal or method for fabricating silicon single crystal wafer, and semiconductor device
JP4380162B2 (ja) Soiウエーハ及びその製造方法
JP2004265904A (ja) Soiウエーハ及びその製造方法
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees