TWI336931B - Method for forming a recess vertical transistor - Google Patents
Method for forming a recess vertical transistor Download PDFInfo
- Publication number
- TWI336931B TWI336931B TW96121868A TW96121868A TWI336931B TW I336931 B TWI336931 B TW I336931B TW 96121868 A TW96121868 A TW 96121868A TW 96121868 A TW96121868 A TW 96121868A TW I336931 B TWI336931 B TW I336931B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- forming
- substrate
- mask layer
- vertical transistor
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1336931 九、發明說明: [發明所屬之技術領域] 本發明係有關於一種半導體元件之製程方法,且特別有關於半導 體電晶體之自行對準掺雜方法。 [先前技術] —直以來,半導體工業一方面為了提高積體電路裝置,如動態隨 機存取記憶體(DRAM)等,的工作速度,另一方面又為了符合消費者 對於小型化電子裝置的需求’已使得半導體裝置巾的電晶體之尺寸持 續縮小。也就是說,例如DRAM中電晶體的通道長度、接面深度以 及許多組成部份的尺寸都必須縮小。而當電晶體的通道長度越小,電 晶體的工作速度便越快。 以往的DRAM電晶體一般為平面式電晶體,其中電晶體通道介 於源極及錄間’麵道的長酬期減度_,當為滿足上述目 的而縮小元件尺寸時,通道長度的縮減將會導致電晶體臨界電壓變 小。為解決此問題,現今科技已發展出垂直式電晶體,其可用以克服 平面式電晶體的限制。但由於垂直式電晶體的源極與汲極區域是在相 同平面上且由於通道長度的變異,因此不易使用光罩來執行自行對準 離子佈植步驟,以將雜質摻入。 因此,需要有解決上述問題的方法,本發明即提供一選擇, 1336931 供進行自行對準摻雜。 [發明内容] 本發明之-目㈣在於提供-種形成溝槽式垂直電晶體之方 法’利用斜角離子佈植之自行對準摻雜(S批augned doping) 的手段,來形成電晶體之源極與汲極,進而製作溝槽式垂直電 晶體。
本發明之另一目的係在於提供—種形成溝槽式垂直電晶體之方 法,其可解決習知垂直電晶體中,由於問極通道長度的變異, 而使仔自讀準摻雜方法在執行上困難的問題。 本發明之又一目 閘極之溝槽長度增加,可改善因元件尺寸縮 通道效應,而增進臨界電壓值。
的似在於提供-雜以形成之辆式垂直電晶體,其 小時所導致的短 依本發明之-方面,一種溝槽式垂直電晶體之方法該方法包 含:提供—具溝槽之基底’以該溝槽的—中心軸為基準,以界定基底 之一第-側及-第二側;形成—第—罩幕層覆蓋於該基底及溝槽之表 面再來【成第一罩幕廣覆蓋第一罩幕層;接下來對第二罩幕層進 行斜角離子佈植,以形成— 佈植區域。接著去除該佈植區域後,去除 暴路之第I幕層’供暴露該基底及溝槽之__部份表面;對暴露之該 4伤表面進行摻雜’而於該部份表面之基底形成一摻麗域,·去除剩 6 1336931 餘的第一罩幕層及第二罩幕層’使該基底及溝槽之表面暴露;於暴露 的表面形成一介電層;於該溝槽之該介電層的表面形成一閘極結構; 於第一摻雜區域之介電層與該閘極結構的一部份表面上形成一圖案 化罩幕層;以及對該第二侧之基底表面進行摻雜,於第二側之基底形 成一另一摻雜區域。 依本發明之另一方面,一種自行對準摻雜之方法,包含:提供一 具溝槽之基底,以該溝槽的一中心軸為基準,界定基底之一第一側及 —第二側;形成一第一罩幕層覆蓋於該基底及溝槽之表面;形成一第 二罩幕層覆蓋第一罩幕層;以及對第二罩幕層進行斜角離子佈植,以 形成一佈植區域;去除該伟植區域;去除暴露之第一罩幕層,供暴露 该基底及溝槽之一部份表面;以及對暴露之該部份表面進行摻雜,而 於該部份表面之基底形成一摻雜區域。 [實施方式] 以下將參照所附圖式詳細說明本發明之實施例。 圖1A至圖1M顯示根據本發明之一實施例的形成動態隨機存取 記憶體(DRAM)之一溝槽式垂直電晶體之各方法步驟所對應的截面示 意圖。 首先於圖1A中,提供具有一溝槽200的基底1〇〇,例如為矽基 底,以溝槽200的一中心軸L為基準,界定基底1〇〇之一第一側S1 7 1336931 及—第二側S2 ’第一側S1可為左側或右側’第二側S2則為第一側 之另一側。例如使用化學氣相沉積技術(CVD)形成一罩幕層1〇1,覆 盍於該基底100及溝槽200之表面,如圖1B所示’罩幕層1〇1例如 由二氧化矽構成,然後,例如使用電漿輔助化學氣相沉積(Pecvd) 方式,例如形成由非晶矽(a-Si:H)所組成的罩幕層1〇2,覆蓋於罩幕層 1〇1上,如圖1C所示,以供進行後續斜角離子佈植步驟。 參照圖1D,接著,例如使用BF2離子來進行斜角離子佈植,該 斜角的角度必須使離子進入第一側S1之溝槽2〇〇中,如圖中箭頭所 表示,至少在溝槽200中的部分侧壁及底表面形成佈植區域1〇2八。 之後,如圖1E所示,可利用濕蝕刻方式,將佈植區域1〇2八去除, 留下纖的·?幕層II2,使得罩幕層1G1之部份表面暴露。接著,參 見圖1F’例如利用乾侧方式,去除暴露的罩幕層ι〇ι,留下剩餘的 罩幕層U1,因而暴露基底100及溝槽200之部分表面。 參照圖1G,其中對暴露的基底100及溝槽2〇〇之部份表面,進 订摻雜’例如以氣相播雜(gas phase 技術於基底⑽中形成 推雜區域⑻’其可供作驗極,並且摻雜區域103的深度能夠隨溝 槽200的深度而變化。接著,如圖m所示,可利用濕钱刻方式,去 除剩餘的罩幕層lu及112,使基底綱及溝槽之整體表面暴露。 接下來,參照圖11 ’其中於該暴露的基底1⑻及溝槽200表面上形成 8 1336931 -介電層ΚΗ ’其材料例如為氧化層,以熱氧化方式形成。 於圖u中,以習知方式在介電層1〇4表面上、於溝槽·中形成 -間極結構⑽,間極結構1〇5可依據不同的製程而有不同的變化, 例如除包含閘極外,亦可撰遅, 擇生軸蓋層(未®*)、職壁層(未圖 示)。接著,參照圖IK,在摻雜卩奸丨m 4 仕I雜&域】〇3之鄰近閘極結構1〇5的介電 層104與間極結構1〇5的部份* ; ρ 々
十表面上形成一圖案化光阻層,形成方式 可利用習知之微影技術。 之後於圖1L中,利用圖案化光阻層作為一圖案化罩幕層川6, 對第二側S2的基底表面’赠子佈植的方絲進行摻雜,而於 第側S2之基底100形成摻雜區域1〇7,其可供作為源極,之後, 例如是以濕姓刻方式來移除圖案化罩幕層1〇6。圖脱中則顯示一根 據上述方法步驟完_DRAM溝槽式垂«晶體之截面圖。
自月』述可知’本發明利用斜角離子佈植之自行對準換雜 、來开/成電晶體的源極與沒極,以進一步製作溝槽式垂 直電阳體。此可解決習知垂直電晶體中,由於閘極通道長度 的I-而使得自打對準摻雜方法在執行上困難的問題,並 且由於問極之溝槽長度增加,可改善因元件尺寸縮小時所導 致的短通道效應,而增進臨界電壓值。 雖然已就實施例作例示性說明本發明之原理以及功效, 9 1336931 然而上述實施例並非用於限制本發明。任何熟知此項技藝 者,在不悖離本發明之精神與範疇内,當可做變更與潤飾。 本發明之保護範圍係如所附之申請專利範圍所界定。 [圖式簡單說明] 本發明之内容可參照下列圖式配合說明,將可輕易的了 解上述内容及此項發明之諸多優點,其中: 圖1A至1L係為根據本發明之方法的各步驟所分別對應 之截面圖;以及 圖1M係為根據本發明之方法所完成該電晶體之截面圖。 [元件符號說明] 100 基底 101、111、102、112 罩幕層 102 A 佈植區域 103 摻雜區域 104 介電層 105 閘極結構 106 圖案化罩幕層 107 摻雜區域 1336931 200 溝槽 L 中心軸 SI 第一側 S2 第二側
Claims (1)
1336931 十、申請專利範圍: L —種形成一溝槽式垂直電晶體之方法,該方法包含: 提供具一溝槽之一基底,以該溝槽的一中心軸為基準,界定 該基底之一第一側及一第二側; 形成一第一罩幕層覆蓋於該基底及該溝槽之表面; 形成一第二罩幕層覆蓋該第一罩幕層;
對S亥第二罩幕層進行一斜角離子佈植,以形成一佈植區域; 去除該佈植區域; 去除暴露之該第—轉層,絲露絲纽賴槽之一部份 表面; 對暴路之5亥部份表面進行摻雜,而於該基底中形成一第一推 雜區域;
去除剩餘的該第-罩幕層及該第二罩幕層, 槽之表面暴露; 使該基底及該溝 該閘極結構的一部份表面上 於暴露的該基敍該簡之表_成—介電層 於該溝槽之該介電層的表面形成1極結構; 於該第-摻雜區域之該介電層與 形成一圖案化罩幕層;以及 ’於該第二側之該基底形 對該第二側之該基絲面進行摻雜 12 3369^1 . 成"弟一备雜區域。 . 2.如申請專利範圍第1項所述之形成溝槽式垂直電晶體之方法,其 中該斜角離子佈植係使用BF2離子,並且該斜角之角度需使離子 進入該基底之該第一側。 % 3. 如申請專利範圍第1項所述之形成溝槽式垂直電晶體之方法,其 中該第一摻雜區域為汲極。 籲 4. 如申請專利範圍第1項所述之形成溝槽式垂直電晶體之方法,其 中該第一摻雜區域係以氣相摻雜技術形成,該區域之深度隨該溝 槽深度而變化。 5. 如申請專利範圍第1項所述之形成溝槽式垂直電晶體之方法,其 中該第·一換雜區域為源極。 修 6.如申請專利範圍第丨項所述之形成溝槽式垂直電晶體之方法,其 中該第二摻雜區域係以離子佈植方式形成。 7.如申請專利範圍第丨項所述之形成溝槽式垂直電晶體之方法, . 中該圖案化罩幕層係一圖案化光阻層。 8· ~種自行對準摻雜之方法,包含: 提供一具溝槽之一基底,以該溝槽的一中心軸為基準,界〜 該基底之一第一側及一第二側; 13 1336931 形成一第—罩幕層覆蓋於該基底及該溝槽之表面; 形成一第二罩幕層覆蓋第一罩幕層; 對該第二罩幕層進行一斜角離子佈植,以形成一佈植區域; 去除該佈植區域; 去除暴露之該第一罩幕層,供暴露該基底及該溝槽之一部份 表面;以及 對暴露之該部份表面進行摻雜,而於該基底中形成一換雜區 域。 9·如U她_ 8項之自行對準摻雜方法其中該斜角離子佈 植係使用BF2離子,亚且該斜肖之角度需使離子進人該基底之第 一側。 1〇·如申請專利範圍第8項之自行對準摻雜方法,其中該摻雜區域係 以氣相摻雜技術形成,該摻雜區域之深度隨該溝槽深度而變化。 14
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96121868A TWI336931B (en) | 2007-06-15 | 2007-06-15 | Method for forming a recess vertical transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96121868A TWI336931B (en) | 2007-06-15 | 2007-06-15 | Method for forming a recess vertical transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200849490A TW200849490A (en) | 2008-12-16 |
TWI336931B true TWI336931B (en) | 2011-02-01 |
Family
ID=44824161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96121868A TWI336931B (en) | 2007-06-15 | 2007-06-15 | Method for forming a recess vertical transistor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI336931B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI572040B (zh) * | 2013-06-21 | 2017-02-21 | 竹懋科技股份有限公司 | 溝槽型-垂直式雙擴散金氧半電晶體結構及其製造方法 |
-
2007
- 2007-06-15 TW TW96121868A patent/TWI336931B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI572040B (zh) * | 2013-06-21 | 2017-02-21 | 竹懋科技股份有限公司 | 溝槽型-垂直式雙擴散金氧半電晶體結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200849490A (en) | 2008-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103872132B (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
US7910440B2 (en) | Semiconductor device and method for making the same | |
US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
JP5442921B2 (ja) | ゲート酸化膜の完全性を向上させた半導体トレンチ素子 | |
US20160027913A1 (en) | Trench mosfet and manufacturing method thereof | |
JPH11204782A (ja) | 半導体装置およびその製造方法 | |
KR20090017045A (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
TWI490924B (zh) | 半導體元件及其製造方法 | |
US20090026534A1 (en) | Trench MOSFET and method of making the same | |
US20140008722A1 (en) | Vertical-gate mos transistor with field-plate access | |
JP2009065150A (ja) | トレンチトランジスタ及びその形成方法 | |
US9147835B2 (en) | Tunnel transistor structure integrated with a resistance random access memory (RRAM) and a manufacturing method thereof | |
TWI490951B (zh) | 製作凹入式通道存取電晶體元件之方法 | |
JP2009123944A (ja) | 半導体装置及びその製造方法 | |
US11652170B2 (en) | Trench field effect transistor structure free from contact hole | |
JP5654184B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
TWI505374B (zh) | 溝渠式閘極結構及其製作方法 | |
TWI382476B (zh) | 製作半導體元件之方法 | |
TWI336931B (en) | Method for forming a recess vertical transistor | |
JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN213635990U (zh) | 半导体结构 | |
CN111900201A (zh) | 半导体结构及制造方法 | |
TWI453913B (zh) | 溝渠式空乏型半導體元件及其製作方法 | |
TWI431695B (zh) | 溝槽式金屬氧化半導體場效電晶體的製造方法 | |
JP3526090B2 (ja) | 半導体装置の製造方法 |