TWI336123B - Method of fabricating pin grid array package substrate - Google Patents

Description

1336123 九、發明說明： [發明所屬之技術領域] 封裝==有關於一種電路板製法’尤指-種針柵陣列 [先前技術] 隨著中央處理器（CPU)整合密度及發熱量的提高，1 中央處理器之封裝技術也不斷進步中；目前最常

針柵陣列（pin—Grid Array ’ pGA)封裝，係於封裝基板之 一表面植設有插針，而於另一表面接置半導體晶片，之 行封裝以構成該中央處理器，通常這種封裝係呈正方形= 長方形，於該中央處理器的邊緣周圍均勻的分佈有三== 排或更多排的插針，使該插針能插入主機板的中央處理哭 插座上相對應的插孔，使該中央處理器與主機板電性連 接；而隨著中央處理器匯流排密度的增加、功能的增強， 該中央處ί里器的插針數目也在不_地增多，同時對散熱和 各種電氣特性的要求也更高，這就演化出了交錯針拇陣列 (Staggered Pin-Grid Array，SPGA)封裝、塑膠針栅陣 列（Plastic Pin-Grid Array ’ PPGA)封裝及反轉晶片針 柵陣列（Fiip chip Pin - Grid Array，FC — PGA)封裝等不 同的封裝結構。 ' 5月參閱第1A至1E圖，係為該針栅陣列封裝之封裝基 板進行植針的製法。 如第ΙΑ、1B及1B，圖所示，係提供複數排滿插針u 之針座10,該插針11具有一頭端Ua及尾端Ub(如第 110281 6 1336123 A圖所示）；並提供一具有複數封裝基板(_討灿 Ρκα)13之基板板材（panel)12，該封裳基板13係陣列 排列於該基板板材丨2中，該封裝基板13具有一表面 13a，於該表面13a具有複數電性連接墊ΐ3ι，且於該帝 性連接塾131表面具有接著材料132(如第1B& ib，圖^斤 不）；又該基板板材12上的封裝基板13之間具有定㈣ 16及排版空隙17。 、，如第ic圖所示，將該基板板材12置於一模座14上， 亚將該些排滿㈣11之針座1G分肋對應置於各該封裝 ，板13上，並使㈣針座1G之插針u的頭端…接觸 該封裝基板13之電性連接墊131表面的接著材料132 上。 如第1D圖所示，將複數屋板15置於凸出該些針座 ^表面之插針n朝上的尾端m上，然後進行加熱，進 订迴輝使該接著材料132㈣，並藉由㈣使該插針Η 之頊端11a為該接著材料132所覆蓋，以將該些插針u 整平亚接置於該電性連接墊131表面。 、，如第1E圖所示，移除該些壓板15及該些針座1〇， ^將該基板板材12由該模座14中取出，然後進行切割作 業’^切成複數單顆之封裝絲13，且該些封裝基板 生連接塾131接置有插針11;該已接置有插針11 之封裝基板13其後即可供接置半導體晶片以進行封裝。 惟，邊基板板材12中複數封裝基板13於封裝前因面 積大無法進行電測作業，須進行植針作業並切割完成之後 110281 7 丄 才可進行電測作業， 有瑕疲，導致_封# L ° h之封裝基板13於製裎中 製程中仍接續進行植針，導致；：：吊：作’如此在後續 基板W無法由製程中U 常運作之部份封裝 費部份之植針作筆。此：：汰，因而降低良率，並且浪 + H 卜，為配合複數壓板15進行插_ Π正千步驟，需預留麗板 丁描針 分基板板材12之排版空間。’排版:隙17,亦浪費了部 .中弁：Γ如何提出一種針栅陣列封裝基板製法，於制r >中先將有瑕疵無法正常運 U又 植針製程之浪費，及拎Λ其4 、、土板師選淘汰，以避免 已成爲目卞堂X / 板材排版空間的利用率，實 ’刖業，|虽待克服之難題。 、 [發明内容] 馨於上述習知技術之缺點，本發明之—目 一種針栅陣列封裝美柘制 a，、 顆封…： 植針前先淘汰有瑕苑之單 顆封裝基板，並增加基板板材排版空間的利用率。 :達上述及其他目的，本發明提供—種針栅陣列 =广’係包括··提供排滿插針之針座’該插針二 f·並提供一相對應該針座之具有第一表面及 之單顆封裝基板，該單顆封裝基板之第一表面罝 於該電性連接塾表面具有接著材料： 顆封録板已完成電性測試；將該針座係置於一 :’且該插針之頭端朝上；將該單顆封裝基板置於該 使該單顆封裝基板之第—表面的接著材料接觸 «針朝上之頭端；翻轉該單顆封裝基板及針座，使該針 II0281 1336123 朝上==封裝基板上方’並使該針座中之插針的尾端 、:二出該針座表面之插針的尾端上置放一壓板； _百山u頂辉使遠接著材料融溶’並藉由㈣使該插針之 A為該接著材料所覆蓋，以將該些插 電性連接墊表面。 接置於a ，上述製法’該置放錢板之複數單顆封裝基板係排 ,J成陣列’復包括移除該塵板及針座，以將該單顆封農其

板取出；帛著，於該單顆封裝基板之第 ^ 體晶片。 直午¥ •本發明復提供另一種針栅陣列封裝基板製法，係包 提供排滿插針之針座，該插針具有-尾端及頭端；並 提供一相對應該針座之具有第一表面及第二表面之單顆 封裝基板，該單顆封裝基板之第一表面具有複數電性連接 墊，於該電性連接墊表面具有接著材料，且該單顆封裝基 板已完成電性測試；將該針座置於一模座上，且該㈣： _，端朝上；將該單顆封裝基板對應置於該針座上，並使該 單顆封農基板之第-表面的接著材料接觸相對應之插針 朝上的頭端；翻轉該單顆封裝基板及針座，使該針座位於 該單顆封裝基板上方，並使該針座中之插針的尾端朝上； 以及於凸出該針座表面之插針朝上的尾端上置放一高溫 壓板，使熱量傳遞至插針’進而使該接著材料融熔，並藉 由高溫壓板之重量使該插針之頭端為該接著材料所覆 蓋，以將該些插針整平並接置於該電性連接墊表面。 依上述製法，邊尚溫壓板係逐一面對各該佈滿插針之 110281 9 1336123 復包括移除該高溫壓板 ，·接著，於該單顆封裝 •單顆封裝基板進行迴焊及整平； 及針座，以將該單顆封裝基板取出 基板之第二表面接置—半導體晶片 本發明之針栅陣列_板製法，係先筛選出已完成 二：ί:正常運作之單顆封裝基板，以掏汰無法運作 :、，’ h板’接著再進行植針製程及後續之接置半導 -B曰’以避免導致後續植針製程之浪費，俾以提高良率

I::成广此Γ本發明係對單顆封裝基板進行插 :正/ ’彳解Μ1知基板板材整版面配合複數壓板進 1插針整平步驟，而需預㈣板的排版空隙，浪費基板板 材排版空間之問題。 [實施方式] “以下係藉由特定的具體實例說明本發明之實施方 熟悉此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。 鲁[第一實施例] 4麥閱第2A至2H圖所示者用以說明本發明第一實 %例之針栅陣列封裝基板製法剖視示意圖。 ' 如第2A、2A，及2B圖所示，首先，提供一具有複數 單顆封裝基板（piece)21之基板板材（panei)2Q，各該單 顆封裝基板21預留空隙27僅供作切割道，以節省排版空 間（如第2A圖所示），並切割該基板板材2〇，使該單顆封 裝基板21成為單一個體（如第2A’圖所示），且該單顆封 裝基板21已完成電性測試，俾以淘汰無法運作之單顆封 110281 10 1336123 .= 單顆封裝基板21具有第-表面21a及第二表 7卜於该弟一表面加具有複數電 該電性連接㈣】表面具有接著㈣212 針22之針座23,哕择斜99曰士 卫敌t、排滿插 第㈣所示）卿有1端⑽尾端挪（如 讀：=圖所示’將該針座23置於-模座24上，且 針=端22a朝上，接著將該單顆封裝基板2】 91、以ί ，並使該單顆封裝基板21之第一表面 | 21 a的接著材料212描·網1 i平/丄。 借W = 針22朝上之頭端他上， 使該早顆封裝基板21位於該針座23上方。 ㈣H Γ圖所示’翻轉該單顆封農基板21及針座23， 該單顆封裳基板21上方，並使該針座 U中之插針22的尾端22b朝上。 23 /丄2E圖所示’接著將—壓板25置於凸出該針座 之複針22的尾端孤上’且將該置放有屋板25 之後數早顆封裝基板21排列成陣列。 f程如圖所示，之後進行係如迴焊（㈤㈣之加熱 使該插針2/丁迴f使該接著材料212融溶，並藉由熱麼 :A '之碩端22a為該接著材料212所覆蓋，以將 =㈣22。整平並接置於該電性連接藝2ιι表面，俾一 人兀成複數單顆封裝基板21之植針製程。 植^第f圖所示’移除該壓板25及針座23，以將該 植5又有，數插針22之單顆封裝基板21取出。 如第2H圖所示，復於該單顆封裝基板21之第二表面 π 110281 1336123 • 21b接置—半導體晶片26。 =早顆封褒基板係先篩選出已完成電性測試，淘汰益 置3 =顆封裝基板’接著再進行植針製程及後續之接 ▲=體日日片’以避免導致後續植針製程之浪費，俾以提 ==製造成本。此外，本發明係對單顆封裝基板 「Λ1平步驟’可增加基板㈣排版空間之利用率。 1_弟—貫施例] η月參閱第3Α至3 D圖所示者用以說明本奋 車列封裝基板製法剖視示意圖，與前-實二 5 一地在於放置壓板及加熱製裎係合併成單一製程。 如第3Α圖所示，係接續前述之第2D圖所示之、程’， =模座24上置有單顆封褒基板21，並於該單顆封裝基 =置有針座23，且該針座23中之插針22的頭端他 =觸該早顆封裝基板21之第—表面⑴的接著材料2i2 ® 3B圖所不，接著將一已加熱之高溫 二 =物表面之插針22的尾端22b上，使該高： j 25將熱能直接傳遞至插針22，進而使該 =如傳熱至接著材料212，使該接著材料212軟化， =使該插針22之頭端22a接置於該接著材料212下之 連㈣211表面，並藉由該接著材料212將該插針 之頭端22a固定於該電性連接墊211表面。 上，之高溫壓板25，係設於一加工機具，使該高溫壓 付依序一個接著一個對該佈滿插針22之單顆封裝 110281 12 1336123 基板21進行迴焊及整平。 ▲如第3C圖所示，之後移除該壓板25及針座23，以 將5玄植設有複數插針22之單顆封裝基板21取出。 如第3D圖所示，復於該單顆封裝基板21 训接置一半導體晶片％。 弟-表面 以壓一置插針22之壓板係先加熱成高溫壓板 ，μ後將該高溫壓板25,置於該插針22的尾端2化上， 麗及賴程係合併成單一製程，俾以簡化製程 =、本，且該早顆封裝基板係先_選出已^成電性 2制Γ汰無法運作之單㈣裝基板，以避免導致後續 俾以提向良率以降低製造成本。此外，本發明 二板進行峨平步驟’可增加基板板材排 版空間之利用率。 上述實施例僅例示性說明本發明之原理及其功效，而 非用於限制本發明。任何熟習此項技藝之人士均可 背本發明之精神及範訂，對上述實施例進行修飾^ 因此，本發明之權利保護範圍，應如後述之申請㈣ [圖式簡單說明] 第1A至1E圖係為習知針插陣㈣裝 裝基板進行植針的製法剖視示意圖； 衷土板之封 第1B圖係為1β圖之上視示意圖； 第2Α至则料本發明之針栅_ 第一實施例剖視示意圖； 土牧衣法之 110281 13

Claims (1)

1336123 ?/年丨丨月/Z日修正本 第9612580丨號專利申請案 (99年11月12曰） 十、申請專利範圍： 1. 一種針柵陣列封裝基板製法，係包括： 提供排滿插針之針座，該插針具有一尾端及頭 端；f提供一相對應該針座之具有第-表面及第二表 •’自之單顆封裝基板，該單顆封裝基板之第一表面具有 *複數電性連接墊’於該電性連接墊表面形成有接著材 ^ 料，且該單顆封裝基板為已完成電性测試者； _十座係置於-模座上，並令該插針之頭端朝 w 上； 將該單顆封装基板置於該針座上，並使該單顆封 裝基板之第一表面的接著材料接觸該插針朝上之 端； 翻轉該單顆封裝基板及針座，使該針座位於該單 顆封裝基板上方，並使該針座中之插針的尾端朝上； 於凸出該針座表面之插針的尾端上置放一壓板； • 以及 進行迴焊使該接著材料融溶，並藉由熱壓使該插 針之頭端為該接著材料所覆蓋，以將該些插針整平並 接置於該電性連接墊表面。 2. 如申請專利範圍第1項之針栅陣列封裝基板製法，復 包括該置放有壓板之複數單顆封裝基板係排列成陣 歹|| 〇 3. 如申請專利範圍第1項之針柵陣列封裝基板製法，復 包括移除該壓板及針座’以將該單顆封裝基板取出。 15 110281(修正版) 1336123 第96125801號專利申請案 4·如申（專利範圍第2項之針栅陣列封裝基板製法，^曰) _於該單顆封裝基板之第二表面接置一+導體晶 片。 曰曰 • 5. —種針柵陣列封裝基板製法，係包括： ’ ·提供排滿插針之針座，該插針具有一尾端及頭 — 端’並提供一相對應該針座之具有第-表面及第二表 '，之單顆封裝基板，該單顆封裝基板之第一表面具有 複數電性連接墊，於該電性連接塾表面形成有接著材 料，且該單顆封裝基板為已完成電性測試者； 將該針座置於一模座上’並令該插針之頭端朝 上； 將該單顆封裝基板對應置於該針座上，並使該單 顆封裝基板之第-表面的接著材料接觸相對應之插 朝上的頭端； 翻轉該單顆封裝基板及針座，使該針座位於該單 鲁顆封裝基板上方，並使該針座中之插針的尾端朝上· 以及 ， 於凸出該針座表面之插針朝上的尾端上置放一高 恤壓板’使熱量傳遞至插針，進而使該接著材料融炼， 並藉由S溫壓板之重量使該插針之頭端為該接著材料 所覆蓋，以將該些插針整平並接置於該電性連接墊表 面。 6.如申請專利範圍第5項之針柵陣列封裝基板製法，其 中，該高溫壓板係逐一面對各該佈滿插針之單顆封裝 110281(修正版) 16 1336123 第96125801號專利申請案 (99年11月12曰） 基板進行迴焊及整平。 7.如申請專利範圍第5項之針柵陣列封裝基板製法，復 " 包括移除該高溫壓板及針座.，以將該單顆封裝基板取 • 出。 *· 8.如申請專利範圍第5項之針柵陣列封裝基板製法，復 ； 包括於該單顆封裝基板之第二表面接置一半導體晶 片。

17 110281(修正版)