TWI335701B - Over-voltage indicator and related circuit and method - Google Patents
Over-voltage indicator and related circuit and method Download PDFInfo
- Publication number
- TWI335701B TWI335701B TW096117443A TW96117443A TWI335701B TW I335701 B TWI335701 B TW I335701B TW 096117443 A TW096117443 A TW 096117443A TW 96117443 A TW96117443 A TW 96117443A TW I335701 B TWI335701 B TW I335701B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- signal
- level
- interface
- overvoltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
- H03K2217/96—Touch switches
- H03K2217/96054—Double function: touch detection combined with detection of a movable element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Description
九、發明說明: 【發明所屬之技術領域】 本發明係提供-種祕指示電路及 尤指一種能在過壓事件期 專〜 I情形並能提供對應之邏輯過m重覆偵測/暫停偵測過 路與方法 間啟動射賴料—件期 f先前技術】 在現代社會中,晶片、積濟带枚/ 電路已瘦成為悬會系統單晶片等系統 說,晶片Φ合古无餸I礎之一。一般來 片中€有一主控晶片運作之核心g 訊號輸^的介面_ & 如及用來作為 能’傻〜二核心電路可實現晶片的主要功 月b像疋進仃迦輯運算 责刀 存箄擘。人乜唬處理/轉換、編碼/解編碼與儲 仔寺等。介面電路則可經由曰 ^ 界其他♦狄、隹一兩 日日片的腳位、輸出入墊而與外 入、於^ 4丁电子訊號的交換;核心電路運作時的輸 與晶介面電路來傳輸。由於介面電路直接 變也要有^人物^軸,輯外界電氣環境的改 又也要有一定的承受能力。 ㈣二> 考第1圖。第1圖為—習知介面電路10配置於-糸統電路so中的楂拟, ^ 10 θ, 月死/系統電路so可為一晶片,内部電
路12則可以是此曰H 叙哭〃 日日的核心電路或是訊號輸出的前置驅 動裔(pre-driver)。介而番^ J ”面電路10中則可設有一訊號驅動之 1335701 緩衝電路18。此緩衝電路μ設置於内部電路12與一介面 埠I/O之間,而此介面埠就是晶片的輸出入墊(腳位)。 内邹電路12要輸出至晶片外的訊號可藉由輸入訊號ip、in (兩訊號通常為差動對)傳入至介面電路1〇。而介面電路 忉中的緩衝電路18就可根據輸入訊號IP、IN而在介面埠 上驅動對應的輸出訊號DP,這樣就能將内部電路12 的訊號輸出至晶片外了。 不過’由於介面埠1/0直接連接至晶片外部(像是印 刷電路板或/及其他晶片等等),故介面埠1/0上的訊號位 準容易受到外界電氣環境的影響。譬如說,介面埠I/O上 可能會發生過壓事件,也就是說,介面埠1/〇上的電壓因 外界短路等因素而不正常地升高,甚至高於介面電路12 本身的直流偏壓電壓。為了因應過壓情形的發生,減輕過 壓事件的影響,緩衝電路18中另外設置了一個堆疊電晶體 Me’介面電路1〇中也另外設有一 η井拉昇電路π及一閘 極追跡電路14,作為一過壓防護機制。其中,η井拉昇電 路16電連接於介面埠I/O,其可根據介面埠I/C)上的電壓 而提供對應的訊號VNW與閘極訊號GT來因應過壓事 件。閘極追跡電路14連接於内部電路12與緩衝電路18 之間,其可根據訊號VNW/GT來控制内部電路12與緩衝 電路18間的導通。 、 ,如第1圖中所示,介面電路10中的缓衝電路18、閘 極追跡電路14與n井拉昇電路16均偏壓於偏壓電壓 VCCA (其可為—正電壓)與Gnda (地端電壓)之間。 7 1335701 緩衝電路18中設有兩電晶體Mdl、Md2及堆疊(stacked) 電晶體Me ;電晶體Mdl、Md2可根據輸入訊號IP、以來 驅動介面埠I/O上的輸出訊號Dp,堆疊電晶體Mc則設於 電晶體Mdl、Md2間。請注意電晶體Mdl之體極(b〇dy 或bulk)係由訊號VNW來偏壓Qn井拉昇電路16中設有 電晶體Mal-Ma3,閘極追跡電路14中則由電晶體mm、
Mb2形成一傳輸閘(transmission gate),並另設有電晶體
Mb3。請注意電晶體Mb2之體極與電晶體廳的源極亦 由訊號VNW來偏壓。由於電晶體議、繼與刪均為 P型金氧半電晶體’故其體極是由n型井來形成,也同樣 均以訊號VNW來偏壓。 當内部電路12、介面電路1〇在正常運作時(也就是 過壓事件未發生時)_作可贿如下。在正常運作時, 介面埠I/O上的訊號位準應該在偏壓電壓VCCA與 之間變化’故在η井拉昇電路16中,閘極偏壓於vcca 的電晶體Ma2、Ma3都不導通,閘極訊號GT維持於低位 準(接近偏壓電壓GNDA的位準),並使電晶體遍導通, 讓訊號VNW維持於高鲜(接近偏壓電壓vcca的位 準> «極追跡電路14 I節點Npl的電壓應該也在偏 壓電壓VCCA與GNDA之間變化,故閘極偏壓於偏壓電壓 VCCA的電晶體Mb3不會導通,電晶體ΜΜ導通,電晶 體應也因低位準的閘極訊號GT導通,故節點Μ%至 NP1之間是導通的’讓内部電路12之訊號正可直接經由 閘極追跡電路Μ而倾至緩衡電路18,正常地進行訊號 8 1335701 輸出。 , 另一方面,當介面埠1/0上發生過壓情形時介 路10的運作情形則可描述如下。發生過壓事件時,介面: 上的位準會升高超過偏壓電壓VCCA;譬如說,偏壓電 歷VCCA為MV’而介面埠1/〇上的電壓卻因外 产 境的改變(像是短路)等種種因素而升高到sv,這樣就= 造成過壓的發生。在過壓發生時,由於介面埠i/〇上 準(也就是訊號DP之位準)會上升超過偏壓電壓vcca, 故η井拉昇電路16中的電晶體Ma2、Ma3會開始導通。 導通的電晶體Ma3會將訊號GT的位準拉高至接近訊號 DP,並使電晶體Mal不導通。同樣地,導通的電晶體蠢 會將訊號VNW的位準拉高至接近訊號。 在緩衝電路18中,電晶體Mdl的體極與節點Np3之 位準都接近訊號DP之過壓位準,故電晶體随關閉不導 通。電晶體Me導通,而使節點Np4的位準約為 VCCA-Vth—Me (其中Vth—Me為電晶體Mc的臨限電座), 故此堆疊電晶體Me可在過壓發生時將節點Np3的過壓降 低’使過壓不會直接由節點Np4損害電晶體。 在閘極追跡電路14中,電晶體Mb3内由訊號 偏壓的源極位準會隨過壓而超過偏壓電壓VCCA,故電晶 體Mb3導通,將節點Npl的位準提高,使其接近訊號Dp 的過壓位準。節點Npl上超過偏壓電壓vcca的過壓也會 使電晶體Mbl關閉而不導通。在電晶體Mb2上,也因為 節點Npl、閘極(由訊號GT偏壓)與體極(由訊號vnw 9 1335701 偏壓)之位準皆過壓而使電晶體^^〕關閉。如此一來,就 能阻止過壓傳輸經由節點Np2而傷害内部電路12。 不過’第1圖令習知介面電路1〇在進行防護過壓時也 有=點。舉例來說,t過壓事件發生時,^晶體觀會有 可靠性(reliability)受損的顧慮。就如上述討論,當過壓 事件發生時,電晶體Mb2在節點Np卜閘極與體極的位準 白S過塵以使電晶體騰2關閉。然而,若此時内部電路 12往節點NP2送出的訊號IP正好是低位準的訊號,電晶 體Mb 2的閘氧化層就要承受低位準節點% 2與過壓問極訊 號GT間的巨大壓差。此過壓壓差通常已十分接近電晶體 的閘氧化層崩潰電壓,極易傷害電晶體觀並破壞其 可罪性。而此種可靠性顧慮也突顯了習知技術的另一項缺 點:習知過壓防護技術無法向内部電路12啦過壓事件的 务生使内部電路12無法因應過麗事件。 【發明内容】 本發明之目的,即是要提供一 種過m曰不構、相關 的人^ 據發明之技術,可在“ /系統電路 =電物置一過厂堅指示電路,以根據 ===訊號(譬如說是—邏輯指示訊號)。此指示訊 鮮生系統電路的核心電路,使核心電路可在過 ㈣生4進行相關的過壓 、 介面電路的訊號維持於一安出至 王位旱’从免破壞介面電路中 10 閘極追跡電路的傳輸閘閘極。.
更具體地說,本發明的目的之一係提供一種過壓指示 電路其包含有:一比較器、一開關、一計時器、—偵測 σ 控^电路、一拾鎖電路、一觸發電路及一負載電路, 乂^供}曰示訊號來反映一介面谭上是否發生過壓。其 中,比較器係連接於介面埠與一取樣端之間,比較器可比 ,介面埠上的訊號位準是否大於一預設之導通位準;若 是]則比較器可將介面埠導通至取樣端;若否,比較器就 不會在介面埠與取樣端間導通。開關則連接於一偵測端與 =樣端之間;當開關啟動時,可將取樣端導通至偵測端; :開關Μ時,則可停止該取樣端與該_端間的導通。 :十時益則可提供—計輕號;當計時雜觸發時,計時器 :,始進行^ g〗’並在計時―預設時段後利帛計時訊號之 \位準反映。十日守結束。價測器連接至偵測端,其可铺測 谓測端上軌驗準是料越—預設鮮;若是,卿測 益會觸發料時H開騎時;料,關㈣不會觸發該 =時益計時。此外,負載電路亦連接於制端;當開關啟 動而比較n停止導通時,貞載電路就可使制端上的訊號 ^準^會超越該預設標準。而控f電路則連接於計時器、 丰f减關之間;當偵測以貞_偵測端上的訊號位準 2越該預設辟鱗軌歧映料結料,控管電路 啟動’賴控謂路會使開關閉。觸發電路則 :依=測^結果與取樣端上的訊號位準轉換而提 供一觸發《嗜鎖電料胁取樣端,其可根據觸發訊 11 1335701 樣端上的喊_,以赵料訊號;此 正反器,故指示訊號可為一邏輯指示訊號。 比㈣岳 本發明之另—目的是提供一種由一 =機,、-偵測控管機制與—麵電路形成的過塵指示 言^齡科上的職位準是否大於一預 ==c=+vtp);若是’ m較鋪可於取 二=:」=:::、,控管機制可運作於-時,若八s、皇:田偵測控官機制運作於偵測狀態 制可切:運作於^=#大於導通位準’則谓測控管機 作於福^ 否則’伽控管機制可持續運 於取樣端上提供—邏輯低(1。扣 可在計時時’偵測控管機制 路則可在 發時則可维持指示訊號之位準。此比較;制 叶日」Γ 實現’而_控管機制則可由開關、 α π L、控管電路及負载電路來實現。 ^貞測控管機制運作於_狀態時,開關導通,伯測 t的偵測端會被導通至比較器的取樣端。在此情形下,若 壓,比較器不會導通,而接地的負載電路 ^^兄疋-緣)就會使偵測端與取樣端的訊號位準為 二(此即上述之logic low準位);偵測器债測軸則端上 位準’就不會觸發計時器。反之,若過壓發生,比較 12 1 1 1335701 導通的開關,介面棒爾制端會互 位),而彳/ 上的訊餘科高(此即_準準 偵、也會練,咖端上的高訊號位準。此時, 行至計時狀態:_器—方面會經由控 關閉的關閉’另—方面則會觸發計時器開始計時。 』=關會中止介面蟑_取樣端姻端間的導通,讓過 電路。外,ΐ時間的導通而損壞過_測電路中的各相關 齡料—顧設時段脑由控 汗關。扣關導通時,_控管_等效 :;持r:r使取樣端,端導通。若鱗= ΐ開關的導通又使介面埠·取樣端-偵測 ==_貞測到高位準訊號,又會再度關閉 電路不4通:若卿件已^ 改^bl貞、會侧到低位準訊號,也就不會 益偵測結果來觸發拾鎖電路對取樣端上的訊號取 二===號中以訊號邏輯位準之轉變來指示· 二目的,即是將上述的·指示電路設置 :片、積體電路)中,以配合晶片的内部 =、緩前路、n絲昇電路及_追跡電路來實現— 更^過㈣示/防護機制。舉例來說,當過麼指示 面埠上發生物,内部電路就可進行一過塵防,: 序’像是使輸人別極追跡電路的·轉於—安全 13 (如咼位準)’以避免閘跡追跡電路中的閘極可靠性疑慮。 配合本發明上述的電路架構,本發明之另—目的是提 供-種進行過壓指示的方法,其係在兩種狀態間切換;在 —偵測狀態下,比較介面埠上的訊號位準是否大於 (VCC脚tp);若是’則使指示訊號之位準為一喻㈣ '位’亚結束偵測狀態而進行至一計時狀態;若否,則使 之位準為-喻1QW準位,並持續偵測狀態1 /狀關為.計時-預設時段後結束計時狀態並進行至 2測狀態。此種運作狀態切換不僅可適當地_出過壓事 路=生與結束,也能藉切換來防止過廢損毁過覆指示電 本發明之又-目的是提供一種在系統電路 :=厂=壓事輸的方法。此方法J有: 。9丁私序’以提供一指示訊號來指示過壓事件是 過壓事件饋助部電路’^1示訊號指示 事件。就’使内部電路進行一防護程序以應付過壓 間極追跡電在過壓Γ1使輸入至 免閘跡追跡電路中的閘極可靠丰(如同位準)’以避 【實施方式] 凊參考第 36配置於㈣是本發明難指示電路 二 (譬如說是一積體電路或是一曰 日日 1335701 片)的一種實施例。如第2圖所示,系統電路S1中可执有 一内部電路22與一介面電路20。内部電路22可以是系統 電路S1的核心電路或是訊號輸出的前置驅動器。介面電路 2〇中則可設有一訊號驅動之緩衝電路28。此緩衝電路28 設置於内部電路22與一介面埠I/O之間’而此介面埠1/〇 則可以是晶片/積體電路的輸出入塾(腳位)。内部電路η 要輸出至晶片外的訊號可藉由輪入訊號IP、IN (ip、in兩 訊號可為差動對)傳入至介面電路20。而介面電路2q中 的缓衝電路28就可根據輸入訊號IP、IN而在介面蜂 上驅動對應的輸出訊號DP,以將内部電路22的訊辦輸 出。介面電路20中的各電路可偏壓於偏壓電壓VCCA (正 偏壓電壓)與GNDA (地端電壓)之間。 如前面討論過的,當介面電路2〇在運作時,介面埠 I/O可能會因為種種意外(如短路)而發生過壓事件。而 本發明過壓指示電路36即可彳貞測介面埠1/()是否過麗,並 用一指示訊號N5VDO來指示過壓事件的發生盥釺 本發明之較佳實施例中,此指示訊號 N5VDO ^以是一標 準的邏輯訊號(也就是說’其邏輯高位準趨近偏壓電壓 VCCA、邏輯低位準趨近電壓gnda)。而此指示訊號 匕DO就可回饋至内部電路22中;根據指示訊號 =曰不’㈣電路μ就可在事件發生時採取適當的防 護程序,因應過壓事件。 在第2圖的實施财’本發明過壓髓電路%可包括 .作為-比較器的P型金氧半電晶體Qe卜作為一位準 15 調整電路的η型金氧半雷曰 氧半電W w 牛電日日體9作為—開關的η型金 TMR 作為負載電路的電阻R以及-計時器 一拾鎖^官電路I—偵測器贿、—觸發電路38與 於^ =路卿。電晶體⑽、⑽⑽與電阻r串連 與地端偏壓電壓GNDA之間。其中,電晶體 VCrA。^面蜂1/〇與節點N〇,其閘極偏壓於偏壓電壓 τ/〇 $ ;1面埠1/0上進行正常的訊號輸出時,介面淳 訊號辨麟在賴錢欺A#GNDA⑽,故 =曰曰體⑽不會導通。反之’當介面琿1/〇上發生過壓時, ”面槔I/O亡的訊號位準會上升超過偏壓電壓^八,並 的壓差大於電晶體Qel的臨限電壓Vtp,讓電晶體 ,通。換句話說’電晶體Qel可用來當作一比較器, =比較介面埠W的訊號位準是否大於—預設之導通位 準(此導通位準可以是VCCA+vtp,其巾vtp=lvth—Q叫, 而Vth:Qel即為為電晶體Qel的臨限電壓),並依據比較 結果來導通或不導通。 當過壓發生而電晶體Qel導通時,電晶體⑽也可將 節點NO導通至節點N1。不過,遞不會錢由節點⑽ 傳輸至節點N1 ’因為電晶體Qe2會使節點m的訊號位準 大約為VCCA-Vth—Qe2 ( Vth—Qe2為電晶體㈣的臨限電 壓)’使過壓不至於直接傳輸至節點N1後的各個電路,避 免過壓對過壓指示魏36的傷害。也就是說,此堆疊電晶 體Qe2可#現-位準罐電路,可將介轉1/〇上的= 位準適當嫌後才導通至節點N1。節點N1上的訊號即為 16 1335701 訊號N5V。電晶體Qe3則可控制節點m、N2間的導通, 故可視為一開關。 在電晶體Qel-Qe2-Qe3與電阻R的串連中,節點N1 可視為一取樣端,節點N2則可視為一偵測端。偵測器DTR 即連接於作為偵測端的節點N2,以偵測節點N2上的訊號 位準(譬如說是電壓)是否超越一預設標準,並將偵測結 果反映於偵測訊號DEO。計時器TMR可根據訊號DEO之 觸發而開始計時’在計時一預設時段後結束計時;而計時 的開始與結束就會反映於各計時訊號p〇R2與P〇R3(在本 發明的一實施例中’訊號POR2與p〇R3可以是相同的訊 號)。控管電路30可用一反或閘L1與一反相器L2來實現, 其可根據偵測訊號DEO與計時訊號p〇R2來提供一訊號 SW,而此訊號SW就可控制電晶體Qe3的導通與關閉。 觸發电路38則可用一或閘L5與反相器L6來實現;其可 根據訊號N5V與偵測訊號DE0的邏輯運算結果來產生觸 發訊號Tg。 另一方面,拴鎖電路DFF連接於作為取樣端的節點 N1,以根據觸發訊號Tg而對訊號n5V取樣,並提供指示 訊號N5VDO。此拴鎖電路DFF可為一標準邏輯正反器(像 疋一 D正反态)’而其產生的指示訊號N5VDO也就是一標 準的邏輯訊號。當拴鎖電路DFF被觸發時,可取樣節點 N1上的訊號位準並根據取樣結果調整指示訊號N5vDo之 位準,而g拾鎖電路未被觸發時,拴鎖電路Dff可 維持指示訊號N5VDO之位準。 17 至於本發明過壓指示電路.36整合運作的情形與狀態 :用第3圖來說明。請參考第3圖(並一併參考第2圖广 第3圖示意的是本發明過壓指示電路%在運作時各相關訊 號的波形時序’各波形之橫轴為時間,縱轴代表波形幅度 的大小。在時點t0,當過壓事件未發生而内部電路22與緩 ,電路28均正常運作時,介面琿1/〇上的訊號Dp會在偏 壓電壓VCCA與GNDA間變化(第3圖中以位準VCCA 之直線來代表訊號DP在正常情況下的上限)。在此情形 下,電晶體Qel不會導通,串連至地端的電阻R會使節點 N2的讯號位準為低位準(趨近偏壓電的位準)。 偵測器DTM貞測到節點N2的低位準,會使偵測訊號
DEO 與讯唬Tg皆維持為低位準。低位準的偵測訊號DE〇不會 觸發計時器TMR計時,計時訊號P〇R2中的高位準即反映 计%裔TMR未開始計時之狀態。計時訊號p〇R2與偵測訊 號DEO經控管電路3〇的邏輯運算後,會使訊號sw為高 位準,維持電晶體Qe3的導通。導通的電晶體Qe3會將節 點N1導通至節點N2,使節點N1的訊號N5V維持於低位 準。穩態低位準的訊號N5V與訊號Tg不會觸發拴鎖電路 DFF取樣’故拴鎖電路DFF將指示訊號N5VD〇維持於低 位準。換句話說,當介面埠I/O未發生過壓時,即使介面 埠I/O上在傳遞交變資料而使輪出訊號Dp在高低位準間 切換,過壓指示電路36中的偵測器DTR、拴鎖電路OFF 與计蚪益TMR都還易處於穩態狀態,各相關訊號N5V、 SW、DEO、P〇R2也都維持於穩態位準。 18 1335701 假设,到了 %點tl,過壓開始侵襲介面蜂J/〇,使訊 號DP的訊號位準上升至位準Vov,超過正常的偏壓電壓 VCCA ;譬如說’正常的偏壓電壓VCCA可為3.3V ’而過 壓位準Vbv則可高達5V。在此情形下,電晶體Qel就會 開始導通,連帶使節點N1上的訊號N5V也開始上升;同 時,導通的電晶體Qe3會使節點N2上的訊號位準隨節點 N1 —同上升。到了時點t2,偵測器DTR可經由導通之節 點N1與N2偵測到訊號N5V已超越一預設標準(位準
Vst) ’偵測器DTR就會使偵測訊號DE〇之位準上升,反 映上述偵測結果。高位準的偵測訊號DE〇會經由控管電路 30而使號SW在時點t3降低至低位準;而低位準的訊號 SW就會使電晶體Qe3關閉,中斷節點間的導通。 ,可避免過Μ經由節點NG、N1 #N2的長時間導通而持 績傷害過壓指示電路36。由於節點Nb N2不再導通,串 連至地端的電阻R會使節點N2的位準下降;偵洌哭dtr 债測到節點N2的位準下降,就會在時點Μ將偵測 服)拉低至低位準,反映偵測結果。另一方面,訊號腹^ 的位準改變(學如說在時點t2的弁缝、> 。如况杜吋U的升緣)也會經由觸發電路 38而反映於觸發訊號Tg,而觸發訊號的位準轉變也 發DFF卿點N1的訊號辦雜,讓指示_卿曰w 上升至咼位準,代表過壓事件已經開始了。 另-方面,_訊號㈣的位準轉 ,_,始計時。計時器TMR會在時== M P〇R2⑽準拉低’代表計時開始持續進行。計時器 19 1335701 TMR可树時1設時束計時,也狀在時點济 結束計時,並再度料時喊PQR2拉冑至冑位準,代表 計時結束。在時點t5、t6之間,電晶體Qe3都維持關閉, 使節點N2之位準維持為低位準。q 了計時結束的時點的, 由於計時訊號POR2轉變為高位準,連帶地控管電路%也 就會在時點t7使訊號Sw轉變為高位準,讓電晶體⑽再 度導通。假设此時過壓仍持續,故當電晶體Qe3將節點 N1再度導通至節.點N2後,節點m的高位準就會傳輪至 節點N2(當電晶體Qe3導通的瞬間,由介面埠ι/〇導通至 節點N2的電力可能會經歷短時間的暫態以在節點N2上建 立尚位準’此暫態會微幅反映於訊號N5V)。而偵測器Dtr 又會再度偵測到節點N2上的高位準,並在時點t8將偵測 訊號DEO的位準拉高,代表偵測器DTR又再度偵測到高 位準。g偵測訊號DEO的位準轉變為高位準,控管電路 就會根據偵測訊號DE0的改變而使訊號sw的位準降 低(時點t9)。低位準的訊號SW又再度將電晶體Qe3關 閉,防止過壓繼續導通至節點N2。而節點N2的訊號位準 也會因電阻R而降低,連帶地,偵測器DTR也會在偵測 到低位準後在時點tlO將偵測訊號DEO拉低至低位準。 在時點t8後,偵測器DTR的偵測結果轉變又會經由 觸發電路38的觸發訊號Tg而觸發DFF再度對訊號N5V 取樣,故指示訊號N5VD〇也會維持於高位準,代表過壓 事件仍持續。另一方面,計時器TMR也會被觸發而再度 由時點til開始計時,並將計時訊號P0R2之位準拉低代 20 表°十時開始m圖的示意例巾’假設過壓事件在時點 '。束過壓事件結束後,電晶體Qel會關閉不再導通, 不過’在時點U2時,由於電晶體Qe3也不導通,故訊號 聊應可轉於高鱗。計時$ tmr在計時預設時段^ ,又會在時點tl3結束計時’並將計時訊號p〇R2拉回至 问位準。根據高位準的計時訊號p〇R2,控管電路3〇會使 況號SW在日·^點ti4升高為高位準,再度使電晶體⑽導 通。此時,由於過壓事件結束而使電晶體Qel關閉,故導 通的電晶體Qe3會將節點N卜N2導通至接地的電阻R, 使即點Nl、N2的訊號位準皆下降而趨近於地端電壓(也 就是偏壓電壓GNDA)。到了時點tl5,訊號N5V轉變趨近 低位準,而此訊號轉變就可經由觸發電路3 8所產生的觸發 訊號Tg而觸發拴鎖電路1)]^再度對訊號N5V取樣,而拴 鎖電路DFF取樣舰鱗龍會連帶使指示城N5VD〇 降低至低位準,代表過壓事件已經結束。同樣地,偵測器 DTR偵測到節點N2的低位準,也會維持偵測號DE〇的低 位準,不會觸發TMR再度計時。換句話說,當過壓事件 結束,各電晶體Qel至Qe3、偵測器DTR、計時器TMR、 拴鎖電路DFF等電路的運作狀態就會恢復到時點t〇時的 狀態。 本發明過壓指示電路36的上述運作情形可摘要為兩 種狀態,狀態間的切換可用開關電晶體Qe3的導通與否來 代表,電晶體Qel、Qe2可實現一比較機制;開關電晶體 Qe3、電阻R與偵測器DTR、計時器TMR、控管電路30 ' 觸發電路38可聯合起來視為一偵測控 Qe3導通時,偵測控管機制運作於制 會持續制節點N2的訊號位準;若過絲發生; 在時點to時),谓測控管機制會繼續維持運作狀態 地,一旦聽事⑩生(纽是當介科!/〇上的電屢大 於VCCA+Vtp時),比較機制中的電晶體⑽、⑽合導 通使過壓反映至節㈣與N2,制控管機龍會經由曰「節 點N2-偵測器DTR_控管電路3〇_開關電晶體⑽」此一迴 路(可視為一第一迴路)來關閉開關電晶體Qe3,讓侧 控管機制切換至計時狀態(譬如說在時點ts、t6之間)。、在 計時狀態中’開關電晶體Qe3關閉,過壓不再反映至節點 N2:而計時n 了罐也_計時。等到計時結束(譬如說 在時點t6) ’「節點N2_偵測器DTR-計時器丁廳_控管電路 1開關電晶體Qe3」此—迴路(可視為一第二迴路)中的 計時器TMR會使電晶體Qe3再度導通,_侧狀態。 在《測狀態下,若職持續,過壓會經由導通的電晶體⑽ 而反映至節點N2,再經由「節點N2_價測器DTR_控管電 =3〇-開關電晶體Qe3」此一迴路(第一迴路)來關閉開關 =晶體Qe3,偵測控管機制再度運作於計時狀態(譬如說 是時點til之後);反之,若過壓已結束,债測控管機制就 會持續運作於偵測狀態(譬如說是時點US之後)。隨著偵 '則控官機制的運作模式切換’栓鎖電路D F F也會被觸發取 樣’以將過壓事件的歷程反映於指示訊號N5VD0。 換句話說’當過壓事件發生時,本發明過壓指示電路 22 36會間歇地、週期性地偵測過壓事件是否結束,而不會持 續監測’以避免持續的過壓·傷害過壓指示電路36。 在第3圖的示意例中,時點t2、t3、t4、t5 (與時點t6、 Π、t8、t9、tlO、til)間的時間差基本上是由電路運作延 遲所導致的’時間差大約在ns ( lns=1〇A(_9)秒)級。相對 地,計時器TMR計時的時段T則可長達級(1从 s=1000ns)° 請再度參考第2圖。如第2圖所示,本發明過壓指示 電路36可以和閘極追跡電路24.n井拉昇電路%這些過 壓防護機制一起配置,以增進系統電路S1的整體過壓防護 機成。更進-步的實施例請見第4圖。第4圖—併顯示閑 2跡電路24與n井拉昇電路26的電路示意圖Qn井拉 幵龟路26中^又有p型金氧半電晶體Qd至Qd,可提供閘 極訊號GT與訊號VNW。閘極追跡電路%中設有^型金 氧半電晶體Qbl與p型金氧半電晶體Qb2、Qb3。緩衝電 路28中則设有p型金氧半電晶體⑽與^型金氧半電晶 體Qc Qd2。閘極追跡電路24與η井拉昇電路%的電路 配置與運作原理類似於第丨圖中_極追跡電路Μ與η =拉昇電路16,衫再贅述。不過,就如前面討論過的, 當f壓發生時,閘極追跡電路24中的電晶體Qb2容易有 生疑慮。當過壓發生時,電晶體卿的閘極訊號 二即點NP1的訊號位準都隨過壓升高,若内部電路a在 ΠΝρ2上的喊IP又剛好是低位準(趨近偏壓電壓 的位準),低位準節點Np2與過壓閘極訊號GT的 23 1335701 巨大位準差異就會跨接於電晶體Qb2的閘氧化層兩端,極 - 易導致閘氧化層崩潰而損壞電晶體Qb2。 不過’既然本發明之過壓指示電路36能以標準的邏輯 . 指示訊號N5VD◦來指示過壓事件的發生與結束’本發明 , 就能將此指示訊號N5VDO回饋至内部電路22,讓内部電 . 路22能在過壓期間採取適當的防護程序。舉例來說,當指 示訊號N5VDO反映過壓事件發生時,内部電路22可直接 • 將訊號的位準提高至高位準;這樣-來,節點NP2與 閘極訊號GT間的壓差就會縮小至一安全壓差,使電晶體
Qb2的閘氧化層可靠性疑慮得以有效解除。當然,内部電 路22也可採取其他種類的防護程序。 在實際實現本發明時,可使用具有磁滞(hysteretic) 比較特性的電路(像是具有磁滯比較特性的Schmidt trigger )來實現偵測器dTr。計時器TMR可以是一個由過 壓指示電路36專㈣計時器,也可以兼用—般介面電路中 • 都會設4的魏起始重設電路(p_PGnreset)來實現計 . 時11 ™R。—般來說’晶或雜電路巾都會設置一電源 *; 起始重設電路,討提供—電源起始重設崎PQR (譬如 ·· 說是向内部電路、核心電路提供)來反映偏壓電源起始的 ’ 狀悲。當晶片/積體電路要開機(power on)而其偏壓電墨 逐漸升南至某-預設程度後,電源起始重設電路就會開始 計時-預設時段,並在計時結束後改變電源起始重設訊^ POR的訊纽準;而鮮uP〇R的位轉變就絲偏壓電^ 已經備便(ready)’内部電路/核心電路中的狀態機、正反 24 器等等可開始設定其初始狀態、无準備運作。由於電源起始 重-又電路本身就有計時功能,故可用來實現本發明過壓指 示f彳切計相TMR。不過,為了 _正㈣電源起始 重汉訊號POR ’本發明可在過壓指示電路%中增設一輔 助電路32如第2圖(或第4圖)所示。計時器TMR (也 就是電源起始纽電路)原本提供的峨P0R2與P0R3 (兩者可以是相同的訊號)可用來當作過壓指示電路36 中所需的計時訊號,而真正的電_始重設訊號p〇R則由 辅助電路32來提供。就如第2圖(或第4圖)中所示,此 辅路32巾$有反相n “及―反或閘L3’以根據指示 與计時訊號p〇R3來產生訊號。另外, 十心。TMR也提供一訊號p〇R1至拾鎖電路 端 CLR。 ^ f' …凊參考第5圖(並—併參考第2圖);當以電源起始重 電路來Λ現本發明树器TMR時,各相關訊號的時序 ;形即可用第5圖來加以說明。在系統電路S1開機(turn 時,偏1電麗VCCA的位準會逐漸上升;到了時點也, 偏堡電壓VCCA的位準上升超過某—預設程度後,電源起 „路(計時器舰}就會開始計時。計時持續一預 :又時υ後在時點崎時結束,而訊號p〇R、則 心在㈣tb由低位準轉變為高位準,代表偏壓電源備 便主内兒路22可開始重設運作初始值。同時,訊號p⑽ a /月除拾鎖電路DFF,使指示訊號N5vd〇維持於低位準。 時點出後’系統電路S1中的各電路(包括内部電路22、 25 ”面電路2G等)就會開始正常運作。假設在時點tc過麗 事件發生,電源起始重設電路就會被用來當作過壓指示電 路中所需的科g TMR;計時赠bPC)R2/p⑽會隨控管 偵測機制的運作而改變鱗(如第3圖所說_),而指示 訊=N5VDQ也會由餘準轉變為高位準來反映過壓事件 的!1生並在怜點td由高位準轉為低位準來反映過壓事件 ,、’、束不過,由於輔助電路32的運作,在過壓事件期間 口(或之後)’訊號p0R都會正常維持於高位準;也因此訊 號PO^可作為真正的電源起始重魏號。㈣話說,訊號 Ρ〇Γ只會在電源起始期間改變位準;當偏壓電壓備便後, 不s過壓是否發生,訊號舰都不會改變位準。這也是標 準的電源起始重設訊號所應具有的時序。 +由於本發料利用電源起始重設電絲_過壓指示 =而的功μ ’故本發明過壓指示電路%並不會佔用過
多的多餘佈局面積。當然,就如前面提到過的,計時HTMR =叹-侧立於電_始纽電路之外的專用電路; 讀一來,祕指示·36巾就不用設置細電路幻了。 、…、。來„兒’相較於習知技術僅在介面電路巾進行過廢 ^又’、本發明過壓指示技術可向積體電路的内部電路 於玄:路)提供韻指示訊號,使㈣電路可依據過壓 隹曰ΓΓ 而在過壓期間採取適當的過壓防護程序, ^丁更完#、更全面的養防護。另外 Γ可在過壓期間間歇性、週期性偵測過厂職== 績的過壓財過翻示魏本身。林發明顧指 26 1335701 很容易就能整合於現行的介面電路(譬如說是利用電源起 始重設電路來實現計時器)’可盡量減少其所耗費的佈局面 積。 綜上所述,雖然本發明已以較佳實施例揭露如上,然 其並非用以限定本發明,任何熟習此技藝者,在不脫離本 發明之精神和範圍内,當可作各種更賴麟,因此本發 明之保護範圍#視_之中請專利範圍所界定者為準。 【圖式簡單說明】
不電路與内部電路/介面電路
第2圖示意的是本發明過壓指示電 /過壓防護機制之配置。 【主要元件符號說明】 列示如下: 12、22内部電路 本案圖式中所包含之各元件 10、20介面電路 27 1335701
24閘極追跡電路 18 ' 28緩衝電路 32辅助電路 38觸發電路 I/O介面埠 TMR計時器 DTR偵測器 R電阻 DP輸出訊號 u H L6反相器 N0~N2、Npl-Np4 節點 POR電源起始重設訊號 t0-tl5、ta-td 時點 GT閘極訊號 L5或閘 ‘ 16、26 n井拉昇電路 30控管電路 36過壓指示電路 S0、Sl系統電路 CLR清除端 DFF拴鎖電路 T時段 IP_IN輸入訊號 LI、L3反或閘 N5VDO指示訊號 DEO偵測訊號 POR2計時訊號 Vov、Vst 位準 Tg觸發訊號
POR3、N5V、SW、VNW、POR1 訊號
Mal-Ma3、Mbl-Mb3、Me、Mdl-Md2、Qal-Qa3、
Qc、Qdl-Qd2、Qel-Qe3 電晶體 VCCA、GNDA偏壓電壓 28
Claims (1)
1335701 十、申請專利範圍: 1. 一種過壓指示電路,其可提供一指示訊號以反映一介面 埠上之訊號位準大小;該過壓指示電路包含有: 一比較器,連接於該介面埠與一取樣端之間,該比較 器可比較該介面埠上的訊號位準是否大於一預設之導通位 準;若是,則該比較器可將該介面埠導通至該取樣端;若 否,該比較器可停止該介面埠與該取樣端間的導通; 一開關,連接於一偵測端與該取樣端之間;當該開關 啟動時,該開關可將該取樣端導通至該偵測端;當該開關 關閉時,該開關可停止該取樣端與該偵測端間的導通; 一計時器,其可提供一計時訊號;當該計時器被觸發 時,該計時器可開始進行計時,並在計時一預設時段後利 用該計時訊號之訊號位準反映計時結束; 一偵測器,連接至該偵測端,其可偵測該偵測端上的 訊號位準是否超越一預設標準;若是,則該偵測器會觸發 該計時器開始計時;若否,則該偵測器不會觸發該計時器 計時; 一控管電路,連接於該計時器、該偵測器與該開關之 間;當該偵測器偵測到該偵測端上的訊號位準未超越該預 設標準或該計時訊號之訊號位準反映計時結束時,該控管 電路可使該開關啟動;否則該控管電路會使該開關關閉; 一觸發電路,其可依據偵測器之偵測結果與取樣端上 的訊號位準而提供一觸發訊號;以及 29 觸發訊’連接於該取樣端;該拾鎖電路 0 Λ咸之觸發而產生該指示訊號。鎖電路可根據該 .如—申二專:m圍第i項之過麗指示電路 較奸止^路,連接於該债測端;當兮門關含有: 車乂:钕止導通時’該負載電路可田該開關啟動而該比 不θ超越該預設標準。 ~貞/則端上的訊號位準 路為一電阻。 路,其中該負載電 4.如申請專利範圍第1項之過齡-+ -位準調整電路,連接於診人曰不电路,其另包含有: 當該比較器將該介面 j 面蜂與该取樣端之間; 路可將該介面埠之:;=該取樣端時,該位準調整電 偏移後之訊號導通至;取::移’而該比較器係將該位準 5·如申請專利範圍笼 為—電源料重設41奴過壓指示電路,其中該計時器 6·如申請專利 (p〇R’PGwer-〇nR咖)。 -辅助電路連\5項之観示電路,其另包含有: 電源起始”靜—於輯時器;_助電路可提供-該辅助電路可發該計時器開始計時, 7. -種過塵指亍:敌電源起始重設訊號之訊號位準。 埠上之抑M、 其可提供—指示訊號以反映_ 一比^準大小;該過壓指示電路包含有·· 準是否2機制’該比較機制可比較該介面埠上的訊3 制可於—取:!設電壓(vccA+vtp);若是,則該比幸 上提供-邏輯高(logic high)準位;
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096117443A TWI335701B (en) | 2007-05-16 | 2007-05-16 | Over-voltage indicator and related circuit and method |
US11/934,767 US7706115B2 (en) | 2007-05-16 | 2007-11-03 | Over-voltage indicator and related circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096117443A TWI335701B (en) | 2007-05-16 | 2007-05-16 | Over-voltage indicator and related circuit and method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200847572A TW200847572A (en) | 2008-12-01 |
TWI335701B true TWI335701B (en) | 2011-01-01 |
Family
ID=40027239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096117443A TWI335701B (en) | 2007-05-16 | 2007-05-16 | Over-voltage indicator and related circuit and method |
Country Status (2)
Country | Link |
---|---|
US (1) | US7706115B2 (zh) |
TW (1) | TWI335701B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8786990B2 (en) * | 2012-04-04 | 2014-07-22 | Globalfoundries Singapore Pte. Ltd. | Driver-based distributed multi-path ESD scheme |
TWI505651B (zh) * | 2012-07-20 | 2015-10-21 | Univ Nat Sun Yat Sen | 具過壓偵測保護之傳送器 |
KR20210111980A (ko) * | 2020-03-04 | 2021-09-14 | 주식회사 디비하이텍 | 입출력 버퍼를 위한 esd 보호 회로 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2684816B1 (fr) * | 1991-12-10 | 1994-05-27 | Sgs Thomson Microelectronics | Circuit de protection serie. |
US6359391B1 (en) * | 2000-09-08 | 2002-03-19 | Philips Electronics North America Corporation | System and method for overvoltage protection during pulse width modulation dimming of an LCD backlight inverter |
US6927602B2 (en) * | 2003-07-25 | 2005-08-09 | Industrial Technology Research Institute | Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit |
US7245089B2 (en) * | 2005-11-03 | 2007-07-17 | System General Corporation | Switching LED driver |
-
2007
- 2007-05-16 TW TW096117443A patent/TWI335701B/zh not_active IP Right Cessation
- 2007-11-03 US US11/934,767 patent/US7706115B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200847572A (en) | 2008-12-01 |
US7706115B2 (en) | 2010-04-27 |
US20080285196A1 (en) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3471321B2 (ja) | 充放電制御回路および充電式電源装置 | |
TW200908496A (en) | Electrostatic discharge avoiding circuit | |
WO2006053337A2 (en) | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry | |
TWI335701B (en) | Over-voltage indicator and related circuit and method | |
TW486806B (en) | Semiconductor integrated circuit apparatus and IC card | |
US9595821B2 (en) | Failure detection for switch devices | |
TWI548184B (zh) | 用於電子裝置之保護裝置及方法 | |
JPH06500397A (ja) | センサ用検査回路 | |
TWI299932B (zh) | ||
TW201028673A (en) | Temperature detection circuit | |
US7312644B2 (en) | Power failure detection circuit with fast drop response | |
TW200929505A (en) | ESD protection device | |
EP3595174A2 (en) | Comparator circuit with feedback and method of operation | |
US20180175847A1 (en) | Signal transmission circuit and power conversion device | |
EP3477317A1 (en) | Method for identifying a fault at a device output and system therefor | |
TWI330885B (en) | Semiconductor ic device | |
BRPI0709870A2 (pt) | dispositivo de detecÇço de estado de um interruptor, sistema de controle de vâo, e, aeronave | |
TW200846689A (en) | Integrated fault output/fault response delay circuit | |
TW202105873A (zh) | 操作電路 | |
JP2004318748A (ja) | クロック信号検出回路及びそれを用いた半導体集積回路 | |
JP5748621B2 (ja) | 半導体チップ | |
US7773357B2 (en) | Auto-detecting CMOS input circuit for single-voltage-supply CMOS | |
TW519794B (en) | Automatic bias circuit of base stand | |
KR100958800B1 (ko) | 반도체 메모리 소자 | |
TWM313911U (en) | Circuit for controlling sequence |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |