TWI335497B - System and method of managing clock speed in an electronic device - Google Patents

System and method of managing clock speed in an electronic device Download PDF

Info

Publication number
TWI335497B
TWI335497B TW095105411A TW95105411A TWI335497B TW I335497 B TWI335497 B TW I335497B TW 095105411 A TW095105411 A TW 095105411A TW 95105411 A TW95105411 A TW 95105411A TW I335497 B TWI335497 B TW I335497B
Authority
TW
Taiwan
Prior art keywords
clock
frequency
clock frequency
request
bus
Prior art date
Application number
TW095105411A
Other languages
English (en)
Other versions
TW200700959A (en
Inventor
Matthew Henson
Original Assignee
Sigmatel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36010694&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI335497(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sigmatel Inc filed Critical Sigmatel Inc
Publication of TW200700959A publication Critical patent/TW200700959A/zh
Application granted granted Critical
Publication of TWI335497B publication Critical patent/TWI335497B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/52—Devices affording protection against insects, e.g. fly screens; Mesh windows for other purposes
    • E06B9/54—Roller fly screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/52—Devices affording protection against insects, e.g. fly screens; Mesh windows for other purposes
    • E06B2009/527—Mounting of screens to window or door
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/56—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor
    • E06B9/78—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor for direct manual operation, e.g. by tassels, by handles
    • E06B2009/785—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor for direct manual operation, e.g. by tassels, by handles by belts, straps, bands, tapes, cords, tassels
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/56—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor
    • E06B9/80—Safety measures against dropping or unauthorised opening; Braking or immobilising devices; Devices for limiting unrolling
    • E06B2009/801—Locking arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Insects & Arthropods (AREA)
  • Pest Control & Pesticides (AREA)
  • Architecture (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Civil Engineering (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 電子裝置内的時脈速 本揭示内容係關於電子裝置與管理 度。 【先前技術】 隨著技術進步’可攜式多媒體裝置所設計的功能性正不 斷地增加且用於支援該功能性的效率亦不斷增力”例如， 隨著在可攜式聲頻播放器(例如，—MPEG1聲頻層_3(MP3)) 内=儲存量增加，快速且有效率地存取所儲存的聲頻槽案 之需求亦隨之增加。一增加Mp 。 播放益之性能以及提供更 快地存取所儲存的檔案之方 ± 万法係，增加裝置内所使用的時 脈之時脈頻率。然而，當增 s加時脈頻率用以提供更多性能 時，㈣播放器之功率消耗亦隨之增力” 因此，需要於一電子裝置中批μ 中二制—時脈頻率之一改良的 系統及方法以便選擇性㈣送更㈣_ 【發明内容】 本發明揭示一種控制—時脈 _ . . 貝年之方法，其包括監控在 -糸統内複數個耦合至—匯流排之主裝置 從該複數個主裝置之至少一 X ,、匕 ^ 裝置接收一輸入。該輸入可 以如一要求增加該匯流排之 法包括選擇性地增加，玄匯m羊之s月求。此外，該方 力一胜—目:匯机排之時脈頻率以回應該請求。 ^ -ic L'i ^ 〇 去匕括：決定是否致能該 味求以i日加该匯流排之時 〇 . . 肌頭羊，以及設置一高頻率旗 禚。在另一特定具體實施例中， °哀方法包括清除該高頻率 108122.doc 1335497 圖1顯示依據一說明性的具體實施例的一電子系統（一般 指定為1〇〇)，其包括藉由一匯流排102連接的複數個裝置。 在一特定具體實施例中，該匯流排102係用於s〇C互連的一 先進微處理器匯流排架構（AMBA)類型的匯流排。在另一具 體實施例中，該匯流排1〇2可基於一專屬匯流排通信標準或 可基於其他公布的標準。
一仲裁器110係耦合至該匯流排〗〇2 ^此外，至少一主裝 置（包括一第一主裝置12〇與一第二主裝置122)與至少一從 裝置（包括一第一從裝置13〇與一第二從裝置132)係耦合至 该匯流排102。此外，—時脈控制器15〇係耦合至該仲裁器 110且一時脈140係耦合至該時脈控制器15〇。在一其他具體 實施例中，可使用該時脈控制器15()來整合該時脈14〇。 圖1還顯示-耦合至該時脈控制器15〇之中央處理單元 (CPU)1〇4。如進一步所示，該第_主裝置12〇與該第二主裝 置12 2皆耗合至該時脈控制器1 5 〇與該仲裁器ι丄〇。 在一特疋具體貫施例中，★女V-L +1. Ό〇 , - Λ . Μ仲裁窃11 0控制該匯流排J 02 之資料流（包括匯流排時序）。嗜篦 ± ^ 这弟一主裝置120可藉由從該 仲裁器！10請求-存取符記來在匯流排iG2上進行通信，從 ㈣㈣。該第—從裝置㈣可接收 資料，但並不開始與—t p胃 主裝置的通信。即’除能該第一從 裝置13 0開始與複數個叙a 5 数個耦口至，亥匯流排1〇2之裝 一其他具體實施例中，容於$ 1 ^ 夕於兩個的主裝置及/或多於兩個的 從裝置可耦合至該匯流排1〇2。 兩個的 主裝置120可以係一處 在一範例性具體實施例中，該第一 108122.doc * Γ时 輪出匯流排控制器、—直接記憶體存取（DMA) 制益_錯决板正碼模組或一外部記憶體介面。該從裝 置13 0之範例可白以 匕括一日日片上記憶體、一晶片外記憶體、一 快閃控制器、一電源 。。 源控制益、或任何其他週邊裝置或控制 态° =-說明性具體實施例中，該時脈⑽提供—時脈信號至 :時脈控制器15°。可在該時脈控制器15。内改變該時脈控 制所接收之時脈信號。該時脈控制器15〇可經由該仲 裁β 1 I 0輪出—且古"Τ ¢4 η 士， 〇欠夺脈頻率的高速時脈1 52至該匯流 = 速時脈輸出至該CPU104。此外’該時脈 一… Ύ輸出—低速時脈輸出至—低龍流排1〇6。在 性具體實施例中，該時脈控制器15阿輸出該高速時 脈1 52直接至該匯流排〗〇2。 在其他具體實施例中，可接祖兮> 士〆 甲了鈥供该局速時脈152與該低速 =至額外，主或從裝置(例如，基於應用需要的裝置 在-範例性具體實施例中，該時脈控制器⑽輸出— 叮灰或可調整的時脈頻率。換言之，可 之時脈頻率用以滿足裝置之一所出门 脈152 所而之輸出，同時減小裝置 /之功率。由於功率消耗與邏輯轉換數目成正比，因 此I選擇的時脈頻率（在輕負載條件期間選擇 輛合至該匯流㈣之裝置(例如，主裝置 = 之功率減小。 削耗 f — 特定具體實施例中’該高速時脈152之時脈頻率可在 取大頻率與一最小頻率之間變化。可改變頻率範圍之上 I08122.doc 1335497 限與下限之特定值且可取決於應用而定。在一特定具體實 施例中，最大的時脈頻率為100兆赫（ΜΗζ)*最小的時脈頻 率為1000千赫（kHz)。在一特定具體實施例中，該高速時脈 152之可變時脈頻率之一代表值可以係兆赫。在—具體 貫施例中，該時脈頻率選擇為處於一 1 ' 2、4、8或16之因 數所整除的最大頻率。 亥複數個耦合至該匯流排〗〇2之裝置之各裝置皆提供一 對應的觸發輸出。皆可觸發或致能該等觸發輸出之各觸發 以回應—事件（例如，一所需的裝置性能之增加）。例如，由 於在一預定時間間隔内測量的裝置之負載而發生的輸出增 出（或減小）及/或所需性能增加（或減小）皆可觸發該事件輸 裝置之負載或-輸出之一範例可包括一 Mp3播放 器之聲頻處理或信號輸出之位準。作為另一範例，發生裝 置所4耗的功率上的_改變可觸發該事件輪出。在 :體實施例中，該預定的時間間隔可從一微秒至數毫秒變 臨界二具體實施例中’當裝置輸出增加(或減小)超過- 福·計，，會產生觸發輸出。作為另一範例，該仲裁器110 損測在该匯流排I 02 欠 件。 的貝枓奴内之變化並產生一觸發事 該觸發輸出之產生 脈頻率之請求。即， 如，裝置之負載或輪 出。 指示一要求改變該高速時脈152之時 當在裝置性能中發生一預定改變(例 出上的一變化）時該I置提供觸發輸 在一特定具體實施例中 ，該時脈控制器150接收該複數個 108l22.doc 丄 W5497 觸發輸出作為對應的觸發信號輸入。該時脈控制器i5〇藉由 改變時脈頻率以回應複數個觸發信號輸入來控制及/或調 整該高速時脈152。即，可調整該高速時脈152之時脈頻率 並提供作為一輸出來直接控制其他裝置之時脈頻率（例 »亥第—主裴置122)及/或提供作為一輸出至該仲裁器"Ο 用於控制該匯流排102之速度。 ..... "q牧叹皤複數個
觸發輸出作為對應的觸發信號輸人。該時脈控制器W控制 :仲裁器110。該仲裁器110與該時脈控制器15〇進行通信以 长頻率？文又。5亥仲裁器110控制及/或調整該匯流排⑽之 :時脈頻率以回應接收該複數個觸發信號輸人。即，該仲 裁器UO調整—輸人時脈以提供用於控制該匯流排⑽^速 度的經調整的時脈頻率。在-特定具體實施例中，該輸入 時脈係該高速時脈152且可進一步調整該高速時脈心傳 送至邊匯流排1 02。
在一其他具體實施例中，該仲裁 —、疋具體實施例中’該時脈控制器15()處理該等觸發 k號輸人之各觸發㈣^録料^ 速時脈152。即，哕砗骱批钿。。ιςΛ：& 。亥時脈控制益150基於該等觸發信號輸入 已致能的觸發信號輸入來不同地調整時脈頻率。例如， 來自一特定或優選主裝置之觸發信號輸入可視為具… :輸入相比較的—更高的優先權。作為另-範例，當：致 月匕該複數個觸發_ # & 丨、 … “虎輪入之至少η輸入日夺，該時脈控制哭
0J調整時脈頻率。可藉由比較裝置屬性(例如，用」I 疋的時脈_的功率消耗）來選擇優料置。在—特定具 I08122.doc 1335497 體實施例中，s玄優選裝置可包括一比較在相同頻率上、肖耗 ： ㈣功率的另外主裝置，在-預定頻率上消耗更多功率之 -·- 主裝置。 & 在特定具體實施例中，該時脈控制器1 50可決定可能不 . 需該高速時脈152之改變。在此具體實施例中，調整㈣選 擇輸出可包括：不改變可變時脈頻率以回應該等觸發輸 入。例如，若時脈頻率已處於最大頻率，則增加裝置之輸 • ^不會導致對應的時脈頻率之增加。在-特定具體實施例 中，’當除能該複數個觸發輸出之全部時，該可變時脈頻率 可選擇為等於最小的時脈頻率。比較致能該等觸發輸出之 觸發輸出的操作模式，在此模式中的操作產生額 外的功率節省。 在特定具體實施例中，該時脈控制器ί5〇可作為一具有 :嵌tr電腦程式156之可程式化裝置。該電腦程式⑸包 ， 〜—或多個觸發輸人）。提供該高速時脈152至至少 "來改變時脈頻率以回應一觸發輸入。 別：:：定具體實施例中，可程式化該時脈控制器i5。來區 4觸發輸人之各觸發輸心即 該等觸發鈐入t 于胍徑制态150基於 時脈頻二❹’能的觸發輸入來不同地調整所選擇的 發輸入以且有_^^式化來自—特定或優選主裝置之觸 一範例 …、他輸入相比較的更高優先權。作為另 田已致能該複數個觸發輸入 式化該輸入時，可程 糧&制益150以改變所選擇 108l22.doc 1335497 如上文所述，除藉由該時脈控制器〗50來控制時脈頻率外 及/或替代藉由該時脈控制器150來控制時脈頻率，該仲裁 器11 0可用於藉由調整提供至該匯流排I 02之時脈頻率來押 制該匯流排102之速度。在一特定具體實施例中，該仲裁器 110可包括一用來控制提供至該匯流排】〇2之時脈信號之時 脈頻率的電腦程式158。即，該電腦程式158包括用來選擇 性地減慢及/或加快耦合至該匯流排102之特定裝置的—或 多個指令。例如，該電腦程式158可選擇性地減慢該第二主 4置122來匹配該第二主裝置122正在存取的一從記憶體裝 置之流量性能。 在一特定具體實施例中，該電腦程式158可在耦合至匯流 排102之主裝置及/或從裝置之間進行區別。即，該仲裁器 110基於哪個主裝置請求通信來不同地調整匯流排1〇2之時 脈頻率。例如，可程式化來自一特定主裝置之符記請求以 具有-與其他相比較的更高優先權。作為另一範例，當搞 合至該匯流排1G2的至少η主裝置已請求通信時，可程:化 該仲裁器110以改變該匯流排1〇2之時脈頻率。 圖2係一說明一顯示在— π 电于糸，、先内故置匯流排速度控 制旗標之方法之流程圖且在步 隹，驟200開始。在一特定具體實 細例中，該電子系統係如圖1 斤不之糸統100。在步驟200 開始，—控制器（例如，一 中裁窃或時脈控制器）監控一或多 個主裝置。在步驟202，該控制$ # 描；广 制态從—主裝置接收一請求來 増加匯流排速度。 s + 移動至決定步驟2〇4，該控 裔决疋疋否致能該請求來增 108122.doc 1335497 加匯流排速度。若是，則該方法進行至步驟206且該控制器 為特定的裝置設置一高頻率旗標。接下來，纟決定步驟 該控制器決定是否關閉系統電源。若是，該方法在狀 〜2叫。束。在另一方面，若該系統電源保持開啟，該方法 返回步驟200並如此處所述的繼續進行。 =回決定步驟204,若該控制器決定不致能該請求來增加 匯：排速度’該方法移動至步驟2〗2且該控冑器為該特定裝 :’月除阿頻率旗標。然後該方法前進至決定步驟·並如此 處所述的繼續進行。 參見圖3’顯示一 ^明_ ^ D 在一電子糸統内設置匯流排速度 才工制旗標之其他方法之户 如u 万决之机耘圖。在步驟300處開始，一控制 益（例如，—仲裁器 &制益）盎控一或多個主裝置。 移動至ρ’Γ控制器從—主裝置接收—匯流排控制請求。 至：…304’該控制器決定該主褒置是否為一優選 、直。在一特定具體實施 置與一褚4仲裁态可稭由將該主裝 、疋的優選裝置列表比較來作此決定。 在决定步驟304，當該控制巧決 該主庐署焱 制益决疋發迗匯流排控制請求的 /王裝置係—優選裝置時， 器為該特定的主裝置讯定一一/ 〆驟306且該控制 步驟308, 1率旗標。接下來，在決定 輝’该控制器決 法在狀態川結束。在另Γ 電源。若是，則該方 末 在另 方面，甚兮+ 則該方法返回步驟300 η 玄系統電源保持開啟， 返回此處所述的繼續進行。 、^驟304 ’若該控制器決 置，則該方法前進至步㈣2且該 以非-優選裝 ^工制益為5亥特定的主裝置 f 08I22.doc 丄: 月除问頻率旗標。‘然後該方法前進至決定步驟308並如此處 所述的繼續進行。 圖4係說明顯示一在一電子系統内設置匯流排速度控 制旗標之方法夕s , 另一其他具體實施例之流程圖。在步驟4 〇 〇 開始’一控制器(例如’-仲裁器或-時脈控制器)監控耦合 至一匯流排的複數個主裝置之各―主裝置。接下來，在步
驟4〇2 ’該控制器從—主裝置接收-匯流排請求。移動至步 驟404 ’ 6亥控制器決定請求匯流排存取之主裝置之數目。 在决疋步驟406 ’該控制器決定請求匯流排存取之主裝置 之數目疋否大於一臨界值。若是，則該方法進行至步驟 且該控制g為控制活動位準設置—高頻率旗標。接下來， 在決定步驟410’該控制器決定是否關閉系統電源。若是， /方法在狀怎412結束。在另一方面，若該系統電源保持開 )/方法返回步驟4 〇 〇並如此處所述的繼續進行。 返回决疋步驟406，若該控制器決定請求匯流排存取之主 裝置之數目不大於該臨界值，則該方法繼續至步驟4 1 *。在 步驟414 ϋ空制器為控制活動位準清除高頻率旗標。然後 該方法前進至決定步驟410並如此處所述的繼續進行。 參見圖5’顯示-說明一在一電子系統内設置匯流排速度 控制旗標之方法之另—其他具體實施例之流程圖。在步驟 5〇〇開始，一控制器監控一或多個從裝置。在步驟5〇2，該 控制器從-從襄置接收―匯流排控制請求。移動至決定步 驟504,該控制器決定該從裝置是否為—優選裝置。在一特 定具體實施例巾，該仲裁器可藉由將該從裝置與—預定的 108122.doc 15 J335497 優選裝置列表比較來作此決定。 驟5。4,當該控制器決定發送匯流排控制請求的 Ϊ為㈣優選裝置時，該方法進行至步驟鳩且該控制 弋的從裝置設定一高頻率旗標。接下來，在決 步_，該控制器決定是否„系_原。若是 在狀:51G結束。在另—方面1該系統電源保持開啟^ 6 返回步驟500並如此處所述的繼續進行。
返回決定步驟504,若該控制器決定該從裝置非一優選裝 置’心方法前進至步驟5】2且該控制器為該料的從裝置 、’員率旗‘。然後該方法進行至決定步驟508並如此處 所述的繼續進行。 :見圖6’顯示一在一電子系統内監控—或多個速度控制 旗‘之方法且在步驟6〇〇開始。在步驟繼，_控制器(例 女 仲裁益或時脈控制器）監控在該電子系統内的全部控
制旗標。移動至沾_中I 、疋步驟602，該控制器決定是否設置任何 旗標Κ ’該方法進行至步驟6()4且該控^器增加時脈頻 率至正吊挺 <。其後，該方法進行至決定步驟606且該控 制裔決定是否關閉糸&帝 系，.克電源。右是’該方法在狀態608結 束在$方面，若該系統mμ $，ϋ心# 驟600且如此處所述的繼續進行。 返回决疋步驟602 ’當該控制器決定不設置速度控制旗標 時該方法刖進至步驟61〇且該控制器減小時脈頻率至一緩 慢模式。然後該方法繼痒$ 4 成繼續至決定步驟606且如此處所述的繼 續進行。 ! 08122.doc -16- 1335497 在本文所述的各方法中，可“ 或以不同次序執行上述之各種步驟。 豸、 基於本揭示内容之目的’所揭示的系統 以執行諸如傳輸、接收、叶管、八 可知作 ^ 刀類、處理、操取、產+ 換、儲存、顯示、顯現、偵列、記錄、 用消費用、商用、科學研究、控制“ ％作或利 的μ、智力或資料之功能之手段或手段集合 '式 m〇〇可作為-或多個積體電路、—印刷電路板、 益、或任何適當的褒置來實施且可隨尺寸、形狀、性： ^性、及價格而變化。應明白，術語「電腦线= 式」用於包含具.有執行來自一記憶體媒體:= 電路之任何裝置。 邏軏 儘管顯示並說明多個說明性的具體實施例，但在 揭不内容可考慮—寬廣範圍的修改、變化與替代且在某些 ㈣中’可使用該等具體實施例之特定特徵而無其他特忾 的對應使用。、例如，儘管在具有-或多個裝置的系統⑽ 之方景中已έ兒明本揭示内交夕4主—+ 不^内今之特疋方面’但習知此項技術 者將瞭解能使用離散的元件及/或s〇c來實施所揭示之處 理。作為一額外範例，考慮可類似地控制系統内所使用的 額外時脈來獲得額外的功率消耗節省。 上面揭示的主題内容應視為說明性而非限制性，且隨附 的申請專利範圍用於涵蓋所有此類修改、改進、與其他具 體實施例’其皆不脫離本發明之真實範嘴。因而，在法律 所允許的最大程度上，藉由最寬廣且可允許地解釋下列申 I08122.doc 1335497 請專利範圍及其等同物來決定本發明之範_，而*應局限 或限制於前述之詳細說明。 •% 【圖式簡單說明】 -圖1係一說明一電子系統之方塊圖； 圖2係一 5兒明所示的—在一電子系統内設置匯流排速度 控制旗標之方法之流程圖； 圖3係一說明所示的一在一電子系統内設置匯流排速度 • 控制旗標之方法之一其他具體實施例之流程圖； 圖4係一說明所示的一在一電子系統内設置匯流排速度 控制旗標之方法之一其他具體實施例之流程圖； 圖5係一說明所示的一在一電子系統内設置匯流排速度 控制旗標之方法之一另一其他具體實施例之流程圖；以及 圆6係一說明一在一電子系統内監控一或多個速度控制 旗標之方法之流程圖。 【主要元件符號說明】 loo 電子系統 102 匯流排 104 中央處理單元（CPU) 106 低速匯流排 110 仲裁器 120 第一主裝置 122 第二主裝置 130 第一從裝置 132 第二從裝置 108122.doc •18- 1335497 140 時脈 150 時脈控制器 152 高速時脈 156 電腦程式 158 電腦程式 170 裝置 108122.doc

Claims (1)

1335497
^ 第095105411號專利申請案 中文申晴專利範圍替換本年3月） 十、申請專利範圍： ； 1· 一種方法，其包含： V 監控輕合至一匯流排之複數個主裝置； - 從該複數個主裝置之一第—主裝置接收用錢變一高 • 速時脈之—時脈頻率之-請求，自該第-主裝置發送之 該請求回應於對該第—主裝置之效能之—預定改變，其 :對效能之該預定改變係基於在—預定時㈣隔内所測 量的該第一主裝置之負載；及 回應於自該第—主裝置接收該請求而： 提供該高速時脈之該時脈頻率作為一輪出以控制耦合 至=匯流排之—第二主裝置之一時脈頻率；以及 提供該高速時脈之該時脈頻率作為一輸出以控制該匯 流排之一時脈頻率。 2·如請求们之方法，其中該第一主裝置在產生該請求之前 執行一時脈頻率評估。 修3.如晴求項2之方法，其中該時脈頻率評估造成設定— 時脈旗標。 ' 4.仏月求項1之方法，其中該預定時間間隔係從1微秒至數 微秒。 ^月求項1之方法，其中該第—主裝置之該負載包括聲頻 處理之一位準。 6 ^^項5之方法’其中該聲頻處理包含—動態影像專家 辟=段UMpecm)之聲頻層·3(Μρ3)播放器之聲頻處理。 7·如6月求項1之方法，其中控制該匯流排之該時脈頻率包含 108122-990311.doc 1335497 調整該匯流排之該時脈頻率。 8.如明求項7之方法，其中控制該匯流排之該時脈頻率包含 調正4匯流排之該時脈頻率自一非零值至另一非零值而 不需停止一時脈。 9·如清求項1之方法，其中改變該高速時脈之該時脈頻率之 /月求包含增加該局速時脈之該時脈頻率之一請求。 10_如凊求項i之方法，其中對效能之該預定改變包含該第一 主裝置之輸出之一變化。 11_如請求項10之方法，其中該第一主裝置之該輸出包含一 信號輸出·》 12. 如請求項丨i之方法，其中該信號輸出包含一動態影像專 家群階段1 (MPEG-1)之聲頻層-3(MP3)播放器之一信號輸 出。 13. 如請求項1之方法，其中對效能之該預定改變包含該第一 主裝置所消耗之功率之一改變。 14. 一種系統，其包含： 一匯流排’其可運作於一可變時脈頻率； 搞合至該匯流排之一第一主裝置，該第—主裝置經組 態以提供用以回應於對該第一主裝置之效能之一預定改 變而改變一高速時脈之一時脈頻率之—請求，其中對效 月t»之6玄預疋改變係基於在一預定時間間隔内所測量的令 第一主裝置之負載；及 一可程式化時脈控制器，其具有一内嵌電腦程式，該 電腦程式包括多個指令用以： 108122-990311.doc 接收由該第一主梦署％担71± 装置所提供之該請求； :應於接收由該第—主裝置所提供之該請求，提供 二广時脈之該時脈頻率作為-輸出以控制编接於該 L心丨^兩卜之-第—太继3£ — 政置之一時脈頻率；以及 回應於接收由該第— _ 主裂置所提供之該請求，提供 该向速時脈之該時脈 ^ 頻率作為一輸出以控制該匯流拼 之該可變時脈頻率。 15. 如請求第14項之糸絲，甘丄 先其中該電腦程式更包括在沒有接 收目孩第一主奘罟夕上主+ + 之明求時，用以調整該匯流排之該可 复時脈頻率至一預定頻率之指令。 16. 如請求第14項之李绩，甘占》# 之前執杆/第—主裝置於產生該請求 I月j轨仃一時脈頻牵蜂/士 都勺t 旱斤估，且其中該第-主裝置之該負 匕 動態影像專家群階段1(MpE _3(则）播放器之聲頻處理之—位準。）之聲頻層 17=求第14項之系統，其中該等用以提供 該時脈頻率作盎私, rm^ 員革作為一輪出以控制該匯流排之該可變時脈頻 曰π匕括用以調整該匯流排之該時脈頻率之 〇 扣 1 8 · —種系統，其包含： 可運作於一可變時脈頻率之一匯流排； 耦合至該匯流排之一第一主裝置； 。。搞合至該該匯流排且輕合至該第__主1置之_仲裁 斋，"亥仲裁器經組態以控制該匯流排上之資料流·以及 輕合至該仲裁器且輕合至該第一主裝置之―:脈控制 ί 08122-9903 ILd〇( 1335497 器，該時脈控制器經組態以輸出—高速時脈之一時脈頻 率以控制該匯流排之該可變時脈頻率並控制耦合至該匯 流排之一第二主裝置之一時脈頻率，該時脈控制器經組 態以接收一請求以改變來自該第一主裝置之該高速時脈 之該時脈頻率，自該第一主裝置發送之該請求回應於對 該第一主裝置之效能之一預定改變，其中該時脈控制器 經組態以回應於自該第一主裝置接收之該請求，而調整 該匯流排之該可變時脈頻率，且其中對效能之該預定= 變係基於在一預定時間間隔内所測量之該第一主裝置之 負載。 19·如請求第18項之系統，其中該第一主裝置在產生該請求 之前執行一時脈頻率評估，且其中對效能之該改=2含 該第一主裝置所消耗之功率之一改變。 20. 如請求第18項之系統，其中當沒有接收自該第—主裝置 之請求時，該時脈控制器自動調整該匯流排之該可變時 脈頻率至一預定頻率^ 21. 如請求第18項之系統，其中調整該匯流排之該可變時脈 頻率包含減少該匯流排之該時脈頻率。 22. 如請求第18項之系統，其中調整該匯流排之該可變時脈 頻率包含選擇該可變時脈頻率為可被一因數卜2、4、8、 或16整除之一頻率。 23. 如請求第18項之系統，其中對該第一主裝置之欵能之該 預定改變包含一動態影像專家群階聲= 層-3(MP3)播放器之一信號輪出之一變化。 ’ 108122-990311.doc 1335497 .如D，求弟18項之系統，其中對該第 預定改變包含嗲第± ^么 裝置之效旎之該 v 夂…亥第-主裝置之負載之一變化。 Μ.如請求第24項之系 ^ 、·死其中該第一主裝置之該負裁包括 一也影像專家群階段l(MPEG-l)之聲％ M 、 器之聲頻處理之-位準。）之聲頻層⑽3)播放 26. 如請求第18項之系統，其中對該第— 預定改變包含哕第φ ^ ¥ 6 裴置之效能之該 …裝置所消耗之功率之-改變，且 其中用以改變該匯流排之該 變且 m lV ^ ^夺脈頻率之該請求包含 用以增力口該匯流排之該彳變時 匕 27 , ^ . ^ T脈頻率之一請求。 27. 如味未弟18項之系統，其中調整詼 ^ 頻率包含調整該匯流排之該可"L之忒可變時脈 另一非零值而不需停止H f脈頻率自-非零值至
108122-990311.doc
TW095105411A 2005-06-29 2006-02-17 System and method of managing clock speed in an electronic device TWI335497B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/170,475 US7725759B2 (en) 2005-06-29 2005-06-29 System and method of managing clock speed in an electronic device

Publications (2)

Publication Number Publication Date
TW200700959A TW200700959A (en) 2007-01-01
TWI335497B true TWI335497B (en) 2011-01-01

Family

ID=36010694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095105411A TWI335497B (en) 2005-06-29 2006-02-17 System and method of managing clock speed in an electronic device

Country Status (6)

Country Link
US (1) US7725759B2 (zh)
KR (1) KR100747714B1 (zh)
CN (1) CN101120294B (zh)
GB (1) GB2427723B (zh)
TW (1) TWI335497B (zh)
WO (1) WO2007005051A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083688A1 (en) * 2005-10-06 2007-04-12 Matsushita Electric Industrial Co., Ltd. Common memory transfer control circuit and common memory transfer control system
US8405617B2 (en) * 2007-01-03 2013-03-26 Apple Inc. Gated power management over a system bus
US8028183B2 (en) * 2008-09-18 2011-09-27 International Business Machines Corporation Power cap lower bound exploration in a server environment
KR101568718B1 (ko) * 2009-01-15 2015-11-12 삼성전자주식회사 휴대용 단말기에서 버스 인터페이스를 이용한 전력 절감 장치 및 방법
CN101515196A (zh) * 2009-03-18 2009-08-26 华为技术有限公司 嵌入式系统功耗控制的方法、系统及装置
CN101893927B (zh) * 2009-05-22 2012-12-19 中兴通讯股份有限公司 手持设备功耗管理方法
KR101622195B1 (ko) * 2009-11-05 2016-05-18 삼성전자주식회사 동적 버스 클럭을 제어하기 위한 장치 및 방법
US9286257B2 (en) * 2011-01-28 2016-03-15 Qualcomm Incorporated Bus clock frequency scaling for a bus interconnect and related devices, systems, and methods
CN102301357B (zh) * 2011-07-08 2015-03-11 华为技术有限公司 一种工作时钟切换方法、智能门控电路及系统
CN104050100B (zh) * 2014-05-27 2017-07-14 重庆大学 一种适用于大数据环境的数据流存储管理方法及系统
KR20190032985A (ko) 2017-09-20 2019-03-28 가부시끼가이샤 도시바 클럭 생성 회로 및 클럭 생성 방법
CN114201438A (zh) * 2021-12-08 2022-03-18 北京奕斯伟计算技术有限公司 时钟频率管理方法、系统及集成装置

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260345A (ja) * 1985-05-14 1986-11-18 Nec Corp マルチプロセサ間のバス制御方式
JPS6425266U (zh) * 1987-08-06 1989-02-13
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5263172A (en) 1990-04-16 1993-11-16 International Business Machines Corporation Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals
GB2252432B (en) 1991-02-01 1994-09-28 Intel Corp Method and apparatus for operating a computer bus using selectable clock frequencies
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
US5440747A (en) 1993-09-27 1995-08-08 Hitachi America, Ltd. Data processor with control logic for storing operation mode status and associated method
US5781780A (en) 1994-12-22 1998-07-14 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods
US6421754B1 (en) 1994-12-22 2002-07-16 Texas Instruments Incorporated System management mode circuits, systems and methods
US5784291A (en) 1994-12-22 1998-07-21 Texas Instruments, Incorporated CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods
US5870621A (en) 1994-12-22 1999-02-09 Texas Instruments Incorporated Quadrilateral multichip computer systems and printed circuit boards therefor
US5867717A (en) 1994-12-22 1999-02-02 Texas Instruments Incorporated Dynamic system clocking and address decode circuits, methods and systems
US5727221A (en) 1994-12-22 1998-03-10 Texas Instruments Incorporated Computer system power management interconnection circuitry and systems
US5943507A (en) 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
US5771373A (en) 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5729720A (en) 1994-12-22 1998-03-17 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5754436A (en) 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
US5852370A (en) 1994-12-22 1998-12-22 Texas Instruments Incorporated Integrated circuits for low power dissipation in signaling between different-voltage on chip regions
US5754837A (en) 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5835733A (en) 1994-12-22 1998-11-10 Texas Instruments Incorporated Method and apparatus for implementing a single DMA controller to perform DMA operations for devices on multiple buses in docking stations, notebook and desktop computer system
US5822550A (en) 1994-12-22 1998-10-13 Texas Instruments Incorporated Split data path fast at-bus on chip circuits systems and methods
US5870617A (en) 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
KR0135904B1 (ko) 1994-12-30 1998-06-15 김광호 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
JPH09128296A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd データ処理装置
US5872893A (en) 1996-07-25 1999-02-16 Honda Giken Kogyo Kabushiki Kaisha Gait generation system of legged mobile robot
US6055619A (en) 1997-02-07 2000-04-25 Cirrus Logic, Inc. Circuits, system, and methods for processing multiple data streams
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
JP3524337B2 (ja) 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
JP3964528B2 (ja) 1998-03-02 2007-08-22 富士通株式会社 シリアルバス高速化回路
JP2000020462A (ja) 1998-06-30 2000-01-21 Toshiba Corp コンピュータシステムに適用するバスシステム
US6778538B2 (en) 1998-12-30 2004-08-17 Nortel Networks Limited Virtual junctors
US6804229B2 (en) 1998-12-30 2004-10-12 Nortel Networks Limited Multiple node network architecture
US6788703B2 (en) 1998-12-30 2004-09-07 Nortel Networks Limited DS0 on ATM, mapping and handling
US6374319B1 (en) 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6470289B1 (en) 1999-08-05 2002-10-22 Compaq Information Technologies Group, L.P. Independently controlling passive and active cooling in a computer system
US6567932B2 (en) 1999-10-01 2003-05-20 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
JP3906015B2 (ja) * 2000-07-12 2007-04-18 株式会社東芝 クロック周波数切り替え機能を有するｌｓｉ、計算機システム及びクロック周波数切り替え方法
ATE514989T1 (de) 2000-09-26 2011-07-15 Oracle America Inc Verfahren und system zur steuerung temperaturzyklen
JP2002175270A (ja) * 2000-12-06 2002-06-21 Mitsubishi Electric Corp バスの排他制御方式
US6735653B2 (en) 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler
JP4733877B2 (ja) * 2001-08-15 2011-07-27 富士通セミコンダクター株式会社 半導体装置
US6813719B2 (en) * 2001-11-16 2004-11-02 Apple Computer, Inc. Method and apparatus for increasing the operating frequency of an electronic circuit
JP3665030B2 (ja) 2002-02-19 2005-06-29 Ｎｅｃマイクロシステム株式会社 バス制御方法及び情報処理装置
US7007121B1 (en) * 2002-02-27 2006-02-28 Xilinx, Inc. Method and apparatus for synchronized buses
FR2837043B1 (fr) 2002-03-05 2004-06-04 Cit Alcatel Systeme de commutation, dispositif de transmission, procede de transmission et procede de commutation pour satellite
JP2003345455A (ja) 2002-05-24 2003-12-05 Mitsubishi Electric Corp データ処理装置
JP2004062362A (ja) * 2002-07-26 2004-02-26 Yokogawa Electric Corp バスインターフェイス装置およびそれを用いたｉｏ通信インターフェイス装置。
JP2004096534A (ja) 2002-09-02 2004-03-25 Nec Corp 携帯電話器およびその制御方法
US7000092B2 (en) 2002-12-12 2006-02-14 Lsi Logic Corporation Heterogeneous multi-processor reference design
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7216274B2 (en) 2003-06-26 2007-05-08 Intel Corporation Flexible scan architecture
US20050028926A1 (en) 2003-08-07 2005-02-10 Garry Tsaur Sealing method
WO2005052820A1 (en) * 2003-10-31 2005-06-09 International Business Machines Corporation Method and apparatus for dynamic system-level frequency scaling
US20050132352A1 (en) * 2003-12-11 2005-06-16 Konica Minolta Business Technologies, Inc. Installation of hardware devices
US7305510B2 (en) * 2004-06-25 2007-12-04 Via Technologies, Inc. Multiple master buses and slave buses transmitting simultaneously
KR100630693B1 (ko) * 2004-07-28 2006-10-02 삼성전자주식회사 소비 전력을 절감시키는 버스 중재 시스템 및 방법

Also Published As

Publication number Publication date
US7725759B2 (en) 2010-05-25
GB0601206D0 (en) 2006-03-01
CN101120294B (zh) 2011-01-12
CN101120294A (zh) 2008-02-06
KR100747714B1 (ko) 2007-08-08
GB2427723A (en) 2007-01-03
US20070006006A1 (en) 2007-01-04
WO2007005051A3 (en) 2007-09-20
KR20070001786A (ko) 2007-01-04
WO2007005051A2 (en) 2007-01-11
GB2427723B (en) 2010-11-17
TW200700959A (en) 2007-01-01

Similar Documents

Publication Publication Date Title
TWI335497B (en) System and method of managing clock speed in an electronic device
TWI527051B (zh) 記憶體控制器之調校、電力閘控與動態頻率改變
US11509450B2 (en) Clock frequency adjustment for semi-conductor devices
EP2047354B1 (en) Power management in a data processing device having masters and slaves
CN107850927B (zh) 具有功率开关仲裁器的功率管理器
KR101519023B1 (ko) 버스 상호접속부를 위한 버스 클록 주파수 스케일링 및 관련 디바이스들, 시스템들 및 방법들
TWI240172B (en) Apparatus and method for bus signal termination compensation during detected quiet cycle
TWI289806B (en) Power management for an integrated graphics device
TWI463302B (zh) 用於協調效能參數之方法及相關之系統單晶片及邏輯電路
TW201339820A (zh) 使用串列介面之適應性電壓比例調整
US7752373B2 (en) System and method for controlling memory operations
US7779190B2 (en) Arbitration device for arbitrating among a plurality of master devices, arbitration method, and video processing device including the arbitration device
US20110113204A1 (en) Memory controller with external refresh mechanism
JP2008117397A (ja) プロセシング・コアの独立電力制御
CN101598969A (zh) 基于等待时间准则的平台功率管理
TW201415210A (zh) 單晶片系統及用於其之方法
TW201025020A (en) Providing a set aside mechanism for posted interrupt transactions
TW200409143A (en) Active termination control through a module register
JP2016513322A (ja) アイドル状態の間の電源ユニットによる電力消費の制御
CN107068177A (zh) 控制存储器的控制设备及其控制方法
US7765349B1 (en) Apparatus and method for arbitrating heterogeneous agents in on-chip busses
US20230009970A1 (en) In-band communication interface power management fencing
US20150186157A1 (en) Techniques for workload scalability-based processor performance state control
KR102453689B1 (ko) 주기적 프로세스 처리 시스템 및 시스템 온 칩
US20060195714A1 (en) Clock control device, microprocessor, electronic device, clock control method, and clock control program