TWI334554B - Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof - Google Patents
Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof Download PDFInfo
- Publication number
- TWI334554B TWI334554B TW096127617A TW96127617A TWI334554B TW I334554 B TWI334554 B TW I334554B TW 096127617 A TW096127617 A TW 096127617A TW 96127617 A TW96127617 A TW 96127617A TW I334554 B TWI334554 B TW I334554B
- Authority
- TW
- Taiwan
- Prior art keywords
- stack
- stacking
- printed circuit
- circuit board
- thickness
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/12—Computing arrangements based on biological models using genetic models
- G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Description
1334554 七、指定代表圖: (一) 本案指定代表圖為:第(二)圖。 (二) 本代表圖之元件符號簡單說明: S201將堆疊相關資料輸入軟體之介面 S2〇2根據輸入之堆疊相關資料來產生初始堆聂 S203根據適應函數將堆疊進行複製 S2〇4根據隨機方式讓複製後之堆疊進行配對 S205根據隨機方式使配對後之堆疊發 環之堆疊結果 免得到該循 S206判斷堆疊結果是否達到所需之標準 S207顯示堆疊結果 八
、本案若有化學式時,請_最_示糾特徵机K I 九、發明說明:
【發明所屬之技術領域】 本發明為一種印刷電路板之堆疊設計系統與方 B 守寻別 疋一種利用基因演算法演算印刷電路板之堆疊設計系 法。 …與方 【先前技術】 印刷電路板(Printed Circuit Board簡稱PCB)是依電路免^十 將連接電路的電氣佈線繪製成佈線圖形,然後再以機械加 、表 5 面處理等方式,在絕緣體上使電氣導體重現所構成的電路板。該 類產的作岐將各項電子零件喊路板所職的電子電路,發 揮各項電子零組件的舰,以朗錢處理的目的4於印刷電 路板設計品質崎壞,不但直接影響電子產品的可靠度,亦可左 右系統產品整體雜能及競爭力。板㈣造過程是應用印 刷照相、綱及電鍍等技術來製造精密的配線,因此,高密度 化及多層化的崎形成技術成為印刷電路板製造業發展的主流。 隨著電子設傷越來越複雜,需要的零件越來越多,印刷電路 板上頭的線路與科也越來越密^在印刷電路板之設計過程 中,如何有效率的在短時間整合堆疊形式、層面厚度、阻抗控制、 對稱性及線寬等參數簡合設計之絲條件,已成為—個重要課 以往印刷電路板之堆疊方式與厚度之演算,都是由印刷電路 板之設計工_ ’ _人4#方式,分層纖—計算出來, 2此非但耗時費力,且缺乏效率,然而t堆疊層數漸增或過大時, 若需尋求一個合適之堆疊方式就越來越困難。 因此’亟需提供-種印刷電路板之堆疊設計方法,以節省人 力並縮短印刷電路板設計之作業時間。 【發明内容】 本發明之目的在提供一種印刷電路板之堆疊設計系統與方 f使印職路板之堆疊設計的過程巾,可解決人工作業計 算繁雜之困擾並縮短設計所需之時間。 為達上述目的,本發明提供一種印刷電路板之堆疊設計系 统」係包含-輸人單元’用以接受堆疊相關資料;—處理單元, 與該輪入單元連接’伽X基因演算法來演算_電路板之堆疊方 式;-儲存單元’無處理單元連接,用以儲存現有印刷電路板 板材資料;以及-輸出單元,與該處理單S連接,用以顯示印刷 電路板之堆疊結果。 此外’本發明更提供一種利用基因演算法決定印刷電路板之 2豐設計方法,其步驟包含:首先,將堆疊相關資料輪入軟體之 介面;再來’根據輸人之堆4_f料來產生初始堆疊;缺後, 根據適應函數將堆行複製;接著,根據隨龄式讓複製後之 堆疊進行崎’絲根騎齡式使崎後之堆4發生突變,得 到為循%之堆㊄結果;最後,躺堆疊結果是否制所需之標準 及顯不堆喊果;若未制所需之標準,則職複製轉重複上 述操作’至麵需求目標為止。此堆疊設計方法可分為自動堆疊 與指定堆疊_勘方式,朗H提供侧資_如印刷電 路板種類、頂層種類、銅落厚度、訊號層數目、電源層數目、需 求厚度及絲,即可以在咖得到最適合之堆賴如提供設計 者參考使用。 為讓本發明之目的、特徵和優點能更明顯易懂,下文特舉較 佳實施例,並配合所附圖示,作詳細說明如下: 【實施方式】 第圖為本發明之系統不意圖,係包含有一輸入單元ιοί、一 處理單元102、一儲存單元1〇3以及一輸出單元1〇4。使用者可藉 由該輸入單元101輸入相關參數並傳至該處理單元以進行運 算’其中,該相關參數為使用者所欲得到之印刷電路板的堆疊特 性參數’包含印刷板的種類、頂層種類、銅箔厚度、訊號層的數 目、電源層的數目及所需之線寬和堆疊厚度等。該輸入單元101 可為一軟體之介面,其程式可以JAVA所寫成,以及該處理單元 102至少包含一處理器以及一記憶體,並具有可載入程式碼以執行 〉貝具之功此。而遠儲存早元103則儲存了各種現有的印刷電路板 之相關參數,並與該處理單元102連接。因此,當完成相關表數 的輸入後,則系統則會從該儲存單元103中挑選與所輸入之參數 車乂相關的參數育料傳入§玄處理早元102以進行運算處理。待該處 理單元102處理完畢後’則會將所得之堆疊結果傳輸至該輸出單 元104 ’並將該堆疊結果輸出以供使用者參考使用,其中,該輸出 單元104更可將該結果輸出至與該輸入之軟體同一介面上。 第二圖為本發明之利用基因演算法決定印刷電路板之堆疊設 計之方法流程圖’在此配合一實施例及第三〜七圖來說明。該方法 包含:首先,步驟S201,將堆疊相關資料輪入軟體之介面;再來, 切4554 '驟S202 ’根據輸入之堆疊相關資料來產生初始堆疊;然後,步 驟,根據適應函數將堆疊進行複製;接著,步驟S204,根據 隨機方式讓複製後之堆疊進行配對;絲,步驟咖,根據隨機 方式使配對狀堆疊發生魏,制賴環之堆疊絲;接著, 乂驟S2G6 ’機堆疊結果衫辆所需之鮮;再此,若堆疊結 ,達到所需之標準’則接續步驟㈣,顯示堆叠結果;反之,堆 疊結果未_所需之標準,難複S2G3〜S2G6之步驟。上述之步 驟更可於-種電腦可讀取記錄媒體疏咖出中 執行。 步驟S2G1驗堆4_資料輸人軟體之介面。在本實施例 + ’所使用之軟體的介面如第三圖和第四騎示,其中第三圖為 使用自動堆疊之輸人介面,自動堆4即為不f要指定堆疊方式, 而第四關為使職定堆疊之介面。而堆#相關倾可包含有線 寬自動更改設定、印刷電路板廠商、頂層材_類、印刷電路板 種類、頂層種類、_厚度、訊號層數目、電源層數目、線寬及 堆疊厚度等。將此堆疊相料_如第三圖之軟體的介面,以 供處理系統為運算依據,進而得到所需求之堆疊結果,所得之堆 叠結果更可如SGPPGS __核顯示,其+,§為訊發 層、G為接地層以及P為電源層。 ° & 其中,該軟體之介面更可為一 件和一選擇元件,該顯示元件可以 圖形化介面,係包含一顯示元 顯示堆疊條件及堆疊結果,而 1334554 該選擇树W提釘拉錢私供朗者選擇。 接著’以本實施例中的自動堆疊為例,如第三圖所示,線寬 自動更改的設定可有Yes或No兩個選項;也可選擇板廠,選擇板 廠之目的在㈣、财峨龍料挑峰廠紅财規格板材, 作為隹且之用’頂層材貝種類也可選擇,於本實例中選擇%時, 所選擇之材質即為聚丙烯(PP),而若選擇N〇則頂層材質種類自動 選為玻璃轉_ 板_也可供獅,包括有探針卡 (P/C)、負觸L/C)及測試板_)可選擇:補麵囉可提功選 項包含有峨層、電賴及接地層供_者聊;而鋪厚度、 磁層數目、賴、層數目、線寬及堆φ厚度則需使用者輸入數值, 如第三圖中該銅箱厚度被輸入為1〇z、訊號層數目為2、電源層數 目為2、、線寬為8密耳(1密耳=〇 0254毫米)以及堆疊厚度為122 岔耳。輸入完畢後,即完成資料輸入之步驟。 步驟S2G2為根據輸人之堆叠相㈣料來產生初始堆疊。假設 某板廠所提供之印刷電路板之聚丙晞(pp)層厚度有{P1、p2、· · ·、
Pn}等η種’玻璃纖維(FR4)層厚度有阳、F2.....叫等n 種’以結果為SGPPGS堆疊方式為例,由不同規格之聚丙稀層p 與玻璃纖維層F組合而成。若堆疊數目為m,隨機的產生m個初 始堆疊,如第五圖所示’假設堆疊1為piF3p3F2p卜堆疊2為 P4F1P7F2P3,依此類推由所選板礙現有之聚丙稀層及玻璃纖維層 之排列組合而組成,共有m組堆疊。在此,初始堆疊只需符合堆 1334554 疊方式SGPPGS及板薇之限制’而尚未考慮到其他輸入條件,例 如印刷電路板種類、銅箔厚度、線寬及堆疊厚度等。 步驟S203為根據適應函數將堆疊進行複製。此步驟是依據基 因演算法中,每一物種的適應程度,來決定其在下一子代中應被 淘汰或是複製個數多寡的一種運算過程。在此實施例中假設適應 函數f(x)=l/[(需求厚度-堆疊厚度)+1]’因此當需求厚度等於堆疊厚 度時適應函數會有最高值1。分別計算m個堆疊‘的適應函數得打、 G.....fm,則可以根據複製到下一代的期望值ίί/(Α+β+ · · · +fm)乘上複製之總個數m以決定複製個數至堆疊中,如第六圖所 示。其中,堆疊1之複製個數是經由f(l)=y[(需求厚度_堆疊i厚 度)+1]算出fl,其中堆疊1厚度為PI、F3、P3、F2、P1相加而得 到,再將計算出之fl代入· · . +fm)乘上複製之總個 數m決定複製個數’在此,假設堆疊1之複製個數為2。而複製 之總個數在此為[fl/(fl+f2+· ·.十如)]!!!加上[£2/(fl+f2+. · 加上[G/(fl+f2+ · . . . . · 一直加· ·. * « +fm)]m ’ 故其總和為. · . +fin)/(fl+f2+ . · . , 即維持總個數為m而完成此一複製過程。複製過後,雖然堆疊數 目不變,但是符合堆疊需求厚度的堆疊數目之比例會增高,以利 後績之篩選或是讓第一子代不符合需求時,進入第二世代演算之 初始堆疊厚度更接近需求厚度。 步驟S204為根據隨機方式讓複製後之堆疊進行配對。此步驟 1334554 .疋將堆雜堆翻隨機選取崎點,相互進行配對而得到其下一 代。例如隨機選出堆疊丨和堆# 2為配對之母代,如第七圖所示, 堆疊1為P1F3P3F2P1 ’堆疊2為P1F3P7F2P3,若隨機選取配對 • 點為2,則下一代為plF3P7F2P3,其保留了堆疊丄的piF3以及 堆疊2❾P7F2P3。如絲共進行m次配對,每-次配對產生一個 子代,則下一代之堆疊數目維持為m個。配對後所得到之子代會 具有不同母代特徵,因此,親配對細可能得到更接近需求條 ® 件之堆疊。 ’、 .步驟S205為根據隨機方式使配對後之堆疊發生突變,得到該 循裱之堆疊結果。此步驟是為了避免於複製或配對的過程中,失 去一些有盈的資訊,而這些資訊可以藉由突變的過程復原。其方 法為隨機選取某一堆疊中的某一層置換,例如P2F3P7F2P3較 P1F3P7F2P3更為接近需求’但P2在複製及配對的過程中失去了, 籲 若隨機剛好將P1F3P7F2P3中第一層隨機置換為P2,則 P1F3P7F2P3突變為P2F3P7F2P3,如此,即突變之後可能得到更 接近需求條件之堆疊。不過,在此一步驟中,必須注意突變之發 生是根據隨機方式決定,也就是說,可能發生突變,也可能不發 生突變。 步驟S2〇6為判斷堆疊結果是否達到所需之標準。在此,若堆 疊結果達到所需之標準,則接續步驟S207,顯示堆疊結果;反之, 堆疊結果未達到所需之標準,則重複S203〜S206之步驟,以進行 12 下代之演化。在此實施例中,會將上述步驟所得到之堆疊結果 據步驟S2G1所輸人之線寬自動更改設定、材質種類、印刷 電^板種類、鋼fg厚度、線寬及堆疊厚度等條件來判斷是否達到 所需之標準。如第三圖中所示,所輸人之相關資料為線寬可自動 更改、頂層種類為聚丙烯、印刷電路板種類為探針卡、頂層種類 為°凡號層鋼厚度為loz、訊號層數目為2、電源層數目為2、 線寬為8密耳以及堆疊厚度為122密耳,如此,運算所得之堆疊 結果即會顯現於下方。然而’所得堆疊結果中的堆疊厚度為以1 密耳’與輸人之條件122密耳有4 1%之誤差,而誤差值若小於5% 則在接受範_,财到可終止搜尋之餅,1U此,雖有4.1%的 誤差仍達所需之標準’而接續步驟S2〇7顯示此堆疊結果於同一軟 體介面上以供使用者參考使用。 其結果如下:實際堆疊厚度為124.1密耳,誤差(需求堆疊厚度 與實際堆疊厚度之差)為4.9料,誤差百分比為_4_11%,實際堆 逢線寬為8密耳,第一層板材為聚丙烯板,厚度為4.8密耳;第二 層板材為玻璃纖維板,厚度為47·9密耳;第三層板材為聚丙烯板, 厚度為5·5密耳;第四層板材為玻璃纖維板,厚度為62 〇密耳; 第五層板材為聚丙烯板,厚度為4.8密耳。而於該軟體介面的右上 方更顯示出該堆疊結果之示意圖給使用者參考,不過,所顯示之 數值為實際厚度,但所繪之圖示並非按照實際尺寸比例,僅示意 其堆疊之不同層別而已。 1334554 結合上述步驟,可以藉此清楚暸解本發明之運算流程,首先 將印刷電路板種類、頂層種類、銅箔厚度、訊號層數目、電源層 數目、需求厚度及線寬等相關資料輸入系統中,因系統中已預先 存入各板廠所提供之現有印刷電路板板材之所有規格,所以可以 就資料庫内之資料及使用者填入之條件開始產生複數個排列組 合’即步驟S202中之堆疊’然後系統會根據這些堆疊之適應程度 來決定複製之數目,在此一實施例中即是根據堆疊之厚度為需求
之條件來決定,複製步驟S203完成後,即將複製之結果隨機進行 配對,配對點亦由系統隨機選取,配對步驟S2〇4完成之後的突變 步驟S205 ’是由系統隨機決定發生與否,當系統決定發生突變時, 也是採用隨機的方式選取某一堆疊中的某一層進行置換,其優點 為可以產生原本不一定存在之堆疊,也許此一堆疊較其他堆疊更 接近系統所麟之目標,即使此—堆疊在第―:域義環時尚未
達到所需之標準,但可成為第二次演算循環之初始堆疊,提供系 統較第-讀算㈣較接近最佳適應函數之堆疊,此為系統採 用曰基因演算絲演算之㈣。之後的麵sm,K細以判斷 得到的堆疊是否已達_需之標準,若達_終止搜尋,並在最 後-個麵通將算出來之堆疊結果顯示出來供使用者參 考,如第七圖所示;若還未達到麟得到之第—代所有堆曼 帶回複製步驟湖,以進行下一代之演化,直到演算出符她牛 之結果為止。 ' 14 !334554 第四圖為本發明中之指定堆疊模式,也就是說,當使用者希 望以某一定之形式例如SGGS進行堆疊時,則可使用指定堆疊模 式來運算。因為,若使用自動堆疊模式,則所演算出之堆疊方式 雖符合輸入條件但不一定是SGGS堆疊。在輸入資料時即指定以 SGGS方式堆疊,如此系統可以演算出在SGGS堆疊下,符合輸 入條件之堆疊方式。
第八圖為利用本發明之堆疊設計系統進行演算所得之結果。 其中’ t輸入之相關資料中訊號層之需求為7、電源層為2、堆疊 厚度為143、線寬8密耳、印刷電路板義為負載板、頂層種類^ 訊號層以及輔厚度為lGZ的條件下,所得出的堆疊結果呵以 看出所得狀堆疊絲具有7她縣和2個魏層,符合所輸 入之條件’而總厚度為142.9密耳,誤差為〇 〇7%,而因為誤差^ 5%以内’所以此堆疊結果則符合所需之標準而得以輪出以供 者參考^
因此,_本發日月之纽可紐尋求最合適之轉結構,使 用者只需輸人堆疊之侧訊息,系統即可以在_顯示出符合條 不但 件之最佳堆疊模式,這樣以祕取代人工思考計算的方式, 節省時.人力’在堆疊結構複雜時,更可以有效麵找出符: 需求之堆疊結構,驗印職路板設計所需之時間。 α 以上所述僅為本發明之較佳實施例而已,並非用以限 明之申請料mm凡其他未麟發騎縣之精神下所*成之 15 1334554 等效改變或修飾,均應包含在下述之申請專利範圍内。 * 【圖式簡單說明】 第一圖為本發明之系統示意圖。 第二®為本個之_基_#法蚊_電路板之堆疊設計之 方法流程圖。 第二圖為本發明於自動堆疊模式之輸入軟體介面圖。 φ 第四圖為本發明於指定堆疊模式之輸入軟體介面圖。 ' 第五圖為本發明中一實施例之產生初始堆疊步驟流程圖。 第六圖為本發明中一實施例之複製步驟說明圖。 第七圖為本發明中一實施例之配對步驟說明圖。 第八圖為本發明中一實施例之演算結果示意圖。 【主要元件符號說明】 1〇1輪入單元 • 處理單元 103儲存單元 104輸出單元 S201將堆叠相關資料輸入軟體之介面 S202根據輪入之堆疊相關資料來產生初始堆疊 S203根據適應函數將堆疊進行複製 S204根據隨機方式讓複製後之堆疊進行配對 16 1334554 S205根據隨機方式使配對後之堆疊發生突變,得到該循 環之堆疊結果 S206判斷堆疊結果是否達到所需之標準 S207顯示堆疊結果 17
Claims (1)
1334554 19f >· 十、申請專利範圍·· > — · 1·一種印刷電路板之堆疊設計系統,包含: 一輸入單元,用以接受使用者所輸入之堆疊相關資料; 一處理單元’與該輪入單元連接,以基因演算法來演算印刷電 路板之堆疊方式’包含以下步驟 (a) 將堆疊相關資料輸入軟體之介面; (b) 根據輸入之堆疊相關資料產生初始堆疊; (c) 根據適應函數將堆疊進行複製; (d) 根據隨機方式讓複製後之堆疊相互進行配對,其中相互進 行配對為堆疊與堆疊間隨機選取配對點,相互進行配對而得到盆 下一代堆疊; ^ (e) 根據隨機方式使配對德 I堆M之堆&發生突變,突變為隨機選取 ”且》某-層置換,得到該德環之堆疊結果; _斷堆疊結果是否達到所需之標準;以及 D , _複⑹至(…至達到需求目標為止; 一錯存單it ’與該處理單元連接, 材資料;以及 堵存現有印刷電路板板 一輸出單元,與該處理單 結果。 員示印刷電路板之堆疊 2.如申%專如圍第丨項所述 入單元包含一可桩戽且叹汁系統,其中該輸 了接又及顯示堆4相關資料之操作介面。 1S 1334554 艺 a. its-1 *月日修正替换 3. 如申請專利範圍第2項所述之堆疊設計系統,其中該操 作介面包含自動堆疊及指定堆疊。 4. 如申請專利範圍第1項所述之堆疊設計系統,其中該堆 疊相關資料包含印刷電路板種類、頂層種類、印刷電路板 廠商、頂層材質、銅箔厚度、訊號層數目、電源層數目、 φ 線寬及堆疊厚度。 5. 如申請專利範圍第4項所述之堆疊設計系統,其中該印 刷電路板種類包含探針卡(probe card)、負载板(i〇ad board)及測試板(dUT board)。 6. 如申請專利範圍第4項所述之堆疊設計系統,其中該頂 鲁層種類包含訊號層或是接地層。 7. 如申請專利範圍第4項所述之堆疊設計系統,其中該頂 層材質包含聚丙烯或是玻璃纖維。 8. 如申請專利範圍第1項所述之堆疊設計系統,其中該處 理單元至少包含一處理器以及一記憶體,可以載入程式碼 19 1334554
執行演算。 9.如申請專利範圍第丨項所述之堆疊設計系統其中該處 理單70可以根據相關資料來決定印刷電路板各層之功能。 ι〇·如申請專利範圍第1項所述之堆疊設計系統,其中該處 理單兀可以根據相關資料來決定印刷電路板各層之厚产。 11·-種利用基因演算法決定印刷電路板之堆疊設計方法 包含: (a)將堆疊相關資料輸入軟體之介面; ⑼根據輸入之堆疊相關資料產生初始堆疊; (c) 根據適應函數將堆疊進行複製; (d) 根據隨機方式讓複製後之堆疊相互進行配對,其中相互進一 _崎騎疊與堆疊間隨機選取配對點,相互進行配對而得到其下丁 一代堆登; ⑹根據隨機方式使配對後之堆妓生突變,突變騎機選 一堆叠中的某—層置換,得到該循環之堆疊結果; ' (f) 判斷堆疊結果是否達到所需之標準; (g) 顯示堆疊結果;以及 _複⑹至⑴’至達到需求目標為止; 20 1334554 -- • ,r' hr Qihmkfii 藉此,以取代人工計算,節省時間。 ' ' 12.如申請專利範圍第n項所述之堆疊設計方法, > 堆疊演算方法為基因演算法。 其中5亥 -13.如申請專利範圍第u項所述之堆疊設計方法,其中兮 輸入軟體之介面包含自動堆疊及指定堆疊。 ^ 14. 如申請專利範圍第11項所述之堆疊設計方法,其中吵 堆®相關資料包含印刷電路板種類、頂層種類、印刷電路 板廠商、頂層材質、銅箔厚度、訊號層數目 '電源層數目、 線寬及堆疊厚度。 15. 如申請專利範圍第14項所述之堆疊設計方法,其中吵 _印刷電路板麵包含探針卡、請板及賴板。 人 16. 如申請專利範圍第14項所述之堆疊設計方法,其中該 頂層種類包含訊號層或是接地層。 17. 如申請專利範圍第14項所述之堆疊設計方法,其中該 頂層材質包含聚丙烯或是玻璃纖維。 21 1334554 •年’(日傪正替換頁 ~~ 18.如申請專利範圍第η項所述之堆疊設計方法,其中該 產生初始堆疊是利用系統資料庫中,印刷電路板板廠所提 供之現有規格聚丙烯板。 • 19.如申请專利範圍第11項所述之堆疊設計方法,其中該 根據適應函數進行複製之適應函數是F(x)=1/[(需求厚度一堆 φ疊厚度)+1],其中該堆疊厚度為經由聚丙烯層以及玻璃纖維層 堆疊之後之總厚度,因此當需求厚度等於堆疊厚度時適應函數 會有最高值1。 20_如申請專利範圍第糾項所述之堆疊設計方法,其中該所需之 標準為堆疊厚度之誤差在5%以内。 • 21—種利用基因演算法決定印刷電路板之堆疊設計之電腦可讀 取記錄媒體(computer-readable medium),包含有電腦可執行程 式指令,經由指令之執行,可以利用基因演算法決定印刷電路板 之堆疊設計方法,其步驟包含: ,(a)將堆疊相關資料輸入軟體之介面; (b) 根據輸入之堆疊相關資料產生初始堆疊; (c) 根據適應函數將堆疊進行複製; 22 • 9?:,祕娜 一一— (d) 根據隨機方式讓複製後之堆疊相互進行配對,其中相互進行 配對為堆疊與堆疊間隨機選取配對點,相互進行配對而得到其下 一代堆疊; (e) 根據隨機方式使配對後之堆疊發生突變’突變為隨機選取某 ―堆疊中的某-層置換,得到該循環之堆疊結果; “ ⑺判斷堆疊結果是否達到所需之標準; (9)顯示堆疊結果;以及 ⑼重複⑹關,至達到需求目標為止; 藉此,以取代人工計算,節省時間。 22.如申請專利範圍第μ 步^項所述之電腦可讀取記錄媒體,政 中該堆疊演算方法為基因演算法。 " •如第21項所述之電腦可讀取記錄媒體,复 中該輸入軟體之介面包含自動堆疊及指定堆疊。 、 24.如申請專利範圍第21 τ5 ^_ ^項所述之電腦可讀取記錄媒體,其 中該堆疊相關資料包含 匕5印刷電路板種類、頂層種類、印刷 電路板廠商、頂層材質、β 、 鋼、冶厚度、訊號層數目、電源層 數目、線寬及堆疊厚度。 23 1334554 ,f曰修正替換頁 25.如申請專利難第24項所述4腦可讀取記錄^^ 中該印刷電路板種類包含探針卡、負載板及測試板。 ^如申。月專利祀圍第24項所述<電腦可讀取記錄媒體,其 中該頂層種類包含訊號層或是接地層。 27.如申請專利範圍第24項所述之電腦可讀取記錄媒體,其 •中該頂層材質包含聚丙烯或是玻简纖維。 认如申料他圍第21項所述 腦可讀取記錄媒體,其 中該產生初始堆疊是利用系統資料庫中之現有規格聚丙烯 板。 扯如申請專利範圍第21項所述4腦可讀取記錄媒體,其 X產生初始堆豐疋利用系統貧料庳中之現有規格玻璃纖 維板。 〇·如申π專㈣圍第21項所述之電腦可讀取記錄媒體其 中該根據適應函數進行複製之適應函數是F(x)=i/[(需求厚 度-堆疊厚度)+1],其中輯疊厚度為經由聚丙烯層以及玻璃纖 維層堆疊之後之總厚度,· #需求厚度料堆疊厚度時適應 丄 W4554 縴正替換頁 函數會有最高值1。 31.如申請專利範圍第21頊所述之電腦可讀取記錄媒體,其 中該所需之標準為該堆疊厚度之誤差在5%以内。 32. 種利用基因演算法決定印刷電路板之堆疊設計之執行於電 腦的裝置,包含:
一顯示元件; —選擇元件;以及 可供選擇及顯示之方法,其步驟包含: (a) 將堆疊相關資料輸入軟體之介面; (b) 根據輸入之堆疊相關資料產生初始堆疊; (c) 根據適應函數將堆疊進行複製; (d) 根據隨機方式讓複製後之堆疊相互進行配對,其中相互進行 •配對為堆疊與堆疊間隨機選取配對點,相互進行配對而得到其下 一代堆疊; (e) 根據隨機方式使配對後之堆疊發生突變,突變為隨機選取某 -堆疊中的某-層置換’得到該循環之堆疊結果; ^ (f) 判斷堆疊結果是否達到所需之標準; (g) 顯示堆疊結果;以及 (h) 重複(c)至(f) ’至達到需求目標為止; 25 1334554 ;ιυ' 15 藉此,以取代人工計算,節省時間。 33.如申請專利範圍第32項所述之裝置,其中該顯示元件 可以顯示堆疊條件及堆疊結果。 34. 如申請專利範圍第32項所述之裝置,其中該選擇元件 可以提供下拉式選單,供使用者選擇。 35. 如申請專利範圍第32項所述之裝置,其中該堆疊演算 方法為基因演算法。 36. 如申請專利範圍第33項所述之裝置,其中該輸入軟 體之介面包含自動堆疊及指定堆疊。 37. 如申請專利範圍第32項所述之裝置,其中該堆疊相關 資料包含印刷電路板種類、頂層種類、印刷電路板廠商、 頂層材質、銅箔厚度、訊號層數目、電源層數目、線寬及 堆疊厚度。 38. 如申請專利範圍第37項所述之裝置,其中該印刷電路 板種類包含探針卡、負載板及測試板。 26 1334554 * ' ------ 39.如申請專利範圍第37項所述之裝置,其中該頂層種類 包含訊號層或是接地層。 .40.如申請專利範圍第37項戶斤述之裝置,其中該頂層材質 包含聚丙稀或是破璃纖維。 _ 41·如申請專利範圍第33項戶斤述之裝置,其中該產生初始 堆疊是利用系統資料庫中,印刷電路板板廠所提供之現有 規格聚丙歸板。 42. 如申請專利範圍第33項所述之裝置’其中該產生初始 堆疊是利用系統資料庫中,印刷電路板板廠所提供之現有 規格玻璃纖維板。 43. 如申請專利範圍第33項所述之裝置,其中該根據適應 函數進行複製之適應函數是F(x)=1/[(需求厚度_堆疊厚 度)+1] ’其中該堆疊厚度為經由聚丙烯層以及玻璃纖維層堆叠 之後之鮮度’因此當需求厚財於堆疊厚鱗賴函數會有 最高值1。 27 1334554 广的:—~Κγ*Τ5------1 « · · i ·!· :·! 3 n nm% fi! , · I__________________________________: 44.如申請專利範圍第33項所述之裝置,其中該所需之標 準為該堆疊厚度之誤差在5%以内。
28
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096127617A TWI334554B (en) | 2007-07-27 | 2007-07-27 | Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof |
US11/970,744 US7870527B2 (en) | 2007-07-27 | 2008-01-08 | Method for stacked pattern design of printed circuit board and system thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096127617A TWI334554B (en) | 2007-07-27 | 2007-07-27 | Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200905505A TW200905505A (en) | 2009-02-01 |
TWI334554B true TWI334554B (en) | 2010-12-11 |
Family
ID=40296472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096127617A TWI334554B (en) | 2007-07-27 | 2007-07-27 | Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US7870527B2 (zh) |
TW (1) | TWI334554B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8694950B2 (en) | 2010-07-24 | 2014-04-08 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness |
US8490244B1 (en) | 2012-04-16 | 2013-07-23 | International Business Machines Corporation | Methodologies for automatic 3-D device structure synthesis from circuit layouts for device simulation |
TWI471751B (zh) * | 2013-05-24 | 2015-02-01 | Univ Nat Taiwan | Ic設計之自動佈置系統及其方法 |
US9454634B1 (en) * | 2014-12-31 | 2016-09-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for an integrated circuit package design estimator |
US10354043B2 (en) * | 2016-03-25 | 2019-07-16 | Mentor Graphics Corporation | Printed circuit board design for manufacturing across multiple suppliers |
US10176288B1 (en) * | 2016-06-30 | 2019-01-08 | Cadence Design Systems, Inc. | System and method for placing components in an electronic circuit design |
US10750616B2 (en) | 2018-08-14 | 2020-08-18 | International Business Machines Corporation | Controlled-impedance printed-circuit board (PCB) design with stack-up re-mapping |
US10643020B1 (en) * | 2019-01-02 | 2020-05-05 | Cadence Design Systems, Inc. | System and method to estimate a number of layers needed for routing a multi-die package |
CN113806997B (zh) * | 2020-06-15 | 2023-11-24 | 英业达科技有限公司 | 产生印刷电路板组装方案的方法 |
TWI768377B (zh) * | 2020-06-19 | 2022-06-21 | 英業達股份有限公司 | 產生印刷電路板組裝方案的方法 |
CN115859904B (zh) * | 2023-02-16 | 2023-04-28 | 上海合见工业软件集团有限公司 | 一种用于eda软件的pcb叠层结构短路检测系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6629302B2 (en) * | 1999-12-22 | 2003-09-30 | Shinji Miura | Circuit board design aiding apparatus, design aiding method, and storage medium storing design aiding program |
US6844505B1 (en) * | 2002-11-04 | 2005-01-18 | Ncr Corporation | Reducing noise effects in circuit boards |
US7219322B2 (en) * | 2004-04-27 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Multiple propagation speeds of signals in layered circuit apparatus |
JP2006018379A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 情報処理装置および情報表示方法 |
US20060162960A1 (en) * | 2004-12-16 | 2006-07-27 | Litton Systems, Inc. | System for determining printed circuit board passive channel losses |
US7409667B1 (en) * | 2005-12-15 | 2008-08-05 | Emc Corporation | Techniques for modeling a circuit board structure |
-
2007
- 2007-07-27 TW TW096127617A patent/TWI334554B/zh active
-
2008
- 2008-01-08 US US11/970,744 patent/US7870527B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200905505A (en) | 2009-02-01 |
US20090031273A1 (en) | 2009-01-29 |
US7870527B2 (en) | 2011-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI334554B (en) | Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof | |
US11556968B2 (en) | Systems and methods for creating 3D objects | |
TWI274868B (en) | Apparatus inspecting printed solder | |
TWI285331B (en) | Structural analysis method employing finite element method | |
TWI320098B (en) | Print solder inspection device and print solder inspection method | |
CN105740213B (zh) | 一种演示文稿模板提供方法及装置 | |
JP2016159630A5 (zh) | ||
JP2002539644A (ja) | 補正モデル及び位置決めシミュレータ装置、およびプリント回路基板の製造方法 | |
CN108268222A (zh) | 用于3d打印的图案 | |
JP2010282365A (ja) | レイアウト編集装置及びその制御方法、プログラム | |
JP2011065281A (ja) | 回路設計支援システム、回路設計支援方法及び回路設計支援プログラム | |
TWI297911B (en) | System and method for using mpw integration service on demand | |
CN115859904B (zh) | 一种用于eda软件的pcb叠层结构短路检测系统 | |
TWI519985B (zh) | 電路佈局方法及電路佈局裝置 | |
CN105881910A (zh) | 基于三维扫描、3d 打印、云服务的实物传真方法 | |
JP2015158771A (ja) | 回路設計およびプリント基板設計用クラウド型電子cadシステム | |
JP7139695B2 (ja) | 考査処理装置及び考査処理方法 | |
CN104918424B (zh) | 具有不同厚度芯板的电路板尺寸稳定方法 | |
Maan et al. | Extension of the fixed grid finite element method to eigenvalue problems | |
JP5614892B2 (ja) | データ配信システム | |
JP2009230382A (ja) | ガントチャート表示方法、ガントチャート表示プログラムおよびガントチャート表示装置 | |
CN115564138A (zh) | 一种变电站碳排放预测方法、装置和设备 | |
JP2008097506A (ja) | 試作組合せ算出装置、そのプログラム、方法及びそれを含むcadシステム | |
TW200828147A (en) | Tackle emendation report automatically insert system and method | |
JP2006163721A (ja) | 家具レイアウトシミュレーション方法 |