TWI331853B - Elastic pipeline latch - Google Patents

Elastic pipeline latch Download PDF

Info

Publication number
TWI331853B
TWI331853B TW095124306A TW95124306A TWI331853B TW I331853 B TWI331853 B TW I331853B TW 095124306 A TW095124306 A TW 095124306A TW 95124306 A TW95124306 A TW 95124306A TW I331853 B TWI331853 B TW I331853B
Authority
TW
Taiwan
Prior art keywords
latch
state
circuit
signal
input
Prior art date
Application number
TW095124306A
Other languages
English (en)
Other versions
TW200711307A (en
Inventor
Robert Paul Masleid
Original Assignee
Intellectual Venture Funding Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intellectual Venture Funding Llc filed Critical Intellectual Venture Funding Llc
Publication of TW200711307A publication Critical patent/TW200711307A/zh
Application granted granted Critical
Publication of TWI331853B publication Critical patent/TWI331853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Volume Flow (AREA)
  • Bidirectional Digital Transmission (AREA)

Description

log 6. όΌ .月S修正替換頁 第95124306號申請案修正本 98.06.30 -----—-- 九、發明說明： 相關申請案之對照參考資料 此申請案係有關由R0zas等人提申，代理人卷號 TRAN-P408，名稱為 “a METHOD AND SYSTEM FOR ELASTIC SIGNAL PIPELINING ”的共同讓渡美國專利申請案第 11/096,354號’也就是全文被合併於此的 PCT/US2006/01166 卜 【發明所屬之技術領域】 技術領域 本文係有關用於數位積體電路裝置的信號傳遞，本文 揭露具有一安全模式的彈性管線閂鎖器。 背景技藝 數位積體電路之高性能發信號機構的設計與製造已變 成一重大挑戰。例如，有關操作在高溫的高性能數位積體 電路裝置，確保此裝置之不同元件之間的可靠信號傳輸已 變得不確定。在過去，較慢的時脈速度允許信號傳遞延遲 在時序上有充分餘裕。然而，現代的積體電路設計要求關 鍵性時序規格的精確控制 '並且設計參數必嚴格地維 持以保持整㈣統的平衡。此外，該线應在^同時脈頻 率下有效地進行◊確保穩定高頻操作的最佳化不應於低頻 操作期間過度;ϊ；利於㈣統。因此，所需要的是能確保關 鍵性時序規格在橫跨不同操作頻率範圍的某些可靠指定參 數中保持的解決之道。 Ι33Ί853 2. 8 _ 白修正替換頁 99.02.08. 第95124306號申請案替換頁 【發明内容3 發明揭露 本發明之實施例提供一種用於一彈性管線的閂鎖器。 本發明實施例實施一種用於配置一個或更多個信號路 5 徑在一數位積體電路中的方法與系統。該數位積體電路包 含多數個經由可配置信號路徑連接在一起的功能模組。從 一個邏輯模組至另一個的信號係經由一可配置信號路徑來 傳輸，藉由選擇性包含一個或更多個可程式化閂鎖器/中繼 器在該信號路徑上，該可配置信號路徑是可變的。該可程 10 式化閂鎖器/中繼器有效地用管線輸送該信號路徑以便啟 動一更高的操作頻率，該可程式化閂鎖器/中繼器是可掃描 的、並被實施有一安全模式以便增進總可靠度。 在一個實施例中，本發明被實施為用於一種取決於該 管線使用之應用/頻率來實施可配置數量的中繼器的彈性 15 管線之彈性可掃描閂鎖器。該閂鎖器包含一用於將該閂鎖 器配置到一中繼器狀態或一閂鎖器狀態的控制輸入、一因 應該控制輸入並用於驅動一輸入信號通過作為一輸出信號 的驅動元件、及一連接至該驅動元件的脈寬/抑制元件。該 閂鎖器更包含一連接至該驅動元件並係用於抑制該驅動元 20 件振盪的重置門檻元件、及用於在配置為該中繼器狀態時 維持該輸出信號之狀態並在配置為該閂鎖器狀態時於一時 脈信號轉變期間維持該輸出信號之狀態之一閂鎖元件。 該彈性屬性係提供來使能夠供給高頻操作或低延遲。 操作頻率越高，則選擇性地包含越多的可程式化閂鎖器/中 6 199. 27~S :― 年月日修正替換頁 繼器。當操作頻率減少時，可程式化閂鎖器/中繼器係選擇 性地自信號路徑移除。在此方式中，本發明之彈性可掃描 閂鎖器實施一彈性信號管線，其能最有效地將信號傳遞延 遲與該數位積體電路之操作頻率匹配。本發明之實施例及 其優點進一步被說明在下。 圖式簡單說明 隨附圖式係被併入且為本說明書之一部分，其圖解本 發明之實施例，連同其描述並可解釋本發明之主旨： 第1圖顯示根據本發明一個實施例的一彈性管線系統 圖， 第2圖顯示根據本發明一個實施例的可配置信號路徑 圖， 第3圖顯示根據本發明一個實施例的一利用可配置信 號路徑之糸統圖； 第4圖顯示根據本發明一個實施例的一彈性管線閂鎖 器的基本元件圖； 第5圖顯示一根據本發明一個實施例的一包含提供掃 描進與掃描出功能之掃描元件的閂鎖器之圖； 第6圖顯示一根據本發明一個實施例之包含多數個安 全模式開關的閂鎖器之圖； 第7圖顯示一根據本發明一個實施例之閂鎖器圖，其中 該等安全模式開關被設定至如同相對於全功能的安全模 式； 第8圖顯示一根據本發明一個實施例之閂鎖器圖，其中 QQ~~0""*"〇 *.— ¥ ΐ…日修正替換頁 _ 於安全模式期間不被啟動的該等元件不被說明； 第9圖顯示一根據本發明一個實施例之閂鎖器圖藉此 °玄裝置大小比例係藉由包含該閂鎖器之各個電晶體與閘以 數字來描述；及 第10圖顯示根據本發明一個實施例中的—個堆疊反相 器之圖。
C資施方式;J 較佳實施例之詳細說明 現將詳細提及本發明之較佳實施例，其範例被說明於 該等附圖。當本發明將結合該等較佳實施例來說明時，將 理解的是它們不想被限制在這些實施例中。正相反，本發 明想要涵蓋可被包含在依照該等附屬申請專利範圍鎖定之 本發明的精神與範圍當中的選擇、修改及等效。此外，再 以下本發明實施例的詳細說明中，許多具體細節被提出係 為了提供本發明徹底了解。然而，此技藝的普通技術者將 識出本發明在無這些具體細節下可被實行。在其它例子 t，眾所周知的方法、程序、元件及電路已詳細被說明， 無關本發明該等實施例的不必要模糊觀點。 己輿命名 隨後詳細說明的一些部分係以在一電腦記憶體中的資 料位元上操作的程序、步驟、邏輯方塊、處理'及其它符 號表示方面來呈現《這些說明與表示是嫻熟該資料處理技 藝者所使用的方法，以便最有效地傳遞他們的作品之本質 給其它熟知此技藝者。此處，一程序、電腦執行步驟、邏 1331853 _ 9耷貪;3日$正；換頁 輯方塊、處理等通常被認為是導致所欲結果之首尾一致的 一連串的步驟或指令。該等步驟是需要實際數量的實質操 . 作。通常，雖然非必要地，這些數量採取能夠在一電腦系 統中被儲存、轉換、組合'比較及不同樣地操作之電性或 5 磁信號之形式。主要係由於一般使用的原因，已證明出有 時以如位元、值、成分、符號、字元、名稱、數字或此類 方法來指涉這些信號是很方便的。 然而，應記住的是所有這些以及相似名稱是與適當的 ^ 實際數量有關聯並僅是應用在這些數量上的方便標記。除 10 非在以下討論中明顯特別指定，否則本發明通篇中，利用 諸如“儲存”或“存取”或“識別”或“取回”或“轉 譯”或此類名稱的討論係涉及一電腦系統或相似的電子運 算裝置，其操作並轉換如該電腦系統暫存器及記憶體中的 實際（電子）量所表示之資料成同樣如該等電腦系統記憶體 15 或暫存器或其它此資訊儲存器、傳輸或顯示器裝置中的實 際量所表示的其它資料。 實施例 第1圖顯示根據本發明一個實施例的一彈性管線系統 100之圖。如第1圖所述，系統100包含一第一邏輯模組101 20 及一第二邏輯模組102，一可配置信號路徑101係顯示連接 該邏輯模組101與102。 在第1圖的實施例中，來自該邏輯模組101之信號經由 該可配置信號路徑110被傳輸至該邏輯模組102。藉由選擇 性包含一個或更多個可程式化閂鎖器/中繼器，該可配置信 9 - II . L. 6. t5\i — '月日修正替换頁 號路徑110是可變的。 應注意到如於此所使用的，可程式化閃鎖器/中繼器之 術語可指程式化閃鎖器裝置、可程式化中繼器裝置、；透 明問鎖器裝置、邊緣觸發正反时置、及相似__存 元件。-可程式化_器/巾繼ϋ的特麟細配置能視一實 施的細節而改變。 仍參考第1圖，該可程式化閃鎖器/中繼器係有效地管 線輸送該信號路徑110以便促使一更高的操作頻率。例如， 在咼時脈頻率下，在該邏輯模組101與該邏輯模組102之間 的實際時值距離(例如’橫越該積體電路晶粒之距離）可能太 長而不能使一個信號在一個週期中在它們之間可靠地傳 遞。本發明實施例，藉由選擇性地包含/不包含可程式化閂 鎖器/中繼器在該可配置信號路徑U0上，克服了該問題以 便確保信號的一可靠傳遞。 第2圖顯示根據本發明一個實施例的可配置信號路徑 110之圖。如第2圖所述，該可配置信號路徑11〇包含多數個 可程式化閂鎖器/中繼器201-204。 如以上所說明，當系統100的操作頻率增加時，更多的 了程式化閂鎖态/中繼器2〇 1 -204被選擇性地包含在該信號 路^二110上。當該操作頻率減少時，一個或更多的可程式化 閂鎖器/中繼器2 0卜204選擇性地從該信號路徑被移除。在此 方式下，本發明之可配置信號路徑能最佳化包含在該信號 路也110上的可程式化閂鎖器/中繼器之數量以最有效地匹 配有關該數位積體電路的一操作頻率之一信號傳遞延遲。 Ϊ331853 !Ψ7Μ^Ι ___
在此方灯，本發明之實施例能夠最好地最佳化邏輯 模組之間的㈣傳輸路徑。例如，對於賦予的積體電路設 計，當電晶體幾何隨著連續處理世代而減少時'並洛電晶 體以一實質量（例如，以每—代25⑽％的水準J 5時，連接電晶體的電線係能配置來用於更大逮度或更小速 度。 、
10 、°又"处理幾何縮小時，電線橫截 面減小並因此增加電阻’同時長度減少並減小電阻與電 容。於是，電線稱微加快速度，但不如電晶體之多。此音 謂微結構先進地财麟由它觸組合電路的邏輯深度二 而是由該電線，特別是在魏區塊之間者，的傳輪^所 支配的時序。 對此問題，習知技藝的解決方法僅是沿著該路徑增加 額外的暫存器或閃鎖器，特別是對於長距離電線之設言;。 15此允許週期時間以該電晶體速度可能允許的速率下減少，
但具有-劣處，其係指每-時脈性能受損，因為包含龍 傳送之操作增加它們所花費的時脈數量。對於—將在最大 速度下進行的晶片（例如’-高性能記憶體、高性能處理器 等）’此可以是—可接受的交易。但許多其它晶片需要保持 2〇 一大的動態操作範圍，這些晶片需要在某些系統中並在某 些條件下以非常高頻率來進行、並且在其它系統中以及在 其它條件下以較低頻率來進行(例如，為了降低熱產生 池消耗等）。 於是，習知技藝解決方法迫使一困難選擇：暫存器數 11 1331853 _______ 9阜·彬if正替換頁 量係應為了速度而被最佳化，並因此在該系統將操作在一 較低頻率下的情況中犧牲每一時脈性能？或者就每一時脈 . 性能，其特別是在較低頻率下會有關係，的重要性頻率應 被犧牲？ 泰» 5 本發明之實施例考慮到兩個情況，藉由實施可配置信 ' 號路徑、或“彈性管線”，其允許設計者設計一用於非常 高頻率之晶片，同時在一較低頻率下進行時每一時脈性能 不被犧牲。 ® 第3圖顯示根據本發明一個實施例利用可配置信號路 10 徑（例如，可配置信號路徑110與120)的一系統300之圖。該 等可配置信號路徑110與120有效地退耦該等邏輯模組（例 如，邏輯方塊）1〇1與102、並實施它們之間的可變週期轉變 信號路徑。如嫻熟此技藝者所知，該等邏輯模組101與102 被退耦，意謂一組定義的協定管理在區塊/單元之間的通信 15 以使兩端中的任一端在另一編仍正確地操作時，可花費更 長或更短來完成它的工作。例如，並非預期於恰好3個週期 的一回答/反應/結果，在該兩個模組101與102之間的協定係 使該要求模組一任意數量的週期以後接收該回答/反應/結 果，並當該結果正到來時由其它模組告知。 20 此一協定的範例是超傳輸協定，實質上，它是兩個晶 片之間的一退耦協定。該等兩個晶片使用該協定來做晶片 間的通信。超傳輸發生於一晶片的外部，但相似的協定能 在内部被使用。 在一個實施例中，當該等模組101與102以一退耦協定 12 在4等可配置信號路徑上通料，每—在其中一 2暫存眼_ϋ)來與該路徑接口爾源模組具有一 子^它之中’出發的資訊從該暫存器向其它模組開始 的乂遊。同樣地’該接收模組具有一暫存器在它之中以 便接收進來的資訊。因為資料被局部遞送(至該出發的暫存 器或閃鎖器）並（自該進入的暫存器或閃鎖器）局部接收因 此此允許在這麵组每—個#中局部進行時序分析。 在本實施例中，為了處理模組間距離，額外的暫存器/ 問鎖器（例如，可程式化_器/中_)係沿著該等信號路 控110與1脈職聰來放置。因為料模組之間的協定 被退耦，所以不管最後被連接到該路徑的中間可程式化閂 鎖器/中繼器之數量是多少，該系統300將正確地運行。因 此，备最k的内部路徑的時序是已知時，可程式化閂鎖器/ 中繼器的佈置與數量概念上可等到最後關頭。此時，可程 式化閂鎖器/中繼器之間的最大距離是已知、並且其決定出 在一長路徑需要多少段距離。 在一個實施例中，遲來的選擇允許一給定設計不因該 協定的過度管線輸送而在必須做出該可程式化閂鎖器/中 繼器之佈置的最後一刻的費用上受罰，其可能是困難的。 該等可配置信號路徑允許該距離在賦予週期時間目標的狀 況下被推斷決定，同時確保該設計並非剛硬地承擔那樣的 數量’即使在某些模組中的時序最後強迫該設計比該目標 運行得更慢並且更高的每一時脈性能可能已藉由更少的可 程式化閂鎖器/中繼器而被達成。 10 15 在一個實施例中，為達成一最佳彈性，大量的可程式 化閃鎖器/中繼器係沿著該路徑連接，其中該可程式化閃鎖 益/中繼器的數量係高於所需之數量以便符合該等週期時 間目標(例如，每1/3週期代替每—週期）。該等可程式化閃 鎖器/中繼器邏輯上各包含一儲存元件與_緩衝器，立中該 儲存元件藉由在外部二元控制下的—個週期被用來隨意發 動該信號。當賴存元件㈣能時，該可程式化⑽器/中 繼器扮演-傳統的緩衝器/中繼器。當該儲存元件係被致能 時’該可程式化閃鎖器/中繼器扮演跟隨有—緩衝器/中繼器 的-閃鎖Θ或正反器儲存元件。在該系統3⑼實施例中，該 外部二元控制係由該可配置控制模㈣崎提供。該晶片係 接著根據此方法論來設計。_，取決於依_等通信模 、.且所達成的局部時序或系統/平台的操作限制所定義的目 標頻率，—組充分的可程式化_听繼器被致能以保證 通信時序，但剩下的係被禁能的並係用作穿透緩衝器。 20 由該控制模組310所提供的外部控制係能利用-些不 同手段來實施。在—個實施财，該控制模組⑽是可程式 化來致月匕“可良數里的可程式化閃鎖器/中繼器的軟體。例 如，在—個實施财，該晶片隨著致能的可程式化閃鎖器/ 中繼益中的所有儲存元件重置、並且然後該控制模組3U)將 某些可程^^鎖器/中。軟體㈣具有優點是當 操作條件改變時該晶片能改變它的每—時脈性能。例如， 行動晶片常常在不同料下進行，_按_放大縮小 電祕 $電。這樣的選擇可在該晶片運作時由軟體來 14 9舉· m格頁 做決定。 動態控制亦能被用來適應由於溫度變化的性能差異。 因為較低溫度意味較低電阻，金屬線實質上在較低溫度下 加速。於是，具有可程式化閂鎖器/中繼器之數量的動態控 制允許一軟體演算法增加在較低溫度下的每一時脈性能， 但仍符合在較高溫度下的頻率目標。於是，被置於一非常 好的熱環境的如此設計的一晶片，比起它被置於一較差但 仍能夠以相同頻率進行的熱環境中，將表現得更好。 在個實施例中，軟體控制被消除並且該可配置控制 模組310被省略。在此實施例中，對該晶片後來的金屬層級 變化係根據達到的頻率内建，因此分別地致能或禁能該等 可程式化閂鎖器/中繼器。在一個實施例中，晶粒上的熔絲 可被用來分別地致能或禁能該等可程式化閂鎖器/中繼 器。在另一實施例中，能使用外部接腳來傳達哪些可程式 化閂鎖器/中繼器應被致能或禁能。在每一情況中，在越高 頻率下’將需要越多的可程式化問鎖器/中繼器，而在越低 頻率下則需要越少。 一彈性管線的額外說明係能發現於共同讓渡的美國專 利申請案第11/096,354號，標題“ A METIi0D AND SYSTEM FOR ELASTIC SIGNAL PIPELINING”，由 R0zas 等人於2005年3月31日提申，其全部係併入於此。 第4圖顯示根據本發明一個實施例的一彈性管線4〇〇的 基本元件圖。該彈性管線閂鎖器400能被用來實施，例如， 於第2圖之說明，如上述的一可配置信號路線的可程式化閂 1331853 9I. f · i!正替换 頁 鎖器/中繼器。 如第4圖所描述，該彈性管線閂鎖器4〇〇，之後簡稱閂 鎖器400 ’包含多數個元件。在第4圖實施例中，該閂鎖器 400包含一控制輸入，該控制輸入包含一控制邏輯4〇ι，該 5控制邏輯係用於處理一將該閂鎖器40 0配置到一中繼器狀 態或一閂鎖器狀態的控制輸入信號（例如，該緩衝器信號 421)、一對因應該控制邏輯4〇1並係用於驅動—輸入信號 404通過以作為一輸出信號405的驅動元件402與4〇3、及連 接至該等驅動元件402與403的一對脈寬/抑制元件411與 10 412 。 該閂鎖器更包含連接至該等驅動元件4〇2與4〇3以用於 抑制该等驅動元件402-403振盪的重置門檻元件4〇7與 408、及一閂鎖元件430，該閂鎖元件係用於在配置於該中 繼器狀態時將該輸入404的目前狀態傳遞至該輸出信號4 〇 5 5並且在配置於该閂鎖器狀態且時脈信號405為低時維持該 輸出信號405的先前狀態。 仍參考第4圖的閂鎖器400，驅動元件4〇2_4〇3各包含多 數個電晶體，該等電晶體具有比包含該閂鎖器4〇〇的其它元 件之其它電晶體更大的大小。例如，如第4圖所描述，這肽 2〇較大的電晶體係以星號“*，’指明。這些電晶體較大係為^ 提供充分驅動以便將該輸出信號40 5下推一長信號路徑（例 如’ 一檢越一積體電路晶粒的長信號路徑）。 在該閂鎖器400實施例中，該驅動元件402的電晶體431 疋一個大的PFET電晶體，此電晶體是足以驅動一輸出高電 16
9i m雜頁I 位(例如’邏輯1)到該輸出405之大小。同樣的，驅動元件402 的其它電晶體係配置來在實務上盡可能快速地打開電晶體 431，以提供一快速上升緣給該輸出信號4〇5。該驅動元件 403的電晶體432是一NFET電晶體，該驅動元件403的其它 電晶體係配置來當該電晶體431被迅速開啟時保持該電晶 體432關閉。此配置係意欲防止在該電晶體431開啟時從該 電晶體431流經該電晶體432的撬棍電流。 該等脈寬/抑制元件411與412被連接至該等驅動元件 402與403並f理該等驅動元件之大輸出電晶體的發射。該 等脈寬/抑制元件411與412藉由在開啟該電晶體432 一段所 求時間中保持該電晶體431關閉來完成此任務。此外，該等 脈寬/抑制元件41 i與412係配置來重置該等驅動元件4〇2與 4〇3並使得它們準備好發射下—個脈衝(例如，自該輸入404 所接收的）。 該等脈寬/抑航件411與412倾被該㈣邏輯4〇1同 步抑制例如，在該閃鎖器狀態中，當該時脈信號422是低 的時該等脈寬/抑制元件411與412抑制該等輸出元件 與4〇3的發射。在該中繼器狀態中，該等脈寬/抑制元件411 與412允許鱗輸出元件奶與彻的發射，罔 422。 “等重置門禮兀件術與撕係、連接至該等脈寬/抑制 ^件川與412並係配置來抑制料驅動元件402與403的振 ^ 等重置門|元件4()7與撕控制該等驅動㈣黎彻 、置’該等重置門檻元件407與4〇8係配置來設定一重置 mrorsTf 年月日修正替换頁 :檻與一操作門檻’以致該重置門檻與該操作門檻分地夠 通’以為了保證在朗鎖器在該輸人4G4所見的電壓範 圍將無任何·。特別是在該輸人姻之電壓由於穿過一長 =輸線的傳導(例如，穿過_積體電路晶粒）而在時間上能非 常慢地上升或落下之中·應用中，振|可為不確定的^ 該等重置元件408與彻防止由於該輸人信號彻的緩慢上 升與落下而導致的振盪。 該等驅動元件402與403以非常小的延遲，驅動該輸入 信號404通過至該輸出信號4〇5。在該問鎖器4〇0實施例中， 此延遲不超過兩㈣段。例如，在射模式或該緩衝 态模式中，在該輸入4〇4與該輸出4〇5之間的信號路徑有不 超過兩個的反相器階段。 此小量的延遲使得該閂鎖器4〇〇特別非常合適於要求 高性能應用。例如，因為閂鎖器4〇〇僅具有一典型習知技藝 中繼器（例如，雙反向器繼電器）之延遲的6〇%至7〇%，該閂 鎖器400能滿意地在比習知技藝中繼器的更高頻率（例如， 1.4倍至1.5倍)下執行。 該閂鎖元件430之運作係藉由在配置於該中繼器狀態 時將該輸入404之目前狀態傳遞至該輸入信號405且在配置 於該閂鎖器狀態及時脈信號422是低的時用於維持該輸出 信號405的先前狀態。該閂鎖元件403執行此功能且不增加 延遲至該輸入404與輸出405之間的信號路徑。在此方式 下’該閂鎖元件430在該輪入404與該輸出405之間的關鍵路 徑上是關閉的。 1331853 該問鎖元件430作用為-保管器及—靜態閃鎖器。在讀 中繼器狀態中，該⑽元件43〇作用為—保管器，藉由將讀 輸入404的目前狀態傳遞至該輸出信號4〇5。在該閂鎖器狀
10 態中，該_元件430作用為-閃鎖器，藉由在該時脈輸入 422是低的時維持該輸出信4〇5的狀態。 第5圖顯示根據本發明之一實施例的包含一掃描元件 5〇1以提供掃描輸入與掃描輸出功能的閂鎖器4〇〇之圖。該 掃描元件501的不同信號如其顯示（例如諸如sphlj3， sph_b，si_b，state，sphl ’ so—b及sph2的 JTAG信號）。 第5圖實施例的閂鎖器400支持全掃描能力。該全掃描 能力係藉由要被隔離的閂鎖元件43〇能力來提供。如第5圖 中所描述，該閂鎖元件430包含一傳輸閘及一狀態元件。當 6亥閂鎖器400是在中繼器狀態時，該時脈信號422不啟動該 傳輸閘並將該閂鎖器元件430連接至輸出4〇4以便將該輸入 404的目前狀態傳遞至該輸出405。 為掃描在中繼器操作（例如，閂鎖器模式）下的閂鎖器 4〇〇 ’該傳輸閘被該時脈信號422關閉並且該閂鎖器4〇〇變成 一掃描主僕正反器（MSFF)的主閂鎖器。 於申繼器操作（例如，中繼器模式）期間，該閂鎖元件43〇 20係藉由關閉該傳輪閘而與該輸入404及該輸出405之間的信 號資料路徑隔離。同時在中繼器模式下，此允許該掃描鏈 (例如，掃描元件500操作不受阻於該閂鎖器400。 第6圖顯示一根據本發明一個實施例之包含多數個安 王模式開關的閂鎖器4〇〇之圖。如第6圖中所描述，該閂鎖 19
1331853 器400包含四個開關601-604。該等開關601-604係配置來提 供該閂鎖器400功能程度的彈性。視該等開關6〇1·6〇4所設 • 定的方式而定，該閂鎖器電路400能回復至一較簡單的操作 狀態，其在某些環境下可供給更多可靠的操作 '或對於該 5全部積體電路裝置診斷問題的更大程度之排除問題能力。 如第6圖所描述，該等開關6〇1_6〇4被設定來提供該閂鎖器 400的全功能。 I 在一個實施例中，該等開關6〇1_6〇4被實施為遮罩可改 變疋件，其可於裝置製造期間因金屬遮罩改變（例如，工程 1〇爰化順序）而改變。此變化能被實施來對整個積體電路中的 問題除錯或管理整個計畫的風險。 第7圖顯示一根據本發明之一個實施例的閂鎖器4〇〇之 圖，其中該等安全模式開關601-604被設定為如相對全功能 的文全模式。如第7圖所描述，該等圓圈7〇ι•顯示於安 15王模式期間不被啟動的元件。 鲁 第8圖顯示根據本發明之一個實施例的閂鎖器4〇〇之 圖/、中於安全权式期間不被啟動的元件不被說明。此外， ^第8圖所說明’遠閃鎖器4_冗餘邏輯閘係根據普通邏 輯等效操作來組合。於是，第8圖的概要描述係等效於第7 20圖的概要描述。 。心/主％、的疋，如第8圖所示，當在安全模式時該閂鎖 =00純粹作用為1態之能三態的“具有關器之中繼 器。虽在緩衝器模式時，該閃鎖器400像是-傳統靜態雙 正反器緩衝器。杂 田在閂鎖器狀態時，大的輪出電晶體（例 20 如，如星號所表示的）係依照該緩衝器輸入信號421而三態 變化、並且該閂鎖器400維持狀態。 第9圖顯示-根據本發明之—個實施例的閃鎖器彻之 圖’其中按照該裝置之大小比係以數字由包含鮮】鎖器4〇〇 的各個電晶體與閘來描述。依照網熟此技藝者所將領會 的，相鄰於包含該閃鎖器400之電晶體與閘所描述之數量為 裝置大小之比。廷些在該等裝置間之比在不同的製造技術 上是可攜的。該等裝置的絕對大小需要用於建立該閃鎖器 400之特定製造技術所規定的來選擇。 第10圖顯示一根據本發明一個實施例的堆疊反相器之 圖。如第10圖所示，該堆疊反相器（例如，在第1〇圖的右側） 係者匕的專效概要表不來顯不，如以上圖式所干。 本發明之特定實施例的前述說明係以為了描述與說明 之目的而呈現。非欲使其為極致或限制本發明於所揭露的 確切形式，且明顯地，按照以上教示，許多修改與變化是 "T月b的。該專實施例係為了最佳說明本發明原理及其實際 應用而選擇且說明’以便因此使其他嫻熟此技藝者能夠最 佳利用本發明以及具有如適合於所預期的特殊用途的不同 修改之不同實施例。欲使本發明範圍依照依附此的該等申 請專利範圍及其等效所定義。 概括地說’此文件已提出如下所列：一彈性管線閃鎖 器。該閂鎖器包含一用於將該閂鎖器配置到一中繼器狀態 或一閂鎖器狀態之控制輸入、一因應該控制輸入並用於驅 動一輸入信號通過作為一輸出信號的驅動元件、及一連接 1331853 至該驅動元件的脈寬/抑制元件。該閂鎖器更包含一連接至 該驅動元件並係用於抑制該驅動元件的振盪之重置門檻元 件、及一閂鎖元件，並且該閂鎖器當配置為該中繼器狀態 時係用於使該輸入信號的目前狀態傳遞至該輸出信號，並 5 且當配置為該閂鎖器狀態時係用於在一時脈信號的轉變期 間維持該輸出信號的先前狀態。 【圖式簡單說明3 第1圖顯示根據本發明一個實施例的一彈性管線系統 圖； 10 第2圖顯示根據本發明一個實施例的可配置信號路徑 圖； 第3圖顯示根據本發明一個實施例的一利用可配置信 號路徑之系統圖； 第4圖顯示根據本發明一個實施例的一彈性管線閂鎖 15 器的基本元件圖； 第5圖顯示一根據本發明一個實施例的一包含提供掃 描輸入與掃描輸出功能之掃描元件的閂鎖器之圖； 第6圖顯示一根據本發明一個實施例之包含多數個安 全模式開關的閂鎖器之圖； 20 第7圖顯示一根據本發明一個實施例之閂鎖器圖，其中 該等安全模式開關被設定至如同相對於全功能的安全模 式； 第8圖顯示一根據本發明一個實施例之閂鎖器圖，其中 於安全模式期間不被啟動的該等元件不被說明； 22 1331853 gHT^r'^O-------ά 年月曰修正替益71 第9圖顯示一根據本發明一個實施例之閂鎖器圖，藉此 該裝置大小比例係藉由包含該閂鎖器之各個電晶體與閘以 數字來描述；及 第10圖顯示根據本發明一個實施例中的一堆疊反相器 5 之圖。 【主要元件符號說明】
100.. .彈性管線系統 101、102...邏輯模組 110、120...可配置信號路徑 201-204...可程式化閂鎖器 300.. .系統 310.. .控制模組 400.. .彈性管線閂鎖器 401.. .控制邏輯 402、403.··驅動元件 404.··輸入信號 405.. .輸出信號 407、408...重置門檻元件 411、412···脈寬/抑制元件 421.. .、緩衝器信號 422…時脈信號 430.. .閃鎖元件 431、432...電晶體 501…掃描元件 601-604…開關 7(H、702·..圈 23

Claims (1)

  1. Ι33Ϊ853 9隼6月吾％修正本 98.06.30. 第95124306號申請案申請專利範圍修正本 十、申請專利範圍： 1. 一種用於彈性管線之閂鎖器，包含有： 用於將該閂鎖器配置於一中繼器狀態或一閂鎖器狀 態的一個控制輸入； 5 因應該控制輸入並係用於驅動一輸入信號通過以作 為一輸出信號的一個驅動元件； 耦合至該驅動元件的一個脈寬/抑制元件； 耦合至該驅動元件並係用於抑制該驅動元件的振蘯 的一個重置門檻元件；及 10 一個閂鎖元件，該閂鎖元件在配置於該中繼器狀態時 係用於將該輸入信號的目前狀態傳遞至該輸出信號，並 且該閂鎖元件在配置於該閂鎖器狀態時係用於在一時脈 信號的轉變期間維持該輸出信號的先前狀態。 2. 如申請專利範圍第1項所述之閂鎖器，更包含有： 15 —個掃描元件，該掃描元件耦合至該閂鎖元件，並係 配置來在一輸入模式下掃描出一閂鎖器狀態至一外部電 路，以及在一輸出模式下自該外部電路掃描出該閂鎖器 狀態。 3. 如申請專利範圍第1項所述之閂鎖器，更包含有： 20 多個安全模式開關，該等安全模式開關耦合至該重置 門檻元件與該脈寬/抑制元件，並係配置來在一安全模式 被啟動時使該重置門檻元件與該脈寬/抑制元件不被啟 動。 4. 如申請專利範圍第3項所述之閂鎖器，其中該等安全模 24 式開關包含配置來在製造期間依金屬遮罩之改變而變化 的數個遮罩可改變構件。 5. 如申凊專利範圍第1項所述之閂鎖器，其中該驅動元件 包含多個電晶體，該等電晶體所具有之大小係大於包含 該脈寬/抑制元件與該重置門檻元件的多個電晶體之大 小〇 6. 如申請專利範圍第1項所述之閂鎖器，其中於該中繼器 狀態及該閂鎖器狀態二者中之任一狀態中，在該輸出信 號與一輸入信號間的一信號路徑傳導通過不超過兩個反 相器階段。 7·—種用於接收一資料輸入信號並用於提供一輸出信號的 閂鎖電路，該閂鎖電路包含有： 用於將該閂鎖器配置於一中繼器狀態或一閂鎖器狀 態的一個緩衝器輸入；
    因應該緩衝器輸入並用於驅動該輸入信號通過以做 為該輸出信號的多個驅動電晶體； 輕&至5玄等驅動電晶體的一個脈寬/抑制電路； 稱合至該驅動電晶體並係用於抑制該等驅動電晶體 的振盪的一個重置門檻電路；及 一閂鎖電路，該問鎖電路在配置於該中繼器狀態時係 用於使該輸入信號的目前狀態傳遞至該輸出信號，並且 在配置於該閂鎖器狀態時係用於在一時脈信號的轉變期 間維持該輪出信號的先前狀態。 8.如申請專利範圍第7項所述之閂鎖電路，更包含有： 25 1331853 一掃描電路，該掃描電路耦合至該閂鎖電路，並係配 置來在一輸入模式下掃描出一閂鎖器狀態至一外部電 路，以及在一輸出模式下自該外部電路掃描出該閂鎖器 狀態。 5 9.如申請專利範圍第7項所述之閂鎖電路，更包含有： 多個安全模式開關，該等安全模式開關耦合至該重置 門檻電路與該脈寬/抑制電路，並係配置來在一安全模式 啟動時使該重置門檻電路不被啟動。 10. 如申請專利範圍第9項所述之閂鎖電路，其中該等安全 10 模式開關包含配置來在製造期間依金屬遮罩之改變而變 化的數個遮罩可改變構件。 11. 如申請專利範圍第7項所述之閂鎖電路，其中該等驅動 電晶體包含多個電晶體，該等電晶體所具有之大小係大 於包含該脈寬/抑制電路與該重置門檻電路的多個電晶體 15 之大小。 12. 如申請專利範圍第7項所述之閂鎖電路，其中於該中繼 器狀態或該閂鎖器狀態二者中之任一狀態中，在該輸出 信號與一輸入信號間的一信號路徑傳導通過不超過兩個 反相器階段。 20 13.—種具有一配置信號路徑的數位積體電路，包含有： 配置來傳輸一輸出的一個第一邏輯模組； 配置來接收該輸出的一個第二邏輯模組； 用於將該輸出從該第一邏輯模組運送至該第二邏輯 模組的一個可配置信號路徑，其中該可配置信號路徑係 26 1331853 可藉由選擇性地包含至少一個閂鎖器而改變，該閂鎖器 包含： 用於將該閂鎖器配置於一中繼器狀態或一閂鎖 器狀態的一個控制輸入； 5 因應該控制輸入並係用於驅動一輸入信號通過 以作為一輸出信號的一個驅動元件； 耦合至該驅動元件的一個脈寬/抑制元件； 耦合至該驅動元件並係用於抑制該驅動元件的 振盪的一個重置門檻元件；及 10 一個閂鎖元件，該閂鎖元件在配置於該中繼器狀態時 係用於將該輸入信號的目前狀態傳遞至該輸出信號，並 且該閂鎖元件在配置於該閂鎖器狀態時係用於在一時脈 信號的轉變期間維持該輸出信號的先前狀態。 14.如申請專利範圍第13項所述之數位積體電路，更包含 15 有： 一個掃描元件，該掃描元件耦合至該閂鎖元件，並係 配置來在一輸入模式下掃描出一閂鎖器狀態至一外部電 路，以及在一輸出模式下自該外部電路掃描出該閂鎖器 狀態。 20 15.如申請專利範圍第13項所述之數位積體電路，更包含 有： 多個安全模式開關，該等安全模式開關耦合至該重置 門檻元件與該脈寬/抑制元件，並係配置來在一安全模式 被啟動時使該重置門檻元件與該脈寬/抑制元件不被啟 27 1331853 動。 16.如申請專利範圍第15項所述之數位積體電路，其中該 等安全模式開關包含配置來在製造期間依金屬遮罩之改 變而變化的遮罩可改變構件。 5 17.如申請專利範圍第13項所述之數位積體電路，其中該 驅動元件包含多個電晶體，該等電晶體所具有之大小係 大於包含該脈寬/抑制元件與該重置門檻元件的多個電晶 體之大小。 18.如申請專利範圍第13項所述之數位積體電路，其中於 10 該中繼器狀態或該閂鎖器狀態二者中之任一狀態中，在 該輸出信號與一輸入信號間的一信號路徑傳導通過不超 過兩個反相器階段。
    28 1331853
    1Τ1Γ 」 弓日修正替換頁 第95124306號申請案替換頁 2010.02.08 十一、圖式： 1/10 100
    102
TW095124306A 2005-07-06 2006-07-04 Elastic pipeline latch TWI331853B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/176,918 US7256634B2 (en) 2005-07-06 2005-07-06 Elastic pipeline latch with a safe mode

Publications (2)

Publication Number Publication Date
TW200711307A TW200711307A (en) 2007-03-16
TWI331853B true TWI331853B (en) 2010-10-11

Family

ID=37604814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095124306A TWI331853B (en) 2005-07-06 2006-07-04 Elastic pipeline latch

Country Status (3)

Country Link
US (2) US7256634B2 (zh)
TW (1) TWI331853B (zh)
WO (1) WO2007006020A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724027B2 (en) * 2005-03-31 2010-05-25 Rozas Guillermo J Method and system for elastic signal pipelining
US7663408B2 (en) * 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
US7495466B1 (en) * 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US7872516B2 (en) * 2008-11-25 2011-01-18 Oracle America, Inc. Precision pulse generator
US8004307B2 (en) * 2008-12-29 2011-08-23 Oracle America, Inc. Static-dynamic-dynamic repeater circuit
US8030960B2 (en) * 2008-12-29 2011-10-04 Oracle America, Inc. Converting dynamic repeaters to conventional repeaters
US8063673B2 (en) * 2008-12-29 2011-11-22 Oracle America, Inc. Transit state element
US7880513B2 (en) * 2008-12-29 2011-02-01 Oracle America, Inc. Repeater circuit with staged output
US8035425B2 (en) * 2008-12-29 2011-10-11 Oracle America, Inc. Active echo on-die repeater circuit
US8330588B2 (en) 2010-04-14 2012-12-11 Oracle International Corporation Fast repeater latch
US8525550B2 (en) 2010-10-20 2013-09-03 Robert P. Masleid Repeater circuit with multiplexer and state element functionality
US8525566B2 (en) * 2011-08-16 2013-09-03 Oracle International Corporation Glitch hardened flop repeater
KR20180041319A (ko) * 2016-10-14 2018-04-24 엘에스산전 주식회사 펄스 신호 인식 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453708A (en) * 1995-01-04 1995-09-26 Intel Corporation Clocking scheme for latching of a domino output
US5610548A (en) 1995-09-08 1997-03-11 International Business Machines Corporation Split drive clock buffer
US5721886A (en) 1995-11-30 1998-02-24 Ncr Corporation Synchronizer circuit which controls switching of clocks based upon synchronicity, asynchronicity, or change in frequency
US5880612A (en) 1996-10-17 1999-03-09 Samsung Electronics Co., Ltd. Signal de-skewing using programmable dual delay-locked loop
US6025738A (en) 1997-08-22 2000-02-15 International Business Machines Corporation Gain enhanced split drive buffer
US5930182A (en) 1997-08-22 1999-07-27 Micron Technology, Inc. Adjustable delay circuit for setting the speed grade of a semiconductor device
US6133759A (en) 1998-06-16 2000-10-17 International Business Machines Corp. Decoupled reset dynamic logic circuit
US6113759A (en) * 1998-12-18 2000-09-05 International Business Machines Corporation Anode design for semiconductor deposition having novel electrical contact assembly
US6154045A (en) * 1998-12-22 2000-11-28 Intel Corporation Method and apparatus for reducing signal transmission delay using skewed gates
US6188259B1 (en) 1999-11-03 2001-02-13 Sun Microsystems, Inc. Self-reset flip-flop with self shut-off mechanism
US6799280B1 (en) 2000-01-04 2004-09-28 Advanced Micro Devices, Inc. System and method for synchronizing data transfer from one domain to another by selecting output data from either a first or second storage device
JP2001188638A (ja) 2000-01-05 2001-07-10 Mitsubishi Electric Corp 双方向バス回路
JP4306098B2 (ja) * 2000-06-30 2009-07-29 株式会社デンソー 通信装置
US6782459B1 (en) 2000-08-14 2004-08-24 Rambus, Inc. Method and apparatus for controlling a read valid window of a synchronous memory device
JP2002202347A (ja) * 2000-12-28 2002-07-19 Nec Corp スキャンフリップフロップ回路
US6466063B2 (en) * 2001-03-20 2002-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Push-pull output buffer with gate voltage feedback loop
US6630851B2 (en) 2001-06-29 2003-10-07 Fujitsu Limited Low latency clock distribution
US6988215B2 (en) 2001-09-14 2006-01-17 Medtronic, Inc. Method and apparatus for synchronization of clock domains
US6664807B1 (en) * 2002-01-22 2003-12-16 Xilinx, Inc. Repeater for buffering a signal on a long data line of a programmable logic device
US6577176B1 (en) 2002-06-12 2003-06-10 Fujitsu Limited Complement reset latch
US6956405B2 (en) * 2002-07-09 2005-10-18 Ip-First, Llc Teacher-pupil flip-flop
US7158403B2 (en) * 2004-03-04 2007-01-02 Mentor Graphics Corporation Ternary bit line signaling
JP4060282B2 (ja) * 2004-03-22 2008-03-12 三菱電機株式会社 レベル変換回路、およびレベル変換機能付シリアル／パラレル変換回路
US7076682B2 (en) * 2004-05-04 2006-07-11 International Business Machines Corp. Synchronous pipeline with normally transparent pipeline stages
US7119580B2 (en) * 2004-06-08 2006-10-10 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode
US7724027B2 (en) * 2005-03-31 2010-05-25 Rozas Guillermo J Method and system for elastic signal pipelining

Also Published As

Publication number Publication date
US7256634B2 (en) 2007-08-14
TW200711307A (en) 2007-03-16
WO2007006020A1 (en) 2007-01-11
US7737749B1 (en) 2010-06-15
US20070008021A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
TWI331853B (en) Elastic pipeline latch
JP5041694B2 (ja) スキャン機能を有するフリップフロップ回路
US20170016955A1 (en) Multi-bit flip-flops and scan chain circuits
US8484523B2 (en) Sequential digital circuitry with test scan
TWI386849B (zh) 用於彈性信號管線化處理之方法與系統
US8717078B2 (en) Sequential latching device with elements to increase hold times on the diagnostic data path
EP2518899B1 (en) Single-trigger low-energy flip-flop circuit
US6522170B1 (en) Self-timed CMOS static logic circuit
US20090300448A1 (en) Scan flip-flop device
US9658971B2 (en) Universal SPI (serial peripheral interface)
US7301381B2 (en) Clocked state devices including master-slave terminal transmission gates and methods of operating same
US7447110B2 (en) Integrated circuit devices having dual data rate (DDR) output circuits therein
TWI754735B (zh) 順序電路
JP2007184925A (ja) パルス・スタティック・フリップフロップ
US6853212B2 (en) Gated scan output flip-flop
KR20060008590A (ko) 펄스-기반 고속 저전력 게이티드 플롭플롭 회로
US20100083062A1 (en) High performance pulsed storage circuit
US20080001631A1 (en) Common input/output terminal control circuit
US7958418B2 (en) Circuit arrangement, electronic mechanism, electrical turn out and procedures for the operation of one circuit arrangement
JP2005303464A (ja) フリップフロップ
US7242235B1 (en) Dual data rate flip-flop
JP5797893B2 (ja) フリップフロップ回路
US20220407504A1 (en) Flip-flop circuit including control signal generation circuit
US8330588B2 (en) Fast repeater latch
US8686778B2 (en) Integrated pulse-control and enable latch circuit