TWI331796B - A bonding method for a chip packaging - Google Patents
A bonding method for a chip packaging Download PDFInfo
- Publication number
- TWI331796B TWI331796B TW095138129A TW95138129A TWI331796B TW I331796 B TWI331796 B TW I331796B TW 095138129 A TW095138129 A TW 095138129A TW 95138129 A TW95138129 A TW 95138129A TW I331796 B TWI331796 B TW I331796B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- heat sink
- substrate
- bonding
- bonding material
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
1331796 99.06.08第95138129號專利說明書及申請專利範園修正本 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種晶片構裝及散熱板之結合方法,特 別是關於利用加熱的方式使設置於一環牆上之一接合材溶 融’以便一散熱板因重力而均勻下沉進而貼接於一晶片頂 部之晶片構裝及散熱板之結合方法。 【先前技術】
習用晶片構裝及散熱板之結合方法,請參照第1圖所 示’其包含一基板90、一加固件91、一晶片92、一腰人 層93、一導熱膠94及一散熱片95。該基板9〇之一上端面 可供設置該加固件91及該晶片92,且該加固件91係環設 於該晶片92之周侧。該膠合層93及導熱膠94係分別佈設 於該加固件91及晶片92之一上端面,用以輔助該散埶= 95分別與該加固件91及晶片92相互膠黏結合,藉此該膠 合層93可固定該加固件91及該散熱片%之相對位置γ且 該導熱膠94可將該晶片92的熱源辅助傳導至 進行散熱。 •舣而言 -1上述Μ具有下列缺點,例如:當欲利用 該膠合層93及導熱膠94將該散熱片%接合固著於該加固 ^及^92時,糾常係使用—夾具〔未繪示〕夾制 於該基板91之一下端面及該散熱片%之— 然而’於該失具在進行夾制的動作時有 效的控制糾具平祕力賊额%及肢;有 導致該散細95產生側向位移,造成該散細%之夕^ —5 — 1331796 99.06.08第95138129號專利說明書及申請專利範圍修正本 緣無法對齊該基板91之外側緣,進而產生組裝因難。再者 ,由於該夾具施加一偏壓於該散熱片95及該基板91之間 ,若施加的偏壓過大,則該晶片92即易因受擠壓而損毀。 因此,有必要進-步改良上述習用晶片構裝及散熱板之結 合方法。 ° 有鑑於此,本發明改良上述之缺點,其係在一基板之 -上端面設置-晶片及-環牆,該環牆係圍繞該晶片之外 周,且該環牆之高度係小於該晶片的高度,該環牆之一上 f面設有-接合材,此時該接合材的高度敍於該晶片之 高度,當一散熱板調整適當位置並覆蓋於該接合材上,同 時進行加熱時,該接合材受到縣而使該散熱板因重力而 自然下沉雜於該晶之頂面,以便有效控舰散熱板與 晶片之接合位置,進而提昇組裝可靠度、提高晶片生產良 率、減化製造步驟及減少製造成本。 【發明内容】 一本發明主要目的係提供一種晶片構裝及散熱板之結 合方法’其係於一環牆之一上端面設置一接合材,且該環 ®之高度係小於-晶片之高度,利用加熱方式溶融該接合 材’以便-散熱板自然向下沉降貼接於該晶片,使得本發 日月具有提昇組裝可靠度、提高晶片生產良率、簡化製造步 驟及減少製造成本之功效。 人本發明次要目的係提供一種晶月構裝及散熱板之結 〇方法,其係於一晶片之頂面選擇塗覆一導熱膠合層,使 得本發明具有辅助散熱之功效。 99. 06. 08第95138129號專利說明書及申請專利範圍修正本 根據本發明之晶片構裝及散熱板之結合方法,其包含 步驟·製備一晶片構裝,其包含一基板、一環騰及一晶片 ,該晶片係置於該環牆之一中間位置,且該環牆具有一上 端面,該上端面係低於該晶片之一頂面一第一高度差;設 置一接合材於該環牆之上端面,且該接合材具有一頂端, 該頂端係高於該晶片之頂面形成一第二高度差;蓋設一散 熱板於該接合材之頂端;加熱熔融該接合材,以便該散熱 板受重力吸引而均勻下沉,進而貼接於該晶片之頂面。 【實施方式】 ▲為讓本發明之上述及其他目的、特徵及優點能更明顯 易懂,下文特舉本發明之較佳實施例,並配合所附圖式, 作詳細說明如下: μ參照第2至4圖所示,本發明第—實施例之晶片構 裝及散熱板之結合構造係包含__基板卜—晶片2、一環牆 3、一接合材4及一散熱板5。 清再參照第2圖所示,本發明第一實施例之晶片構袭 及散熱板之結合方法第—步難··製備—晶片構裝,其包 含該基板卜晶片2及環牆3。該基板1係可選自一軟性或 硬性電路基板,該基板1具有-上表面10及-下表面u 。另外’該上表面1G可供佈設數個第-鮮螯12,而該下 表面11、可供佈設數個第二銲鲁,且該第一雜12係 應電性連接至該第二輝塾。 明再參照第2圖所示,本發明第一實施例之晶片 裝於該基板1之上矣;1Λ廿上 ^ ^ 表面10’其中該晶片2係具有一頂面2ι 1331796 99划_簡號專物書及申請專糊修正本 及22。該晶片2之底面22具有數個接腳〔未繪示 之數藉由數個電性接點20電性連接至該基板1 弟銲# 12。藉此—外部㈣錢可藉由該數個第 t塾13連通該數個第-銲塾12進而控制該晶片2。爾 後,於該晶片2之底面22及該基⑴之上表面iq之間注 、口 口膠以$成-膠合層〔未標示〕,進而膠黏固定該電 2接點2G此外’在設置該晶片2之前,預先將該環踏3 »又置於該基板1之上表面1G’且該晶片2較佳係設置於該 衣膽3之中間位置,且該環牆3之一上端面係低於該晶 片2之頂面21’以形成一第一高度差m。 请再參照第3圖所示,本發明第一實施例之晶片構裝 及散熱板之結合方法第二步·^錢置完成該晶片2及 該裱牆3之後,於該環牆3之上端面31設置該接合材4, 其中該接合材4較佳係選自H之銲料,且該接合材4 之分佈狀態係可選擇沿該環牆3之上端面31完整塗佈,或 僅以點狀方式間隔分部於該上端面31上。設置於該上端面 31上之該接合材4具有一頂端〔未標示〕,該頂端係高於 該晶片2之頂面21,以形成一第二高度差D2。另一方面 ’該晶片2之頂面21可選擇塗佈一導熱膠合層〔未繪示〕 ,且該導熱膠合層之厚度係小於該第二高度差E>2,藉此該 導熱膠合層可辅助該晶片2散熱,以便提昇該晶片2整體 之散熱效能。 請再參照第4圖所示,本發明第一實施例之晶片構裝 及散熱板之結合方法第三步驟係:將該散熱板5覆蓋於該 1331796 .08第95138129號專利說明書及申請專利範圍修正本 曰曰片2之上方。此時,該接合材4之頂端係高於該晶片2 ^頂面21,且此二者間存在該第二高度差D2,因此該接 5材4之頂糕係頂樓該散熱板5,以便該散熱板5與該晶 片=間形成一距離〔未標示〕,且該距離最大係實臂等於 該第二高度差D2〔未設置該導熱谬合層時〕。同時,由於 該接合材4尚未實質與該散熱板5相互結合,因此該散熱 & 5 2該接合材4之相對位置具有極大調整裕度,可依據 預(的位置進行調整,例如調整該散熱板5之外周緣均 • 、勻的龍於該基板1之外周緣。另外,該散熱板5較佳係 選自-具有高導熱係數的材質,例如銅、始、銀等材質, J職熱板5之上表面亦可選獅絲個散熱鰭片〔未綠 示〕,以便增加該散熱板5的散熱效率。 睛參照第5及6圖所示,本發明第一實施例之晶片構 裝及散熱板之結合方法第四步驟係··當選定該散熱板5之 預定結合位置之後,即可加熱該熱塑性膠合層或鮮料層之 接合材4。其中當該接合材4選自-習用銲錫〔其具有錫 籲 :錯為63 : 37之比例〕時,該加熱溫度係為183。[以上, 且較佳的加熱溫度係介於225至23(rc之間之範圍。此時 ’該接合材4因受熱而產生熔融,且該接合材4頂端之散 • 熱板5因受重力吸弓I而自然下沉,直至貼接於該晶片2之 頂面21或該頂面21上之導熱膠合層。再者,由於該散熱 板5下壓的重力’而迫使該熔融後的接合材4沿該環牆3 之上端面31向水平面之各方向均勻擴散。此時,該接合材 4之南度最小係實質相同於該第一高度差m。在加熱該接 一 9 一 1331796 99· 06.08帛95138129號專利說明書及申請專利範圍修正本 合材4的同時,該晶片構裝及散熱板5之間的空氣可藉由 散熱板5的重力擠壓空氣由該液狀的接合材4排出至^部 。或者,另可選擇於該散熱板5上開設一排氣孔〔未標示 〕,以便排放空氣,並於排放完成後,再利用黏膠或^銲 的方式封閉該排氣孔。 請再參照第5及6圖所示,待該散熱板5貼接至該晶 片2之頂面21之後,解除該接合材4的加熱狀態,待其冷 卻後,該接合材4立即形成一固化狀態,並緊密接合該環 牆3及散熱板5。藉此,該散熱板5係可有效的控制其預 定的設置位置。另一方面,由於該晶片2係可完全密封於 該政熱板5及環牆3之内,因此該晶片2可避免受到外界 灰塵及水氣的影響,進一步確保該晶片2之導電特性及其 使用壽命。另外,該散熱板5係可選擇具有高強度之材質 ,以降低整體構裝的翹曲程度。 請再參照第5及6圖所示,本發明第一實施例之晶片 構裝及散熱板之結合方法第五步驟係:待上述步驟完成後 ,最後在該基板1之下表面11之各個第二銲墊13之位置 上個別形成一錫球14,以供該晶片2與外部之其他電路元 件相互電性連接。 請再參照第5及6圖所示,由於本發明第一實施例之 基板1及習用之基板90均係選自一軟性電路基板,因此容 易受到側向應力致使該基板1之央部位產生些微翹曲,進 而導致該晶片2之設置南度提高。藉由上述之結合步驟, 只要該基版1之麵曲程度小於該第二高度差D2,該散熱板 133 99·。6.08第95138129 _說明書及申請專利範圍修正本 5仍可藉由重力自然下沉,以均勻貼接於該晶片2之頂面 21 〇 4參照第7至8圖所示,其揭示本發明第二實施例, 目=於第實齡j ’第二實施例之結合方法係與第一實施 每i =王相同’於此不多作贅述,而第二實施例有別於第一 Λ知例之處在於,其在該散熱板5之周緣開錄個凹槽q . ’ ^如第8圖所示’該凹槽51係對應該接合材4,因此當 • 進仃加熱時,該接合材4溶融初期,散熱板5即因重力而 φ T降貼接該晶片2 ’該晶片構裝及散熱板5之間的空氣可 藉由該凹槽51及該接合材4之間·,之後該液態的接合 材4因表面張力之作用而充填該凹槽S1,以便密封該晶片 構裝及散熱板50 如上所述,相較於習用晶片構裝及散熱板之結合方法 利用該夾具夾制於該基板91之一下端面及散熱片95之一 上,面之間’進而導致該散熱片95易於產生側向位移,且 亦今易造成該晶片92損毁等缺點,本發明藉由設置該接合 .· # 4於該環牆3之上端面31,且該接合材4之高度係大於 該晶片2之頂面21,當加熱熔融該接合材4時,該散熱板 5可利用重力吸引而自然下沉,進而均勻貼接於該晶片2 之頂面21,其確實可有效提昇組裝可靠度、提高晶片生產 良率、簡化製程步驟及減少製造成本。再者,藉由上述本 發明之結合步驟亦可有效避免該基板丨發生翹曲時,產生 於該散熱板5與晶片2之間的貼接不均勻的現象。 雖然本發明已利用上述較佳實施例揭示,然其並非用
A —11 — 1331796 99.06.08第95138129號專利說明書及申請專利範圍修正本 以限定本發明’任何熟習此技藝者,在不脫離本發明之精 神和範圍之内,當可作各種更動與修改,因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 12 — 卯.06.08第95138129號專利說明書及申請專利範圍修正+ 【圖式簡單說明】 第1圖:習用晶片構裝及散熱板之結合方法之結合刻視 圖。 第2圖:本發明第-實_之晶#魏及餘板結合方 法之晶片及環牆設置於該基板上之示意圖。 第3圖.本發明第—實施例之晶#構|及散熱板結合方 法之接合材設置於該環牆之上端面之示意圖。 、第4圖:本發明第一實施例之晶片構裝及散熱板結合方 法之散熱板設置於預定設置位置之示意圖。 、第5圖·本發明弟一實施例之晶片構褒及散熱板之結合 方法*加熱熔融該接合材時,該散熱板自然下沉之示意圖 〇 第6圖:本發明第—實施例之晶片構裝及散熱板之結合 方法之結合立體圖。 第7圖:本發明第二實施例之晶片構裝及散熱板之結合 方法之散熱板示意圖。 、第8圖:本發明第二實施例之晶片構裝及散熱板結合方 法之散熱板設置於預定設置位置之示意圖。 第9圖:本發明第二實施例之晶片構裝及散熱板之結合 方法當加熱熔融該接合材時,該散熱板自然下沉,且該接 5材與散熱板之凹槽之結合狀態示意圖。 1331796 99.06.08第95138129號專利說明書及申請專利範圍修正本 【主要元件符號說明】 1 基板 10 上表面 11 下表面 12 第一銲墊 13 第二銲墊 14 錫球 2 晶片 20 電性接點 21 頂面 22 底面 3 環牆 31 上端面 4 接合材 5 散熱板 51 凹槽 90基板 91 加固件 92 晶片 93 膠合層 94導熱膠 95散熱片 D2第二高度差 D1第一高度差 —14 —
Claims (1)
1331796 99· 06. 08第95138129號專利說明書及中請專利範圍修正本 十、申請專利範圍: 1、-種晶#财及散熱板之結合方法,其包含步驟: ^備U構裝,其包含-基板一環牆及-晶片,該 晶片係置於該環牆之一中間位置,且該環牆具有一上端 面,該上端面係彳氏於該晶片之一頂面一第一高度差; • 没置一接合材於該環牆之上端面,且該接合材具有一頂 ; 端三該頂端係高於該晶片之頂面形成一第二高度差; Λ 覆盍一散熱板於該接合材之頂端,且該散熱板相對於該 擊 接合材處設有至少一凹槽;及 加熱熔融該接合材,讀紐熱板受重力吸引而均勻下 /儿進而貼接於該晶片,且該基板及散熱板之間的氣體可 在該散熱板下沉時經由該凹槽排出,直到該散熱板貼接 於晶片時,該熔融為液態之接合材因表面張力作用而充 填該凹槽。 2、 =申請專利範@第i項所述之晶片構裝及散熱板之結 φ 合方法’其中該晶片之頂面係可選擇設置一導熱膠合層 3、 依申請專職圍第2項所述之晶#構裝及散熱板之結 . 合方法’其中該導熱膠合層之厚度係小於該第二高度差 , 〇 V 4、 依申請專利範圍第1項所述之晶片構裝及散熱板之結 合方法’其中該基板係選自一軟性及硬性電路基板之一 ’該基板另具有一下表面。 5、 依申請專利範圍第4項所述之晶片構裝及散熱板之結 —15 — 1331796 99.06.08第95138129號專利說明書及申請專利範圍修正本 〇方法’其中該基板之上表面及下表面係可供分別佈設 數個第-鮮塾及數個第二鮮塾,且該第一鮮塾係對應電 性連接該第二銲墊。 0、依申料利顧第5項所述之;構裝及散熱板之結 合方法’其中另包含步驟: 於加熱熔融該接合材之後,在該基板之下表面之各個 第二銲墊之位置上個別形成一錫球。 7、 依申請專利範圍第5項所述之晶片構裝及散熱板之結 &方法’其中該B曰片及該基板之固定處具有數個電性接 點’該電性接點係電性連接至該基板之第一銲塾。 8、 依申請專利範圍第1項所述之晶片構裝及散熱板之結 合方法,其中該接合材係選自一熱塑性膠合層及一銲料 層之一。 —16 —
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095138129A TWI331796B (en) | 2006-10-16 | 2006-10-16 | A bonding method for a chip packaging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095138129A TWI331796B (en) | 2006-10-16 | 2006-10-16 | A bonding method for a chip packaging |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200820400A TW200820400A (en) | 2008-05-01 |
TWI331796B true TWI331796B (en) | 2010-10-11 |
Family
ID=44770151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095138129A TWI331796B (en) | 2006-10-16 | 2006-10-16 | A bonding method for a chip packaging |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI331796B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120188721A1 (en) * | 2011-01-21 | 2012-07-26 | Nxp B.V. | Non-metal stiffener ring for fcbga |
-
2006
- 2006-10-16 TW TW095138129A patent/TWI331796B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW200820400A (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255532B (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
TWI290757B (en) | Thermal enhance MCM package and the manufacturing method thereof | |
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
TWI379364B (en) | Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive | |
TWI306296B (en) | Semiconductor device with a heat sink and method for fabricating the same | |
JP5431793B2 (ja) | 放熱部品、電子部品装置及び電子部品装置の製造方法 | |
US7506795B2 (en) | Method and apparatus for thermally coupling a heat dissipation device to a microelectronic device | |
TW459317B (en) | Joint structure between film substrate semiconductor chip and manufacturing method | |
TW200836307A (en) | Thermally enhanced quad flat no leads (QFN) IC package and method | |
TW201725672A (zh) | 薄膜覆晶封裝 | |
TWI228809B (en) | Flip chip package structure and substrate structure thereof | |
TW200843001A (en) | Leadframe for leadless packaging, packaging structure thereof and manufacturing method using the same | |
JP5121354B2 (ja) | オーバーモールドmcmicパッケージおよびその作製方法 | |
JP2007066960A (ja) | 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 | |
JP2006261519A (ja) | 半導体装置及びその製造方法 | |
JP4757880B2 (ja) | 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 | |
TWI331796B (en) | A bonding method for a chip packaging | |
TWI317998B (en) | Package structure and heat sink module thereof | |
TWI658549B (zh) | 散熱型封裝結構 | |
CN112271170A (zh) | 封装基板、倒装芯片封装结构及其制作方法 | |
CN102194787A (zh) | 电子部件 | |
TWI244181B (en) | Semiconductor chip packaging structure and manufacturing method of the same | |
CN101515550A (zh) | 半导体封装件的散热模块化结构及其制造方法 | |
TW201003864A (en) | Chip package structure | |
TWI285945B (en) | Thermal-enhance semiconductor package and manufacturing method thereof |