TWI328779B - Event memory assisted synchronization in multi-gpu graphics subsystem - Google Patents

Event memory assisted synchronization in multi-gpu graphics subsystem Download PDF

Info

Publication number
TWI328779B
TWI328779B TW095138471A TW95138471A TWI328779B TW I328779 B TWI328779 B TW I328779B TW 095138471 A TW095138471 A TW 095138471A TW 95138471 A TW95138471 A TW 95138471A TW I328779 B TWI328779 B TW I328779B
Authority
TW
Taiwan
Prior art keywords
image
graphics processing
buffer
transmitting
processing unit
Prior art date
Application number
TW095138471A
Other languages
English (en)
Other versions
TW200821979A (en
Inventor
Howe Zhang
Shan Zhao
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW200821979A publication Critical patent/TW200821979A/zh
Application granted granted Critical
Publication of TWI328779B publication Critical patent/TWI328779B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

1328779 九、發明說明： 【發明所屬之技術領域】 本申請案請求2005年10月18曰申請之美國專 利申請案第60/727,668號「用於多重圖形處理單元（GPU) 解決方案的智慧型中央處理器（CPU)同步技術」之權利。 本申請案也與美國專利申請案第60/727,635號有關，後者 與本申請案為共同擁有並一起申請，其内容以引用的方式 全部併入本文中。 本發明係關於具有多重圖形處理單元（GPU)之電腦系 統中的圖形處理同步（synchronization )，更特定言之，係 關於影像轉譯（image rendering )與翻轉（flipping)之時序 (timing) 〇 【先前技術】 現代電腦系統通常採用多重圖形處理單元（GPU)來同 時轉譯影像，並將此等影像儲存於多個緩衝器中。某一特 定的GPU (稱為主GPU)連接到顯示驅動器。所有影像都 透過圖形驅動器的翻轉操作，並從與主GPU關聯的一或多 個缓衝器來顯示。翻轉係將之前的前緩衝器變成後緩衝 器，並將之前的後缓衝器變成前緩衝器。所謂的「前緩衝 器」是目前將影像提供到顯示驅動器的緩衝器，而後緩衝 器是準備從轉譯或位元區塊傳送接收影像的緩衝器。 位元區塊傳送(BLT)係將來自兩個缓衝器的兩個影像 (例如，點陣圖）圖案合而為一。由於只有一主GPU進行 1328779 翻轉’因此所有其他GPU都是從屬的。從Gpu所轉譯的 影像最終⑽^塊傳料方式從其自身賴衝器傳送到 與主㈣關的主緩_ ° _驅㈣還管理BLT時序 以及已轉譯及隨後傳送的影像來源與目標缓衝器中的儲存 位置。圖形驅動器可以在任何數量的緩衝器之間翻轉，但 傳統的雙緩㈣仍然是驅動ϋ最容易處理的，因此最理
想。但在任何情況下，驅—、驗翻轉、轉譯和BLT
同步，為此’持續檢查每個纽件（即GPU、缓衝器等）之狀 態的傳統方式較無效率。 因此電系統最好具有統―、有效的方式來使這些 事件同步。 【發明内容】 鐾於上述問題，本私日曰 4 4明提供一種兩於監視圖形處理事 件（例如’轉譯、翻轉知m blt)的狀態、從而使此等事件 同步的方法及系統。 為 了達到上述目的， 本發明揭露了一種方法及系統， 用於使具有多重圖形處, 〜理早7L (GPU)之電腦系統中的圖形 處理事件同步。例如，主闻 之圖形處理單元(master GPU)將第〜 影像轉譯到與顯示驅鲁％ 1 旬裔成顯示介面關聯的主緩衝器 (master buffer)或主要蟑 ° 嗓衝器（primary buffer)的第一部分 中，然後將對應於第一影# ^ 〜像的第一預定值寫入第一記憶體 單元。從圖形處理單亓^^ τ ublaVe GPU)將第二影像轉譯到從缓 衝器（slave buffer)或攻 | β 聲緩衝器（secondary buffer)中，然後 7 1328779 將第二影像傳送到主缓衝器的第二部分，並且將對應於第 二影像的第二預定值寫入第一記憶體單元。第一及第二預 定值表示影像的轉譯結束事件。主圖形處理單元翻轉第一 影像並僅在檢查第一記憶體單元中的第一預定值之後顯 示，並且翻轉第二影像並僅在檢查第一記憶體單元中的第 二預定值之後顯示。 根據以下結合附圖所述的特定具體實施例，將能充分 瞭解本發明的構造及操作方法，以及其額外的目的和優點。 【實施方式】 美國專利申請案第60/727,635號詳細說明具有多個圖 形處理單元（GPU)及其相關缓衝器（buffer)的電腦系統的操 作，此申請案與本申請案一起申請，並將全文併入本文中。 第1圖是根據本發明之一具體實施例之電腦系統之 一部分的方塊圖。電腦系統1〇〇具有兩個圖形處理單元 (GPU) 110及140。主圖形處理單元110將影像轉譯到與顯 示介面130連接的主缓衝器或主缓衝器120。將主缓衝器 120中儲存或佇列（queue)的影像依次翻轉到顯示介面 130。從圖形處理單元140獨立將影像轉譯到從緩衝器或次 要緩衝器150。應瞭解的是，緩衝器可以是缓衝器陣列或 記憶體單元配置的任何其它形式。主與從圖形處理單元交 替轉譯影像，即如果主圖形處理單元轉譯圖框[i]，則從圖 形處理單元140轉譯圖框[i+Ι]，然後主圖形處理單元轉譯 圖框[i+2]，依此類推。為了將從緩衝器150中的影像傳送 8 1328779 到主缓衝器120,主圖形處理單元110或從圖形處理單元 140在特定的時間透過匯流排190開始位元區塊傳送 (BLT)，從而使所有轉譯的影像以相同於轉譯序列的序列在 主缓衝器120中佇列。 根據本發明的一具體實施例，藉由記憶體對映 (memory-mapped)輸入/輸出（I/O)或多媒體輸入/輸出 (MultiMedia I/O, MMIO)執行翻轉操作。亦即，在中央 處理器寫入圖形處理單元中已進行記憶體對映的相關暫存 器之後，顯示裝置立即顯示指定緩衝器中的影像。 根據本發明的一具體實施例，為了方便電腦系統各組 件之轉譯、翻轉及BLT事件之同步，配置兩個事件記憶體 (event memory )，即W事件記憶體160和S事件記憶體 170及一主記憶體195。 在本發明的一具體實施例中，圖形處理單元更新W事 件記憶體160。無論何時完成轉譯工作，主圖形處理單元 110都會將W事件記憶體160的值遞增（increments)。同 樣，無論何時從圖形處理單元140完成BLT，其也會將遞 增值寫入W事件記憶體160中。藉由在每個命令週期 (command cycle)期間檢查W事件記憶體160的值，中央處 理器180可以決定特定的影像是否已完全轉譯並準備翻 轉。請注意，W記憶體具有用於不同圖形處理單元的不同 部分。以下是偽代碼（pseudo codes)的示範性子程式 (subroutine)，名為「queued-flip (仔列翻轉）」，用於使中央 處理器180檢查並翻轉主缓衝器120中的佇列影像。 9 1328779
While (queued-flip) get the first flip if (tracked W event value not back) break;
do FLIP through MMIO event write an incremental S event value to the memory
Remove current flip 請注意’在以上仔列翻轉子程式中的翻轉之後 處理器180將遞增的S事件值寫入S事件記憶體17〇中央 意味著佇列影像已翻轉，並且主缓衝器12〇 π# 這 ~ 接受新影 像。因此，藉由檢查S事件記憶體的值，中央處理^ 定其是否可讓圖形處理單元將新影像轉譯或可決γ 器120中以進行佇列。 及衡 但疋’如果主缓衝态120很大’以致新轉譯的旦/
證不會覆寫未翻轉的佇列影像，則不需要檢查 '知像保 事件記憶體。 至配置S 弟2圖為詳細說明事件記憶體如何輔助多圖开, 元系統中之轉譯、翻轉及BLT事件之同步的時序囷免&早 第1圖及第2圖，第2圖中包含中央處理器 Υ /考 卜. 主1^]开^ 處理單元110、從圖形處理單元140。中央處理哭 含時槽230等待S(i+2-N)命令至從圖形處理單 1包 及U早7L 140、時槽 1328779 235等待S(i+4-N)命令至從圖形處理單元140及時槽240 等待S(i+1-N)命令至主圖形處理單元110、時槽244 queued filp ⑴，「寫入 S(i)」、時槽 248 queued filp (i+1),「寫入 .S(i+1)」、時槽250等待事件S(i+3-N)命令至主圖形處理單 元 110、時槽 254 queued filp (i+2),「寫入 S(i+2)」、時槽 258 queued flip (i+3),「寫入S(i+3)」。主圖形處理單元110包含 時槽260轉譯圖框[1]寫入W(i)及時槽265轉譯圖框[i+2]。 從圖形處理單元140包含時槽270轉譯圖框[i+Ι]、時槽275 • 將圖框BLT至主緩衝器，寫入W(i+1)、時槽280轉譯圖框 [i+3]、時槽285將圖框BLT至主缓衝器，寫入W(i+3)等舉 例說明。假定主圖形處理單元110與從圖形處理單元140 都具有N個元件。每次將轉譯命令發送到主圖形處理單元 110之前，中央處理器180檢查S事件記憶體170,並且新 轉譯命令僅在時槽240中當S事件記憶體170的值達到 i+1 - N時發送，這意味著在目前的影像之前，已經有N個 φ 緩衝的影像翻轉，並且缓衝器準備好接受新轉譯的影像， 而不會覆寫先前轉譯及佇列的影像。此處，「i」是表示目 前命令週期的索引。在每個命令週期中轉譯一影像圖框。 從中央處理器180收到轉譯命令之後，主圖形處理單 元110開始在時槽260中轉譯圖框[i]。當完成轉譯時，主 圖形處理單元110也在時槽260中將值i寫入W事件記憶 體中。 從圖形處理單元140以不同的方式操作。其轉譯相當 獨立，並且其可以在時槽270中轉譯後續的圖框[i+Ι]，當 11 1328779 主圖形處理單元110轉譯圖框[i]時，時槽270可以與時 槽260重疊。但在時槽275中以位元區塊傳送(BLT)的方式 將從圖形處理單元轉譯的影像（即圖框[i+Ι])傳送到主緩 衝器120需要確保S事件記憶體的值經過1+2 - N，即在圖 框[1+1]之前，已經有N個以上的圖框翻轉，並且主緩衝器 準備好接受新轉譯的影像。如第2圖所示，時槽275在時 槽230之後。在時槽230中，中央處理器180在S事件記 憶體的值經過i+2-N之後，將BLT命令發送到從圖形處理 單元140。在完成BLT命令之後，從圖形處理單元140還 會在時槽275中將遞增值i+Ι寫入W事件記憶體中。 在時槽244中執行子程式queued-flip(i+l)時，中央處 理器180首先檢查W事件記憶體160的值。如杲值i+Ι已 經在W事件記憶體160中，即圖框[i+Ι]已經在主緩衝器 120中佇列，則其翻轉圖框[H1]，並將值i+Ι寫入S事件 記憶體。這些步驟亦在以上queued-flip子程式中陳述。 本質上，中央處理器180在對應於佇列影像的值位於 W事件記憶體160中之後翻轉主緩衝器120中的佇列影 像，並在翻轉結束時將遞增的值寫入S事件記憶體。同時， 圖形處理單元轉譯或BLT欲在主緩衝器120中佇列的影 像，並在主圖形處理單元110完成轉譯或從圖形處理單元 140完成傳送之後，將遞增的值寫入W事件記憶體160。 以此方式，簡化了電腦圖形子系統中之翻轉、轉譯及位元 區塊傳送的同步。 本發明提供許多不同的具體實施例或範例，用於實施 12 本發明的不同待徵。 助闡明本揭示内容。杏’、且=和方法的特定範例是為了幫 專利範圍所述的本揭示内容的^圍、^範㈣，無意限制申請 【圖式簡單說明】 弟1圖是根據本發明之 單元_)及兩個事形處理 分的方塊圖。 电月匈'丁'統之一部 第2圖是根據本發明之―呈，# 圖。 ^ ““列之電腦系統的時序 【主要元件符號說明】 100 電腦系統 110 主圖形處理單元 120 主緩衝器 130 顯示介面 140 從圖形處理單元 150 從緩衝器 160 W事件記憶體 170 s事件記憶體 18〇 中央處理器 19〇 匯流排 195 主記憶體 230 時槽 235 時槽 240 時槽 13 1328779 244 時槽 248 時槽 250 時槽 254 時槽 258 時槽 260 時槽 265 時槽 270 時槽 275 時槽 280 時槽 285 時槽

Claims (1)

1328779 案號095138471 99年5月10日 修正本 十、申請專利範圍：土 1. 一種用於在具有一主圖形處理單元及至少一從圖形處理 單元的電腦系統中使圖形處理事件同步的方法，該方法 包括： 藉由該主圖形處理單元轉譯一第一影像以儲存於一 主緩衝器的一第一部分中； 藉由該從圖形處理單元轉譯一第二影像以儲存於一 從緩衝器中； 將對應於該第一影像的一第一預定值寫入一第一記 憶體單元； 將該第二影像傳送到該主緩衝器的一第二部分； 在完成該傳送之後將對應於該第二影像的一第二預 定值寫入該第一記憶體單元；以及 發送一第一及一第二翻轉命令，用於翻轉該主緩衝 器中的該第一及該第二影像，以便在檢查該第一記憶體 單元中對應於該等影像的值之後顯示； 其中，該第一及該第二預定值表示欲佇列進行顯示 的第一及第二影像的一序列。 2. 如申請專利範圍第1項之方法，其中，該發送進一步包 括，如果對應於該影像的值未在該第一記憶體單元中， 則取消發送該翻轉命令。 3. 如申請專利範圍第1項之方法，其進一步包括以一預定 的序列發送一或多條轉譯命令至該主圖形處理單元及該 從圖形處理單元。 4. 如申請專利範圍第1項之方法，其中，該傳送進一步包 15 1328779 '括發送一位元區塊傳送命令，以傳送該第二影像。 5. 如申請專利範圍第1項之方法，其中，該發送進一步包 括發送一條記憶體對映輸入/輸出翻轉命令。 6. 如申請專利範圍第1項之方法，其進一步包括： • 在該第一及該第二影像翻轉完成之後，將對應於翻 轉影像之一第三預定值寫入一第二記憶體單元；以及 在將一影像轉譯或傳送至該主缓衝器之前，檢查該 第二記憶體單元中的值。 φ 7. —種用於在具有至少一第一及一第二圖形處理單元的電 腦系統中使圖形處理事件同步的方法，該方法包括： 藉由該第一圖形處理單元轉譯一第一影像以儲存於 一主要緩衝器中； 藉由該第二圖形處理單元轉譯一第二影像以儲存於 一次要緩衝器中； 將該第二影像傳送到該主要緩衝器以在該第一影像 後佇列； Φ 在完成該傳送之後將對應於該第二影像的一預定值 寫入一第一事件記憶體單元；以及 顯示該第一影像之後，一旦確認該預定值位於該第 一事件記憶體單元中，即發送翻轉命令，以翻轉該主要 緩衝器中佇列的該第二影像。 8. 如申請專利範圍第7項之方法，其進一步包括將對應於 該第一影像的一預定值寫入該第一事件記憶體單元。 9. 如申請專利範圍第7項之方法，其中，該發送翻轉命令 進一步包括發送一條記憶體對映輸入/輸出翻轉命令。 16 ^28779 1U如申請專利範圍第7項之方法，其進—步包括： 要η翻轉完成之後’將對應於該翻轉影像之該主 要緩衝斋中之一第一位置的一預定值寫入一第-事件 記憶體單H及 弟-事件 在將-影像轉譯或傳送至該主要緩衝器中之第一 位置之前’檢查該第二事件記憶體單元中的值。 •一種具有圖形處理事件同步的電腦系統，該系統包括： 一或多個圖形處理單元； -影像緩衝器’用於供每個圖形處 轉譯的影像’其中，-主緩衝器耗合至顯示介面存所 件的:=1固指定的記憶體’用於記錄表示圖形處理事 # =少—中央處理單元，㈣檢查指定記憶體中的值 並發送對應於與該等值的命令， 其中，該等指定的記憶體進一步包括：
第-a’lt體，用於記錄表示翻轉事件的值； 以及 像緩:記憶體’用於記錄表示該主緩衝器中影 像緩衝事件的值。 12=請專利範圍第11項之系統’其進一步包括一主記 :申=1範圍第11項之系統’其進-步包括-匯流 器。用於將影像從-影像緩衝器傳送到另一影像緩衝 14.如申請專利_13項之系統，其中，該匯流排將影 17 1328779 译從其他緩衝器傳送到該主緩衝器。
18
TW095138471A 2005-10-18 2006-10-18 Event memory assisted synchronization in multi-gpu graphics subsystem TWI328779B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US72766805P 2005-10-18 2005-10-18

Publications (2)

Publication Number Publication Date
TW200821979A TW200821979A (en) 2008-05-16
TWI328779B true TWI328779B (en) 2010-08-11

Family

ID=38214146

Family Applications (4)

Application Number Title Priority Date Filing Date
TW095138039A TWI322354B (en) 2005-10-18 2006-10-16 Method and system for deferred command issuing in a computer system
TW095138471A TWI328779B (en) 2005-10-18 2006-10-18 Event memory assisted synchronization in multi-gpu graphics subsystem
TW095138470A TWI329845B (en) 2005-10-18 2006-10-18 Transparent multi-buffering in multi-gpu graphics subsystem
TW095138378A TWI354240B (en) 2005-10-18 2006-10-18 Method and system for synchronizing parallel engin

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095138039A TWI322354B (en) 2005-10-18 2006-10-16 Method and system for deferred command issuing in a computer system

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW095138470A TWI329845B (en) 2005-10-18 2006-10-18 Transparent multi-buffering in multi-gpu graphics subsystem
TW095138378A TWI354240B (en) 2005-10-18 2006-10-18 Method and system for synchronizing parallel engin

Country Status (3)

Country Link
US (4) US7812849B2 (zh)
CN (4) CN100489820C (zh)
TW (4) TWI322354B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8056093B1 (en) * 2006-12-07 2011-11-08 Nvidia Corporation Asynchronous kernel processing for a graphics processing system
US8390631B2 (en) * 2008-06-11 2013-03-05 Microsoft Corporation Synchronizing queued data access between multiple GPU rendering contexts
US8368701B2 (en) * 2008-11-06 2013-02-05 Via Technologies, Inc. Metaprocessor for GPU control and synchronization in a multiprocessor environment
US8531471B2 (en) * 2008-11-13 2013-09-10 Intel Corporation Shared virtual memory
US9075559B2 (en) 2009-02-27 2015-07-07 Nvidia Corporation Multiple graphics processing unit system and method
US9135675B2 (en) 2009-06-15 2015-09-15 Nvidia Corporation Multiple graphics processing unit display synchronization system and method
CN101930719A (zh) * 2009-06-18 2010-12-29 辉达公司 自动切换显示器场景模式的方法及系统
JP2011048579A (ja) * 2009-08-26 2011-03-10 Univ Of Tokyo 画像処理装置及び画像処理方法
US8803897B2 (en) * 2009-09-03 2014-08-12 Advanced Micro Devices, Inc. Internal, processing-unit memory for general-purpose use
US8305380B2 (en) * 2009-09-09 2012-11-06 Advanced Micro Devices, Inc. Managing resources to facilitate altering the number of active processors
US20110063304A1 (en) * 2009-09-16 2011-03-17 Nvidia Corporation Co-processing synchronizing techniques on heterogeneous graphics processing units
US20110084982A1 (en) * 2009-10-12 2011-04-14 Sony Corporation Apparatus and Method for Displaying Image Data With Memory Reduction
US8514235B2 (en) * 2010-04-21 2013-08-20 Via Technologies, Inc. System and method for managing the computation of graphics shading operations
CN102497591B (zh) * 2011-11-11 2015-02-18 青岛海信移动通信技术股份有限公司 一种终端以及该终端与电视进行无线传屏的方法
US8692832B2 (en) * 2012-01-23 2014-04-08 Microsoft Corporation Para-virtualized asymmetric GPU processors
US9256915B2 (en) * 2012-01-27 2016-02-09 Qualcomm Incorporated Graphics processing unit buffer management
US9384711B2 (en) 2012-02-15 2016-07-05 Microsoft Technology Licensing, Llc Speculative render ahead and caching in multiple passes
KR101308102B1 (ko) * 2012-02-24 2013-09-12 (주)유브릿지 휴대 단말 및 그 제어 방법
US8847970B2 (en) 2012-04-18 2014-09-30 2236008 Ontario Inc. Updating graphical content based on dirty display buffers
US9230517B2 (en) * 2012-05-31 2016-01-05 Microsoft Technology Licensing, Llc Virtual surface gutters
US9235925B2 (en) 2012-05-31 2016-01-12 Microsoft Technology Licensing, Llc Virtual surface rendering
US9286122B2 (en) 2012-05-31 2016-03-15 Microsoft Technology Licensing, Llc Display techniques using virtual surface allocation
US9177533B2 (en) 2012-05-31 2015-11-03 Microsoft Technology Licensing, Llc Virtual surface compaction
CN102750665B (zh) * 2012-06-01 2014-09-24 上海鼎为电子科技（集团）有限公司 一种图形处理方法、图形处理装置及移动终端
US9307007B2 (en) 2013-06-14 2016-04-05 Microsoft Technology Licensing, Llc Content pre-render and pre-fetch techniques
US9507961B2 (en) * 2013-07-01 2016-11-29 Qualcomm Incorporated System and method for providing secure access control to a graphics processing unit
TWI507981B (zh) * 2013-07-05 2015-11-11 Phison Electronics Corp 指令執行方法、連接器與記憶體儲存裝置
US9818379B2 (en) 2013-08-08 2017-11-14 Nvidia Corporation Pixel data transmission over multiple pixel interfaces
JP6580380B2 (ja) * 2015-06-12 2019-09-25 オリンパス株式会社 画像処理装置および画像処理方法
US9916634B2 (en) * 2015-06-12 2018-03-13 Intel Corporation Facilitating efficient graphics command generation and execution for improved graphics performance at computing devices
CN106600521A (zh) * 2016-11-30 2017-04-26 宇龙计算机通信科技(深圳)有限公司 一种图像处理方法及终端设备
CN107223264B (zh) * 2016-12-26 2022-07-08 达闼机器人股份有限公司 一种渲染方法及装置
KR101969219B1 (ko) * 2017-04-27 2019-04-15 재단법인대구경북과학기술원 빈발 패턴 마이닝 방법 및 장치
KR102098253B1 (ko) * 2018-02-13 2020-04-07 재단법인대구경북과학기술원 분산 시스템 기반 큰 규모 빈발 패턴 마이닝 시스템 및 방법
CN109300426A (zh) * 2018-03-30 2019-02-01 温州长江汽车电子有限公司 一种基于mcu的双tft屏显示系统及其显示方法
CN109743453B (zh) * 2018-12-29 2021-01-05 出门问问信息科技有限公司 一种分屏显示方法及装置
CN112231018B (zh) * 2020-12-15 2021-03-16 北京壁仞科技开发有限公司 用于卸载数据的方法、计算设备和计算机可读存储介质

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542392B2 (ja) * 1987-07-31 1996-10-09 シャープ株式会社 文字描画装置
US4949280A (en) * 1988-05-10 1990-08-14 Battelle Memorial Institute Parallel processor-based raster graphics system architecture
US5519825A (en) * 1993-11-16 1996-05-21 Sun Microsystems, Inc. Method and apparatus for NTSC display of full range animation
US5878216A (en) * 1995-05-01 1999-03-02 Intergraph Corporation System and method for controlling a slave processor
US5657478A (en) * 1995-08-22 1997-08-12 Rendition, Inc. Method and apparatus for batchable frame switch and synchronization operations
US5668958A (en) * 1995-09-12 1997-09-16 International Business Machines Corporation Heterogeneous filing system with common API and reconciled file management rules
US5801717A (en) 1996-04-25 1998-09-01 Microsoft Corporation Method and system in display device interface for managing surface memory
US5933155A (en) * 1996-11-06 1999-08-03 Silicon Graphics, Inc. System and method for buffering multiple frames while controlling latency
US6157395A (en) * 1997-05-19 2000-12-05 Hewlett-Packard Company Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems
US6078339A (en) * 1998-02-10 2000-06-20 Intel Corporation Mutual exclusion of drawing engine execution on a graphics device
US6079013A (en) * 1998-04-30 2000-06-20 International Business Machines Corporation Multiprocessor serialization with early release of processors
US6515662B1 (en) * 1998-07-16 2003-02-04 Canon Kabushiki Kaisha Computer apparatus for providing stereoscopic views from monographic images and method
US6243107B1 (en) 1998-08-10 2001-06-05 3D Labs Inc., Ltd. Optimization of a graphics processor system when rendering images
US6724390B1 (en) * 1999-12-29 2004-04-20 Intel Corporation Allocating memory
US6747654B1 (en) * 2000-04-20 2004-06-08 Ati International Srl Multiple device frame synchronization method and apparatus
US6828975B2 (en) * 2001-03-01 2004-12-07 Microsoft Corporation Method and system for managing graphics objects in a graphics display system
US20020126122A1 (en) * 2001-03-12 2002-09-12 Yet Kwo-Woei Apparatus and method for minimizing the idle time of a computer graphic system using hardware controlled flipping
US6683614B2 (en) * 2001-12-21 2004-01-27 Hewlett-Packard Development Company, L.P. System and method for automatically configuring graphics pipelines by tracking a region of interest in a computer graphical display system
US6919896B2 (en) * 2002-03-11 2005-07-19 Sony Computer Entertainment Inc. System and method of optimizing graphics processing
US7015915B1 (en) * 2003-08-12 2006-03-21 Nvidia Corporation Programming multiple chips from a command buffer
US7075541B2 (en) 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
US7388581B1 (en) * 2003-08-28 2008-06-17 Nvidia Corporation Asynchronous conditional graphics rendering
US7610061B2 (en) * 2003-09-20 2009-10-27 Samsung Electronics Co., Ltd. Communication device and method having a common platform
US7095416B1 (en) * 2003-09-22 2006-08-22 Microsoft Corporation Facilitating performance analysis for processing
US7545380B1 (en) * 2004-12-16 2009-06-09 Nvidia Corporation Sequencing of displayed images for alternate frame rendering in a multi-processor graphics system
US7522167B1 (en) * 2004-12-16 2009-04-21 Nvidia Corporation Coherence of displayed images for split-frame rendering in multi-processor graphics system
US7383412B1 (en) * 2005-02-28 2008-06-03 Nvidia Corporation On-demand memory synchronization for peripheral systems with multiple parallel processors
US7290074B2 (en) * 2005-04-06 2007-10-30 Kabushiki Kaisha Toshiba Back-off timing mechanism

Also Published As

Publication number Publication date
US7889202B2 (en) 2011-02-15
CN100495435C (zh) 2009-06-03
CN100489820C (zh) 2009-05-20
TW200737035A (en) 2007-10-01
TW200821979A (en) 2008-05-16
TWI322354B (en) 2010-03-21
TWI329845B (en) 2010-09-01
US20070091098A1 (en) 2007-04-26
TW200708971A (en) 2007-03-01
US20070091097A1 (en) 2007-04-26
CN101025717A (zh) 2007-08-29
TWI354240B (en) 2011-12-11
US20070088856A1 (en) 2007-04-19
TW200821978A (en) 2008-05-16
US7903120B2 (en) 2011-03-08
CN1991904A (zh) 2007-07-04
US20070091099A1 (en) 2007-04-26
US7812849B2 (en) 2010-10-12
CN1991903A (zh) 2007-07-04
CN1991906A (zh) 2007-07-04
CN1991903B (zh) 2010-05-12
CN100568277C (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
TWI328779B (en) Event memory assisted synchronization in multi-gpu graphics subsystem
JP4188588B2 (ja) 画面上の画像フレームを更新する方法及び表示システム
JP4926947B2 (ja) システムメモリへのｇｐｕのレンダリング
JP3349490B2 (ja) 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
US20060238541A1 (en) Displaying an image using memory control unit
US11164496B2 (en) Interrupt-free multiple buffering methods and systems
JPS60112095A (ja) コンピユータデイスプレイ装置におけるイメージ更新方法及び装置
US20190043156A1 (en) Display buffering methods and systems
JP3027445B2 (ja) メモリーコントロールデバイス
CN102497544B (zh) 一种对视频信号的存取进行控制的装置
EP1873750A3 (en) Method and system for an external front buffer for a graphical system
US20190370928A1 (en) Display buffering methods and systems
WO1999040518A1 (en) Method and apparatus to synchronize graphics rendering and display
WO2024131709A1 (zh) 切换显示界面的方法、电子设备、显示屏和显示方法
CN116033205B (zh) 可支持高刷新率视频源实时切换的显示控制方法及系统
CN117676064B (zh) 一种基于spi通讯的视频信号传输方法、设备和存储介质
US7999815B1 (en) Active raster composition and error checking in hardware
JP4389921B2 (ja) データ転送回路及びそれを具備する半導体集積回路
JP3161811B2 (ja) 高速画像描画装置
JP3265791B2 (ja) Ｏｈｐ用表示装置
JP5218915B2 (ja) 画像処理装置及び画像処理方法
TWI484472B (zh) 顯示影像之方法及裝置
JP3314496B2 (ja) キー信号発生装置
JP2015034891A (ja) レジスタ設定制御装置
WO2020140145A1 (en) Interrupt-free multiple buffering methods and systems