TWI327379B - Epitaxy substrate, procedure for its production and procedure for the production of a semiconductor chip - Google Patents
Epitaxy substrate, procedure for its production and procedure for the production of a semiconductor chip Download PDFInfo
- Publication number
- TWI327379B TWI327379B TW095136153A TW95136153A TWI327379B TW I327379 B TWI327379 B TW I327379B TW 095136153 A TW095136153 A TW 095136153A TW 95136153 A TW95136153 A TW 95136153A TW I327379 B TWI327379 B TW I327379B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- epitaxial
- wafer
- sacrificial layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 86
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 13
- 238000000407 epitaxy Methods 0.000 title 1
- 239000010409 thin film Substances 0.000 claims description 27
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 2
- 229910052770 Uranium Inorganic materials 0.000 claims 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 54
- 239000000463 material Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 239000007795 chemical reaction product Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012295 chemical reaction liquid Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0217—Removal of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
1327379 九、發明說明： 【發明所屬之技術領域】 晶晶基板，半導體晶片及其製造方法
本發明係一種磊晶基板，尤其是一種用於製造以ΙΠ-ν 族半導體爲基礎的薄膜半導體晶片的磊晶基板，具有一個 設置在晶圓基板上的犧牲層，這個犧牲層的能帶間隙小於 周圍基板的能帶間隙。本發明還包括一種製造這種磊晶基 板的方法，以及一種製造薄膜半導體晶片（尤其是發光二極 體、雷射、或是IR二極體）的方法。 過去數年來，薄膜半導體晶片在製造會發出幅射的元 件（例如發光二極體、雷射、或是IR二極體）上的應用變得 愈來愈普遍。 【先前技術】 德國專利 DE 1 00 59 532有提出一種薄膜半導體晶 片。這種薄膜半導體晶片的製造方式是在一個磊晶基板上 生長出一個發光二極體結構，然後與一個替代基板結合 在，最後再將這個發光二極體結構與磊晶基板分開。到目 前爲止所使用的薄膜分離方法通常是在薄膜與替代基板結 合在一起後，先以打磨方式將磊晶基板磨薄，然後利用蝕 刻將剩餘的磊晶基板去除掉。 美國專利US 6,420,242提出另外一種分離氮化鎵薄膜 的方法。這種方法是先在一個藍寶石晶圓上沉積出一個氮 化鎵層，接著將這個氮化鎵層與一個替代基板結合在一 起，然後再以雷射光照射將氮化鎵層加熱。這個加熱步驟 1327379 會造成氮化鎵的晶體結構被局部破壞。當氮化鎵的所含的 *Λ 氮以氣態氮的方式被釋出後繼續加熱將剩下的鎵熔化，就 可以使薄膜與磊晶基板分離。到目前爲止，這種方法只能 應用於製造以氮化鎵層爲基礎的薄膜，原因是加熱氮化鎵 層可以使氮以氣態氮的方式被釋出。 【發明內容】
本發明的一個目的是提出以低成本的方式對上述方法 進行改改良。本發明的另外一個目的是提出能夠應用於其 他的材料系統（尤其是以砷化鎵爲基礎的材料系統）的薄膜 分離方法。 採用具有本發明之申請專利範圍的獨立申請項目之內 容即可達到上述目的。 本發明之申請專利範中其他附屬於獨立申請項目的內 容爲本發明的各種有利的改良方式及實施方式。 本發明的磊晶基板具有一個設置在晶圓基板上的犧牲 層，這個設置在晶圓上的犧牲層的能帶間隙小於其周圍基 板的能帶間隙。另外一種有利的實施方式是犧牲層的能帶 間隙小於晶圓基板晶體的能帶間隙。 如果在犧牲層上方設置一個磊晶層，則犧牲層的能帶 間隙最好是小於這個磊晶層的能帶間隙。 帶有犧牲層的晶圓構成一個磊晶基板。以光線（最好是 雷射光）照射這種磊晶基板，這種光線會被犧牲層吸收，且 其波長大於相當於晶圓的能帶間隙的能量的波長，或是大 於相當於生長出的磊晶層的能量的波長。這種光線照射可 1327379 以對犧牲層進行選擇性的加熱。犧牲層的晶體結構會因爲 加熱而被破壞。 由於分離產物的吸收力比周圍材料強，因此這個過程 會以自我受限的方式被進行。 本發明的方法可以在不會破壞晶圓的情況下將晶圓與 設置在晶圓上的其他鍍層或結構（例如利用薄膜技術設置 在晶圓上的鍍層或結構）分離開來，使分離出來的晶圓可以 繼續被使用。
以上提及的對犧牲層進行的光線照射最好是在加熱 (提高環境溫度）的情況下、在真空中、在水中、或是在其 他介質中進行。環境溫度升高有助於防止分離產物過早被 氧化，在真空中進行加熱的好處是可以更好效率的將分離 產物從分離層上去除掉，在水中進行加熱的好處是可以離 析出分離產物或是被氫轉換成氫化氣體。 本發明的一種有利的實施方式是使用含有砷化鎵或主 要是由砷化鎵構成的晶圓。 本發明的另外一種有利的實施方式是在磊晶基板上至 少設置一個磊晶層。在這種實施方式中，犧牲層係位於晶 圓及磊晶層之間。構成磊晶層的材料成分的晶格常數最好 是相當於沉積在其上的薄膜半導體晶片結構的晶格常數。 此外，磊晶層還構成製造薄膜半導體晶片結構的基礎。 本發明的另外一種有利的實施方式是使犧牲層的能帶 間隙小於砷化鎵的能帶間隙。在製造這種砷化鎵薄膜半導 體晶片時，應使犧牲層的能帶間隙小於砷化鎵的能帶間 1327379 隙，以便能夠以雷射光對犧牲層進行選擇性的加熱。 本發明的另外一種有利的實施方式是磊晶基板至少具 有一個蝕刻阻擋層，而且最好是將這個蝕刻阻擋層設置在 犧牲層的上方或下方。這個阻擋層的好處是在完成薄膜結 構或薄膜半導體晶片的分離步驟後，可以將犧牲層的殘留 材料從新形成的晶片表面及晶圓表面上清除掉。
本發明的另外一種有利的實施方式是磊晶基板至少具 有一個晶格匹配層，而且最好是將晶格匹配層設置在犧牲 層及位於犧牲層上方的磊晶層之間。晶格匹配層的存在可 以減少或防止磊晶層內出現晶格缺陷，使薄膜半導體晶片 結構能夠在磊晶層上方按照希望的方式生長。 本發明的另外一種有利的實施方式是犧牲層含有Ge、 GaAsN、GaAsSb、或InGaAs。這些材料特別適於在以砷化 鎵爲主要成分的半導體結構內形成一個犧牲層，而且這個 犧牲層的能帶間隙會小於其周圍以砷化鎵爲主要成分的半 導體材料的能帶間隙。 本發明的另外一種有利的實施方式是犧牲層含有超晶 格。超晶格結構的存在有助於在犧牲層內就進行晶格結構 匹配’及/或能夠改善犧牲層內的晶格結構匹配，以及改善 犧牲層被破壞時的分離特性。 本發明的另外一種有利的實施方式是犧牲層具有一個 直接能帶間隙。由於犧牲層內具有一個直接能帶間隙，犧 牲層的加熱選擇性會比磊晶基板的其他鍍層結構獲得更大 的改善β爲了在犧牲層內吸收射入的光子，具有直接能帶 1327379 間隙的犧牲層無需與光子產生交互作用。 本發明的另外一種有利的實施方式是犧牲層的晶格結 構能夠與晶圓的晶格結構相匹配。犧牲層的晶格結構與晶 圓的晶格結構相匹配的好處是可以免除使用其他晶格結構 匹配層的必要性。
本發明的另外一種有利的實施方式是在磊晶基板的生 長面上設置深度至少到達犧牲層的溝道或凹槽。在薄膜半 導體晶片結構從晶圓上分離出來的過程中，這種溝道有助 於將可能出現的犧牲層的反應產生排出。在分離過程中， 這些在犧牲層被破壞或分解期間可能出現的反應產物可能 是氣態的反應產物，也可能是液態的反應產物。在以雷射 光照射期間，分離過程最好是在事先設定的氣氛（例如氫氣 氛）下進行。氫氣氛的存在可以促使第五族元素與氫反應形 成化合物。這些化合物大部分都是氣態的。當然也可以利 用其他氣氛來產生溶於水的反應產物，並使這些反應在潮 濕的環境中被溶解，並經由這些溝道從犧牲層的範圍被排 出去。 本發明的另外一種有利的實施方式是在磊晶基板上至 少設置一個發光二極體結構、一個雷射結構、或是一個IR 二極體結構。這些結構可以是構成磊晶基板的成分之一， 也可以是設置在磊晶層的上方，或是設置在磊晶層上。 本發明的另外一種有利的實施方式是在所設置的至少 一個發光二極體結構、一個雷射結構、或是一個IR二極體 結構上設置一個連接層，尤其是一個與替代基板連接用的 1327379 ' 連接層。在這之後形成的薄膜半導體晶片結構可以經由這 個連接層與一個替代基板穩固的連接在一起。替代基板在 . 薄膜技術具有多種用途，例如可以利用替代基板與半導體 ' 晶片的底部接觸，或是利用替代基板來強度薄膜，以避免 在將薄膜從磊晶基板上分離下來時造成薄膜半導體晶片受 損。 本發明的另外一種有利的實施方式是將本發明的磊晶 基板用於發光二極體薄膜晶片、雷射二極體薄膜晶片、或 S 是IR二極體薄膜晶片的製造。 要製造本發明的磊晶基板最好是在一個晶圓（尤其是 砷化鎵晶圓）上設置一個犧牲層。但是本發明的範圍絕非僅 限於使用砷化鎵晶圓，而是包括所有種類的晶圓及/或基 板，這些晶圓及/或基板不是含有砷化鎵就是適用在其上設 置以砷化鎵爲主要成分的磊晶層。
本發明的另外一種有利的實施方式是犧牲層係被磊晶 層覆蓋成長（over-grown)，而且這個磊晶層最好是具有 III-V族半導體。這個磊晶層具有的ΐπ-ν族半導體最好是 一種以砷化鎵爲主要成分的III-V族半導體，但也可以是所 有其他的III-V族半導體。 本發明的另外一種有利的實施方式是將犧牲層結構 化。例如設置溝道或凹槽就是結構化的一個例子，設置溝 道或凹槽的好處是有助於將後面進行的分離步驟中可能出 現的反應產物從犧牲層的範圍排出。 本發明的另外一種有利的實施方式是在製造磊晶基板 -10- 1327379 的方法中另外加入一個將磊晶層結構化的步驟。將磊晶層 結構化的好處是有助於將製造過程中出現的反應產生從犧 牲層的範圍排出。 * 本發明提出的製造發光二極體薄膜晶片、雷射二極體 薄膜晶片、或是IR二極體薄膜晶片的方法包括以下的步 驟：首先製造一個磊晶基板’接著在磊晶基板表面的犧牲 層上生長出一個發光二極體結構、雷射二極體結構、或是 IR二極體結構，然後將發光二極體結構、雷射二極體結構、 Φ 或是IR二極體結構與一個替代基板連接在一起’然後再利 用雷射光將位於底部的晶圓或磊晶基板分離開來’最後再 將生長出來的發光二極體結構、雷射二極體結構、或是IR 二極體結構一個一個分開成單個的薄膜半導體晶片。 . 【實施方式】 以下以配合圖式及實際的實施方式對本發明的內容與 特徵做進一步的說明： 第1圖顯示本發明的磊晶基板的一種實施方式一個斷 H 面示意圖。在這種實施方式中，在主要成分爲ΠΙ-ν族半導 體材料（尤其是砷化鎵）的晶圓（11)上設有一個犧牲層（12)’ 此犧牲層（12)含有Ge、GaAsN、GaAsSb、及/或InGaAs等材 料中的一種或數種材料。本發明的磊晶基板的犧牲層並非 僅限於由上述材料構成，而是可以由任意材料構成’但前 提是犧牲層的能帶間隙必須小於晶圓U 1)的能帶間隙’或 是小於設置在犧牲層（1 2)上的磊晶層（1 3)的能帶間隙。 第2圖顯示本發明的磊晶基板的另外一種實施方式的 -11- 1327379 一個斷面示意圖。在這種實施方式中，在晶圓（2 1)上依序 設有一個蝕刻阻擋層（24 a)、一個晶格匹配層（25 a)、一個犧 牲層（22)、另外一個晶格匹配層（25b)、另外一個蝕刻阻擋 層（24b)、以及一個磊晶層（23) »在本發明的其他的實施方 式中，以上這些鍍層也可以用其他的方式排列，而且本發 明的實施方式所能夠設置的鍍層也絕非僅限於這些鍍層， 也就是說，本發明的其他的實施方式所設置的鍍層數可能 多於這些鍍層，也可能少於這些鍍層。
磊晶層（23)可以作爲生長發光二極體結構、雷射二極 體結構、或是IR二極體結構的基底，或是作爲本身就含有 發光二極體結構、雷射二極體結構、或是IR二極體結構。 例如，可以在犧牲層（22)的上下兩個面上均設置蝕刻阻擋 層（24a，24b)及晶格匹配層（25a，25b)，也可以僅在犧牲層 (22)的一個面上設置蝕刻阻擋層（24a，24b)及晶格匹配層 (25a ， 25b)。 第3圖顯示本發明的另外一種有利的實施方式。在這 種實施方式中，在晶圓（31)上依序設有一個蝕刻阻擋層 (34a)、一個晶格匹配層（35a)、一個犧牲層（32)、另外一個 晶格匹配層（35b)、另外一個蝕刻阻擋層（34b)。此外，還有 設置一個磊晶層（33)，這個磊晶層（33)本身即可以含有發光 二極體結構或發光二極體層。在這種實施方式中，除了發 光二極體結構或發光二極體層外，磊晶基板的磊晶層（33) 還可以含有其他的光電薄膜結構，例如雷射二極體結構、 IR二極體結構、或是傳感器結構。 -12- 1327379
從生長表面看過去，第3圖的實施方式具有深度到達 犧牲層（32)的凹槽或溝道式構造（3 6)。這些溝道式構造（3 6) 的作用是將犧牲層分離時出現的反應產物排出。依據薄膜 技術，一種特別有利的實施方式是，溝道式構造（3 6)標示 的區域是指在磊晶層（3 3)與加固的載體基板或替代基板 (50)連接在一起以及生長基板（31)被分離之後進行完全分 離的範圍，其目的是將多個薄膜半導體晶片一個一個分開。 本專利登記主張德國專利登記DE 10 2005 047 1 52.8 的優先權。 本發明的範圍並非僅限於以上所舉的實施方式。每一 種新的特徵及兩種或兩種以上的特徵的所有組合方式（尤 其是申請專利範圍中提及的特徵的所有組合方式）均屬於 本發明的範圍，即使這些特徵或特徵的組合方式未在本說 明書之說明部分或實施方式中被明確指出。 【圖式簡單說明】 第1圖：本發明的一種實施方式的磊晶基板的一個斷 面示意圖。 第2圖：本發明的晶晶基板的另外一種實施方式的一 個斷面示意圖。 第3圖：本發明的一種帶有發光二極體結構的磊晶基 板的另外一種實施方式。 【元件符號說明】 11 晶圓 12 犧牲層 -13- 1327379
13 磊 晶 層 2 1 晶 圓 22 犧 牲 層 23 晶 晶 層 24a 蝕 刻 阻 擋 層 24b 餓 刻 阻 擋 層 25a 晶 格 匹 配 層 25b 晶 格 匹 配 層 3 1 晶 圓 32 犧 牲 層 33 晶 晶 層 3 4a 蝕 刻 阻 擋 層 34b 飽 刻 阻 擋 層 35a 晶 格 匹 配 層 35b 晶 格 匹 配 層 36 溝 道 式 構 造 40 連接層 50 替代基板
Claims (1)
1327379 第95136153號「磊晶基板、半導體晶片及其製法」專利案 (2009年9月25日修正） 十、申請專利範圍： 1. 一種具有III-V族半導體的磊晶基板，具有： —晶圓基板，係含有GaAs : 一犧牲層，係含有Ge' GaAsN、GaAsSb及InGaAs當中至 少之一者，其被設置在晶圓基板上’且其能帶間隙小於 晶圓基板的能帶間隙；及
至少一個蝕刻阻擋層，其中將至少一個蝕刻阻擋層設置 在晶圓基板與犧牲層之間。 2. 如申請專利範圍第1項的磊晶基板，其中磊晶基板至少 具有一個磊晶層，而且這個磊晶層的能帶間隙大於犧牲 層的能帶間隙。 3.如申請專利範圍第1項的磊晶基板，其中磊晶基板至少 具有一個晶格匹配層。 4如申請專利範圍第2項的磊晶基板，其中將第2蝕刻阻擋 層設置在晶圓基板與磊晶層結構之間。 5如申請專利範圍第1項的磊晶基板’其中磊晶基板含有 超晶格。 6.如申請專利範圍第1項的磊晶基板’其中犧牲層具有一 個直接能帶間隙。 7如申請專利範圍第1項的晶晶基板’其中犧牲層的晶格 結構與晶圓的晶格結構相匹配。 8.如申請專利範圍第1項的磊晶基板’其中在磊晶基板的 1327379 生長面上設有深度至少到達犧牲層的溝道或凹槽。 9.如申請專利範圍第1項的磊晶基板’其中在磊晶基板上 至少設置一發光二極體結構。 10. 如申請專利範圍第1項的磊晶基板’其中在至少一個發 光二極體結構上設置一與替代基板連接的連接層。 11. 一種發光二極體薄膜晶片’以如申請專利範圍第1項的 磊晶基板製成的。
12. —種製造如申請專利範圍第1項之磊晶基板的方法’包 括以下的步驟： --準備一半導體晶圓，而且最好是一種含有砷化鎵 (GaAs)的半導體晶圓， --在這個半導體晶圓上設置一犧牲層，而且這個犧牲層 的能帶間隙小於其周圍的晶圓基板的能帶間隙。 13. 如申請專利範圍第12項的方法，其中犧牲層係被具有 III-V族半導體的晶晶層覆蓋成長（over-grown)。 14. 如申請專利範圍第12項或第13項的方法，其中犧牲層被 結構化。 15. 如申請專利範圍第13項的方法，其中磊晶層被結構化。 16. —種製造至少一個發光二極體薄膜晶片的方法，包括以 下的步驟： --準備一如申請專利範圍第1項之具有一設置在晶圓基 板上的犧牲層的磊晶基板，而且犧牲層的能帶間隙小 於其圍基板的能帶間隙： --在磊晶基板上至少生長出一發光二極體結構： 1327379
--將發光二極體結構與一替代基板連接在一起； --經由加熱將犧牲層至少破壞一部分，以便將晶圓基板 分離； --將這至少一發光二極體分開。 1327379 3/3 ^年/月4修(史)正替換頁
1327379 七、指定代表圖： (一） 本案指定代表圖為：第3圖。 (二) 本代表圖之元件符號簡單說明： 3 1 晶圓 32 犧牲層 33 磊晶層 34a 蝕刻阻擋層 34b 鈾刻阻擋層 35a 晶格匹配層 35b 晶格匹配層 36 溝道式構造 40 連接層 50 替代基板
八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 姐。
-A -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005047152A DE102005047152A1 (de) | 2005-09-30 | 2005-09-30 | Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200721555A TW200721555A (en) | 2007-06-01 |
| TWI327379B true TWI327379B (en) | 2010-07-11 |
Family
ID=37663239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095136153A TWI327379B (en) | 2005-09-30 | 2006-09-29 | Epitaxy substrate, procedure for its production and procedure for the production of a semiconductor chip |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7964890B2 (zh) |
| EP (1) | EP1770795B1 (zh) |
| JP (1) | JP2007103936A (zh) |
| DE (1) | DE102005047152A1 (zh) |
| TW (1) | TWI327379B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011507273A (ja) * | 2007-12-10 | 2011-03-03 | スリーエム イノベイティブ プロパティズ カンパニー | 半導体発光デバイス及びその作製方法 |
| CA2789391A1 (en) * | 2009-09-10 | 2011-06-03 | The Regents Of The University Of Michigan | Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth |
| KR101289789B1 (ko) * | 2010-08-13 | 2013-07-26 | 솔렉셀, 인크. | 기판을 이용한 박막 반도체 기재의 반복 가공 장치 및 방법 |
| DE102010048617A1 (de) | 2010-10-15 | 2012-04-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil |
| TWI420704B (zh) * | 2010-12-07 | 2013-12-21 | Advanced Optoelectronic Tech | 半導體發光晶片製造方法 |
| CN103022294B (zh) * | 2011-09-28 | 2015-11-25 | 比亚迪股份有限公司 | 一种蓝宝石外延片结构及其制造方法 |
| EP2618385A1 (de) * | 2012-01-20 | 2013-07-24 | AZUR SPACE Solar Power GmbH | Halbzeug einer Mehrfachsolarzelle und Verfahren zur Herstellung einer Mehrfachsolarzelle |
| US9515217B2 (en) | 2012-11-05 | 2016-12-06 | Solexel, Inc. | Monolithically isled back contact back junction solar cells |
| US9105286B2 (en) * | 2013-07-30 | 2015-08-11 | HGST Netherlands B.V. | Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer |
| US20160023242A1 (en) | 2014-07-28 | 2016-01-28 | Osram Sylvania Inc. | Method of making wavelength converters for solid state lighting applications |
| DE102015108545A1 (de) | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| KR102633033B1 (ko) * | 2017-01-24 | 2024-02-02 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조 방법 |
| WO2019127422A1 (zh) * | 2017-12-29 | 2019-07-04 | 深圳前海小有技术有限公司 | 一种led结构及其制备方法 |
| DE102018002426A1 (de) | 2018-03-26 | 2019-09-26 | Azur Space Solar Power Gmbh | Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren |
| CN111863987A (zh) * | 2019-04-28 | 2020-10-30 | 东泰高科装备科技有限公司 | 一种高效剥离的太阳能电池牺牲层及其剥离方法 |
| CN117913017A (zh) * | 2024-01-19 | 2024-04-19 | 江苏宜兴德融科技有限公司 | 一种薄膜半导体芯片制备方法和薄膜半导体芯片制备结构 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2435816A1 (fr) * | 1978-09-08 | 1980-04-04 | Radiotechnique Compelec | Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede |
| GB8322235D0 (en) * | 1983-08-18 | 1983-09-21 | Standard Telephones Cables Ltd | Photodetector |
| FR2620863B1 (fr) * | 1987-09-22 | 1989-12-01 | Thomson Csf | Dispositif optoelectronique a base de composes iii-v sur substrat silicium |
| US6277696B1 (en) * | 1995-06-27 | 2001-08-21 | Hewlett-Packard Company | Surface emitting laser using two wafer bonded mirrors |
| JPH09167877A (ja) * | 1995-12-15 | 1997-06-24 | Furukawa Electric Co Ltd:The | 半導体レーザ装置及びその製造方法 |
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| US6113685A (en) * | 1998-09-14 | 2000-09-05 | Hewlett-Packard Company | Method for relieving stress in GaN devices |
| US6711200B1 (en) * | 1999-09-07 | 2004-03-23 | California Institute Of Technology | Tuneable photonic crystal lasers and a method of fabricating the same |
| JP3486900B2 (ja) * | 2000-02-15 | 2004-01-13 | ソニー株式会社 | 発光装置およびそれを用いた光装置 |
| US20020017652A1 (en) * | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| DE10059532A1 (de) | 2000-08-08 | 2002-06-06 | Osram Opto Semiconductors Gmbh | Halbleiterchip für die Optoelektronik |
| US20030013223A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant III-V arsenide nitride substrate used to form the same |
| JP3856750B2 (ja) * | 2001-11-13 | 2006-12-13 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| DE10203795B4 (de) | 2002-01-31 | 2021-12-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiterbauelements |
| DE10303977A1 (de) * | 2002-01-31 | 2003-11-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| DE20214521U1 (de) | 2002-01-31 | 2003-08-07 | Osram Opto Semiconductors GmbH, 93049 Regensburg | Halbleiterbauelement |
| TWI226139B (en) * | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
| JP4341296B2 (ja) * | 2003-05-21 | 2009-10-07 | 富士ゼロックス株式会社 | フォトニック結晶３次元構造体の製造方法 |
| DE10361659A1 (de) * | 2003-12-30 | 2005-07-28 | Osram Opto Semiconductors Gmbh | Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip |
| EP1521295B1 (de) * | 2003-09-30 | 2016-11-02 | OSRAM Opto Semiconductors GmbH | Verfahren zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip |
| US7244630B2 (en) * | 2005-04-05 | 2007-07-17 | Philips Lumileds Lighting Company, Llc | A1InGaP LED having reduced temperature dependence |
-
2005
- 2005-09-30 DE DE102005047152A patent/DE102005047152A1/de not_active Withdrawn
-
2006
- 2006-09-22 EP EP06019932.0A patent/EP1770795B1/de not_active Ceased
- 2006-09-27 US US11/528,713 patent/US7964890B2/en not_active Expired - Fee Related
- 2006-09-29 JP JP2006267781A patent/JP2007103936A/ja active Pending
- 2006-09-29 TW TW095136153A patent/TWI327379B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1770795A2 (de) | 2007-04-04 |
| EP1770795B1 (de) | 2018-06-20 |
| US7964890B2 (en) | 2011-06-21 |
| JP2007103936A (ja) | 2007-04-19 |
| TW200721555A (en) | 2007-06-01 |
| DE102005047152A1 (de) | 2007-04-12 |
| US20070077744A1 (en) | 2007-04-05 |
| EP1770795A3 (de) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI327379B (en) | Epitaxy substrate, procedure for its production and procedure for the production of a semiconductor chip | |
| TWI636585B (zh) | 微發光二極體陣列結構 | |
| US7399693B2 (en) | Semiconductor film manufacturing method and substrate manufacturing method | |
| US8932891B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
| TWI557939B (zh) | 半導體薄膜結構以及其形成方法 | |
| JP5847083B2 (ja) | 発光素子の製造方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| TWI654777B (zh) | 發光結構及其製造方法 | |
| KR102328495B1 (ko) | 파장 변환 발광 디바이스를 형성하는 방법 | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| US11335557B2 (en) | Multi-deposition process for high quality gallium nitride device manufacturing | |
| US8912551B2 (en) | Substrate assembly for crystal growth and fabricating method for light emitting device using the same | |
| KR101878754B1 (ko) | 대면적 갈륨 나이트라이드 기판 제조방법 | |
| JP2012224539A (ja) | ＧａＮ薄膜構造物、その製造方法、及びそれを含む半導体素子 | |
| CN101849277A (zh) | 量子阱混合 | |
| US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
| KR101652919B1 (ko) | 금속 확산 방지 보호층을 구비한 복합기판 | |
| CN114709319B (zh) | 色转换结构制作方法、色转换结构、晶粒制作方法及晶粒 | |
| KR20190052000A (ko) | 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법 | |
| JP2007103932A (ja) | エピタキシ基板、エピタキシ基板により製造されるモジュール、および相応の製造方法 | |
| TWI445061B (zh) | 氮化鎵基板的製作方法 | |
| JP2004235648A (ja) | 光電子デバイス用の半導体基板及びその製造方法 | |
| KR20090096759A (ko) | 그룹 3족 질화물계 반도체 박막 성장용 기판, 그의 제조방법 및 이를 이용한 광전자 소자 제조 방법 | |
| US20030216043A1 (en) | Method for producing a device having a semiconductor layer on a lattice mismatched substrate | |
| Kim et al. | Laser Lift-Off (LLO) Process for Micro-LED Fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |