DE10361659A1 - Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip - Google Patents

Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip Download PDF

Info

Publication number
DE10361659A1
DE10361659A1 DE2003161659 DE10361659A DE10361659A1 DE 10361659 A1 DE10361659 A1 DE 10361659A1 DE 2003161659 DE2003161659 DE 2003161659 DE 10361659 A DE10361659 A DE 10361659A DE 10361659 A1 DE10361659 A1 DE 10361659A1
Authority
DE
Germany
Prior art keywords
iii
layer
compound semiconductor
semiconductor material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2003161659
Other languages
English (en)
Inventor
Alexander Dr. Behres
Norbert Dr. Linder
Bernd Dr. Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE2003161659 priority Critical patent/DE10361659A1/de
Priority to EP04022980.9A priority patent/EP1521295B1/de
Priority to US10/952,154 priority patent/US7317202B2/en
Priority to JP2004288292A priority patent/JP2005109507A/ja
Publication of DE10361659A1 publication Critical patent/DE10361659A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer epitaktischen Bauelementschichtenfolge auf der Basis eines ersten III/V-Verbindungshalbleitermaterialsystems mit einem ersten Gruppe V-Element auf einem Substrat oder einer Pufferschicht angegeben, das bzw. die ein Material auf der Basis eines zweiten III/V-Verbindungshalbleitermaterialsystems mit einem zweiten Gruppe V-Element umfaßt, das von dem ersten Gruppe V-Element verschieden ist. Auf das Substrat bzw. auf die Pufferschicht wird vor dem Aufbringen der epitaktischen Bauelementschichtenfolge mindestens eine Schichtabfolge mit einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht aufgebracht, wobei die erste und die zweite III/V-Verbindungshalbleitermaterialschicht voneinander verschiedene Zusammensetzungen aufweisen und sowohl das erste als auch das zweite Gruppe V-Element enthalten und die erste III/V-Verbindungshalbleitermaterialschicht eine quinternäre Zusammensetzung aufweist und die zweite III/V-Verbindungshalbleitermaterialschicht eine quaternäre Zusammensetzung aufweist. Weiterhin wird ein entsprechender optoelektronischer Halbleiterchip angegeben.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer epitaktischen Bauelementschichtenfolge auf der Basis eines ersten III/V-Verbindungshalbleitermaterialsystems mit einem ersten Gruppe V-Element auf einem Substrat oder einer Pufferschicht, das bzw. die ein Material auf der Basis eines zweiten III/V-Verbindungshalbleitermaterialsystems mit einem zweiten Gruppe V-Element umfaßt, das von dem ersten Gruppe V-Element verschieden ist. Sie bezieht sich weiterhin auf einen entsprechenden optoelektronischen Halbleiterchip.
  • Insbesondere bei optoelektronischen Halbleiterchips auf der Basis solcher Verbindungshalbleitermaterialien, die in der Regel auf Substraten epitaktisch aufgewachsen werden, die nicht aus dem gleichen Materialsystem stammen wie das der Bauelement-Schichtenfolge, bedarf es einer Verringerung des Einflusses der Substratqualität auf die sogenannten aktiven Schichten der Bauelement-Schichtenfolge. Dies ist insbesondere für entsprechende Halbleiter-Laserdiodenchips, und hier wiederum ganz besonders für solche mit InGaAlP-basierter Laserdiodenstruktur, die häufig auf GaAs-Substrate aufgewachsen wird, von besonderer Bedeutung. Ähnliches gilt aber beispielsweise auch für andere optoelektronische Halbleiterchips auf der Basis von InGaAlP.
  • Unter die Gruppe von optoelektronischen, sprich strahlungsemittierenden und/oder strahlungsdetektierenden Halbleiterchips auf der Basis von InGaAlP fallen vorliegend insbesondere solche Chips, bei denen die epitaktisch hergestellte strahlungserzeugende Halbleiterschichtenfolge, die in der Regel eine Schichtenfolge aus unterschiedlichen Einzelschichten aufweist, mindestens eine Einzelschicht enthält, die ein Material aus dem III-V-Verbindungshalbleitermaterialsystem In- xAlyGa1-x-yP mit 0 ≤ x ≤ 1,0 ≤ y ≤ 1 und x+y ≤ 1 aufweist. Die Halbleiterschichtenfolge kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, mit dem der Einfluss der Substratqualität insbesondere auf die optischen und elektrischen Qualitäten der Bauelement-Schichtenfolge sowie der Alterungsstabilität verringert werden kann. Weiterhin soll ein entsprechender optoelektronischer Halbleiterchip angegeben werden.
  • Diese Aufgaben werden durch ein Verfahren mit den Merkmalen des Patentanspruches 1 bzw. durch einen optoelektronischen Halbleiterchip mit den Merkmalen des Patentanspruches 7 gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des Halbleiterchips sind in den Unteransprüchen 2 bis 6 bzw. 8 bis 11 angegeben.
  • Bei dem Verfahren wird auf das Substrat bzw. auf die Pufferschicht vor dem Aufbringen der epitaktischen Bauelement-Schichtenfolge mindestens eine Schichtabfolge mit einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht aufgebracht. Die erste und die zweite III/V-Verbindungshalbleitermaterialschicht weisen dabei voneinander verschiedene Zusammensetzungen auf und enthalten sowohl das erste als auch das zweite Gruppe V-Element. Damit wird vorzugsweise ein rampenartiger Übergang von Wachstum, das mit dem zweiten Gruppe V-Element stabilisiert ist, zum Wachstum, das mit dem ersten Gruppe V-Element stabilisiert ist, erzeugt.
  • Die erste III/V-Verbindungshalbleitermaterialschicht weist eine quinternäre Zusammensetzung auf (diese können bei mehreren ersten III/V-Verbindungshalbleitermaterialschichten auch unterschiedlich sein) auf und die zweite III/V-Verbindungshalbleitermaterialschicht weist eine quaternäre Zusammensetzung auf (diese können bei mehreren ersten III/V-Verbindungshalbleitermaterialschichten auch unterschiedlich sein).
  • Bevorzugt wird auf das Substrat bzw. auf die Pufferschicht vor dem Aufbringen der epitaktischen Bauelement-Schichtenfolge eine Mehrzahl von Schichtabfolgen mit jeweils einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht aufgebracht. Bei einer bevorzugten Ausführungsform nimmt der Gehalt des zweiten Gruppe V-Elements in der Mehrzahl von Schichtabfolgen in Richtung vom Substrat bzw. von der Pufferschicht zur epitaktischen Bauelement-Schichtenfolge hin im Mittel ab.
  • Das Verfahren eignet sich bevorzugt zur Herstellung von Halbleiterchips, bei denen das Substrat ein GaAs-Substrat oder ein auf GaAs basiertes Substrat, die Bauelement-Schichtenfolge eine auf InxGayAl1-X-yP basierende III/V-Verbindungshalbleiterschichtenfolge mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1 und die erste(n) III/V-Verbindungshalbleitermaterialschicht(en) quinternäre InxGayAl1-x-yAszP1-z-Schichten mit 0 < x ≤ 1, 0 < y ≤ 1; x+y ≤ 1 und 0 < z < 1 und die zweite(n) III/V-Verbindungshalbleitermaterialschicht(en) quaternäre InxGayAl1-x-yAszP1-z-Schichten mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1; x+y ≤ 1 und 0 < z < 1 sind.
  • Die Schichtdicken der ersten und der zweiten III/V-Verbindungshalbleitermaterialschicht(en) liegen vorzugsweise zwischen einschließlich 1 nm und einschließlich 50 nm.
    •
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des Halbleiterchips ergeben sich aus dem im Folgenden in Verbindung mit der Figuren erläuterten Ausführungsbeispiel.
  • Die Figur zeigt eine schematische Schnittdarstellung eines Halbleiterchips, der nach einem Verfahren gemäß der Erfindung hergestellt ist.
  • Die im Ausführungsbeispiel dargestellten Schichtdicken sind nicht als maßstabsgerecht anzusehen. Sie sind vielmehr zum besseren Verständnis übertrieben dick und nicht mit den tatsächlichen Dickenverhältnissen zueinander dargestellt.
  • Bei dem Halbleiterchip gemäß 1 handelt es sich um einen Laserdiodenchip 1 mit einer laseraktiven Bauelement-Schichtenfolge 2 auf Basis von InGaAlP, die auf einem einem GaAs-Substrat 3 epitaktisch aufgewachsen ist.
  • Dazu wird zunächst auf das Substrat 3 eine n-dotierte GaAs-Pufferschicht 4 epitaktisch aufgewachsen, auf der nachfolgend vier Schichtpaare (Schichtabfolgen) 5,6,7,8 mit jeweils einer n-dotierten InGaAlAsP-Schicht 51,61,71,81 (Dicke beispielsweise jeweils 20 nm) und jeweils einer n-dotierten GaAlAsP-Schicht 52,62,72,82 (Dicke beispielsweise jeweils 4 nm) epitaktisch aufgewachsen werden, und zwar derart, dass in der Schichtfolge die InGaAlAsP-Schichten und GaAlAsP-Schichten einander abwechseln. Der P-Gehalt kann dabei in den Schichtpaaren in Richtung vom Substrat zur Bauelement-Schichtenfolge hin gegenüber dem As-Gehalt zumindest im Mittel zunehmen.
  • Auf den vier Schichtpaaren 5,6,7,8 wird dann eine herkömmliche Multi-Quantentopf-Laserdiodenstruktur als Bauelement-Schichtenfolge 2 aufgewachsen.
  • Das epitaktische Aufwachsen erfolgt beispielsweise mittels metallorganischer Gasphasenepitaxie (MOVPE).
  • Bei dem Ausführungsbeispiel werden neben einem gezielten Einbau von (an der Wachstumsfront mitmigrierenden) Fremdatomen an den Heterogrenzflächen durch den In-Gehalt Versetzungsdefekte abgefangen und durch die gezielte Mischung von beiden Gruppe V-Elementen die Kristall- und Grenzflächenqualität erhöht. Durch die Beimischung von Phosphor in den Schichtpaaren 5,6,7,8 kann eine durch den In-Gehalt verursachte Absenkung der Bandkante kompensiert werden, um die elektrische Leitfähigkeit der Schichtpaare zu erhöhen und Absorption zu verhindern. Durch eine gezielte Verspannung der Schichtpaare (Übergitter) kann eine gewünschte Verspannung der gesamten Bauteilstruktur eingestellt werden. Durch die Mischung beider Gruppe V-Elemente erfolgt ein rampenartiger Übergang von hier As-stabilisiertem zu P-stabilisiertem Wachstum.
  • Die Erfindung ist selbstverständlich nicht auf das konkret beschriebene Ausführungsbeispiele beschränkt, sondern erstreckt sich auf sämtliche Verfahren und Halbleiterchips, die die prinzipiellen Merkmale der Erfindung aufweisen. Insbesondere ist die Erfindung grundsätzlich auf sämtliche III/V-Verbindungshalbleitermaterialsysteme aber auch auf II/VI-Verbindungshalbleitermaterialsysteme anwendbar.

Claims (11)

  1. Verfahren zum Herstellen einer epitaktischen Bauelementschichtenfolge auf der Basis eines ersten III/V-Verbindungshalbleitermaterialsystems mit einem ersten Gruppe V-Element auf einem Substrat oder einer Pufferschicht, das bzw. die ein Material auf der Basis eines zweiten III/V-Verbindungshalbleitermaterialsystems mit einem zweiten Gruppe V-Element umfaßt, das von dem ersten Gruppe V-Element verschieden ist, dadurch gekennzeichnet, daß auf das Substrat bzw. auf die Pufferschicht vor dem Aufbringen der epitaktischen Bauelement-Schichtenfolge mindestens eine Schichtabfolge mit einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht aufgebracht wird, wobei die erste und die zweite III/V-Verbindungshalbleitermaterialschicht voneinander verschiedene Zusammensetzungen aufweisen und sowohl das erste als auch das zweite Gruppe V-Element enthalten und die erste(n) III/V-Verbindungshalbleitermaterialschicht eine quinternäre Zusammensetzung aufweist und die zweite III/V-Verbindungshalbleitermaterialschicht eine quaternäre Zusammensetzung aufweist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf das Substrat bzw. auf die Pufferschicht vor dem Aufbringen der epitaktischen Bauelement-Schichtenfolge eine Mehrzahl von Schichtabfolgen mit jeweils einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht aufgebracht werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Gehalt des zweiten Gruppe V-Elements in der Mehrzahl von Schichtabfolgen in Richtung vom Substrat bzw. von der Pufferschicht zur epitaktischen Bauelement-Schichtenfolge hin im Mittel abnimmt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat ein GaAs-Substrat oder ein auf GaAs basiertes Substrat ist, die Bauelement-Schichtenfolge eine auf InxGayAl1-x-yP basierende III/V-Verbindungshalbleiterschichtenfolge mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1 ist, und die erste(n) III/V-Verbindungshalbleitermaterialschicht(en) quinternäre InxGayAl1-x-yAszP1-z-Schichten mit 0 < x ≤ 1, 0 < y ≤ 1; x+y ≤ 1 und 0 < z < 1 und die zweite(n) III/V-Verbindungshalbleitermaterialschicht(en) quaternäre InxGayAl1-x-yAszP1-z-Schichten mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1; x+y ≤ 1 und 0 < z < 1 sind.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß durch das Aufwachsen der Schichtabfolge(n) ein rampenartiger Übergang von As-stabilisiertem Wachstum zu P-stabilisiertem Wachstum erzeugt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Schichtdicken der ersten und der zweiten III/V-Verbindungshalbleitermaterialschicht(en) zwischen einschließlich 1 nm und einschließlich 50 nm liegen.
  7. Optoelektronischer Halbleiterchip mit einer epitaktischen Bauelementschichtenfolge auf der Basis eines ersten III/V-Verbindungshalbleitermaterialsystems mit einem ersten Gruppe V-Element auf einem Substrat oder einer Pufferschicht, das bzw. die ein Material auf der Basis eines zweiten III/V-Verbindungshalbleitermaterialsystems mit einem zweiten Gruppe V-Element umfaßt, das von dem ersten Gruppe V-Element verschieden ist, dadurch gekennzeichnet, daß zwischen dem Substrat bzw. der Pufferschicht und der epitak tischen Bauelement-Schichtenfolge mindestens eine Schichtabfolge mit einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht angeordnet ist, wobei die erste und die zweite III/V-Verbindungshalbleitermaterialschicht voneinander verschiedene Zusammensetzungen aufweisen und sowohl das erste als auch das zweite Gruppe V-Element enthalten und die erste(n) III/V-Verbindungshalbleitermaterialschicht eine quinternäre Zusammensetzung aufweist und die zweite III/V-Verbindungshalbleitermaterialschicht eine quaternäre Zusammensetzung aufweist.
  8. Optoelektronischer Halbleiterchip nach Anspruch 7, dadurch gekennzeichnet, daß eine Mehrzahl von Schichtabfolgen mit jeweils einer ersten und einer zweiten III/V-Verbindungshalbleitermaterialschicht vorgesehen ist.
  9. Optoelektronischer Halbleiterchip nach Anspruch 8, dadurch gekennzeichnet, daß der Gehalt des zweiten Gruppe V-Elements in der Mehrzahl von Schichtabfolgen in Richtung vom Substrat bzw. von der Pufferschicht zur epitaktischen Bauelement-Schichtenfolge hin im Mittel abnimmt.
  10. Optoelektronischer Halbleiterchip nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das Substrat ein GaAs-Substrat oder ein auf GaAs basiertes Substrat ist, die Bauelement-Schichtenfolge eine auf InxGayAl1-x-yP basierende III/V-Verbindungshalbleiterschichtenfolge mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1 ist, und die erste(n) III/V-Verbindungshalbleitermaterialschicht(en) quinternäre InxGayAl1-x-yAszP1-z-Schichten mit 0 < x ≤ 1, 0 < y ≤ 1; x+y ≤ 1 und 0 < z < 1 und die zweite(n) III/V-Verbindungshalbleitermaterialschicht(en) quaternäre InxGayAl-x-yAszP1-z-Schichten mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1; x+y ≤ 1 und 0 < z < 1 sind.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß Schichtdicken der ersten und der zweiten III/V-Verbindungshalbleitermaterialschicht(en) zwischen einschließlich 1 nm und einschließlich 50 nm liegen.
DE2003161659 2003-09-30 2003-12-30 Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip Withdrawn DE10361659A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2003161659 DE10361659A1 (de) 2003-12-30 2003-12-30 Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip
EP04022980.9A EP1521295B1 (de) 2003-09-30 2004-09-27 Verfahren zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip
US10/952,154 US7317202B2 (en) 2003-09-30 2004-09-28 Method for manufacture of an epitaxial structural element layer sequence and optoelectronic semiconductor chip
JP2004288292A JP2005109507A (ja) 2003-09-30 2004-09-30 エピタキシャル構成素子層列の製造方法および光電半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003161659 DE10361659A1 (de) 2003-12-30 2003-12-30 Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
DE10361659A1 true DE10361659A1 (de) 2005-07-28

Family

ID=34706685

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003161659 Withdrawn DE10361659A1 (de) 2003-09-30 2003-12-30 Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip

Country Status (1)

Country Link
DE (1) DE10361659A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1770795A2 (de) 2005-09-30 2007-04-04 Osram Opto Semiconductors GmbH Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753933A (en) * 1995-03-07 1998-05-19 Nec Corporation Optical semiconductor device
WO2000038287A1 (en) * 1998-12-21 2000-06-29 Honeywell Inc. Mechanical stabilization of lattice mismatched quantum wells
DE10217304A1 (de) * 2001-04-23 2002-10-31 Agilent Technologies Inc Zuverlässigkeitssteigernde Schichten für VertikalresonatorOberflächenemissionslaser
WO2003082871A1 (en) 2002-04-03 2003-10-09 F. Hoffmann-La Roche Ag Imidazo fused compounds

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753933A (en) * 1995-03-07 1998-05-19 Nec Corporation Optical semiconductor device
WO2000038287A1 (en) * 1998-12-21 2000-06-29 Honeywell Inc. Mechanical stabilization of lattice mismatched quantum wells
DE10217304A1 (de) * 2001-04-23 2002-10-31 Agilent Technologies Inc Zuverlässigkeitssteigernde Schichten für VertikalresonatorOberflächenemissionslaser
WO2003082871A1 (en) 2002-04-03 2003-10-09 F. Hoffmann-La Roche Ag Imidazo fused compounds

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1770795A2 (de) 2005-09-30 2007-04-04 Osram Opto Semiconductors GmbH Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102005047152A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
US7964890B2 (en) 2005-09-30 2011-06-21 Osram Opto Semiconductors Gmbh Epitaxial substrate, method of making same and method of making a semiconductor chip
EP1770795B1 (de) * 2005-09-30 2018-06-20 OSRAM Opto Semiconductors GmbH Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips

Similar Documents

Publication Publication Date Title
DE10213395B4 (de) Indiumgalliumnitrid-Glättungsstrukturen für III-Nitried-Anordnungen
DE69838410T2 (de) Herstellungsverfahren einer optischen Halbleitervorrichtung
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19725578B4 (de) Reduzierung der Rißbildung im Material von III-V-Nitrid-Halbleiterbauelementen bei gleichzeitiger Maximierung der elektrischen Dotierung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE69431333T2 (de) GaN-Einkristall
DE69835941T2 (de) Lichtemittierender Halbleitervorrichtung und Herstellungsverfahren
DE19905517B4 (de) Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
DE10213358A1 (de) Indiumgalliumnitrid-Glättungsstrukturen für III-Nitrid-Anordnungen
DE10208021A1 (de) Erhöhen der Helligkeit von Licht emittierenden III-Nitrid-Anordnungen
EP1314209A1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE102008028036A1 (de) Optoelektronischer Halbleiterkörper mit Tunnelübergang und Verfahren zur Herstellung eines solchen
WO2015011155A1 (de) Optoelektronischer halbleiterchip mit einem mehrfach-quantentopf mit mindestens einer hochbarrierenschicht
EP1770767B1 (de) Halbleitersubstrat aus GaAs und Halbleiterbauelement
EP1521295B1 (de) Verfahren zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip
DE102009004895A1 (de) Optoelektronisches Halbleiterbauelement
DE69925547T2 (de) Herstellung der Endflächen von Laserdioden durch Epitaxie auf Basis von III-V Materialien
DE19954242B4 (de) Lichtemittierende Vorrichtung aus einem Nitridhalbleiter der Gruppe III
DE112005002838T5 (de) Halbleiterstapelstruktur auf Basis von Galliumnitrid, Verfahren zu dessen Herstellung, Halbleitervorrichtung auf Basis von Galliumnitrid und Lampe unter Verwendung der Vorrichtung
DE10361659A1 (de) Verfahrem zum Herstellen einer epitaktischen Bauelementschichtenfolge und optoelektronischer Halbleiterchip
DE112006002450T5 (de) Halbleiter-Lichtemitterbauelement
DE10239045A1 (de) Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
DE102005037022A1 (de) Strahlungsemittierender optoelektronischer Halbleiterchip mit einer Diffusionsbarriere

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee