TWI324345B - Memory cell with separate read and program paths - Google Patents

Memory cell with separate read and program paths Download PDF

Info

Publication number
TWI324345B
TWI324345B TW096105835A TW96105835A TWI324345B TW I324345 B TWI324345 B TW I324345B TW 096105835 A TW096105835 A TW 096105835A TW 96105835 A TW96105835 A TW 96105835A TW I324345 B TWI324345 B TW I324345B
Authority
TW
Taiwan
Prior art keywords
memory
energy
phase change
terminal
region
Prior art date
Application number
TW096105835A
Other languages
English (en)
Other versions
TW200834588A (en
Inventor
Hsiang Lan Lung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200834588A publication Critical patent/TW200834588A/zh
Application granted granted Critical
Publication of TWI324345B publication Critical patent/TWI324345B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/74Array wherein each memory cell has more than one access device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

1324345 » 九、發明說明: 【發明所屬之技術領域】 本發明係有關於使用記憶材料的高密度記憶裝置,例 . 如電阻隨機存取記憶裝置RRAM,以及用以製造此等裝置 . 之方法。記憶材料係可藉由施加能量而在兩種電氣性質狀 態之間切換。記憶材料可為相變化記憶材料,包括含硫屬 化物材料與其他材料。 【先前技術】 相變化記憶材料係廣泛地用於讀寫光碟中。這些材料 包括有至少兩種固態相,包括非晶態之固態相,以及結晶 態之固態相。雷射脈衝係用於讀寫光碟片中,以在二種相 中切換,並讀取此種材料於相變化之後的光學性質。 如硫屬化物及類似材料之此等相變化記憶材料,可藉 由施加其幅度適用於積體電路中之電流,而致使晶相變 化。—般而言非晶態之特徵係其電阻南於結晶態’此電阻 • 值可輕易測量得到而用以作為指示。這種特性則引發使用 可程式化電阻材料以形成非揮發性記憶體電路等興趣,此 電路可用於隨機存取讀寫。 從非晶態轉變至結晶態一般係為一低電流步驟。從結 晶態轉變至非晶態(以下指稱為重置(reset))—般係為一高 電流步驟,其包括一短暫的高電流密度脈衝以融化或破壞 結晶結構,其後此相變化材料會快速冷卻,抑制相變化的 過程,使得至少部份相變化結構得以維持在非晶態。理想 狀態下,致使相變化材料從結晶態轉變至非晶態之重置電 1324345 流幅度應越低越好。欲降低重置所需的重置電流幅度,可 藉由減低在記憶體中的相變化材料元件的尺寸、以及減少 電極與此相變化材料之接觸面積而達成,因此可針對此相 變化材料元件施加較小的絕對電流值而達成較高的電流密 度。 此領域發展的一種方法係致力於在一積體電路結構上 形成微小孔洞,並使用微量可程式化之電阻材料填充這些 微小孔洞。致力於此等微小孔洞的專利包括:於1997年 11月11曰公告之美國專利第5,687,112號‘‘Multibit Single Cell Memory Element Having Tapered Contact”、發明人為 Ovshinky;於1998年8月4曰公告之美國專利第5,789,277 號 “Method of Making Chalogenide [sic] Memory Device”、發明人為Zahorik等;於2000年11月21日公告 之美國專利第 6,150,253 號 “Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same”、發明人為 Doan 等。 在相變化記憶體中,係藉由施加電流而致使相變化材 料在非晶態與結晶態之間切換而儲存資料。電流會加熱此 材料並致使在各狀態之間轉換。從非晶態轉變至結晶態一 般係為一低電流步驟。從結晶態轉變至非晶態(以下指稱為 重置(reset))—般係為一高電流步驟。較佳係將用以導致相 變化材料進行轉換(從結晶態轉換至非晶態)之重置電流 幅度最小化。重置所需要的重置電流幅度可以藉由將記憶 胞中之主動相變化材料元件之尺寸減少而降低。 【發明内容】 在記憶裝置之一部分的記憶胞的範例中,此記憶胞包 6 < 5 1324345 . 括一位元線、一讀取字元線、以及一程式化字元線。此記 憶胞包括數個其他元件,包括具有第一與第二讀取終端之 讀取裝置,第二讀取終端係連接至讀取字元線。一包括具 有第一與第二程式化終端的程式化裝置,第二程式化終端 係連接至程式化字元線。一記憶元件其在第一與第二記憶 元件終端之間包括有一記憶區域。此記憶元件的至少記憶 區域係包括相變化材料,其具有可藉由施加能量而改變的 電氣性質。第一記憶元件終端係連接至第一讀取終端、且 第二記憶元件終端係連接至位元線。一能量發射元件係包 • 括彼此分離之第一與第二能量發射元件終端、以及位於此 第一與第二能量發射元件終端之間的能量發射區域。能量 發射區域與記憶區域之間係具有一能量傳導關係。第一能 量發射元件終端係連接至第一程式化終端,而第二能量發 射元件終端係連接至位元線。 用以程式化一記憶胞之例示方法,包括改變以及感測 步驟,如下所述。此記憶胞係為一記憶裝置的一部份,且 包括了數種元件。一記憶元件包括介於第一與第二記憶元 件終端間之一記憶區域。此記憶元件之該記憶區域係至少 ® 包括一記憶材料,該記憶材料具有可藉由施加能量而改變 之電氣性質。一能量發射元件包括彼此分隔的第一與第二 能量發射元件終端、以及位於第一與第二能量發射元件終 端之間的能量發射區域。能量區域與記憶區域之間具有一 能量傳導關係。藉由通過一第一電流於第一與第二能量發 射元件終端之間、而從能量發射區域傳導能量至記憶區 域,因而改變記憶區域的電氣性質狀態。藉由通過一第二 電流於第一與第二記憶元件終端之間,而可感測記憶材料 元件的電氣性質狀態。在某些方法中,電氣性質狀態改變 7 1324345 步驟,包括Z從能量傳導區域傳導熱量到記憶區域。 以下係詳細說明本發明之結構與方法。本發明 明章節目的並非在於定義本發明。本發明係由, 圍所定義。舉凡本發明之實施例、特徵目範 可透過下列說日斜請專利範圍及所附圖式獲得充分瞭^將 【實施方式】 以下的發明說明將參照至特定結構實施例與方法。 以理解的是,本發明之範疇並非限制於特定所揭露之 # 例,且本發明可利用其他特徵、元件、方法與實施例進^ 實施。較佳實施例係被描述以瞭解本發明,而非用以限制 本發明之範疇,本發明之範疇係以申請專利範圍定義之。 熟習該項技藝者可以根據後續之敘述而瞭解本發明之均等 變化。在各實施例中的類似元件將以類似標號指定之。 第1圖係為一電路圖’緣示根據本發明之記憶胞丨〇的 實施例。記憶胞10典型地係為一半導體記憶裝置(例如一 RRAM裝置)的部分。記憶胞10包括一程式化字元線12、 一讀取字元線14、以友一位元線16。記憶胞1〇亦包括一 程式化裝置17 (以程式化電晶體方式)、以及一讀取裝置 18(以讀取電晶體方式)。程式化裝置17包括一沒極20 (作 用為一第一程式化終端20)、一閘極22 (作用為第二程式 化終端22)、以及一源極24。讀取裝置18包括一沒極26 (作用為第一讀取終端26)、一閘極28 (作用為第二讀取 終端28)、以及一源極30。第二程式化終端22係連接至程 式化字元線12,且第二讀取終端28係連接至讀取字元線 14。在此實施例中,源極24,30係彼此連接,並接地32。 記憶胞10亦包括一記憶元件36 ’其係將第一讀取終 8 < S' 端26連接至位- 其包括-記憶材=線16。圮憶元件36包括-記憶區域38, 加能量而改變。目丄而,憶材料的電氣性質狀態可藉由施 憶材料,尤其是=咸°己隐材料可為-程式化電阻型記 述。然而,本發^兔化材料。各種相變化材料係如下所詳 材料、或者未i =發0狀無法得知但現今以存在之記憶 令。記憶胞ίο也斤=見=己憶材料,也可能適用於本發明 化終端20連接至發射元件40,其係將第一程式 發射區域42。能瞀16。能量發射元件40包括一能量 量傳導關係。在第與記憶區域38之間具有—能 電阻元件,並發射熱旦At的曰貫施例中,能量發射元件係為一 38。在某些實施例中,H以加熱記憶元件36的記憶區域 隔離。能量發射元件4〇^置發射區域係與記憶區域電氣地 例如磁場能量或光能旦 f、建構以發射其他類型的能量, 能量發射元件視所使用之記憶材料而定。 的高電阻導體所構成,6’』至少能量發射區域42可由適當 化鎢等。 G如係碳化物、碳、鎢、以及氮 在所揭露的實施佝中 40係大致上彼此垂直,Li H36 #能量發射元件 如苐2圖所示。 將§己憶區域38的尺寸減到最小, 通到程4ί化係藉由將電流從程式化裝置17導 發夂it達成。藉由將適量的電流通過能量 為大ίΜ士日泎0己,品域38可被加熱,以使得記憶區域成 的低電阻態(亦即「設置」)或大致非晶態的 敦重置)。記憶區域38的電流流通以及加熱 置iV的第^1圖所示。第5圖繪示了將電流從讀取裝 8的第i取終端26導通至位it線16而通過記憶元件 1324345 . 36,以典型地藉由感測放大器(未示)感測記憶元件的狀 態。 記憶胞10電氣地地隔離了記憶元件36與能量發射元 件,其方式係藉由將程式化電流通過能量發射元件40但不 通過記憶元件36、並且藉由將讀取電流通過記憶元件36 但不通過能量發射元件40。具有分離的讀取與程式化路徑 時,與習知程式化電阻記憶裝置相較之下,允許了讀取電 流的增加,因為能量發射元件40並非與記憶元件36串聯。 此外,與習知程式化電阻記憶裝置相較之下,藉由使用一 馨 較高電阻的能量發射元件40,可減低程式化電流。 相變化材料的有用特徵,包括此材料的電阻值係以可 逆的方式進行程式化,例如其具有至少二固態相而可逆地 藉由施加電流而誘發。此至少二固態相包括一非晶相以及 一結晶相。然而,在操作中,相變化材料可能不會完全轉 變成非晶相或結晶相。中間相或混合相也可能在材料特徵 上具有可偵測的特徵。此二固態相應該大致為雙穩態,並 具有不同的電氣性質。相變化材料可為一硫屬化物材料。 一硫屬化物材料可包括GST(鍺銻碲)。在後續的說明書 ® 中,相變化材料通常係以GST指稱,且可以理解的是,亦 可使用其他類型之相變化材料。在本發明之記憶胞中可供 使用的材料係為GQSbzTes。 本發明之記憶胞10可利用標準的微影與薄膜沈積技 術而輕易製程,不需要額外形成次微影圖案的步驟,並可 使得細胞中在程式化時實際改變電阻率之區域的尺寸非常 微小。記憶元件36中,產生相變化的的記憶區域38較佳 係為小尺寸,因此,用以產生相變化的重置電流幅度亦可 縮小。 物材施例,包括在記憶元件36含有硫屬化 物„相變化材料。硫屬化物包括下列四元素之任 ?、硫(s)i(se)、以及碲㈤,形成元 二,二蛩第νι私的部分。硫屬化物包括將-硫屬元素與 14之元素或自由基結合而得。硫屬化合物合金 合物與其他物質如過渡金屬等結合。-硫屬 :合物丨ΐ金通常包括-個以上選自元素週期表第六欄的元 t例如錯(Ge)以及錫(Sn)。通常,硫屬化合物合金 包括下列7L素中-個以上的複合物:録(Sb)、鎵(Ga)、 銦(In)、以及銀(Ag)。許多以相變化為基礎之記憶材料 已經被描述於技術文件中,包括下列合金:鎵/銻、銦/銻、 銦/石西、録/蹄、錄/碲、錯/録/碲、銦/錄/碲、鎵/砸/蹄、錫/ 銻/碌、銦/綈/錯、銀/麵/錄/碲、鍺/錫/錄/碲、錄/録/砸/碌、 以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中,可以嘗試大範圍 的合金成分。此成分可以下列特徵式表示: TeaGebSb100.(a+b)» 其中a與b代表了所組成元素的原子總數 為100%時,各原子的百分比。一位研究員描述了最有用的 合金係為’在沈積材料中所包含之平均碲濃度係遠低於 70%,典型地係低於60%,並在一般型態合金中的蹄含量 範圍從最低23%至最高58%,且最佳係介於48%至58%之 碲含量。鍺的濃度係高於約5%,且其在材料中的平均範圍 係從最低8%至最高30%,一般係低於50%。最佳地,鍺的 濃度範圍係介於8%至40%。在此成分中所剩下的主要成分 則為銻。(Ovshinky ‘112專利,欄10〜11)由另一研究者所 評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及 GeSb4Te7。( Noboru Yamada,’’Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording”, 1324345 . 57V五ν·37⑽,ρρ· 28-37(1997))更一般地,過渡金屬如鉻 (Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述 之混合物或合金,可與鍺/銻/碲結合以形成一相變化合金其 包括有可程式化的電阻性質。可使用的記憶材料的特殊範 例,係如Ovshinsky ‘ 112專利中欄11 -13所述,其範例在 此係列入參考。 相變化材料能在此細胞主動通道區域内依其位置順序 於材料為一般非晶狀態之第一結構狀態與為一般結晶固體 狀態之第二結構狀態之間切換。這些材料至少為雙穩定 • 態。此詞彙「非晶」係用以指稱一相對較無次序之結構, 其較之一單晶更無次序性,而帶有可偵測之特徵如較之結 晶態更高之電阻值。此詞彙「結晶態」係用以指稱一相對 較有次序之結構,其較之非晶態更有次序,因此包括有可 偵測的特徵例如比非晶態更低的電阻值。典型地,相變化 材料可電切換至完全結晶態與完全非晶態之間所有可偵測 的不同狀態。其他受到非晶態與結晶態之改變而影響之材 料特中包括,原子次序、自由電子密度、以及活化能。此 材料可切換成為不同的固態、或可切換成為由兩種以上固 ® 態所形成之混合物,提供從非晶態至結晶態之間的灰階部 分。此材料中的電性質亦可能隨之改變。 相變化材料可藉由施加一電脈衝而從一種相態切換至 另一相態。先前觀察指出,一較短、較大幅度的脈衝傾向 於將相變化材料的相態改變成大體為非晶態。一較長、較 低幅度的脈衝傾向於將相變化材料的相態改變成大體為結 晶態。在較短、較大幅度脈衝中的能量夠大,因此足以破 壞結晶結構的鍵結,同時夠短因此可以防止原子再次排列 成結晶態。在沒有不適當實驗的情形下,可以利用實驗方
< S 12 及裝置結構的適當 法決定特別適用於一特定相變化材料以 脈衝量變曲線。 ’ 以下係簡略介紹一種相變化材料。 硫屬化物材料 GexSbyTez x:y:z = 2:2:5 或其他成分為x: 0〜5; y: 〇〜5. ζ 〇 ι〇 以氣、石夕、鈦或其他元素摻雜之Μ,亦可被使
形成方法.利用PVD濺鍍或磁控⑽叩狀的…濺鍍 方式’其反應氣體為氬氣、氮氣、及/或氦氣、壓力為 :_mT〇rr至100mTorr。此沈積步驟一般係於室溫下進 行。一長寬比為1〜5之準直器(c〇mmater)可用以改良 其填入表現。為了改善其填入表現亦可使用數十至 數百伏特之直流偏壓。另-方面,同時合併使用直流 偏壓以及準直器亦是可行的。 有時需要在真空中或氮氣環境中進行一沈積後退
火處理,以改良硫屬化物材料之結晶態。此退火處理 的溫度典型地係介於1〇〇。〇至4〇〇t>c,而退火時間則少 於30分鐘。 —硫屬化物材料之厚度係隨著細胞結構的設計而 定。一般而言,硫屬化物之厚度大於8奈米者可以具 有相變化特性,使得此材料展現至少雙穩定的電阻態。 。與相變化隨機存取記憶裝置之製造、元件材料、使用、 與操作方式相關的額外資訊,請參見美國專利申請案號第 11/155,067 號 “Thin Film Fuse Phase Change Ram And Manufacturing Method”,申請日為 2005/6/17。 13 1324345 . 上述說明中所提到的詞彙如之上、之下、上、底等, 僅係為協助瞭解本發明,而非用以限制本發明。 雖然本發明係已參照較佳實施例來加以描述,將為吾 人所瞭解的是,本發明創作並未受限於其詳細描述内容。 替換方式及修改樣式係已於先前描述中所建議,並且其他 替換方式及修改樣式將為熟習此項技藝之人士所思及。特 別是,根據本發明之結構與方法,所有具有實質上相同於 本發明之構件結合而達成與本發明實質上相同結果者皆不 脫離本發明之精神範疇。因此,所有此等替換方式及修改 • 樣式係意欲落在本發明於隨附申請專利範圍及其均等物所 界定的範_之中。 任何在前文中提及之專利申請案以及印刷文本,均係 列為本案之參考。 【圖式簡單說明】 第1圖係繪示本發明之一記憶胞。 第2圖係繪示第1圖之記憶元件與能量發射元件的相 對方向示意圖。 • 第3圖係繪示第2圖之結構中,穿過能量發射元件的 電流路徑。 第4圖係溫度與壓力對於時間的變化圖,繪示習知技 術中使一相變化材料轉換成結晶態(典型地特徵為0 )以 及非晶態(典型地特徵為1)。 第5圖係繪示第2圖的結構中,穿過記憶元件的電流 路徑,以允許讀取記憶元件的狀態。 1324345 主要元件符號說明 10 記憶胞 12 程式化字元線 14 言買取字元線 16 位元線 17 程式化裝置 18 讀取裝置 20 汲極(第一程式化終端) 22 閘極(第二程式化終端) 24 源極 26 汲極(第一讀取終端) 28 閘極(第二讀取終端) 30 源極 32 接地 36 記憶元件 38 記憶區域 40 能量發射元件 42 能量發射區域 15

Claims (1)

1324345
十、申請專利範圍 中華民國發明專利申請第096105835號 無劃線之申請專利範圍替換本 中華民國99年2月|>曰送呈 1. 一種記憶胞,該記憶胞係為一記憶裝置之一部 分,該記憶胞包括: 一位元線、一讀取字元線、以及一程式化字元線; 一讀取裝置其具有第一與第二讀取終端,該第二讀取 終端係連接至該讀取字元線; 一程式化裝置其具有第一與第二程式化終端,該第二 程式化終端係連接至該程式化字元線; 一記憶元件其在第一與第二記憶元件終端之間包括一 記憶區域,至少該記憶元件之該記憶區域包括一記憶材 料,其電氣性質係可藉由施加能量而改變; 該第一記憶元件終端係連接至該第一讀取終端,且該 第二記憶元件終端係連接至該位元線; 一能量發射元件,包括彼此分離之第一與第二能量發 射元件終端、以及位於該第一與第二能量發射元件終端間 之一能量發射區域; 該能量發射區域係與該記憶區域之間具有一能量傳導 Φ 關係;以及 該第一能量發射元件終端係連接至該第一程式化終 端,且該第二能量發射元件終端係連接至該位元線。 2. 如申請專範圍第1項所述之記憶胞,其中該讀取 裝置包括一讀取電晶體。 3. 如申請專利範圍第1項所述之記憶胞,其中整個 記憶元件包括一記憶材料。 16 4. 如申請專利範圍第1項所述之記憶胞,其中該記 憶材料包括一相變化材料。 5. 如申請專利範圍第1項所述之記憶胞,其中該記 憶材料之電氣性質可藉由施加熱量而改變。 ° 田6·如申請專利範圍第1項所述之記憶胞,其中該能 量發射元件係發射熱能。 曰·如申請專利範圍第6項所述之記憶胞,其中該能 量發射元件包括一電阻。 ° 旦8.如申請專利範圍第1項所述之記憶胞,其中該能 量發射區域係與該記憶區域以電氣分隔。 Λ 9. 一種相變化記憶胞,該記憶胞係為一相變化記 裝置之一部份,該記憶胞包括: 一f元線、一讀取字元線、以及一程式化字元線; =項取裝置具有第-與第二讀取終端,該第二讀取線 端係連接至該讀取字元線; 、 ,一程式化裝置其具有第一與第二程式化終端,該 程式化終端係連接至該程式化字元線; 一 -相變化元件其在第-與第二相變化元件終端之 括一相變化區域,該相變化元件之至少該相變化 二相變化材料,該相變化材料之電阻可藉由施加熱量二 變, 該第-相變化元件終端係連接至該第一讀取終端,且 1324345 .· •. . 該第二相變化元件終端係連接至該位元線; 一熱量發射元件其包括彼此分離之第一與第二熱量發 射元件終端、以及介於該第一與第二熱量發射元件終端間 之一熱量發射區域; 該熱量發射區域與該相變化區域之間係具有一熱量傳 導關係;以及 該第一熱量發射元件終端係連接至該第一程式化終 端、且該第二熱量發射元件終端係連接至該位元線。 _ ίο. —種用以程式化一記憶胞之方法,該記憶胞係為 一記憶裝置之一部份,該記憶胞包括:一記憶元件其在第 一與第二記憶元件終端之間包括一記憶區域,該記憶元件 中之該記憶區域包括一記憶材料其電氣性質可藉由施加能 量而改變;一能量發射元件包括彼此分離之第一與第二能 量發射元件終端、以及位於該第一與第二能量發射元件終 知間之一成量發射區域;該能量發射區域與該記憶區域之 間係具有一能量傳導關係;該方法包括: 藉由通過一第一電流於該第一與第二能量發射元件終 端之間、藉而從該能量發射區域傳導能量至該記憶區域, 以改變該記憶區域之該電氣性質狀態; ^ 藉由通過一第二電流於該第一與第二記憶元件終端之 間而感測該記憶材料元件之電氣性質狀態。 11.如申請專利範圍第〗〇項所述之方法,其中該電氣 性質狀態改變步驟包括從該能量發射區域傳導熱能^該記 憶區域。 1324345 . 12.如申請專利範圍第ι〇項所述之方法,其中該電氣 性質狀態改變步驟係在一記憶區域中進行,該記憶區域包 括一相變化材料。 13.如申請專利範圍第1〇項所述之方法,其中該電氣 性質狀態改變步驟包括改變該記憶元件之電阻值。 • 14·如申請專利範圍第10項所述之方法,其中該電氣 • 性質狀態改變步驟之進行係未使該第一電流進入該記憶材 •料元件,且該電氣性質狀態感測步驟之進行係未使該第二 電流進入該能量發射元件。 [S1 19
TW096105835A 2007-02-07 2007-02-15 Memory cell with separate read and program paths TWI324345B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/672,125 US7483292B2 (en) 2007-02-07 2007-02-07 Memory cell with separate read and program paths

Publications (2)

Publication Number Publication Date
TW200834588A TW200834588A (en) 2008-08-16
TWI324345B true TWI324345B (en) 2010-05-01

Family

ID=39676007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096105835A TWI324345B (en) 2007-02-07 2007-02-15 Memory cell with separate read and program paths

Country Status (3)

Country Link
US (1) US7483292B2 (zh)
CN (1) CN101241756B (zh)
TW (1) TWI324345B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
TWI428929B (zh) * 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US10615225B2 (en) * 2018-08-22 2020-04-07 International Business Machines Corporation Multilayer back end of line (BEOL)-stackable cross-point memory array with complementary pass transistor selectors

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6620715B1 (en) 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) * 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) * 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6808991B1 (en) 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100598100B1 (ko) * 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법

Also Published As

Publication number Publication date
CN101241756A (zh) 2008-08-13
CN101241756B (zh) 2011-06-15
US7483292B2 (en) 2009-01-27
US20080186761A1 (en) 2008-08-07
TW200834588A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
TWI324345B (en) Memory cell with separate read and program paths
TWI328270B (en) Method for making a pillar-type phase change memory element
TWI323930B (en) Method for making a self-converged void and bottom electrode for memory cell
TWI311797B (en) Self-align planerized bottom electrode phase change memory and manufacturing method
TWI357076B (en) Memory cell device and programming methods
CN100481556C (zh) 一种存储元件及其制造方法
TWI376798B (en) Memory element with reduced-current phase change element
TWI331800B (en) Single-mask phase change memory element
TWI335662B (en) Memory cell with memory material insulation and manufacturing method
TWI442518B (zh) 自動對準式柱狀記憶胞裝置及其製造方法
US7449710B2 (en) Vacuum jacket for phase change memory element
KR101006218B1 (ko) 봉쇄층을 포함하는 활물질 소자들
TWI451427B (zh) 用於減少相變化記憶體中瑕疵位元數的方法及其裝置
TWI376799B (en) Memory cell device with coplanar electrode surface and method
JP6062155B2 (ja) GeリッチなGST−212相変化材料
TW200847420A (en) 4F2 self align side wall active phase change memory
TWI309454B (en) Process in the manufacturing of a resistor random access memory and memory device
US20080138930A1 (en) Method for Making a Keyhole Opening during the Manufacture of a Memory Cell
US20080258126A1 (en) Memory Cell Sidewall Contacting Side Electrode
KR101058856B1 (ko) 기억소자 및 이를 이용한 기억장치
US20090098716A1 (en) Method for making a self-converged memory material element for memory cell
US7510929B2 (en) Method for making memory cell device
TW200820422A (en) Memory cell device with circumferentially-extending memory element
TWI313044B (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US7956344B2 (en) Memory cell with memory element contacting ring-shaped upper end of bottom electrode