KR101006218B1 - 봉쇄층을 포함하는 활물질 소자들 - Google Patents

봉쇄층을 포함하는 활물질 소자들 Download PDF

Info

Publication number
KR101006218B1
KR101006218B1 KR1020107014581A KR20107014581A KR101006218B1 KR 101006218 B1 KR101006218 B1 KR 101006218B1 KR 1020107014581 A KR1020107014581 A KR 1020107014581A KR 20107014581 A KR20107014581 A KR 20107014581A KR 101006218 B1 KR101006218 B1 KR 101006218B1
Authority
KR
South Korea
Prior art keywords
active material
layer
electrode
containment layer
electrical
Prior art date
Application number
KR1020107014581A
Other languages
English (en)
Other versions
KR20100084196A (ko
Inventor
레지노 산도발
Original Assignee
오보닉스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오보닉스, 아이엔씨. filed Critical 오보닉스, 아이엔씨.
Publication of KR20100084196A publication Critical patent/KR20100084196A/ko
Application granted granted Critical
Publication of KR101006218B1 publication Critical patent/KR101006218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

활물질 전기적 소자가 봉쇄층과 함께 설명된다. 상기 소자는 상부 및 하부 전극과 전기적으로 통신하는 활성 칼코게나이드, 닉타이드, 또는 상-변화 물질을 포함한다. 상기 소자는 제조 또는 동작 동안에 상기 소자가 고온에 노출되었을 경우, 상기 활물질로부터 휘발된 성분이 이탈하는 것을 방지하는, 상기 활물질 상에 형성된 봉쇄층을 포함한다. 상기 봉쇄층은 또한 상기 공정 또는 주변 환경 내의 반응 종들(reactive species)로부터 보호하여 상기 활물질의 화학적 오염을 방지한다. 상기 봉쇄층, 및 상기 활물질과 봉쇄층 사이에 형성된 중간층은 상기 활물질의 휘발을 방지하기에 충분할 정도로 낮은 온도에서 형성된다. 일단 상기 봉쇄층이 형성되면, 상기 소자는 고온이나 화학적으로 공격적인 환경에 상기 활물질의 구성적 또는 구조적 보전성을 손상시키지 않을 수 있다. 상기 봉쇄층의 포함은 상기 소자의 사이클 수명을 크기의 2 차수 이상으로 신장시키는 것을 나타낸다.

Description

봉쇄층을 포함하는 활물질 소자들{Active material devices with containment layer}
본 발명은 상승된 온도에서의 공정 또는 동작 동안에 증발하기 쉬운 휘발성 활물질들을 포함하는 전기적 소자들에 관련된 것이다. 더욱 상세하게는, 본 발명은 제조 또는 동작 동안에 활물질들의 증발을 방지하도록 설계된 보호 단계들을 포함하는 전기적 소자들을 만드는 방법들에 관련된 것이다. 가장 상세하게는, 본 발명은 이후의 고온 공정 또는 동작 동안에 휘발성 활물질을 국한시키는 봉쇄층의 저온 증착을 포함하는 칼코게나이드(chalcogenide) 또는 상-변화 메모리 또는 스위칭 소자들을 만드는 방법에 관한 것이다.
칼코게나이드 물질은 스위칭, 메모리, 논리 및 처리 성능을 보이는 새로운 상용 전자 물질 군이다. 상기 칼코게나이드 물질들의 기본적인 원리는 1960년대에 S.R. Ovshinsky에 의하여 발전되었으며, 지난 수 십 년간 그와 전세계의 다른 사람들의 많은 노력으로 저변의 과학에서 발전을 가져왔으며, 칼코게나이드 물질들이 실용적으로 응용될 수 있는 범위가 넓어졌다.
칼코게나이드 소자들에서 초기의 연구는 활성 칼코게나이드 물질의 문턱 전압 또는 그 이상의 전압을 가해 주었을 때 저항성(resistive) 상태로부터 도전성(conductive) 상태로의 스위칭이 유발된다는 전기적 스위칭 거동을 증명하였다. 이러한 효과는 오보닉 임계치 스위치(OTS, Ovonic Threshold Switch)의 기초이며, 칼코게나이드 물질들의 중요한 실용적인 특징을 남긴다. 상기 오보닉 임계치 스위치는 동작의 많은 사이클들 동안에 초고속 스위칭 속도에서도 높은 재현성의 스위칭을 제공한다. 상기 오보닉 임계치 스위치의 기초 원리들 및 작동상의 특징들은, 예를 들면, 그 개시한 바가 여기에 인용되어 포함되는 S.R. Ovshinsky, "Reversible Electrical Switching Phenomena in Disordered Structures", Physical Review Letters, vol. 21, p.1450 - 1453 (1969); S.R. Ovshinsky 및 H. Fritzsche, "Amorphous Semiconductors for Switching, Memory, and Imaging Applications," IEEE Transactions on Electron Devices, vol. ED-20, p. 91 - 105 (1973)를 포함하는 여러 저널 논문에서뿐만 아니라 그 개시한 바가 여기에 참조되어 포함되는 미합중국 특허 제3,271,591호; 제5,543,737호; 제5,694,146호; 및 제5,757,446호에 제공된다.
칼코게나이드 물질들의 다른 중요한 응용은 전기적 및 광학적 메모리 소자들에 포함된다. 칼코게나이드 메모리 소자의 일종은 상기 활성 칼코게나이드 물질의 넓은 저항값 범위를 메모리 동작의 기초로서 이용한다. 각 저항값들은 상기 칼코게나이드 물질의 식별되는 구조적 상태에 대응되고, 상기 상태의 하나 이상을 선택하여 작동하는 메모리 상태들을 정의하는 데 사용할 수 있다. 칼코게나이드 물질들은 비결정질 상태 또는 상(相)뿐만 아니라 결정질 상태 또는 상도 보인다. 칼코게나이드 물질의 상이한 구조적 상태는 칼코게나이드 물질의 주어진 부피 또는 영역에서 결정질과 비결정질 상의 상대적인 비율에 따라 달라진다. 상기 칼코게나이드 물질의 설정 상태 및 재설정 상태에 의하여 저항값의 범위가 경계지워진다. 상기 설정 상태는 전기적 성질들이 상기 칼코게나이드 물질의 결정질 부분에 의하여 주로 제어되는 저(低)저항 구조 상태이고, 재설정 상태는 전기적 성질들이 상기 칼코게나이드 물질의 비결정질 부분에 의하여 주로 제어되는 고(高)저항 구조 상태이다.
칼코게나이드 메모리 물질의 각 메모리 상태는 저항값들의 구별되는 범위에 대응되고, 각 메모리 저항값은 고유의 정보 내용을 의미한다. 작동에 있어서, 에너지, 가장 일반적으로는 상기 칼코게나이드 물질을 저장되어야 하는 상기 특정한 정보 내용과 연관된 저항값을 갖는 구조적 상태로 전이시키기에 적절한 진폭과 지속 시간을 갖는 전기적 전류 펄스를 가함으로써 상기 칼코게나이드 물질은 특정 메모리 상태로 프로그래밍될 수 있다. 칼코게나이드 물질에 가해지는 에너지의 양을 제어함으로써, 상기 물질의 소정 부피 내의 결정질 상 영역과 비결정질 상 영역의 상대적인 비율을 조절하는 것이 가능하고 그에 의하여 상기 칼코게나이드 물질의 구조적 (및 메모리) 상태를 제어할 수 있다.
각 메모리 상태는 그 상태에 특유한 전류 펄스를 제공함으로써 프로그래밍될 수 있고, 각 상태는 그 저항을 측정함으로써 비파괴적인 방식으로 식별 또는 독출될 수 있다. 상이한 상태들 사이에서 프로그래밍하는 것은 완전히 가역적이며 메모리 소자들은 반복되는 횟수의 사이클들에 걸쳐 기록 및 독출될 수 있기 때문에 강건하고 신뢰도 높은 동작을 제공할 수 있다. 칼코게나이드 물질들의 가변 저항 메모리 기능은 시장에 곧 출현할 것으로 기대되는 오보닉 보편 (또는 통합) 메모리(OUM, Ovonic Universal (또는 Unified) Memory) 소자들에서 현재 개척되고 있다. 오보닉 보편 메모리 타입 소자들의 기본적인 원리들 및 동작은, 예를 들면, IEEE Transactions on Electron Devices, vol. 51, p. 714-719 (2004)로 발간된 Pirovana 등의 "Low Field Amorphous State Resistance and Threshold Voltage Drift in Chalcogenide Materials" 및 IEEE Spectrum, vol. 167, p. 363-364 (2005)로 발간된 Weiss의 "Morphing Memory"를 포함하는 여러 저널 논문들뿐만 아니라, 그 개시한 바가 여기에 인용되어 포함되는 미합중국 특허 제6,859,390호; 제6,774,387호; 제6,687,153호; 및 제6,314,014호에 제공된다.
칼코게나이드 물질들의 일반적인 거동(스위칭, 메모리 및 축적(accumulation))과 화학 조성은, 그 개시한 바가 여기에 인용되어 통합되는 다음의 미합중국 특허 제6,671,710호; 제6,714,954호; 제6.087,674호; 제5,166,758호; 제5,296,716호; 제5,536,947호; 제5,596,522호; 제5,825,046호; 제5,687,112호; 제5,912,839호; 및 제3,530,441호에서 개시되었다. 이들 문헌들은 칼코게나이드 물질들의 거동을 지배하는 것으로 제안된 메커니즘도 설명한다. 또한, 상기 문헌들은 전기적 및 광학적 칼코게나이드 물질의 작동상 특징의 근간을 이루는 일련의 부분 결정화 상태를 통해 결정질 상태로부터 비결정질 상태로(및 그 반대로)의 구조적 전이를 포함한다. 보다 최근에 닉타이드(pnictide)계의 물질에 대하여 유사한 구조적 전이들이 보고되었다.
상기 칼코게나이드 물질들 및 소자들의 현재의 개발은 소자 어레이들의 제조도 지향하고 있다. 칼코게나이드 물질은 전통적인 이진(binary) 데이터 저장 장치 또는 멀티레벨(multilevel) 방법에 따라 동작할 수 있는 고밀도 메모리, 로직 및 신경망 어레이로서의 가능성을 제공한다. 칼코게나이드 어레이들은 나아가 단일 칩 상에 메모리와 처리 기능을 통합하여 고속 동작을 가능하게 하는 전망을 제공한다.
칼코게나이드 또는 닉타이드 상-변화 메모리들을 위한 상업적인 기회들을 확장하기 위하여, 최적화된 성능으로 이끄는 상-변화 물질들, 소자 구조들, 및 프로그래밍 방법을 발견하는 것이 필요하다. 원하는 동작 특징들은 상기 재설정 상태 및 상기 설정 상태의 저항들의 높은 대비, 낮은 재설정 전류, 감소하는 소자 크기에 따른 기능의 확장성, 빠른 결정화, 동작의 여러 사이클들에 걸쳐 재현 가능한 성능, 원자 이동의 회피 또는 금지, 구성적 안정성, 상기 능동 상-변화 물질과 상기 전기적 접촉들 및 상기 소자의 둘러싸는 층들 사이의 좋은 접착력, 데이터의 안정된 장기 저장 장치, 및 (온도 및 작업 환경을 포함하는) 주변 조건들의 넓은 영역에 걸친 일관된 성능이다.
칼코게나이드 또는 다른 상-변화 메모리 소자들에 대한 중요한 상업적 요구는 내구성이다. 실용적인 메모리들은 보다 많은 동작 기입/독출 사이클들에 걸쳐 기능하여야 한다. 가장 최근의 칼코게나이드 또는 상-변화 메모리 소자들은 페일이 발생하기 이전의 수백만 사이클 동안 동작할 수 있다. 페일의 다양한 형태들은 칼코게나이드 또는 상-변화 소자들의 사이클 수명을 제한하여 확인되어 왔다. 페일의 형태들은 스턱(stuck) 설정 상태, 스턱 재설정 상태, 개방 회로 페일(open circuit failure), 및 션팅(shunting)을 포함한다. 칼코게나이드 또는 상-변화 메모리 소자의 상업화를 촉진하기 위하여, 상기 사이클 수명을 적어도 수 십억 사이클의 동작으로 확장하는 것이 바람직하다. 이 목표를 달성하기 위하여, 페일의 메커니즘을 이해하고 페일을 방지하기 위한 전략을 고안하는 것이 필요하다.
본 발명은 억제된 활물질을 포함하는 전기적 소자들을 제공한다. 상기 활물질은 메모리물질, 스위칭 물질, 칼코게나이드 물질, 닉타이드 물질, 또는 상-변화 물질일 수 있다. 상기 소자에 있어서, 상기 활물질은 하부 전극 및 상부 전극과 전기적 통신을 한다. 상기 상부 전극은 봉쇄층으로 캐핑되어 있다. 프로그래밍 공정 동안에 상기 활물질 내에 국부적으로 고온이 형성되는 경우, 상기 봉쇄층은 제조 공정 내에서의 고온 단계들 또는 동작 동안에 상기 활물질의 휘발을 방지 또는 금지한다. 또한, 상기 봉쇄층은 제조 동안에 상기 공정 환경으로부터, 또는 동작 동안에 주변 환경으로부터 상기 활물질을 화학적 오염으로부터 보호한다. 상기 상부 전극은 상기 활물질 위로 등각적으로 또는 비-등각적으로 증착될 수 있다. 상기 상부 전극은 단일 도전층 또는 저항성에서 상이한 둘 이상의 도전 층들의 스택(stack)일 수 있다. 확산 장벽층 및 항복층은 선택적으로 상기 활물질 및 상기 상부 및 하부 전극들 중에 하나 또는 둘 모두의 사이에 포함될 수 있다. 상기 봉쇄층은 상기 상부 전극 위에 등각 또는 비-등각적으로 증착될 수 있다.
상기 봉쇄층은 물리적 접근을 차단하고 그로부터 멀리 떨어져 상기 활물질을 밀봉하는 기능을 한다. 제조 또는 동작 동안에, 상기 소자는 종종 상기 활물질의 휘발 및 부피 손실을 촉진하는 고온에 노출된다. 휘발된 물질의 이탈은 상기 활물질 위로 증착된 비-등각층들의 포어(pore) 또는 경계선들을 통하여 발생할 수 있다. 상기 봉쇄층은 상기 비-등각층들의 마지막 층 위로 상기 포어들을 차단하기에 충분한 커버리지로 형성된다. 결과적으로, 휘발된 성분은 이탈로부터 방지되며, 주변 또는 공정 환경에서 나타나는 화학적 오염물질들은 상기 활물질과 상호작용하는 것으로부터 방지된다. 상기 봉쇄층은 휘발 종들이 상기 활물질로부터 이탈하는 것과 기체성 종들이 주변 또는 공정 환경으로부터 상기 활물질로 이동하는 것을 막거나 방지하는 캡(cap)을 제공한다.
일 실시예에 있어서, 상기 전기적 소자는 하부 전극과 전기적으로 통신하는 활물질 및 상기 활물질과 전기적으로 통신하는 상부 전극을 포함하며, 여기서 상기 상부 전극은 상기 활물질의 두드러지는 휘발을 방지하기에 충분하게 낮은 온도에서 형성된다. 상기 소자는 상기 상부 전극 위로 형성된 봉쇄층을 더 포함하며, 여기서 상기 봉쇄층은 상기 활물질의 주목할만한 휘발을 방지하기에 충분하게 낮은 온도에서도 형성된다. 상기 봉쇄층은 절연체 또는 도전체일 수 있으며, 복수의 층들을 포함할 수 있다.
본 발명은 나아가 전기적 소자를 제조하는 방법을 제공한다. 상기 방법은 기판 상에 하부 전극을 증착하고, 상기 하부 전극 위로 절연체를 증착하고, 상기 절연체 내에 개구를 형성하고, 선택적으로 상기 개구 위로 항복층 및/또는 확산 장벽층을 증착하고, 상기 개구 위로 활물질을 증착하며, 상기 활물질 위로 상면 전극을 증착하는 단계들을 포함한다. 상기 방법은 상기 봉쇄층이 결여된 상응하는 구조들에 대응하는 활물질의 휘발을 허용하는데 충분할 정도의 고온에서 수행되는 추가적인 공정 단계들을 더 포함할 수 있다.
도 1은 상-변화 물질의 저항 대(對) 에너지/전류 플롯을 나타낸다.
도 2는 제조의 중간 단계에서의 활물질 전기적 소자를 나타낸다.
도 3은 상기 도 2의 소자에 상부 전극층을 더 포함한 것을 나타낸다.
도 4는 상기 도 3의 소자에 도전성 플러그를 더 포함한 것을 나타낸다.
도 5는 상기 도3의 소자에 고립 절연체층을 더 포함한 것을 나타낸다.
도 6은 상기 도 3의 소자에 봉쇄층을 더 포함한 것을 나타낸다.
도 7은 실례가 되는 상-변화 메모리 소자의 단면 현미경 사진이다.
도 8은 상기 도 7에 나타난 소자의 평면도이다.
도 9는 상기 도 7에 나타난 소자의 평면도이며, 여기서 상기 소자는 봉쇄층을 더 포함한다.
도 10은 봉쇄층이 결여된 상-변화 소자의 사이클 수명 결과들을 나타낸다.
도 11은 봉쇄층을 포함하는 상-변화 소자의 사이클 사이클 결과들을 나타낸다.
도 12는 봉쇄층이 결여된 상-변화 소자의 페일 이후의 단면 현미경 사진이다.
도 13은 봉쇄층을 포함하는 상-변화 소자의 페일 이후의 단면 현미경 사진이다.
본 발명이 특정한 바람직한 실시예의 측면에서 기술될 것이지만, 본 명세서에 설명된 이익들 및 특징들을 모두 제공하지 못하는 실시예들을 포함하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자들에게 자명한 다른 실시예들 또한 본 발명의 기술적 사상의 범위 내에 있다. 따라서, 본 발명의 범위는 덧붙인 청구항들을 참조하여서만 정의된다.
본 발명은 전기적 소자들, 및 메모리 또는 스위칭 성능을 가지는 활성층을 포함하는 전기적 소자들을 만드는 방법을 제공한다. 상기 활성층은 하부 전극 및 상부 전극과 전기적 통신을 한다. 상기 하부 전극 및 상부 전극 사이, 및 상기 활성층을 통한 적절한 전기적 신호(전압 또는 전류)의 인가는 메모리 또는 스위칭 성능을 제공하는 상기 활성층 내에서 전이를 초래한다. 본 발명에 따른 활성층 물질들은 칼코게나이드 물질들, 닉타이드 물질들, 상-변화 물질들, 및 (오보닉 임계치 스위칭 물질들을 포함하는)스위칭 물질들을 포함한다.
본 발명의 유익한 점을 이해하기 위하여, 대표적인 활성층 물질의 기본적인 동작 특징들을 다시 보는 것이 도움이 된다. 이어지는 논의는 메모리 성능을 가지는 활성층 물질들로서 실례가 되는(illustrative) 칼코게나이드 상-변화 물질들에 초점을 맞춘다. 이어지는 논의에서 나타난 상기 기본적인 원리들은, 닉타이드들, 또는 구조적, 물리적 특징, 전기적 특징, 또는 화학적 특징에 기초하여 식별이 가능한 둘 이상의 상태 사이에서 전이될 수 있는 다른 물질 군들과 같은, 상-변화 또는 상태-변화 물질들의 다른 형태들에 대하여 동일하게 적용된다. 오보닉 임계치 스위칭 물질들의 동작 특징들은 그 개시한 바가 여기에 인용되어 통합되는 미합중국 특허 제3,271,591호; 제5,543,737호; 제5,694,146호; 및 제5,757,446호에서 논의된다.
칼코게나이드 메모리 소자 및 소자 어레이의 동작에 있어서, 상기 칼코게나이드 물질들의 중요한 특징은 둘 또는 그 이상의 구조적 상태들 사이에서 상 전이가 일어날 수 있는 능력이다. 상기 칼코게나이드 물질들은 결정질 상태, 하나 이상의 부분-결정질 상태 및 비결정질 상태를 포함하는 구조적 상태들을 포함한다. 상기 결정질 상태는 단결정질 상태 또는 다결정질 상태를 포함할 수 있다. 본 명세서에서, 부분-결정질 상태는 비결정질 부분과 결정질 부분을 포함하는 소정 부피의 칼코게나이드의 구조적 상태를 일컫는다. 일반적으로, 상기 비결정질 및 결정질 부분들의 상대적인 비율들에 기초하여 상-변화 물질들에 대한 복수의 부분-결정질 상태들이 식별될 수 있다. 부분 결정화도(Fractional crystallinity)는 칼코게나이드 상-변화 물질의 상기 구조적 상태들을 특징지을 수 있는 하나의 방법이다. 상기 결정질 상태의 상기 부분 결정화도는 100%이고, 상기 비결정질 상태의 상기 부분 결정화도는 0%이며, 상기 부분-결정질 상태들은 0% (상기 비결정질 한계) 에서 100% (상기 결정질 한계) 사이에서 연속적으로 변화하는 결정질 물질의 부분 체적률(fractional volume percentage)을 가진다. 따라서 상-변화 칼코게나이드 물질은 0%에서 100%의 결정질 물질의 부분 체적률 사이의 전 범위에서 변화하는 복수의 구조적 상태들 사이에서 전이될 수 있다.
칼코게나이드 물질의 상기 구조적 상태들 사이의 전이들은 상기 칼코게나이드 물질에 에너지를 가하여 유발된다. 다양한 형태들의 에너지는 칼코게나이드 물질의 상기 부분 결정화도에 영향을 줄 수 있으며, 나아가 구조적 전이들을 유발할 수 있다. 칼코게나이드 물질에 전기적, 열적 또는 광학적 영향을 유발하는 적절한 형태의 에너지는 전기 에너지, 열 에너지, 광학 에너지 또는 다른 형태의 에너지(예를 들면, 입자-빔 에너지)를 포함한다. 상이한 형태의 에너지의 조합 역시 구조적 전이를 유발할 수 있다. 상기 부분 결정화도의 연속성과 가역적 가변성은 칼코게나이드 물질의 상기 에너지 환경을 제어하여 달성될 수 있다. 칼코게나이드 물질의 상기 에너지 환경의 적절한 조절을 통하여, 결정질 상태는 부분-결정질 또는 비결정질 상태로 전이될 수 있으며, 부분-결정질 상태는 결정질 또는 비결정질 상태뿐만 아니라 다른 부분-결정질 상태로 전이될 수 있고, 비결정질 상태는 부분-결정질 또는 결정질 상태로 전이될 수 있다. 구조적인 전이들을 유발하기 위한 열, 전기, 및 광학 에너지의 사용과 연관된 일부 고찰들이 이어지는 논의에서 제공된다.
구조적 전이들을 유발하기 위한 열 에너지의 사용은 상기 결정질에서 비결정질로, 또는 비결정질에서 결정질 상으로의 전이들과 관련된 열역학 및 동역학을 활용한다. 비결정질 상은, 예를 들어, 부분-결정질 또는 결정질 상태로부터 칼코게나이드 물질을 이의 녹는점 이상으로 가열하거나 결정질 상들의 형성을 방해하기에 충분한 속도로 냉각시켜 형성될 수 있다. 결정질 상은 비결정질 또는 부분-결정질 상태로부터, 예를 들어, 칼코게나이드 물질을 결정화 온도 이상으로 핵응집(nucleation) 및/또는 결정 도메인 성장에 영향을 주기에 충분한 시간 동안 가열하여 형성될 수 있다. 상기 결정화 온도는 상기 녹는점보다 낮고, 특정한 시간 주기 내에서 결정화가 발생할 수 있는 최소 온도에 대응된다. 부분 결정화도가 증가함에 따라 칼코게나이드 물질의 전체 에너지가 감소하도록 결정질 또는 부분-결정질 상태의 자유 에너지가 비결정질 상태의 자유 에너지보다 낮다는 점에서 결정화를 위한 구동력은 통상 열역학적이다. 결정질 상태 또는 부분-결정질 상태 내에서 결정질 도메인들의 형성(핵응집 및 성장)은 동역학적으로 가능하여, 상기 녹는점 미만으로 가열하는 것은 결정질 상 또는 도메인을 형성하기 위하여 필요한 원소들의 재배열(rearrangement)을 용이하게 하는 에너지를 제공하여 결정화를 촉진한다. 부분-결정질 상태의 상기 부분 결정화도는 비결정질 또는 부분-결정질 상태의 가열 온도 또는 시간을 조절하거나, 또는 냉각 온도 또는 속도를 조절함으로써 제어될 수 있다.
구조적 전이들을 일으키기 위한 전기 에너지의 사용은 전기적 (전류 또는 전압) 펄스의 인가에 의존한다. 전기적으로 유발된 구조적 전이들의 메커니즘은 현실적으로 동반되거나 결과적인 열 부담을 수반하며 전기적일 수 있다. 칼코게나이드 물질에 인가되는 전기적 펄스들의 크기 및/또는 지속시간을 조절함으로써, 부분 결정화도를 연속적으로 변화시키는 것이 가능하다. 전기 에너지가 칼코게나이드 물질의 구조에 미치는 영향은 칼코게나이드 물질에 제공되는 전기 에너지의 양 또는 인가되는 전류 또는 전압 펄스의 크기에 따른 칼코게나이드 물질의 전기 저항 변화의 관점에서 종종 서술된다. 칼코게나이드 물질의 상기 전기 저항(R)을 전기 에너지 또는 전류 펄스 크기(에너지/전류)의 함수로서 나타낸 대표적인 서술이 도 1에 제공된다. 도 1은 다양한 크기의 전기 에너지 또는 전류 펄스들로부터 기인한 칼코게나이드 물질의 상기 전기 저항의 변화를 나타내며, 일반적으로 저항 플롯(plot)으로 불릴 수 있다.
상기 저항 플롯은 전기 에너지에 대한 칼코게나이드 물질의 두 개의 특성 응답 영역을 포함한다. 상기 영역들은 도 1에 나타낸 수직 점선(10)으로 대략적으로 분리된다. 상기 수직 점선(10)의 왼쪽 영역은 칼코게나이드 물질의 누적 영역으로 불릴 수 있다. 상기 누적 영역은 전기 에너지의 증가에 따라 거의 일정하거나 점진적으로 변화하고 문턱 에너지(여기서는 설정 에너지로 나타낼 수 있음)와 그 이상에서 저항의 급격히 감소로 종결되는 전기 저항에 의하여 구별된다. 따라서, 상기 누적 영역은 에너지가 증가하는 방향 기준으로 상기 저항 플롯의 가장 왼쪽의 지점(20)으로부터, 얻어지는 저항 변화가 작거나 점진적인 지점의 범위에 대응되는 (일반적으로 (30)으로 표시되는) 평탄 구역을 지나, 전기저항의 급격한 감소가 따르는 설정 지점 또는 상태(40)까지 연장된다. 상기 평탄 구역(30)은 수평이거나 경사질 수 있다. 상기 저항 플롯의 왼쪽은 누적 영역이라고 불리는데, 칼코게나이드 물질의 구조적 상태가, 에너지가 가해짐에 따라 가해진 에너지의 총 누적양과 연관된, 구조적 상태의 부분 결정화도에 따라 연속적으로 변화하기 때문이다. 가장 왼쪽의 지점(20)은 상기 누적 영역에서 가장 낮은 부분 결정화도를 갖는 구조적 상태에 대응되며, 초기화 상태로 불릴 수 있다. 이 상태는 완전히 비결정질이거나, 또는 일부 잔존하는 결정질 내용물을 주로 함유할 수 있다.
상기 재설정 상태에 에너지가 가해짐에 따라, 상기 부분 결정화도가 증가하며, 상기 칼코게나이드 물질은 상기 평탄 구역(30)을 따라 복수의 부분-결정질 상태들 중에서 가해진 에너지가 증가하는 방향으로 전이된다. 선택된 누적 상태들(상기 누적 영역에서의 구조적 상태들)은 도 1에서 정사각형으로 표시된다. 인가된 에너지의 충분한 양의 누적에 의하여, 상기 칼코게나이드 물질의 상기 부분 결정화도는 상기 설정 상태(40)에서의 안정화와 전기 저항의 급격한 감소에 의하여 특징지어지는 설정 전이에 영향을 미치기에 충분하게 증가한다. 상기 누적 영역에서의 상기 구조적 상태들은 상기 칼코게나이드 물질의 누적 상태들로 불릴 수 있다. 상기 누적 영역에서의 구조적 전이들은 상기 평탄 영역(30) 내에서 부분 결정화도가 증가하는 방향으로 진행한다는 점에서 일방향적(unidirectional)이고, 상기 칼코게나이드 물질을 재설정 상태(60)로 재설정하는 것에 의해서만 가역적이다. 도 1에 나타난 상기 거동은 칼코게나이드 물질을 포함하는 소자의 수많은 사이클의 설정과 재설정에 대하여 필요한 에너지 또는 전류를 인가함으로써 재현 가능하다. 일단 재설정 상태가 얻어지면, 보다 낮은 진폭의 전류 펄스들이 다시 인가될 수 있고, 상기 칼코게나이드 물질의 누적 응답이 되풀이될 수 있다. 따라서, 여러 사이클들에 걸쳐서 설정 상태와 재설정 상태 사이에 순환하는 것이 가능하며 이는 긴 메모리 사이클 수명에 필요한 특징이다.
이론에 의하여 한정되는 것을 의도하는 것은 아니지만, 본 발명의 발명자들은 상기 누적 영역에서 칼코게나이드 물질에 에너지를 가하는 것이 새로운 결정질 도메인들의 상기 핵응집 또는 존재하는 결정질 도메인들의 성장 또는 이들의 조합을 통해 부분 결정화도의 증가로 이어지는 것으로 믿는다. 상기 두 소자 전극들 사이의 상기 칼코게나이드 물질에 걸치는 인접한 결정질 네트웍의 형성을 방해하도록 결정질 도메인들이 서로 상대적으로 분리되어 형성 또는 성장하기 때문에 부분 결정화도의 증가에도 불구하고 상기 전기 저항은 상기 평탄 구역(30)을 따라 점진적으로만 변화하는 것으로 믿어진다. 이러한 형태의 결정화는 서브-퍼콜레이션(sub-percolation) 결정화라고 불릴 수 있다. 상기 설정 전이는 인접하고 상호 연결된 결정질 네트웍이 상기 두 소자 전극들 사이의 칼코게나이드 물질 내에서 형성되는 퍼콜레이션 문턱과 일치한다. 이러한 네트웍은, 예를 들면, 결정질 도메인들의 크기가 충분히 증가하여 이웃하는 도메인들과 충돌할 때 형성될 수 있다. 칼코게나이드 물질들의 상기 결정질 상이 상기 비결정질 상보다 도전성이 있고 저항이 낮기 때문에, 상기 퍼콜레이션 문턱은 상기 칼코게나이드 물질들을 지나는 인접하는 저저항 도전성 경로의 형성에 대응된다. 그 결과, 상기 퍼콜레이션 문턱은 상기 칼코게나이드 물질의 상기 저항의 급격한 감소에 의하여 명시된다. 상기 누적 영역의 상기 가장 왼쪽 지점은 비결정질 상태이거나 또는 인접하는 결정질 네트웍이 결여된 부분-결정질 상태일 수 있다. 서브-퍼콜레이션 결정화는 초기에 비결정질 또는 부분-결정질 상태로 시작되며, 상기 퍼콜레이션 문턱에 도달하며 상기 설정 전이가 발생할 때까지 점차 증가하는 부분 결정화도를 갖는 복수의 부분-결정질 상태를 통하여 진행된다.
도 1의 상기 점선(10)의 오른쪽 영역은 그레이스케일(grayscale) 또는 직접 겹쳐쓰기(overwrite) 영역으로 불릴 수 있다. 상기 직접 겹쳐쓰기 영역은 상기 설정 상태(40)로부터 복수의 중간 상태들(일반적으로 50으로 표시)를 거쳐 재설정 지점 또는 상태(60)까지 확장된다. 상기 직접 겹쳐쓰기 영역의 다양한 지점들은 상기 칼코게나이드 물질의 그레이스케일 또는 직접 겹쳐쓰기 상태들로 불릴 수 있다. 선택된 직접 겹쳐쓰기 상태들은 도 1에서 원들로 표시된다. 상기 직접 겹쳐쓰기 영역 내에서 구조적 전이들은 칼코게나이드 물질에 전기적 전류 또는 전압 펄스를 인가하여 유발될 수 있다. 상기 직접 겹쳐쓰기 영역 내에서, 상기 칼코게나이드 물질의 상기 저항은 상기 가해진 전기적 펄스의 상기 크기에 따라 변화한다. 특정한 직접 겹쳐쓰기 상태의 상기 저항은 상기 칼코게나이드 물질의 상기 구조적 상태의 특징이며, 칼코게나이드 물질의 상기 구조적 상태는 상기 인가된 전류 펄스의 상기 크기에 의하여 좌우된다. 이 영역 내에서, 상기 칼코게나이드 물질의 상기 부분 결정화도는 상기 전류 펄스의 상기 크기가 증가함에 따라 감소한다. 상기 부분 결정화도는 상기 설정 지점(40) 또는 이와 가까운 겹쳐쓰기 상태들에서 가장 높고, 상기 재설정 상태(60)에 가까워짐에 따라 점차적으로 감소한다. 상기 칼코게나이드 물질은 상기 설정 상태(40)에서의 인접한 결정질 네트웍을 처리하는 구조적 상태로부터 상기 재설정 상태(60)에서의 인접한 결정질 네트웍 없이 비결정질 또는 실질적으로 비결정질 또는 부분-결정질의 구조적 상태로 전이된다. 증가하는 크기를 가지는 전류 펄스들의 적용은 상기 결정질 네트웍의 부분들을 비결정질 상으로 변환하는 효과가 있으며, 궁극적으로 상기 칼코게나이드 물질 내의 인접한 고-도전성 결정질 경로들을 방해 또는 차단하기에 이른다. 결과적으로, 상기 칼코게나이드 물질의 상기 저항은 상기 그레이스케일 영역 내에서 인가된 전류 펄스의 크기에 따라 증가한다.
상기 누적 영역과는 대조적으로, 상기 직접 겹쳐쓰기 영역 내에서 발생하는 구조적 전이들은 가역적이며 양방향적(bi-directional)이다. 앞서 지적한 바와 같이, 상기 겹쳐쓰기 영역 내의 각 상태는 그의 저항 및 전류 펄스 크기에 의하여 식별될 수 있으며, 상기 전류 펄스 크기의 인가는 상기 상태의 특정한 저항 값을 만드는 부분 결정화도에서의 변화를 유발한다. 후속 전류 펄스의 인가는 상기 칼코게나이드 물질의 상기 초기 상태의 상기 부분 결정화도에 상대적으로 상기 부분 결정화도를 증가시키거나 감소시킬 수 있다. 상기 후속 전류 펄스가 상기 초기 상태를 구축하기 위하여 사용된 상기 펄스보다 큰 크기를 가지는 경우, 상기 칼코게나이드 물질의 상기 부분 결정화도는 감소하고, 상기 구조적 상태는 상기 직접 겹쳐쓰기 영역 내에서 상기 저항 곡선을 따라 상기 초기 상태로부터 상기 재설정 상태의 방향으로 전이된다. 유사하게, 상기 후속 전류 펄스가 상기 초기 상태를 구축하기 위하여 사용된 상기 펄스보다 작은 크기를 가지는 경우, 상기 칼코게나이드 물질의 상기 부분 결정화도는 증가하고, 상기 구조적 상태는 상기 직접 겹쳐쓰기 영역에서 상기 저항 곡선을 따라 상기 초기 상태에서부터 상기 설정 상태의 방향으로 전이된다.
OUM (Ovonic Unified (또는 Universal) Memory) 응용에서, 상기 칼코게나이드 물질의 상기 직접 겹쳐쓰기 상태들은 메모리 소자의 메모리 상태들을 정의하는 데 사용된다. 가장 일반적으로는, 상기 메모리 소자들은 직접 겹쳐쓰기 상태들의 둘을 메모리 상태들로 사용하며 구별되는 정보값(예를 들면 "0" 또는 "1")을 각 상태와 연결시킨 바이너리 메모리 소자들이다. 따라서, 각 메모리 상태는 상기 칼코게나이드 물질의 구별되는 구조적 상태에 대응되며, 각 구조적 상태는, 예를 들면, 도 1에서 직접 겹쳐쓰기 상태에 의하여 예시된 바와 같이 구별되는 저항값에 의하여 특성화될 수 있기 때문에 그 상태의 독출 또는 식별은 그 물질(또는 소자)의 저항을 측정함으로써 달성할 수 있다. 칼코게나이드 물질을 특정 메모리 상태와 관련된 상기 구조적 상태로 전이시키는 동작은 칼코게나이드 물질을 "프로그래밍"한다, 칼코게나이드 물질에 "기록"한다 또는 칼코게나이드 물질 내에 정보를 저장한다고 언급될 수도 있다.
독출을 용이하게 하고, 독출 오류를 최소화하기 위하여, 이진 메모리 소자의 상기 메모리 상태들은 상기 두 상태들의 저항의 대비가 크도록 선택되는 것이 바람직하다. 일반적으로 상기 설정 상태(또는 상기 설정 상태 부근의 상태)와 상기 재설정 상태(또는 상기 재설정 상태 부근의 상태)는 이진 메모리 응용에서 메모리 상태들로서 선택된다. 상기 저항 대비는 상기 칼코게나이드의 화학적 조성, 상기 소자에서의 칼코게나이드의 두께, 및 상기 소자의 기하학구조와 같은 상세한 부분에 의존한다. 통상의 이단자(two-terminal) 소자 구조에서 Ge22Sb22Te56의 조성, ∼600Å의 두께, 및 ∼0.1 μm 미만의 기공 직경을 갖는 상-변화 물질층에 있어서, 예를 들면, 상기 재설정 상태의 저항은 ∼100 내지 1000 kΩ이고 상기 설정 상태의 저항은 ∼10 kΩ 미만이다. 일반적인 상-변화 물질들은 재설정 상태에서 ∼50 내지 ∼2000 kΩ 범위의 저항들을 보이고, 설정 상태에서 ∼0.5 kΩ 내지 ∼50 kΩ의 저항을 보인다. 바람직한 상-변화 물질들에서, 상기 재설정 상태의 상기 저항은 상기 설정 상태의 상기 저항보다 적어도 2의 인자(factor)만큼, 더욱 일반적으로는 하나의 차수 크기(an order of magnitude) 또는 그 이상만큼 크다. 이진 (소자당 단일 비트) 메모리 응용뿐만 아니라, 칼코게나이드 물질들은 상기 직접 겹쳐쓰기 상태들 중에서 설정 또는 그 이상의 상태들을 선택하고 각 상태와 정보값들을 연관지음으로써 비-이진 또는 소자당 다중 비트의 메모리 물질들로서 사용될 수도 있다. 여기서, 각 메모리 상태는 상기 칼코게나이드의 구별되는 구조적 상태에 대응되고 그들이 구별되는 저항값에 의하여 특성화된다.
칼코게나이드 물질들의 대표적인 조성은 그 개시한 바가 여기에 인용되어 포함되는 미합중국 특허 제5,543,737호; 제5,694,146호; 제5,757,446호; 제5,166,758호; 제5,296,716호; 제5,534,711호; 제5,536,947호; 제5,596,522호; 및 제6,087,674호에서 논의되었다. 상기 칼코게나이드 물질들은 일반적으로 주기율표(상기 칼코겐 원소들)의 VI 족 칼럼으로부터 하나 이상의 원소들을 포함하며, 선택적으로 III, IV, 또는 V족 칼럼으로부터 하나 이상의 원소들을 포함한다. S, Se, 및 Te 중에서 하나 이상은 칼코게나이드 상-변화 물질에 포함되는 가장 일반적인 칼코겐 원소들이다. 적합한 변경자들(modifiers)은 As, Ge, Ga, Si, Sn, Pb, Al, Sb, In, 및 Bi와 같은 하나 이상의 3가(trivalent) 및 4가(tetravalent) 변경(modifying) 원소들을 포함한다. Cu, Ni, Zn, Ag, 및 Cd와 같은 전이 금속들 또한 변경자들로 사용될 수 있다. 바람직한 칼코게나이드 조성은 하나 이상의 3가 또는 4가 변경자들 및/또는 하나 이상의 전이 금속 변경자들과 함께 하나 이상의 칼코게나이드 원소들을 포함한다. Ge2Sb2Te5와 같이, Ge, Sb, 및/또는 Te를 포함하는 물질들은, 본 발명에 따른 칼코게나이드 물질들의 예들이다. 상-변화 물질들의 다른 예들은, GaSb, InSb, InSe, Sb2Te3, GeTe, Ge2Sb2Te5, 삼원(ternary) Ge-Sb-Te 조성물, InSbTe, 삼원 In-Sb-Te 조성물, 삼원 GaSeTe 조성물, TAG 및 다른 삼원 Te-As-Ge 조성물, GaSeTe, SnSb2Te4, InSbGe, 삼원 In-Sb-Ge 조성물, AgInSbTe, 사원(quaternary) Ag-In-Sb-Te 조성물, (GeSn)SbTe, 사원 Ge-Sn-Sb-Te 조성물, GeSb(SeTe), 사원 Ge-Sb-Se-Te 조성물, and Te81Ge15Sb2S2, 및 사원 Te-Ge-Sb-S 조성물을 포함하나, 이에 한정되지는 않는다.
그 개시한 바가 여기에 인용되어 포함되는 미합중국 등록 전 공개 공보 제20070034850호는, 감소된 Ge 및/또는 Te 함유를 가지는 상-변화 물질들을 개시한다. 대표적인 물질들은 Ge 및 Sb를 포함하는 물질들을 포함하며, 여기서 상기 Ge의 원자 농도는 20% 보다 작거나 같으며, 상기 Sb의 원자 농도는 30% 보다 크거나 같다. 다른 실시예에 있어서, 상기 Ge의 원자 농도는 16% 보다 작거나 같고, 상기 Sb의 원자 농도는 40% 보다 크거나 같다. 또 다른 실시예에 있어서, 상기 Ge의 원자 농도는 12% 보다 작거나 같고, 상기 Sb의 원자 농도는 50% 보다 크거나 같다. 다른 실시예들에 있어서, 상기 칼코게나이드 물질은 상기한 원자 농도의 Sb, 11% 에서 19% 사이, 보다 바람직하게는 13% 에서 18% 사이, 그리고 가장 바람직하게는 15% 에서 17% 사이의 원자 농도를 가지는 Ge를 포함한다. 또 다른 실시예들에 있어서, 상기 칼코게나이드 물질은 위에 거론된 원자 농도를 가지는 Ge 및 Sb, 및 나아가 Te를 포함할 수 있다. 일 실시예에 있어서, Te의 원자 농도는 50%보다 작거나 같으며, 보다 바람직하게는 20% 에서 50% 사이이다. 다른 실시예에 있어서, Te의 원자 농도는 40%보다 작거나 같고, 보다 바람직하게는 30% 에서 40% 사이이다. 다른 실시예에 있어서, Te의 원자 농도는 30%보다 작거나 같다.
그 개시한 바가 여기에 인용되어 포함되는 미합중국 등록 전 공개 공보 제20070034851호는, Ge, Sb, 및/또는 Te를 포함하는 상-변화 물질들을 개시하며, 여기서 Ge의 상기 원자 농도는 일반적으로 11% 내지 22% 사이의 범위 내이며, Sb의 상기 원자 농도는 일반적으로 22% 내지 65% 사이의 범위 내이고, Te의 상기 원자 농도는 일반적으로 28% 내지 55% 사이의 범위 내이다. 일 실시예에 있어서, 상기 물질들은 13% 내지 20%의 범위 내의 원자 농도의 Ge, 28% 내지 43%의 범위 내의 원자 농도의 Sb, 및 43% 내지 55%의 범위 내의 원자 농도의 Te를 포함한다. 다른 실시예에 있어서, 상기 물질들은 15% 내지 18%의 범위 내의 원자 농도의 Ge, 32% 내지 35%의 범위 내의 원자 농도의 Sb, 및 48% 내지 51%의 범위 내의 원자 농도의 Te를 포함한다.
상-변화 메모리 소자에 대한 중요한 실용적인 요구는 여러 사이클의 동작 동안에도 신뢰성있고 재현 가능하게 수행하는 능력이다. 상-변화 메모리 소자들의 수명은 펄스 에너지 특징들의 특정한 집합(예를 들어, 펄스 지속 시간, 펄스 형태, 펄스 진폭)을 가지는 프로그래밍 펄스들의 인가에 의존한 저항값들의 일관성에 의하여 조절된다. 상기 직접 겹쳐쓰기 메모리 영역 내에 특정한 프로그래밍 펄스가 인가되는 경우, 상기 소자의 상기 저항은 그의 기대되는 값으로 전이되어야 하고, 상기 기대되는 값은 상기 소자의 전체 동작 수명에 걸쳐 재현 가능하도록 나타날 수 있다.
저항값들이 더 이상 특정한 프로그래밍 펄스의 인가에 따라 예측될 수 있도록 재현 가능하게 구축되지 않는 경우, 상-변화 메모리 소자들의 페일(failure)의 일반적인 형태가 발생한다. 예를 들어, 이진 동작에 있어서, 상기 설정 상태와 재설정 상태 사이의 사이클에 일반적이다. 상기 설정 상태는 설정 펄스에 의하여 프로그래밍되며, 상기 재설정 상태는 재설정 펄스에 의하여 프로그래밍 된다. 일반적으로, 상기 설정 펄스는 상대적으로 낮은 진폭과 긴 지속 펄스를 가지며, 상기 재설정 펄스는 상대적으로 높은 진폭과 짧은 지속 펄스를 가진다. (프로그램 되어야 하는 펄스 특질들 및 상-변화 메모리 소자들에 대한 배경 정보를 위하여, 예를 들어, 그 개시한 바가 여기에 인용되어 통합되는 Lowrey의 미합중국 특허 제6,570,784호를 보라.) 동작의 반복된 사이클들 이후의 일부 경우들에 있어서, 상기 설정 펄스가 더 이상 상기 상-변화 물질을 그의 설정 상태로 변환할 수 없기 때문에 상기 소자가 페일된다. 상기 소자들은, 대신에, 프로그래밍 펄스를 받음에도 불구하고, 재설정 상태로 남는다. 이러한 페일 형태는 "스턱 리셋 컨디션(stuck reset condition)" 또는 "스턱 리셋 페일(stuck reset failure)"로 불릴 수 있다. 반복된 사이클들 이후의 다른 경우들에 있어서, 상기 재설정 펄스가 더 이상 상기 상-변화 물질을 그들의 재설정 상태로 전이시킬 수 없기 때문에 상기 소자가 페일된다. 대신에 상기 소자는 프로그래밍 펄스에 유기되는 대신에 그의 설정 상태로 남는다. 이러한 형태의 페일은 "스턱 셋 컨디션(stuck set condition)" 또는 "스턱 셋 페일(stuck set failure)"로 불릴 수 있다. 페일의 다른 형태는 개방 회로 페일 및 단락(short circuit) 페일을 포함한다.
본 발명은 활물질 소자들의 상기 사이클 수명을 신장시키는 문제를 위한 해결책을 제공한다. 상기 소자의 제조 또는 동작 동안에 상기 활물질의 휘발(volatilization)은 소자 페일에 기여하는 것으로 믿어지는 하나의 요인이다. 본 명세서에서, 휘발은 승화(sublimation), 증발(evaporation), 또는 전기적 또는 열적 원인에 의한 그들의 상기 활물질 또는 요소들의 다른 손실을 가리킨다. 종종, 칼코게나이드 물질들, 상-변화 물질들, 오보닉 임계치 스위칭 물질들, 및 본 발명의 사상 내의 다른 활물질들은 상대적으로 저융점(low melting) 물질들이다. 결과적으로, 그들은 고온 환경에 놓였을 경우, 휘발하기 쉽다. 예를 들어, 상기 활물질 소자의 공정에서 고온이 발생할 수 있다. 상기 활물질의 증착 이후의 공정 단계들은 종종 상기 소자들은 고온에 노출되게 한다. 어닐링(annealing), 주변 절연층들의 증착, 상기 상부 전극의 증착, 및 도전성 플러그들 및/또는 (상부 콘택, 및 도전성 내부연결, 그리드 선들 또는 외부 회로의 다른 레벨들 사이의 내부연결을 제공하는) 다른 라이너들의 증착과 같은 단계들은 상기 활물질의 상기 휘발 온도와 가깝거나 또는 그 이상의 온도에서 종종 수행된다. 주변 절연층들은, 어레이 내의 소자들을 고립시키고, 외부의 오염물질들로부터 상기 활물질을 보호하기 위한 목적으로 포함되며, 일반적으로 고밀도 플라즈마, 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition) 또는 화학 기상 증착 공정을 통하여 상대적으로 높은 온도에서 형성된다. 일반적으로 산화물 및 질화물은 절연층들로 사용된다. 공정에 더하여, 높은 온도는 상기 소자의 정상 프로그래밍 또는 동작 동안에 상기 활물질 내에 내부적으로 유도될 수도 있다. 상기에서 서술된 바와 같이, 예를 들어, 상-변화 메모리 물질들의 프로그래밍은, 비결정질 상을 억제하기를 바라는 경우, 상-변화 물질을 그의 녹는점 이상으로 가열하기에 충분한 전기적 전류들의 인가를 필요로 할 수 있다. 다른 예에 있어서, 상-변화 메모리 물질들의 프로그래밍은, 결정질 상으로의 구조적 변화가 수행되기를 바라는 경우, 상-변화 물질을 그의 휘발 온도 또는 그 이상으로 가열시키기에 충분한 전기적 전류들의 인가를 필요로 할 수 있다.
활물질을 높은 온도에 노출시키는 것은, 상기 활물질을 휘발로 이끌 수 있기 때문에 유해할 수 있다. 휘발은 두 가지 주요한 이유들 때문에 바람직하지 않다. 첫째, 다성분(multicomponent) 활물질들에 있어서, 상이한 성분들은 특정한 열 환경 내에서 정도를 달리하여 휘발될 수 있다. 결과적으로, 상기 활물질에 잔존하는 비-휘발된 부분의 조성은 고온에 노출된 정도에 의존하여 변한다. 조성적인 변이들은 상기 활물질의 기능 특징들을 바꿀 수 있으며, 상기 소자의 시기가 이른(premature) 페일에 기여할 수 있다. 둘째, 상기 활물질의 휘발은 상기 소자 구조 내에서 빈 공간(spatial void)을 만들어낼 수 있다. 상기 활물질이 휘발되고 특정한 성분이 상기 소자 구조를 이탈하는 것이 허락되는 경우, 상기 소자의 상기 활성 영역 내에 공간들이 만들어질 수 있다. 공간들은 상기 활성 영역 사이의 빈 영역들 또는 틈들에 대응되며, 그들은 상기 소자의 전기적 기능에 영향을 미치며 및/또는 시기가 이른 페일을 야기하기 때문에 바람직하지 않다.
본 발명은 상기 소자가 휘발을 촉구하는 온도에 노출되기 이전에 봉쇄층을 포함하여 보호함으로써, 상기 활물질의 휘발을 방지하거나 금지하는 방안을 모색한다. 상기 봉쇄층은 상기 활물질을 공간적으로 국한시키는 밀봉 부분을 제공하며, 상기 소자가 높은 공정 온도에 노출되거나 동작 동안에 고온에 유기된 경우, 상기 활물질의 이탈을 차단한다. 바람직한 실시예에 있어서, 상기 봉쇄층은, 상기 활물질의 증착 이후이면서, 상기 소자가 상기 활물질을 휘발을 촉진하는 온도에 노출되도록 하는 공정 단계, 또는 동작 단계에 놓이기 이전에 형성된다. 상기 봉쇄층 그 자체는 상기 활성층이 주목할 만큼 휘발되기 충분치 않을 정도의 온도에서 형성된다. 일 실시예에 있어서, 상기 봉쇄층은 상기 활성층의 상기 휘발 온도의 80%보다 작거나 같은 온도에서 형성된다. 다른 실시예에 있어서, 상기 봉쇄층은 상기 활성층의 상기 휘발 온도의 65% 보다 작거나 같은 온도에서 형성된다. 또 다른 실시예에 있어서, 상기 봉쇄층은 상기 활성층의 상기 휘발 온도의 50% 보다 작거나 같은 온도에서 형성된다. 많은 칼코게나이드 상-변화 물질들은 300℃ 에서 400℃ 사이의 온도에서 휘발된다. 350℃ 에서 휘발되는 칼코게나이드 상-변화 물질에 대하여, 일 실시예에서 상기 봉쇄층은 280℃ 보다 작거나 같은 온도에서 형성된다. 다른 실시예에 있어서, 상기 봉쇄층은 228℃ 보다 작거나 같은 온도에서 형성된다. 또 다른 실시예에 있어서, 상기 봉쇄층은 175℃ 보다 작거나 같은 온도에서 형성된다. 400℃ 에서 휘발되는 칼코게나이드 상-변화 물질에 대하여, 상기 봉쇄층은 일 실시예에 있어서 320℃ 보다 작거나 같은 온도에서 형성된다. 다른 실시예에 있어서, 상기 봉쇄층은 260℃ 보다 작거나 같은 온도에서 형성된다. 또 다른 실시예에 있어서, 상기 봉쇄층은 200℃ 보다 작거나 같은 온도에서 형성된다.
일 실시예에 있어서, 상기 봉쇄층은 상기 활물질의 증착에 곧바로 이어서 형성된다. 다른 실시예에 있어서, 하나 이상의 추가적인 층들은 상기 봉쇄층이 형성되기 이전에 상기 활물질이 주목할 만큼 휘발되기에 충분하지 않은 정도의 온도에서 형성될 수 있다. 상기 상부 전극은, 예를 들어, 직접적으로 상기 활물질 상에 저온 공정을 통하여 형성될 수 있으며, 이후에 상기 봉쇄층은 상기 상부 전극 상에 직접적으로 형성될 수 있다. 봉쇄층이 일단 형성되면, 상기 활물질은 휘발 및 고온에서 이어지는 공정 또는 동작들로부터 보호되며, 상기 활물질을 훼손시키지 않을 수 있다.
도 2는 제조의 중단 단계에서 활물질 소자(100)를 도시한다. 상기 소자는 기판(105) 상에 형성된 하부 전극(110)을 포함한다. 일반적으로 기판(105)은 트랜지스터들, 다이오드들, n-도핑된 영역들, p-도핑된 영역들, 또는 상기 소자에 접근하거나 동작하기 위하여 필요한 다른 회로들 또는 구성요소들을 포함할 수 있는 실리콘 웨이퍼이다. 하부 전극(110)은 도전층, 일반적으로 금속, 금속 합금, 금속 조성물, 또는 탄소이다. 대표적인 하부 전극 물질들은 Ti, TiN, TiAlN, TiSiN, TiW, C, W, Mo, MoN, 및 TaN을 포함한다. 절연체층(115)은 하부 전극(110) 위에 형성된다. 절연체층(115)은 가장 일반적으로 산화물(예를 들어, SiO2) 또는 질화물(예를 들어, Si3N4)이고, 개구(opening)를 포함한다. 도 2에 나타난 일 실시예에 있어서, 절연체층(115)의 상기 개구는 경사진 측벽들(120)을 가진다. 다른 실시예들에 있어서, 상기 측벽들은 실질적으로 수직일 수 있다. 상기 개구는 상기 하부 전극과 활물질(130) 사이에 콘택 구역을 구축한다. 상기 소자를 프로그래밍하기에 필요한 에너지를 최소화하기 위하여, 상기 콘택 구역을 최소화하는 것이 바람직하다. 상기 개구는 리소그래픽 디멘전(dimension)을 달성하기 위하여 표준 리소그래픽 기술들(예를 들어, 마스킹 및 식각)을 사용하여 형성될 수 있다. 상기 개구는 홀, 트렌치(trench), 또는 함몰(depression)된 형태일 수 있다. 선택적으로, 해당 기술 분야에서 알려진 바와 같이, 서브-리소그래픽(sub-lithographic) 디멘전들은 상기 개구들 내에 측벽 스페이서를 포함함으로써 달성될 수 있다. (도 2에는 도시되지 않음)
활물질(130)은 절연체층(115) 위와 상기 절연체층(115)의 개구 내에 형성된다. 칼코게나이드 및 상-변화 물질들과 같은 활물질들은 종종 스퍼터링 또는 다른 비-등각(non-conformal) 공정에서 형성된다. 비-등각 공정에 있어서, 활물질(130)은 상기 절연체층(115)의 개구를 빽빽하게 채우지 않을 수 있다. 대신에, 상기 개구는 활물질(130)로 불완전하게 채워질 수 있다. 또한, 상기 활물질(130)의 표면은 절연체층(115)과 콘택하는 표면과 평행하지 않을 수 있다. 도 2에서 보이는 바와 같이, 상기 활물질(130)의 상부면의 형태는 상기 절연체층(115)의 개구의 상기 형태로부터 벗어난다. 상기 개구가 선형적으로-경사진 측벽들(120) 및 편평한 바닥을 포함하지만, 활물질(130)은, 상기 개구의 주변에서 휘어진 상부면과 상기 개구의 중앙을 향한 불규칙한 충전을 포함한다. 이러한 효과들은 활물질(130)을 형성하기 위하여 비-등각 증착 기술들이 사용되는 경우, 상기 개구의 크기가 감소함에 따라서 보다 두드러지게 된다.
도 2에는 나타나있지 않지만, 하부 전극(110)과 활물질(130) 사이의 절연체(115) 위에 선택적인 장벽층이 형성될 수 있다. 해당 기술 분야에 알려진 바와 같이, 장벽층들은 일반적으로 활물질(130)과 하부 전극(110) 사이의 앞뒤로 원자 구성성분들(atomic constituents)이 (확산 또는 전자이동(electromigration)에 의한 방법으로) 이동하는 것을 방지하는 기능을 하는 얇은 층들이다. 장벽층 대신 또는 이와 더불어, 활물질(130)과 하부 전극(110) 사이에 항복층(breakdown layer, 도 2에는 도시되지 않음) 또한 형성될 수 있다. 해당 기술 분야에 알려진 바와 같이, 항복층은 하부 전극(110)과 활물질(130) 사이의 유효 콘택 구역을 줄이도록 사용되는 얇은 절연층이다. 상기 소자의 컨디셔닝(conditioning) 동안에, 전기적 신호가 항복층을 천자(穿刺, puncture)하여 상기 하부 전극(110)으로부터 활물질(130)까지 국부적인, 작은 구역의 도전성 경로를 만들어낸다. 상기 항복층의 나머지는 원상태로 잔존하며, 상기 하부 전극으로부터 상기 도전성 천자 영역으로의 전류의 흐름을 나르는 저항성 장벽을 제공한다.
도 2에 나타난 제조 단계에서, 전기적 소자(100)는 불완전하며 제조를 완료하기 위해서는 그 이상의 증착 및 공정 단계들이 요구된다. 제조의 이 지점에서, 활성층(130)이 상기 공정 환경에 노출되며, 열적 열화(휘발), 화학적 열화, 및 이후의 제조 단계들로부터의 화학적 오염에 유기되게 된다. 일반적인 제조 방식에 있어서, 상부 전극(140)은 활물질(130) 상에 형성된다. (도 3 참조) 상부 전극(140)의 형성에 있어서, 화학 기상 증착(CVD) 또는 유기금속 화학 기상 증착 (MOCVD)과 같은 증착 기술들이 바람직하다. 이들은 등각(conformal) 증착을 제공하지만 일반적인 상부 전극 물질들에 대하여 현재로서 이용 가능한 선도 물질들에 기초하여 높은 증착 온도 (예를 들어, 350℃ 또는 그 이상)를 요구한다는 장애를 가진다. 상부 전극(140)이 고온 증착 공정에서 형성된 경우, 상기 증착 환경에서 생성된 높은 주변 온도는 활성층(130)의 휘발을 초래하며, 활성층(130)의 조성적이며 구조적인 보전성(integrity)을 훼손한다.
활성층(130)의 휘발을 줄이기 위하여, 상부 전극(140)을 제공하기 위하여 스퍼터링과 같은 저온 증착 공정이 사용된다. 그러나, 스퍼터링은 활성층(130)에 비-등각 커버리지(coverage)를 제공한다는 결점을 가진다. 스퍼터링된 필름은 목표 물질로부터의 원자 또는 분자 파편들의 집합체(aggregation)이다. 상기 목표 물질의 파편들은 스퍼터링 공정 내에서 상기 목표의 에너지 충격에 의하여 주입되며 운동 에너지에 의하여 증착 표면으로 운반된다. 상기 파편들은 상기 증착 표면에 랜덤하게 증착되어 상기 목표 물질과 근접한 조성을 가지는 물질의 다공성층(porous layer)을 제공한다. 유사하게, 증발과 같은 다른 비-등각 기술들은 상기 증착 표면에 대하여 구조적으로 균일하지 않거나 조밀하지 않은 커버리지를 제공한다.
다공성 상부 전극층(140)의 단점들은 이후의 공정들에서 분명해진다. 상부 전극층(140)이 일단 형성되면, 몇몇 방식에 따라 전기적 소자(100)의 추가 제조가 진행될 수 있다. 하나의 방식에 있어서, 상기 소자는 활성층(130) 및/또는 상부 전극(140)을 치밀화(소결, sinter)하기 위하여 어닐링된다. 활성층(130) 및 상부 전극(140)의 상기 비-등각 증착의 결과인 상기 다공성 구조는 상기 구조 내에서 상기 틈새들 또는 포어들이 전기적 기능의 신뢰성 및 재현성에 영향을 주기 때문에 동작 관점에서 바람직하지 않다. 예를 들면, 전류 흐름을 동반하는 주울(Joule) 가열은 반복되는 사이클에 따라 상기 다공성 구조를 변화시킬 수 있으며, 상기 활성층(130) 또는 상부 전극(140)의 저항성의 변화를 이끌 수 있다. 저항성의 변화들은 상기 소자를 프로그램하거나 독출하는 데 필요한 상기 펄스들의 특징들을 변화시킬 수 있다. 활성층(130)과 상부 전극(140) 사이의 물리적인 접합 구역이 사이클에 따른 시간에 걸쳐 감소하는 경우, 틈들, 또는 포어들 또는 공간들 (그리고 사이클에 따른 그들의 이동)의 존재는 개방 회로 페일을 촉진할 수 있다.
상기 다공성 구조의 상기 단점들을 회피하기 위하여, 활성층(130) 및 상부 전극(140)에 상기 구조를 강화하기 위하여 고온에서 어닐링이 수행될 수 있으며, 보다 균일하고 촘촘하게 다져진 층이 제공될 수 있다. 상기 구조를 효과적으로 어닐링하기 위하여, 5-60 분 동안 300-450℃ 를 상회하는 온도가 요구된다. 그러나 상기 어닐링을 하는 시간 동안, 활성층(130)은 그를 상당한 정도로 휘발시키기에 충분한 온도에 노출된다. 상부 전극(140)이 다공성 구조를 가지는 경우, 그는 휘발된 활성층 물질이 이탈할 수 있는 포어들을 포함한다. 본 명세서에서 논의된 바와 같이, 일반적으로 활성층(130)의 휘발은 활성층(130)은 그들의 상이한 원자 구성성분들의 상대적인 휘발성의 차이에 기인하여, 상기 비-휘발된 영역의 조성이 그의 의도된 조성으로부터 변화하도록 이끈다. 또한, 활성층 물질의 체적 손실은 어닐링 공정으로부터 바라던 강화에 거스르며, 전기적 기능을 저해하는 공간들을 초래할 수 있다.
또한, 고온 공정 환경은 어닐링 이외의 단계들에서 발생할 수 있다. 예를 들어, 어레이 구성들에 있어서, 상부 전극(140)으로부터 외부 어드레싱 라인들로의 콘택을 만드는 것이 필요할 수 있다. 콘택을 만드는 한 가지 방법은 상부 전극(140) 상에 수직 도전성 플러그를 형성하는 것이다. 도 4는 대표적인 플러그 구조의 개략도이다. 상기 소자는 플러그(150)로 채워진 개구를 포함하는 절연체층(145)을 포함하며, 여기서 플러그(150)는 활성층(130)과 주변 사이의 전기적 통신을 제공한다. 가장 일반적인 플러그 물질은, 텅스텐으로, 텅스텐은 300℃를 충분히 상회하는 온도에서의 증착을 필요로 하며, 신장된 시간의 주기에 대하여 활성층(130)을 휘발하기 쉬운 상태로 노출되는 것을 수반하게 한다. 상부 전극(140)이 다공성인 경우, 활성층(130)으로부터 휘발된 성분들이 이탈하며, 활성층(130)의 조성적 및 구조적 보전성은 상기한 바와 같이 저해된다.
다른 일반적인 고온 공정은 상부 전극(140)의 형성 이후에 절연체층들이 형성되는 것이다. 완성된 소자를 공기, 습기 또는 다른 외부의 오염물질뿐만 아니라 기계적인 충격 또는 긁힘으로부터 보호하기 위하여 상부 전극(140) 위에 절연체층이 형성될 수 있다. 또한, 절연체층은 이웃하는 소자들로부터 전기적으로 고립시키기 위하여 어레이 구조들에 편입될 수 있다. 소자들은 상기 구조 상에 포토레지스트를 증착시키고, 개별적인 소자들을 마스킹하며, 마스킹되지 않은 포토레지스트들을 제거하고, 밑에 있는 마스킹되지 않은 층들을 식각하고, 이어서 개방된 구역들 내에 절연체들을 증착하여 고립될 수 있다. 도 5는 고립된 소자의 구조의 일 예를 나타낸다. 상기 구조는 상기 어레이 내에 인접한 소자들로부터 활성층(130) 및 상부 전극(140)을 전기적으로 고립시키는 절연체층(150)을 포함한다.
일반적으로, 절연체층(150)은 상대적으로 고온의 고밀도 플라즈마 증착 공정, 플라즈마 강화 화학 기상 증착 공정, 또는 화학 증착 공정에서 형성된 산화물(예를 들어, SiO2) 또는 질화물(예를 들어, Si3N4)이다. 활성층(130)의 휘발에 대한 우려와 더불어, 산화물과 질화물 증착 공정들은 활성층(130)의 오염에 대한 우려를 낳는다. 산화물 또는 질화물 절연체들의 형성은 선행하는 기체들을 상기 증착 환경에 주입하는 것을 요구한다. N2, O2, NO, NOx, N2O, SiH4, SiH2Cl2, 및 H2와 같은 기체들은 일반적으로 산화물 및 질화물 절연체들의 형성에 사용된다. 상기 형성 공정 동안에, 상기 선행 물질들은 반응하거나 분해되어 절연체층(150)을 생성한다. 상기 형성 공정 동안에, 활물질(130)은 상기 전구체 기체들(및 그들의 반응 및 분해 생성물들)에 노출된다. 상부 전극(140)이 비-등각 및/또는 다공성인 경우, 상기 전구체 기체들은 상부 전극(140)내에 존재하는 포어 또는 채널을 통하여 그를 관통하여 활성층(130)에 들어간다. 이는 활성층(130)이 N, O, Si, H, 및 Cl과 같은 원소들로 화학적 오염이 될 가능성을 만들어낸다.
이러한 환경에서, 상기 소자 구조 내에서 봉쇄층을 포함하는 것을 통하여 종래의 제조 방식들의 고온 단계들에 대하여 상기 언급된 해로운 휘발 및 오염의 효과들은 개선될 수 있다. 도 6은 봉쇄층(160)을 포함하는 대표적인 소자 구조(100)를 나타낸다. 이 실시예에서, 봉쇄층(160)은 상부 전극(140) 위에 형성된다. 봉쇄층(160)은 엄격하게 등각일 필요는 없으나, 충분히 등각이어야 하고, 나타낸 상부 전극(140)내에서 상기 포어 또는 공간들에 대한 접근을 차단하기에 충분한 두께를 가져야 한다. 나아가, 상기 봉쇄층 증착은, 충분히 낮은 온도, 안전하게는 상기 활물질(130)의 상기 휘발 온도보다 낮은 온도에서 수행되어야 한다. 본 명세서에서, 봉쇄층(160)은 반-등각층(semi-conformal layer)으로 일컬어질 수 있다. 봉쇄층(160)이 상부 전극(140)의 상기 상부면을 투과할 수 있다고 하더라도, 주로 상부 전극(140)의 상기 상부면 상에 또는 위에 있어 상기 주변 공정 환경으로부터 활물질층(130)을 분리하는 물리적 장벽을 제공한다. 봉쇄층(160)은 상부 전극(140)의 다공성 네트웍으로 향하는 상기 상부 전극(140)의 상기 상부면의 입구를 틀어막을 수 있다. 또한, 봉쇄층(160)은 상기 개구들을 둘러싸고 밀봉하는 물질의 연속적인 외피(envelope)를 제공하여 상부 전극(140)의 상기 상부면 개구들을 보호할 수 있다.
상부 전극(140)의 상기 공간 구조에 대한 접근을 제한하거나 전체적으로 방지함으로써, 상기 봉쇄층은 두 가지 중요한 이익을 제공한다. 첫째, 봉쇄층(160)은 제조 동안에 상기 공정 환경에서 활물질층(130)이 주변 기체들에 노출되는 것을 차단한다. 봉쇄층(160)이 지정된 위치에 있는 경우, 상기 주변 공정 환경의 기체들은 상부 전극(140)의 상기 포어 구조로 들어갈 수 없고, 활물질층(130)으로 이동하는 것이 방지된다. 결과적으로, 주변 공정 기체들과 활물질층(130)의 화학적 오염, 또는 반응이 회피된다. 둘째, 봉쇄층(160)은 활물질층(130)을 함유하며 그들의 휘발을 방지한다. 제조 동안에 봉쇄층(160)이 지정된 위치에 있으며, 상기 구조가 고온에 유기되는 경우, 봉쇄층(160)은 물질이 활물질(130)로부터 빠져나가는 것을 방지한다. 결론적으로, 상기 구조는 활물질(130)의 조성적 또는 구조적 보전성을 저해시키지 않으면서 어닐링과 고온 증착 공정 단계들에 노출될 수 있도록 한다.
상기 소자의 제조 후에, 봉쇄층(160)의 존재는 활물질(130)을 상기 환경(예를 들어, 대기 중의 산소 또는 습기)의 외부 오염으로부터 보호하며, 이후의 소자 공정 또는 동작 동안에 활성층(130)으로부터의 휘발 성분 이탈을 방지한다. 상기한 바와 같이, 상-변화 물질을 상기 비결정질 또는 보다 비결정질 상태로 프로그래밍 하는 것은 상기 물질을 상기 녹는점을 초과하는 온도로 가열하는 것을 필요로 한다. 또한, 상기한 바와 같이, 상-변화 물질을 결정질 또는 보다 결정질 상태로 프로그래밍 하는 것은 상기 물질을 빠른 결정화를 촉진하기에 충분한 온도로 가열하는 것을 필요로 한다. 가열되거나 녹은 상태로 존재하더라도, 상기 상-변화 물질은 휘발할 수 있다. 상기 봉쇄층(160)의 존재는 활물질(130)의 국부 환경을 봉인하여 물질의 손실을 막고 상기 층의 보전성을 지킨다.
바람직한 실시예에 있어서, 봉쇄층(160)은 활물질(130)이 고온 공정 단계들 또는 그를 오염시킬 가능성을 가지는 화학종(chemical species)을 포함하는 공정 환경들에 노출되기 이전에 저온 공정을 통하여 형성될 수 있다. 이러한 실시예에 있어서, 전기적 소자(100)의 제조는 도 2에 나타난 중간 단계에 이르게 된다. 활물질(130)은 스퍼터링, 물리적 기상 증착, 화학적 기상 증착, 유기금속 화학 기상 증착, 플라즈마-강화 화학 기상 증착, 액상 증착, 선택적 증착, 원자층 증착, 증발 또는 다른 수단들을 통하여 증착될 수 있다. 활물질(130)은 상-변화 물질, 칼코게나이드 물질, 닉타이드 물질, 오보닉 임계치 스위칭 물질 또는 다른 전기적 물질일 수 있다. 활물질(130)은 복수의 층들을 포함할 수 있다. 일 실시예에 있어서, 활물질(130)은 상이한 화학적 조성물들을 가지는 칼코게나이드 또는 상-변화 물질들을 포함하는 다중층 구조일 수 있다.
활물질(130)이 일단 증착되면, 상기 활물질을 주목할 정도로 휘발시키기에 충분하지 않은 온도에서 처리되는 공정을 사용하여 상기 활물질(130) 상에 하나 이상의 추가적인 층들이 형성된다. 상기 하나 이상의 추가적인 층들은 장벽층, 항복층, 및/또는 상부 전극층을 포함할 수 있다. 상기 상부 전극층은 도전성 물질로부터 형성되며, 조성 또는 저항성에서 상이한 둘 이상의 도전성 층들의 조합을 포함할 수 있다. 도 3은 활물질(130) 상에 증착된 단일 상부 전극층(140)을 포함하는 실시예를 나타낸다. 상기 하나 이상의 추가적인 층들은 스퍼터링, 물리 기상 증착, 화학 기상 증착, 유기금속 기상 증착, 플라즈마-강화 화학 기상 증착, 액상 증착, 선택적 증착, 원자층 증착, 증발 또는 다른 수단들을 통하여 저온에서 형성될 수 있다. 일 실시예에 있어서, 상기 하나 이상의 추가적인 층들 각각의 증착 온도는 상기 활물질(130)의 휘발 온도의 80% 보다 작거나 같을 수 있다. 다른 실시예에 있어서, 상기 하나 이상의 추가적인 층들 각각의 상기 증착 온도는 상기 활물질(130)의 휘발 온도의 65% 보다 작거나 같을 수 있다. 또 다른 일 실시예에 있어서, 상기 하나 이상의 추가적인 층들 각각의 상기 증착 온도는 상기 활물질(130)의 휘발 온도의 50% 보다 작거나 같다. 또 다른 일 실시예에 있어서, 상기 하나 이상의 추가적인 층들 각각의 상기 증착 온도는 300℃ 보다 작다.
상기 하나 이상의 추가적인 층들 중 마지막이 증착된 후, 상기 소자는 봉쇄층(160)이 형성될 때까지 높은 주변 온도와 혹독한 화학적 환경들로부터 보호되는 것이 바람직하다. 봉쇄층(160)은 저온에서 스퍼터링, 물리 기상 증착, 화학 기상 증착, 유기금속 기상 증착, 플라즈마-강화 화학 기상 증착, 액상 증착, 선택적 증착, 원자층 증착, 증발 또는 다른 수단을 통하여 형성될 수도 있다. 일 실시예에 있어서, 상기 봉쇄층의 증착 온도는 상기 활물질의 휘발 온도의 80% 보다 작거나 같다. 다른 실시예에 있어서, 상기 봉쇄층(160)의 증착 온도는 상기 활물질(130)의 휘발 온도의 65% 보다 작거나 같다. 다른 실시예에 있어서, 상기 봉쇄층(160)의 증착 온도는 상기 활물질(130)의 휘발 온도의 50% 보다 작거나 같다. 또 다른 실시예에 있어서, 상기 봉쇄층의 증착 온도는 300℃ 보다 작다. 한 예를 들면, 봉쇄층(160)은 250℃에서 플라즈마-강화 화학 기상 증착 공정을 통하여 증착된 산화물 (예를 들면, SiO2) 또는 질화물 (예를 들면 Si3N4)일 수 있다. 다른 예에서, 봉쇄층(160)은 (에너지가 인가된 전자 또는 이온 빔으로 목표 금속을 때려 상기 금속의 원자 또는 분자 파편들이 방출되어 상기 전기적 소자 상에 증착되는) 에너지 빔 공정 또는 증발 공정에서 형성된 금속일 수 있다.
본 발명의 원리들은 도 2 내지 6(포어 셀 디자인)에서 나타난 바와 같은 개구 내에 활물질(130)이 형성된 구조들에 더하여 다른 소자 구조들에까지 확장된다. 상기 봉쇄층의 유익한 밀봉 효과는 랜스 셀(lance cell), 리세스된 랜스 셀, 및 미소트렌치(microtrench) 셀 설계뿐만 아니라 소자 어레이들을 포함하는 어떠한 소자에까지도 확장될 수 있다.
실시예 1
이 예에서, 포어 셀 디자인을 가지는 전기적 소자들이 비교되며, 봉쇄층을 포함하여 상기 소자의 상기 사이클 수명을 두드러지게 신장시키는 것에 대하여 증명된다. 이 예에서 사용되는 상기 소자의 단면 현미경 사진이 도 7에 보여진다. 상기 소자(200)는 산화층을 포함하는 기판(205), TiAlN 하부 전극(210, ~650Å 의 두께), 절연체(215, ~375Å의 두께), 칼코게나이드 상-변화 물질(Ge2Sb2Te5)을 포함하는 활성층(220, ~750Å의 두께), 및 Ti/TiN 상부 전극(225, 활성층(220)과 접촉하는 ~20Å의 Ti와 그들의 위에 형성된 ~600Å의 TiN)을 포함한다. 기판(205), 하부 전극(210), 및 절연체(215)는 기저 웨이퍼를 형성하며, 이들 상에 저온 스퍼터링 공정을 사용하여 활성층(220) 및 상부 전극(225)이 증착된다. 전기적 소자(200)는 도 3에 나타난 것과 유사한 포어 셀 디자인을 가진다. 활성층(220)은 (도 7의 중앙과 가까운) 절연체(215)의 개구를 차지하며, 상부 전극(225)은 상기 개구 위에 위치한 활성층(220)의 움푹 패인 곳을 차지하는 것을 유의한다. 절연체(215)의 상기 개구의 직경은 ~1250Å 이다. 도 7에 나타난 상기 현미경 사진은 어떠한 프로그래밍이 수행되기 이전에 제조된-그대로의 상태의 상기 소자를 나타낸다. 도 7은 활성층(220)이 상기 절연체층(215)의 개구를 채우는 것을 보여준다. 상기 개구 사이의 상기 활성층(220)내에서는 공간이 검출되지 않았다.
상기 도 7에 나타난 유형을 가지는 복수의 소자들이 제조되어 사이클 수명에 대하여 테스트되었다. 두 가지 시리즈의 사이클 수명 테스트가 수행되었으며, 하나의 시리즈에 있어서, 도 7에 나타난 구조를 가지는 소자가 테스트되었다. 다른 시리즈에 있어서, 상부 전극(225) 위로 봉쇄층이 증착되었으며 도 7에 나타난 것과는 다른 구조를 가졌다. 도 8은 상기 봉쇄층이 결여된 시리즈의 소자 평면도이다. 도 8의 주목할 가치가 있는 특성은 절연체(215)의 상기 개구층 위에 위치한 함몰(230)의 존재이다. 함몰(230)은 활성층(220)을 공정 환경에 노출시키고 고온에서의 공정 또는 동작 동안에 가열되는 경우, 활성층(220)으로부터 휘발된 성분들의 이탈을 허용하게 되는 구조적인 비균일성을 나타낸다. 도 9는 (경계선들이 흰색으로 강조된) 직사각형 봉쇄층(235)을 포함하는 상기 시리즈의 소자에 대응하는 평면도이다. 봉쇄층(235)은 전자-빔 공정에 의하여 생산된 Pt의 반-등각층이다. 봉쇄층(235)은 활성층(220)을 상기 절연체(215)의 개구 바로 위에 효과적으로 밀봉하여 형성된다. 주변 기체들은 활성층(220)에 접근할 수 없으며, 활성층(220)으로부터 휘발된 성분은 이탈할 수 없다.
봉쇄층(235)을 포함하거나 포함하지 않는 소자들의 상기 사이클 수명들이 테스트되어 비교되었다. 상기 사이클 수명 테스트들에 있어서, 상기 소자들은 상기 설정과 재설정 상태들의 사이에서 앞뒤로 반복적으로 사이클링되었다. 동작의 각 사이클에서 생성된 상기 설정 상태 및 재설정 상태의 상기 저항이 측정되어 기록된다. 테스트는 소자 페일이 발생할 때까지 계속된다. 도 10의 상부 두 궤적들은 봉쇄층을 포함하지 않는 대표적인 소자의 사이클 수명 테스트의 결과들을 나타낸다. (도 10에서 다른 세 가지 소자 동작 파라미터- Vt (문턱 전압), Vh (홀딩 전압), 및 dV/dI (I-V 응답 곡선의 기울기)-에 대한 상기 사이클링 결과를 나타내는 하부의 세 가지 궤적들은 본 논의에서의 흥미가 있는 사안이 아님) 상기 최상단의 궤적은 상기 소자의 재설정 저항(~106Ω)을 나타내며 상기 최상단 다음의 궤적은 상기 소자의 상기 설정 저항(~104Ω)을 나타낸다. 상기 설정 상태 궤적의 종단으로부터 나오는 가파른 선은 상기 소자의 페일을 의미한다. 상기 결과들은 상기 소자가 4 x 107 사이클들의 동작 이후에 페일되며, 페일의 유형은 개방 회로인 것을 의미한다.
도 11은 Pt 봉쇄층을 포함하는 대표적인 소자에 대한 유사한 결과들을 나타낸다. 도 11의 상부 두 가지 궤적들은 상기 소자의 상기 재설정 저항(~106Ω)을 나타내며, 다음의 최상단 궤적은 상기 소자의 상기 설정 저항(~104Ω)을 나타낸다. 상기 봉쇄층의 존재는 상기 소자의 상기 사이클 수명을 크게 신장시킨다. 상기 소자는 페일 이전에 약 1010 사이클들을 성공적으로 수행한다. 상기 결과들은 상기 페일의 모드가 "스턱 셋" 페일로 변화된 것을 보여준다.
도 12는 봉쇄층이 결여된 소자에서 페일 이후의 단면 현미경 사진을 나타낸다. 상기 현미경 사진에서 유의할 것은 공간(240)의 존재이다. 공간(240)은 상기 절연체(215)의 개구 사이의 진공 영역을 나타내며, 활성층(220)의 휘발로 인하여 상기 소자의 상기 페일을 시사한다. 상기 봉쇄층의 결여는 활성층(220)의 휘발과 상기 소자의 동작 가능한 부분의 성분 손실을 허용한다. 상기 나타난 바와 같이, 상-변화 소자를 상기 재설정 상태로 프로그래밍하는 것은 상기 상-변화 성분을 녹일 수 있을 정도로 충분한 크기의 전기적 전류 펄스를 인가하는 것을 수반한다. 또한, 상기 나타난 바와 같이, 상-변화 소자를 상기 설정 상태로 프로그래밍 하는 것은 상기 상-변화 물질을 결정화하기에 충분한 크기의 전기적 전류 펄스를 인가하는 것을 수반한다. 상기 녹은 상태 또는 결정화 동안에, 상기 상-변화 물질은 휘발성이고, 휘발된 부분들은 상기 소자로부터 도 8에 나타난 것과 같이 함몰(230)을 통하여 상기 구조를 빠져나가 소자를 이탈한다. 상기 함몰(230)의 존재는 또한 대기 중의 산소가 상기 사이클링 공정 동안에 활성층(220)으로 접근하는 것을 허용한다. 고온 상태에서 녹거나 결정화된 상태에서, 상기 활성층(220)의 부근의 산소의 존재는 산화나 다른 화학적 반응을 통하여 상기 활성층(220)의 저하를 촉진할 수 있다. 활성층(220)의 휘발 및/또는 반응은 상기 소자를 시기가 이른 페일로 이끌 수 있으며, 상기 소자에 대하여 관찰된 낮은 사이클 수명에 대하여 책임이 있는 것으로 믿어진다.
도 13은 봉쇄층(235)을 포함하는 상기 소자의 페일 이후의 현미경 사진에 대응하는 도면이다. 상기 현미경 사진은 상기 절연체(215)의 개구 내에 공간이 존재하지 않는 것을 보여준다. 대신에, 결정 집합체(crystalline aggregate, 245)가 관찰된다. 이론에 의하여 한정되는 것을 의도하는 것은 아니지만, 본 발명의 발명자들은 상기 소자의 페일은 상기 소자의 반복적인 사이클링에 따른 Ge2Sb2Te5의 결정의 비가역적인 형성과 분리에 의하여 초래되는 것으로 믿는다. 상기 결정질 상은 상기 절연체(215)의 개구를 우회하여 상부 전극(225)으로 이르는 도전성 경로를 제공하는 낮은 저항 상이다. 상기 결정 집합체(245)는 하부 전극(210)과 상기 활성층(220)의 주변 영역(상기 영역은 상기 절연체(215)의 개구로부터 떨어져 있음) 사이의 간극에 다리를 놓는다. 상기 주변 영역이 상기 활성층(220)의 비결정질 상보다 도전성이 있을 것으로 기대되기 때문에, 상기 결정 집합체(245)의 존재는, 결정 집합체(245)가 사이클링에 따라 비결정질 상으로 변환되지 못하는 경우에 하부 전극(210)과 상부 전극(225) 사이에 영구적이 되는 낮은 저항 경로를 제공한다.
이 예의 상기 결과는 상기 상-변화 소자의 구조 내에 봉쇄층을 포함하는 것에 따른 유리한 효과를 입증한다. 상기 소자의 상기 사이클 수명은 상기 봉쇄층을 포함하여 2 차수의 크기만큼 증가하는 것으로 관찰된다. 상기 봉쇄층의 존재는 활성층(220)의 휘발 또는 산화에 따른 시기가 이른 페일을 방지하며, 결정 집합체들의 비가역적인 형성 및 분리에 따른 페일의 새로운 형태를 제시한다. 또한, 보다 신장된 상기 사이클을 위한 미래의 과제에 대한 새로운 방향을 제시한다.
본 발명은 상기한 실시예들을 참조하여 특별히 보여지고 설명되었으며, 이들은 단지 본 발명을 수행하기 위한 최선의 형태들을 실례를 든 것이다. 이하의 청구항들에 정의된 본 발명의 사상이나 범위를 벗어나지 않고 본 명세서에 개시된 본 발명의 상기 실시예들에 대하여 다양한 대안들이 실질적으로 적용될 수 있는 것은 당해 기술분야에서 통상의 지식을 가진 자에 의하여 이해될 수 있다. 상기 실시예들은 본 명세서에서 설명된 요소들의 모든 신규하고 비-자명적인 조합들을 포함하고, 이러한 요소들의 어떠한 신규하고 비자명적인 조합은 본 명세서에서 또는 다음의 명세서에서 청구항들로 나타날 수 있음이 이해되어야 한다. 또한, 상기한 실시예들은 예시적이며, 단일 특징이나 요소가 모든 가능한 조합들에 대하여 필수적이지는 않다.
본 명세서에서 설명된 상기 공정들, 방법들, 발견적 방법들(heuristics) 등에 대하여, 공정들 등과 같은 단계들이 특정한 순서에 의한 연속적 단계들에 따라 일어나는 것으로 설명되었으나, 이러한 공정들은 본 명세서에서 설명된 상기 순서 이외의 다른 순서로 수행되는 단계들에 의하여 실행될 수 있음이 이해되어야 한다. 또한, 특정한 단계들은 동시에 수행될 수 있으며, 다른 단계들이 추가되거나, 본 명세서에 설명된 특정한 단계들은 생략될 수 있음이 이해되어야 한다. 본 명세서에서 설명된 공정들의 개시들은 특정한 실시예들을 설명하기 위하여 제공되었으며, 상기 청구된 발명들을 제한하기 위한 것이 아니다.
따라서, 상기 설명들은 설명적이며 제한적이 아니라는 것을 의도한 것으로 이해될 수 있다. 제공된 예들 이외에 다양한 실시예들 및 응용들은 당해 기술분야에서 통상의 지식을 가진 자가 상기 개시들을 읽음으로써 자명하게 될 것이다. 본 발명의 범위는 상기 개시들을 참조하여 결정되는 것이 아니라, 대신에 첨부된 청구항들을 참조하여 이러한 청구항들이 권리를 부여하는 균등물들의 전체적인 범위에 따라 결정되어야 한다. 미래의 개발들은 본 명세서에서 논의된 기술들의 범위 내에서 일어날 것임이 기대되며 의도된다. 또한, 개시된 시스템들 및 방법들은 이러한 미래의 실시예들에 편입될 수 있다. 요컨대, 본 발명은 변형 및 변경이 가능하며, 상기 이하의 청구항들에 의해서만 제한되는 것이 이해될 수 있다.
청구항들에 사용된 모든 용어들은 그들의 가장 광범위한 합리적인 해석을 부여받으며, 그들의 일반적인 의미는 본 명세서에서 반대를 시사하는 명백한 지시가 없는 한 당해 기술분야에서 통상의 지식을 가진 자에 의하여 이해되는 바를 의미하는 것을 의도하며, 특히, 청구항이 반대를 시사하는 명백한 한정을 기술하지 않는 한, "a", "the" "said" 등과 같은 단수형 관사들의 사용은 상기 지시된 요소들의 하나 이상을 인용하는 것으로 이해되어야 한다.

Claims (40)

  1. 전기적 소자에 있어서,
    제1 전극;
    상기 제1 전극과 전기적으로 통신하는 활물질;
    상기 활물질과 전기적으로 통신하고, 포어들(pores)을 갖는 제2 전극으로서, 상기 포어들이 상기 활물질로의 채널들을 제공하는 제2 전극; 및
    상기 제2 전극의 위에 형성되고 상기 포어들을 덮으며, 상기 소자를 둘러싸는 환경으로부터 상기 활물질을 밀봉하는 봉쇄층;
    을 포함하는 것을 특징으로 하는 전기적 소자.
  2. 제1 항에 있어서, 상기 제1 및 제2 전극들은 C, Ti, Ta, 또는 Mo을 포함하는 것을 특징으로 하는 전기적 소자.
  3. 제2 항에 있어서, 상기 제1 및 제2 전극들은 N을 더 포함하는 것을 특징으로 하는 전기적 소자.
  4. 제1 항에 있어서, 상기 활물질은 상-변화 물질들, 칼코게나이드(chalcogenide) 물질들, 닉타이드(pnictide) 물질들, 및 임계치 스위칭 물질들(threshold switching materials)을 포함하는 그룹들로부터 선택되는 것을 특징으로 하는 전기적 소자.
  5. 제1 항에 있어서, 상기 활물질은 Te 또는 Se를 포함하는 것을 특징으로 하는 전기적 소자.
  6. 제5 항에 있어서, 상기 활물질은 Ge 및 Sb를 더 포함하는 것을 특징으로 하는 전기적 소자.
  7. 제1 항에 있어서, 상기 봉쇄층은 절연체인 것을 특징으로 하는 전기적 소자.
  8. 제7 항에 있어서, 상기 봉쇄층은 산화물 또는 질화물인 것을 특징으로 하는 전기적 소자.
  9. 제8 항에 있어서, 상기 봉쇄층은 Si를 포함하는 것을 특징으로 하는 전기적 소자.
  10. 제1 항에 있어서, 상기 봉쇄층은 도전성층인 것을 특징으로 하는 전기적 소자.
  11. 제1 항에 있어서, 상기 제1 전극의 위에 형성된 절연체층을 더 포함하며, 상기 절연체층은 개구(opening)를 포함하며, 상기 개구는 상기 제1 전극의 일 부분을 노출하고, 상기 활물질은 상기 개구 내에 형성된 부분을 포함하는 것을 특징으로 하는 전기적 소자.
  12. 제11 항에 있어서, 상기 제2 전극은 상기 개구의 위로 놓인(overlie) 것을 특징으로 하는 전기적 소자.
  13. 제1 항에 있어서, 상기 제1 전극과 상기 활물질 사이에 형성된 항복층(breakdown layer)을 더 포함하는 것을 특징으로 하는 전기적 소자.
  14. 제1 항에 있어서, 상기 봉쇄층은 상기 제1 전극의 위로 놓인 것을 특징으로 하는 전기적 소자.
  15. 제14 항에 있어서, 상기 봉쇄층은 상기 제2 전극의 위로 놓인 것을 특징으로 하는 전기적 소자.
  16. 제1 항에 있어서, 상기 봉쇄층은 상기 제2 전극의 표면을 관통하는 것을 특징으로 하는 전기적 소자.
  17. 제1 항에 있어서, 상기 봉쇄층은 상기 포어들을 막는 것을 특징으로 하는 전기적 소자.
  18. 제1 항에 있어서, 상기 봉쇄층은 상기 제2 전극과 전기적으로 통신하는 것을 특징으로 하는 전기적 소자.
  19. 제1 항에 있어서, 상기 제2 전극은 상기 활물질과 직접 접촉하는 것을 특징으로 하는 전기적 소자.
  20. 제19 항에 있어서, 상기 제1 전극은 상기 활물질과 직접 접촉하는 것을 특징으로 하는 전기적 소자.
  21. 제20 항에 있어서, 상기 봉쇄층은 상기 제2 전극과 직접 접촉하는 것을 특징으로 하는 전기적 소자.
  22. 제1 항에 있어서, 상기 활물질은 제1 함몰(depression)을 포함하는 것을 특징으로 하는 전기적 소자.
  23. 제22 항에 있어서, 상기 제2 전극은 상기 제1 함몰을 점유하는 것을 특징으로 하는 전기적 소자.
  24. 제23 항에 있어서, 상기 제2 전극은 제2 함몰을 포함하고, 상기 제2 함몰은 상기 제1 함몰의 위로 놓인 것을 특징으로 하는 전기적 소자.
  25. 제24 항에 있어서, 상기 봉쇄층은 상기 제2 함몰을 점유하는 것을 특징으로 하는 전기적 소자.
  26. 제11 항에 있어서, 상기 활물질은 상기 제1 전극의 상기 노출된 부분과 직접 접촉하는 것을 특징으로 하는 전기적 소자.
  27. 제26 항에 있어서, 상기 제2 전극은 상기 개구에 형성된 상기 활물질의 상기 부분의 위로 놓인 것을 특징으로 하는 전기적 소자.
  28. 제27 항에 있어서, 상기 봉쇄층은 상기 개구의 위로 놓인 것을 특징으로 하는 전기적 소자.
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR1020107014581A 2007-12-04 2008-12-04 봉쇄층을 포함하는 활물질 소자들 KR101006218B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/999,158 US7718990B2 (en) 2007-12-04 2007-12-04 Active material devices with containment layer
US11/999,158 2007-12-04

Publications (2)

Publication Number Publication Date
KR20100084196A KR20100084196A (ko) 2010-07-23
KR101006218B1 true KR101006218B1 (ko) 2011-01-07

Family

ID=40674790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014581A KR101006218B1 (ko) 2007-12-04 2008-12-04 봉쇄층을 포함하는 활물질 소자들

Country Status (5)

Country Link
US (2) US7718990B2 (ko)
JP (1) JP2011505708A (ko)
KR (1) KR101006218B1 (ko)
TW (1) TWI470847B (ko)
WO (1) WO2009073188A2 (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20090180313A1 (en) * 2008-01-15 2009-07-16 Wim Deweerd Chalcogenide anti-fuse
US20100225989A1 (en) * 2009-03-05 2010-09-09 The Regents Of The University Of California Phase change device
WO2011115926A1 (en) * 2010-03-16 2011-09-22 Sandisk 3D, Llc Bottom electrodes for use with metal oxide resistivity switching layers
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8198144B2 (en) 2010-06-11 2012-06-12 Crossbar, Inc. Pillar structure for memory device and method
US8367460B2 (en) * 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
WO2012103551A1 (en) * 2011-01-28 2012-08-02 Greentech Solutions, Inc. Heating layers containing volatile components at elevated temperatures
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
FR2977077B1 (fr) * 2011-06-27 2013-08-02 Commissariat Energie Atomique Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR101573015B1 (ko) * 2015-01-09 2015-11-30 연세대학교 산학협력단 활성화에너지가 감소한 상변화물질과 이를 포함하는 상변화 메모리 저항소자 및 이의 제조방법
US10424731B2 (en) 2015-03-13 2019-09-24 Toshiba Memory Corporation Memory device
KR20180107806A (ko) * 2017-03-22 2018-10-04 삼성전자주식회사 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법
KR20190007642A (ko) * 2017-07-13 2019-01-23 에스케이하이닉스 주식회사 다수의 시냅스 블록들을 갖는 뉴로모픽 소자
US10937961B2 (en) 2018-11-06 2021-03-02 International Business Machines Corporation Structure and method to form bi-layer composite phase-change-memory cell
US11659780B2 (en) 2019-03-05 2023-05-23 International Business Machines Corporation Phase change memory structure with efficient heating system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6189582B1 (en) * 1997-05-09 2001-02-20 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
WO2005112118A1 (ja) 2004-05-14 2005-11-24 Renesas Technology Corp. 半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
JP3896576B2 (ja) * 2002-07-11 2007-03-22 松下電器産業株式会社 不揮発性メモリおよびその製造方法
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
CN1286716C (zh) * 2003-03-19 2006-11-29 清华大学 一种生长碳纳米管的方法
KR20050053255A (ko) * 2003-12-02 2005-06-08 삼성전자주식회사 상변환 기억 소자 및 그 형성 방법
US7326951B2 (en) * 2004-12-16 2008-02-05 Macronix International Co., Ltd. Chalcogenide random access memory
KR100640620B1 (ko) * 2004-12-27 2006-11-02 삼성전자주식회사 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
JP4801986B2 (ja) * 2005-02-03 2011-10-26 株式会社東芝 半導体記憶装置
JP2006351992A (ja) * 2005-06-20 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6189582B1 (en) * 1997-05-09 2001-02-20 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
WO2005112118A1 (ja) 2004-05-14 2005-11-24 Renesas Technology Corp. 半導体記憶装置

Also Published As

Publication number Publication date
US20100221868A1 (en) 2010-09-02
US7935567B2 (en) 2011-05-03
JP2011505708A (ja) 2011-02-24
WO2009073188A3 (en) 2009-08-06
US7718990B2 (en) 2010-05-18
KR20100084196A (ko) 2010-07-23
TW200941781A (en) 2009-10-01
TWI470847B (zh) 2015-01-21
US20090140229A1 (en) 2009-06-04
WO2009073188A2 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
KR101006218B1 (ko) 봉쇄층을 포함하는 활물질 소자들
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US7688618B2 (en) Integrated circuit having memory having a step-like programming characteristic
US7569844B2 (en) Memory cell sidewall contacting side electrode
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
US7749854B2 (en) Method for making a self-converged memory material element for memory cell
US8896045B2 (en) Integrated circuit including sidewall spacer
US7786461B2 (en) Memory structure with reduced-size memory element between memory material portions
US9000408B2 (en) Memory device with low reset current
US7507986B2 (en) Thermal isolation for an active-sidewall phase change memory cell
US7473576B2 (en) Method for making a self-converged void and bottom electrode for memory cell
US8084799B2 (en) Integrated circuit with memory having a step-like programming characteristic
US7879645B2 (en) Fill-in etching free pore device
US8017930B2 (en) Pillar phase change memory cell
US20090101879A1 (en) Method for Making Self Aligning Pillar Memory Cell Device
US20080019257A1 (en) Integrated circuit with resistivity changing material having a step-like programming characteristitic
US20080096375A1 (en) Method for Making Memory Cell Device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 9