TWI323925B - Method for manufacturing metal plug - Google Patents
Method for manufacturing metal plug Download PDFInfo
- Publication number
- TWI323925B TWI323925B TW95146393A TW95146393A TWI323925B TW I323925 B TWI323925 B TW I323925B TW 95146393 A TW95146393 A TW 95146393A TW 95146393 A TW95146393 A TW 95146393A TW I323925 B TWI323925 B TW I323925B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- metal
- metal plug
- dielectric layer
- Prior art date
Links
Description
9車1日雙正 九、發明說明: L一> 【發明所屬之技術領域】 H本發明是有關於一種金屬内連線的製作方法,且特別 是有關於一種接觸窗開口與金屬插塞的製作方法。、 【先前技術】 在半導體的製程中,元件的尺寸不斷地微縮,因此, ,刻選擇性與均勻度將變得更為重要。隨著元件尺寸的愈 ,愈小,造成内連線之接觸窗深寬比不斷地增加,使得^ 影製程的困難度也持續提高,造成元件尺寸的控制益形困 難。 為了解決此問題,目前的半導體製程大都是使用多晶 矽的材料來取代製作接觸窗之光阻,以做為硬罩幕。與光 阻相比,夕B曰矽硬罩幕具有較強的抗银刻能力,因此能夠 在蝕刻製程中更精確地完成各階段的圖案化製程。 圖1A至圖1B為習知—種接觸窗開σ的製作流程剖面 圖。 請參照圖1Α,首先,提供基底1〇〇。基底1〇〇上已形 成有閘極結構102。賴,於基底·域序形成介電層 104、夕曰曰石夕硬罩幕層1〇6。繼之,以多晶石夕硬罩幕滑⑽ 為姓刻罩幕’去除部份介電層1〇4以形成開口 108,並暴 露基底100。 一再來,請麥照圖1Β,於開口 108表面以及多晶矽硬 罩幕層106上形成阻障们10。阻障層110通常是由欽金 屬層112與氮化鈦層U4構成。 5 1323925 9卓1 g雙早 然而’鈦金屬層112會與多晶矽硬罩幕層 應而於其界面處形成石夕化鈦。由於多晶石夕硬罩幕層丨%的 晶粒尺寸粗大的物理特性’因此,存在於多晶石夕硬草幕声 106表面的矽化鈦並不均勻(N〇n-Uniform)。此不均勾的石^ 化鈦在後續的平坦化製程中不易被完全移除。而殘留的矽 化鈦可能會使導線與導線間連通而導致漏電情況發生。 【發明内容】 X ° 有鑑於此,本發明的目的就是在提供—種一種金屬插 塞的製造方法,此方法能完全移除矽化鈦,以避免因矽化 鈦殘留所造成之漏電現象。 本發明提供一種金屬插塞的製作方法,此方法包括下 列步驟。首先’提供基底,此基底上已形成有介電層。然 後,於介電層上形成非晶矽硬罩幕層,以暴露出介^層丫 再來,以非晶矽硬罩幕層為蝕刻罩幕,去除暴露出之介電 層’以形成開口。接著,形成阻障層覆蓋開口表面和非晶 碎硬罩幕層。然後,於基底上形成金屬層並填滿開口。接 著,對金屬層進行第—平坦化製程,財關π以外的金
#1, J 依照本發明顿佳實施例所述之金屬#塞的製造方 法’上述之形成介電層的步驟包括先於基底上形成第一介 電詹。^後’於第—介電層上形成第二介電層。 依照本發明的較佳實施例所述之金屬插塞的製造方 法,上述之第—介電層的材質包括硼磷矽玻璃。t 6 年月 98-10-22 、依照本發明的較佳實施例所述之金屬插塞的製造方 法’上,之形成第—介電層的方法包括化學氣相沉積法。 、、依照本,明的較佳實施例所述之金屬插塞的製造方 ^ ’上述之第二介電層的材質包括以四乙基為反應氣 體源所形成之氧化物。 、依照本發明的較佳實施例所述之金屬插塞的製造方 法’上f之形成第二介電層的方法包括化學氣相沉積法。 依照本發明的較佳實施例所述之金屬插塞的製造方 法上述之形成非結晶硬罩幕層的方法包括化學氣相沉積 法。 、依照本發明的較佳實施例所述之金屬插塞的製造方 法上述之开> 成阻障層的步驟包括先於非晶石夕硬罩幕層斑 開口表面形成鈦金屬層。然後,於鈦金屬層上形成氮化欽 層。 、依照本發明的較佳實施例所述之金屬插塞的製造方 法,上述之金屬層的材質包括鎢。 依如、本發明的較佳貫施例所述之金屬插塞的製造方 法,上述之第一平坦化製程包括化學機械研磨法。 、依照本發明的較佳實施例所述之金屬插塞的製造方 法’上述之第二平坦化製程包括化學機械研磨法。 *本發明之金屬插塞的製造方法,是以非㈣層作為硬 罩幕層。好糾層相比’纟於非晶韻的晶粒尺寸相對 較小,因此’於鈦金屬層與非晶石夕硬罩幕層界面間將形成 均勻(Umfonn)的碎化鈦層。於後續的平坦化製程中,此石夕 7 1323925 j年月 198-10-22 化鈦層將可被完全移除’ g㈣免了漏電現象的發生。 #為讓本發明之上述和其他目的、舰和伽能更明顯 易懂’下文特舉較佳實施例,她合所關式,作詳細說 明如下。 【實施方式】 圖2A至圖2G為依照本發明較佳實施例所繪示之金屬 插基製造的流程剖面示意圖。 β首先,請參照圖2A,提供基底200,此基底2〇〇例如 是矽基底。在基底200上已形成多數個閘極結構2〇2,其 由閘極介電層204、閘極導體層2〇6以及頂蓋層2〇8所構 成。閘極介電層2G4的材質例如是氧财,其形成方法例 如是熱氧化法。閘極導體層2〇6例如是由多晶石夕層與金屬 =化物層所組成,其形成方法例如是化學氣相沉積法。頂 蓋層208的材質例如是氮化石夕。 接著,請參照圖2Β,在基底2〇〇上形成一層第一介 電層210。第-介電層21〇的材質例如是韻石夕玻璃,其 形成方法例如是化學氣相沉積法。然後,經化學機械研磨 法平坦化後之第-介電層21G上形成—層第二介電層 212。第一介電層212的材質例如是以四乙基石夕院為反應氣 體源所形成之氧化物,其形成方法例如是化學氣相沉積法。 之後,請參照圖2C,在第二介電層212上形成一層 非晶矽硬罩幕層2Η’其形成方法例如是化學氣相沉積法。 再來,請蒼照® 2D ’於非晶石夕硬罩幕層214上形成 圖案化光阻層(未繪不)。以圖案化光阻層為罩幕,移除部 年月 98-10-22 ^非晶卿罩幕層214,直到暴露出第二介電層212,而形 成非晶矽硬罩幕層214a。 繼之,請繼續參照圖2D,以非晶料罩幕層㈣為 罩幕’移除部分第二介電層212以及部分第—介電層21〇, 直到曝露基底2GG,而形成圖案化之第二介電層⑽以及 第一介電層210a並形成開口 216。 然後,請參照圖2E’於開口 216表面以及非晶矽硬罩 幕層214a表面形成一層阻障層218t)阻障層218的形成方 法例如是先於開口 216表面以及圖案化之非晶矽硬罩幕層 214a表面形成-層鈦金屬層22〇,接著,形成一層氮化二 層222共形覆蓋鈦金屬層22〇。而形成鈦金屬層22〇與氮 化妖層222的方法大多係利用氮化反應法或是反應性濺鍍 法。鈦金屬層220會與非晶;ε夕硬罩幕層2i4a反應形成均勻 的石夕化鈦層。在後續的平坦化製程中,此矽化鈦層可被完 全移除’因此避免了可能產生之導線與導線間導通的問題。 接著,請參照圖2F,於基底200上形成一層金屬層 224並填滿開口 216。其中,金屬層224之材質可為鋁或鶴θ, 較佳者為鎢。而形成金屬層224之方法例如是化學氣相沉 積法。 然後,請繼續參照圖2F,進行第一平坦化製程,移除 開口 216以外的部份金屬層。平坦化金屬層224的方法: 如是化學機械研磨法。 繼之,請參照圖2G,進行第二平坦化製程,移除部 份阻障層218以及非晶秒硬罩幕層214a。第二平坦化 1323925
例如是化學機械研磨法。 綜上所述,本發明之金屬插塞的製造方法,是以非晶 石夕層作為硬罩幕層。與多晶;^層相比,由於非晶秒層的晶 粒尺寸相對較*,因此,於鈦金屬層與非晶石夕硬罩幕層界 面上將形成均勻的矽化鈦層。於後續的平坦化製程中,此 石夕化鈦層將可被完全雜’目而聽了漏電現象的產生。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何㈣此技藝者,在不_本發明之精 和範圍内,當可作些許之更動與潤飾’因此本發明之= 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 ,圖1A至圖1B為習知—種接觸㈣口的製作流程剖面 圖2A至圖2G為依照本發明較佳實施例所纷示之公 插塞的製造流程剖面示意圖。 灸屬 【主要元件符號說明】 100、200 : 基底 102 、 202 : 閘極結構 104 :介電層 106 :多晶矽硬罩幕層 108 、 216 : 開口 110、218 : 阻障層 112、220 : 鈦金屬層 114 、 222 : 氮化鈦層 10 1323925
#1〇J 修正 日補充 204 : 206 : 208 : 210 : 210a 212 : 212a 214、 224 : 閘極介電層 閘極導體層 頂蓋層 第一介電層 :圖案化之第一介電層 第二介電層 :圖案化之第二介電層 214a :非晶矽硬罩幕層 金屬層 11
Claims (1)
- 日 9tl0|2 十、申請專利範菌: 修正 補充 I·種金屬插塞的製作方法,包括: 提供一基底,該基底上已形成有一介電層; 於該介電層上形成一非晶矽硬罩幕層,以暴露出該介以該非晶矽硬罩幕層為蝕刻罩幕,去除暴露出之气八 ,以形成一開口; 形成一阻障層覆蓋該開口之表面和該非晶矽硬罩幕 於δ亥基底上形成一金屬層並填滿該開口; 口以 對該金屬層進行一第一平坦化製程,以去除該開 外的該金屬層;以及 進行一第二平坦化製程,以去除部份該阻障層與哕 晶矽硬罩幕層。 F 、2.如申睛專利範圍第1項所述之金屬插塞的製作方 法’其中形成該介電層的步驟包括: 於該基底上形成一第一介電層;以及 於該第一介電層上形成一第二介電層。 、、3.如申凊專利範圍第2項所述之金屬插塞的製作方 法,其中該第一介電層的材質包括硼磷矽玻璃。 、4.如申睛專利範圍第2項所述之金屬插塞的製作方 法’其中形成該第一介電層的方法包括化學氣相沉積法。 、5.如申請專利範圍第2項所述之金屬插塞的製作方 去’其中§亥第一介電層的材質包括以四乙基矽院為反應氣 12 1323925 __ . El修正 孟1。! 0補充 體源所形成之氧化物。 6. 如申請專利範圍第2項所述之金屬插塞的製作方 法,其中形成該第二介電層的方法包括化學氣相沉積法。 7. 如申請專利範圍第1項所述之金屬插塞的製作方 法’其中形成該非晶石夕硬罩幕層的方法包括化學氣相沉積 法。 8. 如申請專利範圍第1項所述之金屬插塞的製作方 法,其中形成該阻障層的步驟包括: 於該非晶矽硬罩幕層與該開口表面形成一鈦金屬層; 以及 於該鈦金屬層上形成一氮化鈦層。 9. 如申請專利範圍第1項所述之金屬插塞的製作方 法’其中該金屬層的材質包括鎢。 1〇.如申請專利範圍第1項所述之金屬插塞的製作方 法,其中該第一平坦化製程包括化學機械研磨法。 u.如申請專利範圍第1項所述之金屬插塞的製作方 法,其中該第二平坦化製程包括化學機械研磨法。 13
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95146393A TWI323925B (en) | 2006-12-12 | 2006-12-12 | Method for manufacturing metal plug |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95146393A TWI323925B (en) | 2006-12-12 | 2006-12-12 | Method for manufacturing metal plug |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200826232A TW200826232A (en) | 2008-06-16 |
TWI323925B true TWI323925B (en) | 2010-04-21 |
Family
ID=44772332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95146393A TWI323925B (en) | 2006-12-12 | 2006-12-12 | Method for manufacturing metal plug |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI323925B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257755B2 (en) * | 2020-06-15 | 2022-02-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal loss prevention in conductive structures |
-
2006
- 2006-12-12 TW TW95146393A patent/TWI323925B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW200826232A (en) | 2008-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI360181B (en) | Semiconductor device and fabrication method thereo | |
WO2002067302A2 (en) | Rhodium-rich oxygen barriers | |
TWI690047B (zh) | 半導體結構、半導體裝置、和形成半導體結構的方法 | |
US6583021B2 (en) | Method of fabricating capacitor having hafnium oxide | |
TW201135830A (en) | Methods of manufacturing semiconductor devices | |
JPS58500680A (ja) | 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
JPH10223881A (ja) | 半導体装置およびその製造方法 | |
US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
JPH07193024A (ja) | 半導体装置およびその製造方法 | |
TWI323925B (en) | Method for manufacturing metal plug | |
US6541332B2 (en) | Method for fabricating capacitor containing zirconium oxide dielectric layer | |
TWI258205B (en) | Damascene process and method for fabricating bit line for memory | |
KR20230169161A (ko) | 핀펫 구조물을 형성하는 방법 | |
US20020098682A1 (en) | Semiconductor device fabrication method | |
TW202022943A (zh) | 半導體結構以及其製備方法 | |
TW502375B (en) | Manufacturing method of semiconductor device having different size of gate spacer | |
JP3489660B2 (ja) | シリコンとの貴金属電極接点のための方法 | |
JPH0837145A (ja) | 半導体集積回路装置の製造方法 | |
CN110571186B (zh) | 金属纳米线的制造方法与半导体器件及其制造方法 | |
KR100743660B1 (ko) | 반도체 소자의 제조방법 | |
JP2006179645A (ja) | 半導体装置及びその製造方法 | |
JP2000114263A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0586653B2 (zh) | ||
JPH0945685A (ja) | 半導体装置の製造方法 |