TWI321421B

TWI321421B - Receiving and transmitting signals having multiple modulation types using sequencing interpolator

Info

Publication number: TWI321421B
Application number: TW093102873A
Authority: TW
Inventors: J Husted Paul; Samuel Ng Tao-Fei
Original assignee: Atheros Comm Inc
Priority date: 2003-02-14
Filing date: 2004-02-06
Publication date: 2010-03-01
Also published as: US20040160346A1; WO2004075443A3; WO2004075443A2; US7098821B2; TW200421801A

Description

1321421 五、發明說明（l) 發明所屬之技術領域本發明係關於一種無線區域網路（WLAN)裝置，其能接收和傳送多重調變型態之信號，本發明尤其是關於一種序列内插器，其能提供一種一預設調變型態信號之有理數的比例（整數/整數）内插器，藉其減少相鎖迴路（PLLS)之數量’其係用於該無線區域網路裝置中^ 發明背景無線區域網路（WLANs)在通訊網路方面變得越來越受歡迎，IEEE 802. U標準提供於無線區域網路運作之裝置運作的準則。具體地說，802」la標準定義在5 GHz頻寬下使用6、12、18、24、36和54 Mbps之資料率的通訊， 8 02. lib標準定義在2. 4 GHz頻寬下使用][、2、5 5 Mbps之資料率的通訊，最近提出新增至8〇211標準的稱為 802.1 1g標準，其係使用8〇2 Ua之高資料率於8〇2 iib之頻寬t傳輸，亦即2. 4 GHz。 802.1 1g標準的展望在於8〇2 Ub裝置能與在同一個無線區域網路中運作之8〇211g裝置通訊，而不須顧慮通訊模式》在一公共通訊模式中，客戶端透過一存取點互相通訊，換句話說，-存取點之作用是作為其相關客戶端的通 =相i地’在一ad_hoc通訊模式中’客戶端能直接互相通訊。备在文中使用到「裝置」時，其不取點，就是作為一客戶端。句廿

第7頁 1321421 五、發明說明（2) 當允許資料率增加時，容性，802· llg標準合併: 呆”之前802. 1 lb之相結構，一般來說，調變即矣8〇2」13及802·1113標準之調變變技術包含了頻率調變：資訊增加至載波’典型地調的。802· 1 lb標準使用一種稱載波波形之頻率是多樣化結構，反之，802.1 為補碼移位鍵（CCK)之調變分割（_)之調變結構H用另一種稱為正交頻率多重割皆提供了特殊的頻;調移位鍵和正交頻率多重分然而802.11g標準括 &供了相谷性之指導方針，允哞鏤調變構以一種專有方式執行，因此一許雙置提供者能使用多餘的元件破二…線Q域網路裝交頻率多重分割調變接收 < 傳輸‘，^ f補碼移位鍵或正』多餘的元件令人不快地增加了網：Ϊ 少根據802·",標準操作之一無線區要地減及/或客戶端)之多餘元件和功率的方法路裝置(存取點發明内容 =一無線區域網路（WLAN)中，接收或發送具構之信號能請求多重時脈率率之使用。血夕^調時脈率率係由一相鎖迴路（pLL)提供，因此，/、地，每一無線區域網路裝置中，就需要多重相鎖迴路統的丄JZril·厶丄

以及功率損耗，兩者在這些相鎖迴路顯著祕描^ a 飪埭P-Φα 增加矽的面積無線裝置中當很不受根據本發明$ > 於該無線區域網路:，一單一相鎖迴路（PLL)能被用作，例如802 llg。在_营\其係以一多重調變結構模式操 MHz的倍數執行，例二實例中，該相鎖迴路能以" φ _ /jL 】如176 MHz ’因此在該無線區域網路裝 70牛能以來自該相鎖迴路之11 MHz之倍數執行。包 (tnu模式之一調變結構，稱作正交頻率多重分割 (OFDM)，需要使用40 MHz以重建其調變信號，在本例中，一序列内插器能以44 MHz輸入接收信號，且較佳地以4〇 MHz輸出信號，從而消除增加另一相鎖迴路之需求。序列内插器在概必上此被想成如同複數個内插器，盆中每一内插器施加一定程度的係數至該接收之信號上，亦即樣本。一最小均方差（MMSE)技術能用以決定該内插器之係數，可以選擇係數以確保在頻率區域中的誤差是在三給予可忍受的範圍之内’依此方式，該内插器在通頻之内之頻率區域總誤差就可確保是在一給予可忍受的範圍之内。内插器能用於基於一計數器值之一預設序列中，該計數值稱為一計數，在一預設計數中’一内插輸出樣本係被摒棄 (如果該輸出率小於輸入率）或是附加上去（如果該輸入率' 小於該輸出率），且該計數器係被重新設定。 ’

丄以H21 五、發明說明（4) 單一在一實施例中，複數個内插器與一具有多個内插期之内插器一起實施，該序列内插器之每一配置在一計數 j間，為一内插期，該序列内插器能包含一閥門延遲線、儲，算網路、—多工器網路及一總和區塊，該閥門延遲線子N個樣本’其中n能基於一所需之信號雜訊比（SNR)選特/該乘算網路將每一樣本乘上一係數。依據本發明之一序徵’該多工器網路之優勢係在於減少硬體需求以執行該列内插器》在一實施例中，該多工器網路能由一 =刺’如果該計數器值到達一預設值，則該序列内插器 2 —輪出樣本係被摒棄（如果該輸出率小於輸入率）或是附上去（如果該輪入率小於該輸出率），該總和區塊加總由該多工器網路產生之乘積。在一實施例中’該多工器網路及該乘算網路能藉由一多路傳輸之部分乘積網路執行，該多路傳輸之部分乘積到路可包含預設之多工器組，每一多工器接收基於該樣本」之複數個位7L位移值，且提供其輸出至一加法器，該） =接著提供其輸出總和至該總和區塊’在本實施例中所有多工器可藉由該計數控制。

嫌太你Ϊ ί Γ輸出樣本之非線性的方法亦被提供， :内插器提供。在本方法中，-最小均設係數組能用於每該複數個内插器之預設係數，

第10頁 1321421 五、發明説明（5) mi一發送器亦被提供。該發送器能以以-第-j率接收資料樣本之裝置，以及接收處資料樣ΐϊ:列内插器，該樣本係由接收裝置而來第二速率轉換該4料之資料樣本成$内插過之資本，且在上以一第二速率摒棄或附加預設之料樣本’該：送器更進-步包含一裝置，用以選擇一頻率之該處理資料樣本之一及以一第二速率之内樣本。包含用理過之，以一料樣内插資在一第插資料一種變增益放之無線信接收器内該基頻頻地處理基未符合該綠成為符接收器元中，該處隹收該處一WLAN 裝大器，例號；用以之基頻頻率及輪出於其調變時脈率，合時脈率件能較佳理區塊包理區塊之置之接收器亦被如RF、I F及基頻混合該無線信號率；類比數位轉數位信號；一處型式之該數位信則該處理區塊能之信號。依此方地於一單一時脈含上述之輸出，且提供。該接收放大器，用以之裝置能用以換器（ADC)能月理區塊能被用號，如果該調轉換該非符合法，該處理區率上運作，在序列内插器提供該包含可大輸入供在該〈接收選擇性型式並脈率信及其他實施例可用以信號精確的重接收：？：WLAW置之收發器亦被提供。該收發器區塊及一發送器區塊，該接收器區塊以一第包含一一時脈

第11頁

五、發明說明（6) 率接收系統輸入信號，且以一第_吐送器之—+ 第一時脈率輪屮 :♦多個數位元件，該發：翰出仏唬至該發或夕個數位元件 '15區塊能從該發送器之第-時脈率提供-時脈率接收輸入㈣，且以一及該發送器區坱^ 垔要的疋，該接收器區塊率成笛塊匕共旱一序列内插器，其辕施續笛羊成第二時脈率，反之亦然。、轉換該第-時脈實施方式維持一相鎖迴WPU)以「鎖住」，亦即常以兮: 位元件之一基礎時脈率。- Μ通該PLL^h Λ 所需時脈率之整數倍數執行，（注意 :雪：* Ρ時在任一點僅以其中之一速率執行），然而，如所需時脈率之—非整數倍數，則在該WLAN裝置典型地係提供多路PLL。舉例來說’在802.11g WLAN裝置中，分析CCK封包的數位元件需要一為11 MHz的主要時脈率，反之，分析〇fdM 封包之數位元件需要一為40 MHz之主要時脈率，因此，因為40並被11的整數倍數，典型地就必須提供不同的PLL以產生11 MHz和40 MHz，藉此確保於802. llg WLAN裝置中之 CCK和OFDM封包能精確地重建，然而，使用這種解決方案，於一積體電路（1C)上與這些PLLs相關的面積以及用以操作多路PLL的功率將會令人不滿地增加。

第12頁 1321421 五、發明說明（7) — 因此，依據本發明之一特徵，便能使用一序列内插濾波器（亦稱為一序列内插器），有了這種序列内插器，於 802. llg WLAN裝置所需的pLL數量便能明顯地減少，舉例來說，僅需要一個PLL，而不需要兩個，便能使CCK和〇FDM 封包精確地重建，依此方法，該序列内插器較佳地減少了在802. llg WLAN裝置的矽面積且降低其功率損耗。在一 802.11g裝置之實施例中，該pLL可以u mHz之一整數倍數執行，例如176 MHz，當該裝置之數位元件需要時即可分除之，因此，在本實施例中，該CCK封包之取樣即可以11 MHz執行。較佳地，該序列内插器能提供複數個獨特延遲以便’舉例來說’於44 MHz所接收之OFDM封包 (例如176 MHz劃分成4χ之樣本）能以4〇 MHz取樣（亦即所需速率），除此之外，如同另一個優點，該序列内插器能提供使用比習知非整數分量率内插器還要低之功率的功能。如第一圖所示之一習知非整數分量率内插器2〇〇，在步驟101決定該起始（亦即11 MHz)及結束（亦即40 MHz)取樣率之最小公倍數，在本例中，n MHz和40 MHz之最小公布數即為440 ( 1 1 X 40) MHz，在該點上，一上行取樣會典型地在步驟1〇2中由44 MHz執行至440 MHz(亦即一為1〇之上行取樣），在該上行取樣步驟中，每一對在44 MHz樣本之間會加入9個零，依此方法，1 〇個樣本係提供給每一 i 原始樣本’因此’該濾波器現在係以44〇 MHz執行，在步

第13頁 1321421 五、發明說明（8) 驟1 03中，一低通濾波操作接著能於該結果樣本上執行，該濾波器於使用該新加入零之樣本支援使樣本間產生一流暢的轉換，接著，一下行取樣會於步驟1〇4中從44〇 MHz執行至40 MHz，（亦即一為11之下行取樣在本例中，每一第11樣本係被選取而其他樣本則被捨棄，這種習知的内插器，雖然提供一種精確的解決方案，但是需要系統於44〇 MHz運作，這種高時脈率相對地需要高功率損耗，這使得這種内插器結構在WLAN應用上就商業上而言是不實用的。請注意其他内插器能不需精確地改變該取樣率即可提供補償。舉例來說，第二圖說明一波形，其中樣本2〇u _ 201E係被接收，儘管較佳地樣本2〇2A _ 2〇2E將被分析，在本例中，一内插器係被用來以同樣速率取樣，但對每— 樣本201A - 201E使用一時間補償2〇3以確保理想的（亦即最向/最低值）202A - 202E樣本係被分析，然而，更重要的’這種形式之間差器無法對〇FDM封包提供所需之44 MHz 至40 MHz之取樣轉換。依據本發明之一實施例，十個内插器（亦即一個係為了所需輸出之每一相）能用以提供該所需取樣，舉例來說，請參照第三圖，十個内插器可用以提供預設延遲以在 44 MHz 接收樣本300(亦即〇、ι、2、3、4、5、6、7、8、 9、10、0) ’以便輸出樣本5ΐι(亦即〇、ι、2、3、4、5、 6、7、8、9、0)能降為所需的4〇 MHz取樣率，舉例來說，

1M 第14頁丄丄

in 一内插_器能提供樣本1 一個Ο.1樣本之一内插補償 ’第一内插器能提供能提供樣本2 一個〇2樣本之— 内插補償502…第三内插器會提供樣本3-個〇· 3樣本之 :::補償503 ’第四個亦同。注意最長的接收樣本9之延 =效地接到接收樣本〇(第二實例）及輸出樣本〇(亦為第二實例），因此，取樣能以接收樣本3〇()之樣本〇(有效地樣本11)接續。 ^依據本發明之一特徵，為在内插器中之閥門選擇適當的係數能產生所需之補償（亦即〇. i 9)。有趣的是，曰一〇，1之内插補償之該内插器具有與一0·9内插補償之—内插相相同的閥門，只是其排序剛好相反，類似的情況， 0. 2、0. 3及0. 4内插補償之内插器具有分別與〇 8、〇 7及〇 · 6内插補償之一内插相相同的閥門，只是其排序剛好相反。因此，在一實施例中，五組内插器係數能提供所需之補償（注意任何接收之樣本〇不需要補償），此減少技術係於一文章中討論過，其標題為「量化於内插濾波器十之分量間隙之效應」，作者為jussi Vesma等，由Tampere University of Technology 出版。第四圖說明一示範性的内插器4 〇〇，其能提供所需樣本從44 MHz轉換至40 MHz，其係藉由透過内插器階段序列内插。在序列内插器400中，一閥門延遲線401能裝載五個樣本’一般來說，閥門延遲線401能如同一 fif〇(首進首

第15頁 1321421 五、發明說明（ίο) 出）裝置一樣的執行，其中每一樣本能透過N儲存裝置4〇2 定時（例如觸發器402A - 402E)，基於一所需信號雜訊比 (SNR)計算N之近似值係於由John Wiley & Sons公司於 1998年出版，Heinrich Meyr等所著之「數位通訊接收器」第511-533頁中討論，注意N值能基於該實際的倍數器係數使用及内插器階段之最小均方差（MMSE )做調整（皆在下文討論），藉此最佳化該序列内插器4〇〇。在閥門延遲線401之裝載之後，每一樣本（包儲存在在儲存元件402E之輸出的樣本）係乘上404A - 404F其中之一係數，其係於乘算網路40 4之一閥門中，這些乘積接著使用一總和區塊4 0 5加總，多工器網路4 0 3較佳地對於某此在乘算網路404中具有適當係數的成對樣本提供最理想的彈性，舉例來說，一乘算累積計算能將儲存裝置4〇2B之樣本與一第一係數組成一對’反之另一乘算累積計算能將同一樣本與一第二係數組成一對，該第二係數係與該第一係數不同。在一實施例中，一個從1計算到1 0之計算器4 〇 6 (例如 —四位元計算器）能控制該多工器網路403之多工器，其中每一計算選擇一預設係數（更詳細的細節於第六圖中解釋），因此，序列内插器4 0 0能如同多重（亦即1 〇 )離散時間濾波器運作，在一計數期間，序列内插器4〇〇之每一配置係為一内插階段，當計數器406達到10，其便能輸出一預

第16頁 1321421 五、發明說明（ll) 設信號407，其係指示下一個產生自加總區塊405之輸出樣本（亦即第11個樣本）將不會被使用。在一實施例中，多工器網路4 0 3及乘算網路4 0 4能使用部分乘積來執行，舉例來說，不執行S X 17，其中S係為一樣本，取而代之的是計算一部份乘積S + (S X 16)，一部份乘積計算會比一單一乘算更有效率，因為S X 16乘積 (亦即在不同的内插階段）比S X 1 7 (舉例來說，請見表一）更常被使用’因此較佳地減少需要產生序列内插器4〇〇之係數之該元件總數量，注意該整數值能藉由一二位元相移表示’更具體地’ << η表示一 η位元左移，因此整數1能表不為<< 0 ’整數2能表示為<< 1 ’整數4能表示為〈〈2，整數8能表示為<< 3，整數16表示為<< 4等等。第五圖說明一示範性的序列内插器500，其以一吝工，分乘積網路501取代了多工器網路4〇3及乘算網路4〇4，多工部分乘積網路501包含五個閥門5〇1Α _ 5〇1Ε。第上圖 =明一示範性的閥門501Ε ,其能使用兩個多工器6〇1/二 Zi —加法器6〇2執行，在閥門5〇1£中，多工器6〇1Α -二t其現行樣本S接收輸入，多卫器6〇1Α選擇一特定「計數」），同㈣，多工二以於輸入（通常是PP1)，其係基於同一選十擇翁一特\\部分乘積其能表示多重加法器，分別加上來2 ’ 一加法器602 ’ J 采自多工器601B及6 01A之

1321421 五、發明說明（12) 所選擇的部分乘積PP1和PP2。在一實施例中，加法器6〇2 和405的執行可藉由一合成工具產生’像是Syn〇psys公司的模數編譯程式’這個合成工具使用一攜帶儲存技術以最佳化該加總功能。表一指出每一計數之閥門50 1E之一實施例，亦即該計數之所需係數，及不範性的實施細節以產生該所需係數。表一、閥門實施例计數係數 ΪΤ施 PP1 +/- PP2 1 7 8 (« 3) - 1 (« 〇) 2 12 8 (« 3) + 4 (« 2) 3 16 16 («4) + 〇 4 18 16 («4) + 2 (« 1) 5 18 16 («4) + 2 (« 1) 6 __ 17 16 («4) + 1 (« 0) 7 15 16 («4) - 1 (« 0) 1_____ JI2_ 8 (<< 3) + 4 (« 2) 9 ——— 8 8 (« 3) + 0 1〇 _ 4 4 (« 2) + 0 注意不同位元轉移轉移<〈3能被用於多工元轉移之位元合併較佳件。在一實施例中，兩器t之每一闕門’然而用想同的位元轉移輸入之不同位元轉移輪入，能用以不同計數，舉例來說，位元器601B中之計數1、8及9，這種位地能減少產生所需係數之必要元個多工器6 0 1能提供給該序列内插 ’該執行閥門能如同第六圖所示使 ’或是基於計數1 - 1 〇之所需係數除此之外，使用多工器之數量亦可

丄J厶厶丄五、發明說明（13) 基於該所需係數值及精密度。依據本發明之一特徵，俜自加總區揄夕她拉終山數值此破選擇以確保介於來曰那％ k塊4〇5之鄰接輸出樣太个圖），更1糖认的細拉说之間之線性（第四圖及第五 ,^ , S ’鄰接樣本係有效地通過不同（亦即數學上地相異）内插器，因為不 4 & 干 ^ ± u 1乐数能用於每一計數之辞皮列内插器之每一間闕。囡H I敬（这序 m. ^L. r- 每一内插階段（亦即該具有所數之序列内插器對於每—計數)在強度或是相位方 =二：明顯不同的頻率響應特徵，於該内插 ^ ^ 轶句話說，每一内插階段之運作會因某些量而變得不理想化。因能基於在此同段都能「預算小化該器。在值，能之間，該通頻容許渡注的領此依據本發明之一特徵，一總最小均方差（μ μ S E) 該WLAN裝置所需之已知信號雜訊比（SNR)而計算’ 時，每一雜訊來源之一雜訊貢獻，包含每一内插階被決定，藉此有效地設定每一内插階段之—誤差」每内插階4又之該閥門係數接著能被選^以最誤差，其係來自一等化分佈之通頻之一完美内插此選擇期間，一MMSE計算典型地使用實部和虛部由每一内插階段執行，以確保其落在該特定容許度依此方法’不管介於鄰接輸出樣本之間非線性^ $ 内之該頻率範圍之該總誤差即可被確保在_給予的之内。（注意拒頻並未被分析，因為這不是我們關域。）

1321421 五、發明說明（14) 不範性碼，以MATLAB撰寫（_個常見的數學語言），用以執行一序列内插器及該碼以最佳化該係數，其係被提供用以作為說明目的。（注意此碼並未模擬基於内插器或結構其他部分之部分乘積，然而，此碼對於該實施例來說是達到位元精確的。）依據本發明之一特徵，使用虛擬反矩陣的方式以找出MMSE解決方案可以最佳化該序列内插器之該係數。 % make_interp_vec.m % script used to generate MMSE interpolator coefficients % % Perform MMSE filter creation via the following equations: % The following function, i.e. the filter frequency response, should be minimized: % integral (-2 pi B:2 pi B) { (exp (j w Ts mu)- % sum (n=-Il : 12) {h[n] exp (-j w Ts n) })"2} % where: integral is the ideal response, w is the phase (2f),

Ts

第20頁 1321421 五、發明說明（15)

Is the samp ling frequency, mu is the fractional delay (0. 1, 0.2, etc.), B is the bandwidth, and sum is the actual frequency response % This can be done by examining many w values wO, and creating an

% over-defined matrix equation Xh = y, where:

% X is an MxN matrix of rotating exponent i a 1s for DFT computation of h

% h is the desired vector for a given mu % y is the desired frequency domain calue for a given wO

% M is the number of frequency values to exmine % N is the number of taps in the filter % We can then compute the MMSE calue for h via: % h = pinv(X) * y N = 8; %Number of taps M = 1001； %Number of frequency points to check

第21頁 1321421 五、發明說明（16) (using large

Number of points is easier than computing with a continuous integral) r x = 0 ; if rx BW = 9/44; %Given single sided bandwidth / sampling rate

mu_vec = [. 1 .2 .3 .4 .5]; % Fractional sample to advance else BW = 9/40; %Given single sided bandwidth / sampling rate mu-vec = [1/11 2/11 3/11 4/11 5/11]; %

Fractional sample to advance end

quantize = o; quant_bi ts = 7; for mu = mu_vec

Nvec = -N/2:N/2-l; % N is number of taps X = zeros(2木M + l，N); for index = 1:2*M+1

第22頁 1321421 五、發明說明（17) % Create ideal vector wO = (index-M-l)/(M) * BW * 2 * pi; X(index, :) = exp(-li * wO Nvec); end %Use pseudo-i nverse to find best MMSE interpolator y = exp(li * linspace (_BW，BW，2*M+1) * 2 * pi mu). ;

h = real(pinv(x) * y); fprintf(JFi1ter for mu = %6.4f\n,, mu); if quantize format short h = round(h * 2 Λ quant_b its) else format long h end

end %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% Name : rx_interp. m %% Purpose: Receiver interpolator structure for

第23頁 1321421 五、發明說明（18) 802. llg %% Converts from 44 MHz to 40 MHz %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% function out = rx_interp(in,parms); %Subst i tude when fixed point model ready use_fp_mode1=0;

% Show figures of interpolation show_f i gures = 0 %F i nd ideal floating point taps (i.e. coefficients) if use_fp_mode1 % Initialize filters filtO = [0 0 0 0 1 0 0 0];

filtl = [-.00196 .01091 -.03599 .10792 .96819 -•06157 .01481 …-.00240]; filt2 = [-.00376 .02118 -.07127 .22795 .90965 -.10614 • 02662 ….0 0 4 3 9 ];

第24頁 1321421 五、發明說明（19) filt3 = [-.00526 .02990 -.10281 .35522 .82755 -.13381 .03480 …00582 ]; filt4 = [-.00630 .03622 -.12758 .48438 .72600 -.14545 .03908 …00663]; filt5 = [-.00768 .03946 -.14266 .60984 .60984 -.14266 .0 3946 …-·00678]; i η 1 = i η %F i nd quantized floating point taps in integers (i. e. coefficients) else f i ito -- =[〇 0 0 0 128 0 〇〇]; f i ltl = =[〇 1 -4 14 123 -7 1 0]; f i lt2 : :[〇 2 - 8 29 115 -12 2 0]; f i lt3 = :[〇 2 -12 46 105 -15 2 0]; f i 114 = =[〇 2 -15 61 92 -16 4 〇]; f i lt5 = :[〇 4 -16 76 76 -16 4 〇];

1321421 五、發明說明（20) i η 1 = i η / 8 ； end %Make 0.6 - 0.9 delay interpolators filt6=fliplr (filt4); filt7=fliplr (filt3); filt8=fliplr (filt2); filt9=fliplr (filtl); % Filter input with all interpolators out0=conv (inl，filt0); out 1=conv (ini, filtl); out2=conv (inl,filt2); out3=conv (inl,filt3); out4=conv (ini, filt4); out5=conv (ini, filt5); out6二conv (ini, filt6); out7 = conv (ini, filt7); out8=conv (inl,filt8); out9=conv (inl,filt9); %Choose correct filtered output for ideal choice of mu ( i. e. instead of running a different interpolator at

第26頁 1321421 五、發明說明（21) each sampling point, input is run through all interpolators to determine best interpolator) if (〇) 〇ut =[]; for i=0:floor((length(in) -9) /11) ill 二 I * 11 out = [out ··· out 0(i11 + 6)… outl(ill+7)… out2(ill+8)… out3(ill+9)… out4(ill+10)… o u 15 (i 11 + 11)… out6(ill+12)… out7(ill+13)… out8(ill+14)… out9(ill+15)]; end else % to remove the for-loop, WJC, 10/17/02 Ns = f1oor((1 ength(in) -9) /11); out_tmp = [outO(6:ll:ll*Ns+6);… outl(7:11:ll*Ns + 7);…

1321421 五、發明說明（22)

out2(8:11:1l*Ns+8);… out3(9:ll:ll*Ns+9);… out4(10:11:1l*Ns+l0);… out5(ll:ll:ll*Ns+ll);… out6(12:ll:ll*Ns+12);… out7(13:ll:ll*Ns+13);… out8(14:ll:ll*Ns+14);… out9(15:ll:ll*Ns+15);… out = reshape(out_tmp, 1,prod(size(out_tmp))); end %Check computations if (〇) % just test % check if both implementations are same or not if isequal (out, out 2 ) fprintf(1，’ two implementations in rx_ i nterp are

same\n’ ） else error (* two implementations are not equivalent in rx_i nterpXn* ) end

第28頁 1321421 五、發明說明（23) end % Quantize out to ADC output values if use_fp_mode1 out = saturation(round(out )，256*8 ); else out = saturation(f1oor(out/16 +0.5 +0.5i ) , 256* 8 ) ; f1oor drops LSBs, saturate out MSBs

End %?rint output if show_f i gures f i gure(1) elf hold on psd(in,2048,44e6) psd(out,2048,40e6) f i gure(2) elf plot(real(out)) hold on

第29頁 1321421 五、發明說明（24) plot(real(resample(in(7:end)， 10， 11))，，r’） figure(4); psd(resamp1e(iη, 10, 11, 10)) end %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% Name : tx_ i nterp.m %% Purpose: Transmitter interpolator structure for 802.llg %% Converts from 40 MHz to 44 MHz %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% function out = tx_interp(in); % Substitute when fixed point model ready use_fp_mode1=1; % Show figures of interpolation show_f i gures = 0; %F i nd ideal floating point taps (i.e. coefficients) if use_fp_mode1 ^Initialize filters fiItO = [ 0 0 0 0 1 0 0 0 ];

第30頁 1321421 五、發明說明（25) filtl= [ -0.00146829481856 0.00806014446191 -0.03171766834449 0.09737897194633 0.97115288240108 -0.05504875193986 0.01242649782772 -0. 0 01 8 1 765426884 ]; filt2 = [ -0.00284152607157 0.01769213363283 -0.006304281016311 0.20494388732203 0.92030529169635 -0.09636727670195 0.02259974834117 -0.00335358164280]; filt3 = [ -0.00402087196301 0.02527332694133 -0.9179993554821 0.31914295582077 0.84976766025265 -0.12401486890575 0.03008823533490 -0. 0045252550031 2 ]; filt4 = [ -0.00491753302646 0.03121968778787 -0.11578586197789 0.43609064272421 0.76246973569618 -0.13856083366959 0.03465655747194 -0.00527850590172];

1321421 五、發明說明（26) filt5 = [ -0.00545791489469 0.03501817630485 -0.13285989448990 0.55170390483427 0.66184543876714 -0.14103409448039 0.03625756165818 0.00558825677733]; %F i nd quantized floating point taps in intgers (i. e. coefficients) fi ItO = [ 0 0 0 0 1 28 0 0 0 ]; filtl = [0 1 -4 12 124 -720]; filt2 =[02-8 26 118 -12 2 0]; fi lt3 = [ 0 2 -1 2 41 1 09 -26 4 0 ]; fi lt4 = [ 0 4 -1 5 56 97 - 18 4 0 ]; filt5 = [0 4 -17 70 85-1840]; filt 6=fliplr(filt5); filt 7=fliplr(filt4); filt 8:fliplr(filt3); filt 9 = f liplr(filt2); filt 10 = f liplr(filtl); out 0 = conv(in，f i 110 ) out 1=conv(i n, f i 111) out2 = conv(i n, f i 112)

1321421 五、發明說明（27) ou13 = conv(i n, f i 113 ); out4 = conv(i n, f i 114); out5 = conv(i n, f i 115 ); out6 = conv( in, f i 116); out7 = conv(in, f i 117); out8=conv(in, filt8); out9=conv(in, filt9); out 10 = conv(in, filtlO); %Choose correct filtered output for ideal choice of mu ( i. e. instead of running a different interpolator at each sampling point, input is run through all interpolators to determine best interpolator) if (〇) 〇ut=[]; for i - 0 : f 1 oor(1ength(in)/1〇 ) ~ 1 + floor( mod (1 ength(in), 10) /7); ill = i*10; out = [out … ([outO (i11 + 5)… out 1 0 ( i 11 +5 ) ·.·

第33頁 1321421 五、發明說明（28) else % to remove the Ns = f1oor(1 ength(i n) ou 19 out 8 ou 17 out 6 out 5 out 4 ou 13 ou 12 ou 11 end (ill+6)… (ill+7)… (ill+8)… (ill+9)… (ill + 10) ··· (ill + 11) ··· (ill+12)… (ill+13)… (ill + 14)])]; for-1oop /10)- 1 + f 1 oor(mod(1 ength(in), 10) /7); ill = Ns*10; % for later use out_tmp = [outO (5:10:10*Ns + 5 ); o ii ΐ 1 0 ( 5 : 1 0 : 1 0 * N s + 5 );… out9 (6:10:10*Ns+6);… out8 (7:10:10*Ns+7);… out7 (8:10:10*Ns+8);… out6 (9:10:10*Ns+9);… out5 (10:10:10*Ns+10);… out4 (11 : 10: 10*Ns+ll);… out3 (12: 10:10*Ns+12);… out2 (13:10:10*Ns+13);…

第34頁 1321421 五、發明說明（29) outl (14:10:10*Ns+14)]; out = reshape(out_tmp, 1， prod (s i zeout_tmp))); end %Check computations if (0) % just test % check if both implementations are same or not

if isequal (out,out2) fprintf(1，’ two implementations in t x_ i n t e rp are same\n’ ） else error(* two implementations are not equivalent in tx_i nterp\n’） end

end % A d j u s t bit accuracy for shutdown switch mod(length(in), 10) case 1 out = [out out0(ill + 15) ou110(i11 + 15 ) out9

第35頁 1321421 五、發明說明（30) (111+16) out8(ill + 17) out7(ill + 18)]; case 2 out = [out out0(ill + 15) ou110(i11 +15) out9 (ill+16) out8(ill + 17) out7(ill + 18) out 6(i11 + 1 9 )]; case 3 out = [out out0(ill + 15) out 10(i11 +1 5) out9 (ill+16) out8(ill+17) out7(ill+18) out6(ill+19) out5(ill+20)]; case 4 out = [out out0(ill + 15) out 10(i11 +15 ) out9 (ill+16) out8(ill+17) out7(ill+18) out6(ill+19) out5(i11 + 20 ) out4(i1 1 +2 1)]; case 5 out = [out out0(ill + 15) ou110(i11 + 15 ) out9 (ill+16) out8(ill+17) out7(ill+18) out6(ill+19) out5(ill+20) out4(ill + 21) out3(ill + 22)]; case 6

第36頁 1321421 五、發明說明（31) out = [out out0(ill+15) out10(i11+15) out9 (ill+16) out8(ill+17) out7(ill+18) out6(ill+19) out5(ill+20) out4(ill+21) out3(ill + 22) ou12(i 11 + 23)]; case 7 out = [out out0(ill+15) out10(i11+15) out9 (ill+16) out8(ill+17) out7(ill+18) out6(ill+19) out5(ill+20) out4(ill+21) out3(ill+22) out2(ill+23) outl(ill+24)]; case 9 out = [out out0(ill + 15) out 10(i11 +15) out9 (ill+16) out8(ill+17)]; case 0 out = [out out0(ill + 15) out 10(i11 + 15) out9(ill + 16)]; end end %0uant i ze out to ADC output values

1321421

1321421 五、發明說明（33) 而易見的。舉例來說，該序列内插器能用於—8〇2.丨lg裝置之一接收器和一發送器中。第七A圖說明一簡單的接收器7〇〇，其能包含一序列内插器。在接收器7〇〇中，一帶通濾波器 702從一天線701接收該輸入信號，且輪出一預設頻率之頻帶（同持排除那些高於或低於預設頻帶之頻率），一可變的 RF放大器704能提供一初始放大給該頻率之預設頻帶，一混合器706轉換那些放大的信號成為中間頻率（丨f)信號，其係接著由一 IF放大器708放大，在此同時，混合器7〇9及低通;慮波器71 0 (包含I和Q分支）能於所需通道中產生信號 (稱為基頻信號），放大器712接著放大這些基頻信號，於此同時，類比數位轉換器71 4 (提供給低通濾波器71 〇之I及 Q分。支）轉換該放大的基頻信號成為數位信號，其可由一處理區塊716分析，該處理區塊716包含一序列内插器（參照第七Β圖之說明）。一旋轉裝置720接收處理區塊716之輸出，且如果需要的話’提供一頻率補償校正’增益控制電路718偵測強度以調整該RF放大器702、IF放大器708及ΒΒ放大器712之增益’一彳§號定時電路722，其亦接收該處理區塊716及旋轉裝，720之輸出’決定在一實際符號離開期間之間隙，而不疋一保護間隙，且提供一定時輸出至—FFT 724。依此方法，FFT 724能即時被限制出閘以接收該接收信號資

第39頁 1321421 五、發明說明（34) -- 料’而不是由介面引起的雜訊，其係在一保護間隙期間離開。注意該FFT 724之限制出閘也基於該計數被用來搏曰棄/ 附加輸出樣本（請見第六圖），FFT 724提供其輪出至—通道預估/引導相追蹤電路728及一通道校正電路726。通道預估/引導相追蹤電路728能於該長訓綾a姑广里目ΡΘ從、付序列期間獲侍一通道預估，且提供該通道預估給通道校正電路 726 ’通道校正電路726接著能使用該通道預估以補償剩餘封包之決定的通道特性’而且，如果包含在内，一引導相追縦器將基於由追蹤引導狀態獲得之通道資訊來調整該通道預估，其係在該剩餘封包傳輸期間。該通道校正過^信號接著提供給一解映像/交錯電路7 30及一FEC解崎器732 " (典型地為一Viterbi解碼器）用以以一習知方式解碼。（注意FFT 724典型地係需要用於OFDM信號之處理，然而，本發明之其他實施例也能包含其他裝置用以提供這歧處理能。）一第七B圖以更多細節說明處理區塊716，對於具環境定址之内文來說，ADCs 714和FFT 724係為已知，於處理區塊7。16中，一多工器748接收來自一根餘弦率（RRC) FIR濾波器740、一渦輪信號線742、一有限脈衝響應（FIR d濾波器744及一内插器746之輸入，多工器748能藉由產生自選擇式區塊752之輪出控制’其基於不同調變相關器之刀析選擇最近似的調變。

第40頁 1321421 五、發明說明（35) 遽波器740之使用係當一CCK調變形式被識別時，該接收資料率係被識別為44 MHz ’且所需資料率係被識別為22 MHz，如果採用了，濾波器740確保其後的信號係正確地由 44 MHz轉換成所需的22 MHz ’且接著提供給一 CCK解碼器區塊741(注意如果一CCk信號係於選擇中被識別，貝彳CCK解碼器區塊741係被啟動，否則在封包持續期間都是關閉的）’渦輪信號線742能被選擇（藉由來自一渦輪模式暫存器743之一信號）’其係當一0FDM調變模式被識別，且該資料接收和所需皆為80 MHz時（亦即標準802. lla信號的兩倍卜夬速度），；慮波器744能被選擇，其係當一 QFDM調變模式被識別，且該接收資料率係識別為8〇 MHz，而該所需資料率被識別為40 MHz，内插器746能被選擇，其係當一〇FDM調變模式被識別，且該接收資料率係識別為44，而該所需資料率被識別為40 MHz ’内插器60 3能使用舉例來說第四、五及/或六圖之序列内插器配置執行。由多工器7 48所選擇之該處理信號接著能提供給旋轉裝置720 ’旋轉裝置720能提供其輸出給評了 724，其係與在接收器700中之其他元件一起（如第七a圖所示），運作用以精確地重建該接收信號。第八圖說明一簡化發送器8〇〇，其包含一序列内插器。在發送器800中，一反快速傅立葉變換（IFFT) 8〇1能

1321421 五、發明說明（36) 接收資料以便被發送。（注意iFFT典型地係需要用以0FDm 信號之處理，然而，本發明之其他實施例也能包含其他裝置用以提供該處理功能）。舉例來說，這些資料能以4〇 MHz提供，序列内插器802能將取樣率由4〇 MHz增加至44 MHz，其係藉由實質上反轉上述的轉換程序一多工器能決定以40 MHz或以44 MHz速率之資料是否被選擇用以傳輸。在一實施例中，如果傳輸係於一 80211 g環境中執行’則該資料會被選擇以44 MHz速率傳輸，否則，該資料會被選擇以40 MHz速率傳輸。於此同時，一第一傳輸濾波器，亦即Tx FIR1 804，於該所選擇之資料上執行一2上行取樣’藉此有效地雙倍增由多工器8〇3所選擇之資料的時脈率。依類似的方法，一第二傳輸濾波器，亦即Τχ F IR2 805 ’於該所選擇之資料上執行另一個2上行取樣，藉此四倍增加由多工器803所選擇之資料的時脈率。因此，如果多工器803選擇資料為44 mHz，則一多工器806會以！76 MHz或88 MHz接收資料，相反地，如果該多工器8〇3選擇資料為40MHz，則該多工器8〇6會以16〇〇2或8〇 MHz接收資料。在一實施例中，一WLAN裝置能於一渦輪模式（有效地以802.11 3信號之兩倍速率）’在本例中，11?1?118〇1以8〇 MHz處理資料，多工器8〇3選擇該非内插輸入（亦即該資料以80 MHz)，且多工器8〇6選擇以16〇 mHz之TxFIRl 804之雙倍輸出，依此方法，該用以⑽⑽信號之接收和傳輸之系統較佳地能使用一單一PLL以提供其所需時脈率，上述 MATLAB瑪能用以計算發送器8〇〇之係數，且提供一結構獨

第42頁 1321421 五、發明說明（37) 立執行方式之模型。一種收發器，其提供於一WLAN裝置中接收和發送的工能’亦能包含一序列内插器，該收發器能包含一接考f 塊及一發送器區塊（舉例來說，第七A圖所示之接收器°區 7〇〇 ’以及第八圖所示之發送器8〇〇)，該接收器區塊^、一第一時脈率接收系統輸入信號，且提供輸出此以 IS第Κι率之發送器之數位元件，該發送器 1:; =:;::;;器：數r件於該第二時脈率之2: 接收Is區塊及該發送芎疋’該内插器轉換該第一分予该序列内插器，該序列、脈率成為該第二時脈率，反之亦然。注意儘管該g f) 9 1 ί 該8〇2.ii g環境於u GLm5.0 ghz頻寬中運作，而封包實質上係等同於，寬中運作’一802·" a ofdm 合頻寬時，這也封包實j .11 g 0FDM封包，因此，當混釕包實質上還是相同的。重要的是，儘管關於8n9 ,, 一列内插器同樣可應用於· g WLAN裝置之描述，該 :第—時脈率轉換成一坌何系統，其係對複數個樣本從 J除以該第二時脈率係脈率有利中該第-時脈範圍打算藉由下列的申理數’因此，本發明之保護 °月專利範圍及其裝備定義。

第43頁 1321421

圖式簡單說明第一圖所示為一習知非整數之分量速率内插器。第二圖所示為一波形，其中某些樣本係被接收，雖然其他樣本必須被分析’在本例中，一内插器必須用來以相同速率取樣’但利用每原始樣本之一時間補償以辱保理想 (亦即最高/最低值）的樣本係被分析。第三圖所示為可變補償，其可應用於複數個樣本輸入（上排以44 MHz接收）以確保該樣本輸出（底排）係以適當的速率（例如40 MHz)提供。其可提供一所需樣本 ’該裝置以減低數量第四圖所示為一序列内插器實施例，轉換’其係於一802. llg WLAN裝置中之相鎖迴路（PLLs)運作。工部分乘積網第六圖所示為第五圖之施例。第五圖所示為另 ......„ „„只路之該所需樣本轉換。該多工部分乘積網路之一閥門之實 GW二為一 WL:N裝置之一簡化接收器，其中該接收件可利用一單一相鎖迴路運作。圖，β該圖處所理不F為該接收器之—處理區塊之更多細節之方塊 ~處理區塊包含一序列内插器。含：：=一關裝置之—發送器，其中該發送器可包巧*列内插器。元件符號說明： 2〇U ' 201E > 202A - 202E 樣本

1321421 圖式簡單說明 203 時間補償 300 接收樣本 400 序列内插器 401 閥門延遲線 402A -402E 觸發器 403 多工器網路 404A -4 0 4 F 係數 405 加總區塊 406 計算器 407 預設信號 500 ' 746 内插器 501 多工部分乘積網路 501E 閥門 601A 、601B 多工器 602 加法器 702 BP濾波器 704 RF放大器 706 混合器 708 IF放大器 710 低通滤波器 712 基頻放大器 716 處理區塊 720 旋轉裝置 722 信號定時 732 FEC解碼器 741 CCK解碼器區塊 742 渦輪線 748 多工器 752 選擇區塊 743 渦輪模式暫存器 802 序列内插器 800 發送器

第45頁

Claims

1^21421

•—種將由一系統接收或發送之複數個樣本從一輸入樣率轉換成一輪出取樣率之方法，該方法包含：提供複數個内插器用以接收該複數個樣本；對於每一該内插器，施加不同的預設係數於該複樣本上；透過該複數個内插器基於一計數序列化；以及於一計數結束時，如果該輸出取樣率係小於該輸入取樣率，則以該輸出取樣率摒棄一内插樣本，以及 μ 如果該輸入取樣率小於該輸出取樣率，則以該輸出取樣率增加一内插樣本。 Ί 2. 如申請專利範圍第1項所述之方法’其中一系統之相鎖迴路能提供該第一取樣率，但不同時提供該第二取樣率。 3. 如申請專利範圍第2項所述之方法，其中鄰接樣本係藉由不同的内插器處理。择 4. 如申請專利範圍第3項所述之方法’更包含使用一最小均方差（MMSE)技術，以決定該複數個内插器之預設係數。 5. 如申請專利範圍第3項所述之方法，其中每一該内插器之該預設係數確保於一頻率範圍内之一誤差係落於一給予的容許渡之内。 6·如申請專利範圍第1項所述之方法’其中該系統係為一無線區域網路（WLAN)。 7.如申請專利範圍第1項所述之方法，其中施加不同預設係數包含基於該複數個樣本選擇預設部分乘積。

第46頁 1321421 六、申請專利範圍 8点且一古種序结列内插11 ’用以將具有—第一速率之樣本轉換成具有一第二速率之樣本，該序列内插器包含：、一閥門延遲線’用以儲存複數個樣本；二ίΐΠ，用以將每一該複數個樣本乘上-係數；夕器網路’用以選擇性地決定哪一個係數合、t # 加於-樣本上；以及 1回係數會破施一加總區塊，用以加總該乘算網路之乘積。 9.如申請專利範圍第8項之序列内插器，i 路係由一計數器值控制。八干該多工器網 .如申清專利範圍第9項之序列内插器直，器值達到-預設值，則一輸出樣本係被搏棄。如果該計 .如申請專利範圍第8項之序列内插器，網路及該乘算铜政仫士免丹〒該多工器 12如多P分乘積網路執行。八悉接申專利範圍第11項之序列内插器，1中” 刀乘積網路包含多工器組，其中每一該 ^多工部個位元轉移值，其係基於該複數個樣本=接收複數 13. 如申請專利範圍第U項之序列内插三工器組提供部分乘積輸出至一加法器，母一該多一輸出總和至該加總區塊。、甲該加法器提供 14. 如申請專利範圍第13項之序工器組係由一計數器值所控制。播器其中所有多 15. :申請專利範圍第“項之序列内插器數器值係達到一預設值 ς :如果該什摒棄。观之輸出樣本係被

第47頁六、申請專利範圍 16. 一種用以降低一地於一系絲中之相雜' 法，該方法包含·· 系統中相鎖迴路⑽s)之方 =一第一時脈率接收樣本；提供一些預設之不同補償給該接收樣 —時脈率產生輪出樣本；以及不糟此於第如果該第二時脈率係小於該第一時第N個輸出樣本，以及千貝I摒棄母插#第二時脈率係小於該第二時脈’，則增加-内插樣本至母一第Ν個輸出樣本。其中提供一些預設之該係數係由一時間變其中提供提供一些預 17.如申請專利範圍第16項之方法不同補償包含：將每一該樣本乘上一預設係數數決定；以及加總由該乘算產生之乘積。 1 8.如申請專利範圍第1 7項之方法設之不同補償更包含：藉由使用一最小均方差（MMSE)技術選擇該預設係數，以降低介於鄰接輸出樣本間之非線性。 19.如申請專利範圍第16項之方法，其中提供一些預設之不同補償包含： —° 執行一部分乘積計算，其係基於每一該接收樣本。 20·如申請專利範圍第19項之方法，其中執行一部份乘計算包含：位元轉移，以提供複數個部分乘積給每一接收樣本；

第48頁 1321421 六、申請專利範圍以及決定哪一個部分乘積要被加總。 21. 一種用以降低由複數個内插器所提供之鄰接輸出樣之非線性之方法’該方法包含：使二一最小均方差（MMSE)技術，以選擇該複數個内插器之預°又係數’其中預設係數組係用於由一内插器所提供之每一延遲》敗 2·. 一種一無線區域網路（WLAN)之發送器，該發送器包接收裝置’用以於-第-速率接收資料樣本；一序列内插器，用以接收處理過之收、轉換該處理過之資料樣本成為於一第二速J之 -，其係基於-計數心和增加預設内插資料之選擇裝置，用以選擇於一第一頻率之該處理及於該第一速率之内插資料樣本。 / ’ 23.如申請專利範圍第22項之發送包含：，、T涊序列内插器一閥門延遲線，用以儲存複數個資料樣數；-乘算網路’用以將每一該複數個資料樣本乘上一係一多工器網路，用以選擇性地決定哪一加於一資料樣本；以及糸數係被施一加總區塊，用以加總該乘算網路之乘積。第49頁 1321421 六、申請專利範圍 24·如申請專利範圍第23項之發係藉由該計數所控制β 。 ’其中該多工器網路 25. 如申請專利範圍第23項之發及該乘算網路係由-多工部分乘積。；中該多工器網路 26. 如申請專利範圍第25項之發路執行。積網路包含多工器組，並中每一夕、其中該多工部分乘轉移值，其係基於該複i個資料組接收複數個位元 27·如申請專利範圍第26項之發送器二組美供部分乘積輸出至一加法並其中每一該多工器出總和至該加總區塊。 ° 八中該加法器提供一輸 28·如申請專利範圍第27項之藉由該計數所控制。、°八中該多工器組係 2收％ Li:無ΐ區域網路咖)裝置之接收器，盆中，接器疋件於一単一時脈率操作，該接收器包含接 :變增益放大器，用以放大無線信號；混合裝置，用以混合該無線信號以提供基頻；，比數位轉換器，用以接收該基頻及輸出數位信號. 一處理區塊，用以選擇性處理該數位信號，其^ . 八調變形式，其中如果該調變形式並未符合該時脈率:則轉換該非符合時脈率信號成為符合該時脈率之信號；以及解媽裝置’用以解碼該處理信號。 3^·如申請專利範圍第29項之接收器，其中該處理區塊包一序列内插器；第50頁 1321421 六、申請專利範圍至少依其他信號操作元件；以及一多工器，用以選擇性地選擇該序列内插器或是另一信號操作元件。 31. —種一無線區域網路（WLAN)裝置之收發器，該收發器包含：一接收器區塊，用以接收於一第一時脈率之系統輸入信號，及提供於一第二時脈率之輸出信號至該收發器之至少一數位元件；以及

一發送器區塊，用以接收來自該收發器之至少一數位元件之輸入信號，其係於該第二時脈率，且提供系統輸出信號，其係於該第一時脈率，其中該接收器區塊及該發送器區塊每一包含一序列内插器，其能轉換該第一時脈率至該第二時脈率，反之亦缺〇 32. 如申請專利範圍第3 1項之收發器，其中該接收器區塊及該發送器區塊共享一序列内插器。

第51頁