TWI317464B - Grid clock distribution network reducing clock skew and method for reducing the same - Google Patents

Grid clock distribution network reducing clock skew and method for reducing the same Download PDF

Info

Publication number
TWI317464B
TWI317464B TW092116360A TW92116360A TWI317464B TW I317464 B TWI317464 B TW I317464B TW 092116360 A TW092116360 A TW 092116360A TW 92116360 A TW92116360 A TW 92116360A TW I317464 B TWI317464 B TW I317464B
Authority
TW
Taiwan
Prior art keywords
clock
drivers
network
clock drivers
distribution network
Prior art date
Application number
TW092116360A
Other languages
English (en)
Other versions
TW200401967A (en
Inventor
Lee Dong-Hyun
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200401967A publication Critical patent/TW200401967A/zh
Application granted granted Critical
Publication of TWI317464B publication Critical patent/TWI317464B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

1317464 1163lpi f 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種時脈分布網路,且較特別 的是,有關於一種可經由格狀分布網路,將時脈訊號 分布到半導體積體電路之格狀時脈分布網路。 【先前技術】 一般來說,時脈分布網路是一種電路網路,透過 I 該電路網路可以將時脈訊號傳送到安裝在半導體晶 _ 片上的裝置。並且需要維持傳送到該些裝置的時脈訊 號的相位關係。特別是如果時脈訊號具有完全相同的 相位時,將更為有利。然而,因為該些裝置可能被安 置在距離時脈驅動器不同距離的位置上,和/或該些 裝置可能具有唯一的下載特性,所以所接收到的時脈 ' 訊號可能具有不同的相位。換句話說,該些時脈訊號 可能無法達到完全同步的每一該些裝置的需求,因此 可能造成不想要的相位偏差。這些時脈訊號的相位偏 Φ 差一般稱為時脈偏差(clock skew)。 時脈偏差可能會限制時脈週期時間的減少。如果 時脈偏差很大,則可能會降低半導體晶片的操作速度 和性能。因此,需要在半導體晶片的一個大區域上降 低可能產生的時脈偏差。 格狀時脈分布網路可以提供一個具有在半導體 晶片的一個大區域上完全一致的時脈偏差的時脈訊 號。格狀時脈分布網路的初始設計相當簡單。因此格 1317464 H631pif 狀時脈分布網路可以田+ , h,& & @ m + 用在向逮刼作的半導體晶片 幻如應用在南速的微處理器上。 在有效管理半導體晶片的外邊界和中心之間的 不f要的時脈偏差方面,格狀時脈分布網路 ===話說’時脈偏差可能會發生在時脈訊 唬傳送到的半導體之中的某個位置上。 第1圖緣示—個習知的格狀時脈分布網路。請參 ^第,,習知的格狀時脈分布網路包括安裝在一個 广區(chip regi〇n)110附近的複數個時脈驅動器 ^以及一個分布網路13〇。該些時脈驅動器12〇可 ,收和輸出複數個時脈訊號。分布網路13〇可排列在 二片區110的X-方向和y一方向上,而且時脈驅動器 20所輸出的時脈訊號可經由分布網路130,傳送到 晶片區110的複數個裝置上。其中,不管排列位置如 何,習知的格狀時脈分配網路的時脈驅動器120都具 有相,的大小。也就是說,具有相同驅動容量的時脈 驅動器120,可能以相同的區間間隔安裝在晶片區 110附近。時脈驅動器可以經由分布網路13〇提供 脈訊號。 在上述的結構中,第1圖中的區域A1離時脈驅 動器120的距離較近。因此,時脈驅動器12〇所產生 的時脈訊號可以在相當短的時間内到達區域A1。然 而,相較於區域A1的鄰近區域而言,作為晶片區u、〇 中心的第1圖的區域A2離時脈驅動器12〇的距離較 1317464 H631pif 二因二時脈驅動器12〇所傳送的時脈訊號到達區 =2所需的時間’會大於時脈驅動器終-所傳送 的%脈訊號到達區域A1所需的時間。所以在區域M 和A2之間就會產生時脈偏差。 【發明内容】 本發明的一個較佳實施例提供一種可在半導體 晶片的一個大區域上降低時脈偏差的格狀時脈分布 網路。 本發明的一個較佳實施例所提供的一個時脈分 =網路包括用來輸出時脈訊號的複數個時脈驅動 器,其中至少有一個時脈驅動器具有與至少另一個時 脈驅動器不同的驅動容量,以及一個用來分布該些時 脈驅動器所輸出的時脈訊號的格狀分布網路。 本發明的另一個較佳實施例提供一種格狀時脈 分布網路,用來將時脈訊號分布到安裝在半導體積體 電路晶片區的電路裝置上。該電路包括以χ_方向和 y-方向排列在晶片區附近的複數個時脈驅動器,用來 輸出時脈訊號’其中至少有一個時脈驅動器的驅動容 量大於或小於另_個時脈驅動器的驅動容量。此外, 該網路可能具有一個棑列在晶片區的x_轴和y_軸方 向的分布網路,用來接收該些時脈驅動器所輸出的時 脈訊號’並且將該些時脈訊號傳送給電路裝置。 本發明的另一個較佳實施例提供一種裝置,該裝 置包括一個將訊號分布到一個電路區的訊號分布排 1317464 11631pif 列單元’以及將訊號提供給訊號分布排列單元的複數 個訊號驅動元件,其中至少有一個訊號驅動元件驅動 訊號的方式與另一個訊號驅動元件不同。 本發明的再另一個實施例提供一種將訊號提供 給具有複數個電路元件的半導體晶片區之方法。該方 法包括以一第一速率驅動一個時脈訊號;以一個與第 一速率不同的第二速率驅動一個時脈訊號;以及在同 時間在晶片區之内的不同位置上接收複數個時脈 訊號。 為讓本發明之上述和其他目的、特徵、和優點能 明顯易懂,下文特舉一較佳實施例,並配合所附圖 式,作詳細說明如下。 【實施方式】 以下將參考本發明較佳實施例所附圖式,詳細說 明本發明,其中在所有圖式中,相同號碼代表相同的 元件。 第2圖繪示一個根據本發明一較佳實施例的格狀 時脈分布網路。請參考第2圖,根據本發明一較佳實 施例的格狀時脈分布網路包括複數個時脈驅動器 220和一個分布網路230。 牯脈驅動器220可能排列在一個晶片區21〇的外 部附近,用來接收和輸出複數個時脈㈣。晶片區 210可能環繞半導體晶片㈣個或部分區域。因此, 時脈驅動器220可能排列在半導體晶片的整個區域 1317464 11631pif 附近’或是排列在一個分割(partitioned)或分段 (sectioned)的半導體晶片附近。此外,時脈驅動器 220也可以排列在部分環繞晶片區21〇的位置上。 分布網路230是一個訊號網路,時脈驅動器220 所輸出的時脈訊號,可以透過該訊號網路,分布到排 列在晶片區210的電路裝置上。分布網路230 —般是 以具有相互成比例的x_軸和y_軸的一個格子(grid) 表示。分布網路230可以由可承載電氣脈衝的複數個 $屬線組成。這些時脈線可包括各種整合在其中的邏 輯元件。這些邏輯元件可包括,但並不受限於,正反 器(nip-fi〇ps)、邏輯閘(NMD 閘,AND 閘,和 n 閘等等)和其他類似元件。 曰熟習相關技藝者當知在此所說明的格子是半導 體晶片布置的-種範例。特別的是,半導體晶片的布 ίΐ不—定要互相對稱。此外,半導體層可包括複數 其中每1都包括—個時脈線陣列(array of 1 〇c lines)。因此,本發明的較佳實施 =用¥脈訊相動裝置的大量的不同的半導體 置產品。 4 根據本發明一較佳實施例的時脈驅動 有不同尺寸,和/或且右地一从4e A Mt, ^ g 士 β/、有唯的操作特性。一個可能 具有與一個已知的睥脈瓶叙 b 是時脈縫μ Λ 不同尺相操作特性 :Π。在本發明的-較佳實施例中,者备 個邊緣211a、211b、仙、和仙(在二;; 1317464 1163lpi, 尸可能用來代表一個任意邊緣)的中 ^,母一蚪脈驅動器22〇的時脈驅動特性可 2„所定義一般’晶片區21〇的每“ 了月b疋晶片區210的邊界。 在一個較佳實施例中,如第2圖所示, =L220的驅動容量可藉由調整每-個時脈驅 動崙220的尺寸而調整。時脈驅動器22〇的尺寸可能 會增加而趨近晶片區210的每一邊緣的中心。舉例: ::之考沿著底部邊緣211a排列在χ—軸上的時脈驅 ^ 220,距離y-軸邊緣211〇和2Ud最遠的時脈驅 動器220c的尺寸可能比最接近y_轴邊緣2Uc和 211d的時脈驅動器220a* 22〇e還大。也就是說, 時脈驅動器220a和220e的尺寸一般會比時脈驅動器 220c還小。同樣的,當距χ_軸邊緣以“和2ub的 距離增加時,沿著y-軸邊緣排列的時脈驅動器22〇 的尺寸可能會增加。 不需改變時脈驅動器的實際尺寸,也可以增加和 /或減少時脈驅動器的驅動容量。舉例來, 調-個已知時脈驅動器的配線密度:不= 其整體尺寸,而改變時脈驅動器的輪出。同樣的,根 據使用在其中的訊號驅動電路的類型,也可以專門訂 做(customize)時脈驅動器的輸出位準。而且熟習相 關技藝者當知驅動電路的堅固性(r〇bustness)應該 與其尺寸無關。 1317464 11 6 3lpi f 220在的較ί實施例中,每個時脈驅動器 二=以藉由改變使用在每個時脈驅動
:同或不同尺寸。舉例來說,尺寸為,二;準: ==在最靠近晶片區21。的邊緣211的= ^動益220中’而且當愈靠近邊緣211的中心時在 每個時脈驅動II 22〇中的標準驅動器的個數會增 :。每-個時脈驅動器220的驅動容量也可以藉由適 虽地組合在其中運作的時脈驅動器的尺寸和個 調整。 第3Α圖和第3Β圖繪示時脈驅動器的驅動容量和 與晶片區邊緣的距離之間的相互關係範例。如在此的 說明一般,根據本發明一較佳實施例的每個時脈驅動 器220的驅動容量,會根據與晶片區21〇的一個最靠 近的邊緣211的距離而變。驅動容量和距離之間的相 互關係可能是一個如第3Α圖所示的成比例的線性關 係,或是如第3Β圖所示的函數關係。時脈驅動器22〇 的驅動容量和其與邊緣2iic和211d個別距離之間的 相互關係如第3A圖和第3B圖所示。 如前所述’時脈驅動器220的驅動容量可能會根 據每一時脈驅動器220所在的位置與晶片區21〇的每 一邊緣211的一端之間的距離而改變。也就是說,相 較於傳送到距離時脈驅動器較遠的區域A2的時脈訊 號而言’傳送到較接近時脈驅動器220的區域A1的 10 1317464 U63lpif ¥脈訊號可能會被延遲。因此,將時脈訊號傳送到區 域A2附近的時脈驅動器22〇,可能以較將時脈訊號 傳送到區域A1附近的時脈驅動器220還高的速率傳 送時脈訊號。因此,不管用來接收時脈訊號的裝置被 安裝在晶片區的什麼位置,時脈訊號到達該些裝置的 時間會完全相等。因此可以降低晶片區21〇中的時脈 偏差。 第4A圖和第4B圖繪示習知的格狀時脈分布網路 ,根據本發明一較佳實施例的格狀時脈分布網路的 操作特性的比較圖。在第4A圖和第4B圖中,假設時 脈訊號的一個週期可保持大約丨毫微秒(ns),也就是 1000微微秒(PS)。 請參考第4A圖,提供給晶片區的電路裝置的時 脈訊號之間的最大偏差大約是1〇微微秒。也就是在 最快的下降邊緣和最慢的下降邊緣之間的時間差,或 最快的上升邊緣和最慢的上升邊緣之大 約是10微微秒。 丁门左大 相反地,請參考第4B圖,在相同的條件下, 供給晶片區的電路裝置的時脈訊號之間的最大偏^ n』λ微秒。因此,相較於習知的時脈分布網 路,其%脈偏差可以下降2微微秒。 ,據本發明的一較佳實施例,可以降 近時脈驅動器的區域的時脈訊號和到 = 驅動器的區域的時脈訊號之間的偏差。因此, 1317464 11631pif 路裝置女裳在什麼位置,到達晶片區的電路裝置的時 脈訊號的時間會完全固定不變。 此外’因為在晶片區中的時脈偏差可能被降低, 所以可以達成改善半導體晶片的性能和操作速度的 目的。
雖然本發明的實施例僅討論在晶片區中降低時 脈偏差的特定範例,本發明也可使用其他的時脈偏差 ,低方法。舉例來說,具有不同驅動容量的時脈驅動 器,也可藉由選擇以變動阻抗位準運作的組件和基礎 結構實現。特別的是,具有較高阻抗位準的組件和基 礎結構可能會妨礙時脈訊號的高速傳送。相反地,具 有較低阻抗位準的組件和基礎結構可能會傾向允許 2訊號餘礙的航。具有各餘抗轉的組件和 結構可能會被用在時脈驅動器中,當成用來將訊 =專达到晶片區的媒體使用’和/或當成格狀時脈分 布網路的-部分使用,藉以^全降低時脈偏差。 雖然本發明較佳實齡m露如上 非用以限定本發明,任何熟習此技藝者,在不脱籬太 神與範圍内,當可作些許之更動與潤飾,因 範圍當視後附之申請專利範圍所界 【圖式簡單說明】 示一個習知的格狀時脈分布網路。 第2圖緣示-個根據本發明一較佳實施例的格狀 1317464 11631pif 時脈分布網路。 曰第3A圖和第3B圖繪示時脈驅動器的驅動容量和 與晶片區邊緣的距離之間的相互關係範例。 第4A圖和弟4B圖緣示習知的格狀時脈分布網路 和根據本發明一較佳實施例的格狀時脈分布 網路的 操作特性的比較圖。 【主要元件符號說明】 110 晶片區 120 時脈驅動器 130 分布網路 210 晶片區 211a,211b,211c,211d :邊緣 220, 220a,220b,220c,220d,220e :時脈驅 動器 230 :分布網路

Claims (1)

1317464 116 3lpi f 七、申請專利範圍: 1· 一種時脈分布網路,包括: 複數個時脈驅動器,用來輸出複數個時脈訊號, j時脈驅動n的至少其+之—具有與該些時脈靡 态的至少另一時脈驅動器不同的一驅動容量;以及 一格狀分布網路,用來分布該些時脈驅動器所輪 出的該些時脈訊號,
—其中每一該些時脈驅動器的一驅動容量,是與 二該些時脈驅動ϋ所安置的位置和其功能上相連 的該格狀分布網路的—晶片區的—邊緣之 —距離成比例, 町 該些時脈驅動器排列在具有已定義的複數個面和 複數個邊緣的-晶 >;區附近,而且該些時脈驅動器具 有根據與該些邊緣的其中之一相隔的一距離而‘的 一特定驅動容量,且 該些時脈驅動器的該其中之一是定位在比該些時 脈驅動器的該另外一時脈驅動器距該些邊緣的其中 j一還遠的位置上,而且該些時脈驅動器的該其/中之 一具有較該些時脈驅動器的該另外一時脈驅動器還 大的一驅動容量。 2·如申請專利範圍第1項所述之網路,其中每一 =些時脈驅動器的-驅動容量,是與每—該些時脈驅 二所女置的位置和其功能上相連接的該格狀分布 網路的一晶片區的一邊緣之間相隔的一距離成一函 14 1317464 ll63lpif 數關係。 _ 3.如申請專利範圍第1項所述之網路,其中每一 , 該些時脈驅動器的一驅動容量’可以藉由調整其一尺 ν 寸而調整。 ^ 4.如申請專利範圍第1項所述之網路,其中每一 該些時脈驅動器的一驅動容量,可以藉由調整在每一 該些時脈驅動器中所安裝的該些驅動器的一個數而 調整。 _ 5.如申請專利範圍第1項所述之網路,其中每一 ,些時脈驅動器的一驅動容量,可以藉由調整在該些 時脈驅動器中所安裝的該些驅動器的一尺寸和一個 數而調整。 6. 如申請專利範圍第1項所述之網路,其中該虺 時脈驅動器接收並且接下來輸出該些時脈訊號。"一 7. 一種將複數個時脈訊號分布到排列在一半導 體積體電路的一晶片區中的複數個電路裝置之袼狀 時脈分布網路,該網路包括: 複數個時脈驅動器,排列在該晶片區附近的—卜 =向和一 y_軸方向上,該些時脈驅動器用來輸 。二時脈訊號,而且該些時脈驅動器的至少其中之一 „ :有大於或小於該些時脈驅動器的另一時脈: 的一驅動容量;以及 郡w -=網路,排财該晶片區㈣㈣方向㈣ y-財向上,該分布網路料接收該些時脈驅動器^ 輸出的該些時脈訊號 些電路裝置, 其中每一該些時脈驅動器的一驅動容量, :該些時脈驅動器所安置的位置和該晶片區的」: 緣之間相隔的一距離成一函數關係, 邊 該
1317464 H631pif 並且將該些時脈訊號傳送給 該晶片區具有已定義的複數個面和複數個邊緣 而且該些時脈驅動器具有根據與該些邊緣的其中 一相隔的一距離而定的一特定驅動容量,且 該些時脈驅動器的該其中之一是定位在比該些 脈驅動器的該另外-時脈驅動H距該些邊緣的^中 之一還遠的位置上,而且該些時脈驅動器的該其中之 一具有較該些時脈驅動器的該另外一時脈驅動器還 大的一驅動容量。 8.如申請專利範圍第7項所述之網路,其中每一 該些時脈驅動器的一驅動容量,可以藉由調整其一尺 寸而調整。 9.如申請專利範圍第7項所述之網路,其中每一 該些時脈驅動器的一驅動容量’可以藉由調整在每一 該些時脈驅動器中所安裝的該些驅動器的一個數而 調整。 10. 如申請專利範圍第7項所述之網路,其中該 些時脈驅動器是以相同的間隔排列在該X-軸方向和 該y~軸方向上。 11. 如申請專利範圍第7項所述之網路,其中該 16 1317464 1163lpi f 些時脈驅動器接收並且接下來輸出該些時脈訊號。
17 1317464 11631pif 四、 指定代表圖: (一) 、本案代表圖為:第2的負載圖 (二) 、本案代表圖之元件代表符號簡單說明: 210 ·晶片區 211a,211b,211c, 211d :邊緣 220,220a, 220b, 220c, 220d,220e :時脈驅 動器 230 :分布網路 五、 本案若有化學式時,請揭示最能顯示發明特徵 的化學式: 無0
TW092116360A 2002-07-29 2003-06-17 Grid clock distribution network reducing clock skew and method for reducing the same TWI317464B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044676A KR100429891B1 (ko) 2002-07-29 2002-07-29 클럭 스큐를 최소화하기 위한 격자형 클럭 분배망

Publications (2)

Publication Number Publication Date
TW200401967A TW200401967A (en) 2004-02-01
TWI317464B true TWI317464B (en) 2009-11-21

Family

ID=30439405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116360A TWI317464B (en) 2002-07-29 2003-06-17 Grid clock distribution network reducing clock skew and method for reducing the same

Country Status (5)

Country Link
US (1) US8143932B2 (zh)
JP (1) JP2004094929A (zh)
KR (1) KR100429891B1 (zh)
CN (1) CN100409139C (zh)
TW (1) TWI317464B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI561958B (en) * 2014-05-22 2016-12-11 Global Unichip Corp Integrated circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
KR100640609B1 (ko) 2004-12-13 2006-11-01 삼성전자주식회사 포인트 확산클럭분배 네트워크 및 클럭분배방법
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US7475374B1 (en) 2005-12-20 2009-01-06 Advanced Micro Devices, Inc. Clock grid driven by virtual leaf drivers
KR100837278B1 (ko) * 2007-02-27 2008-06-11 삼성전자주식회사 클럭 스큐 컨트롤러 및 그것을 포함하는 집적 회로
KR100892056B1 (ko) * 2008-01-08 2009-04-06 한국과학기술원 반도체 칩의 클럭 신호 분배망 및 클럭 신호 분배 방법
JP2011059758A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 半導体集積回路
US20110193854A1 (en) * 2010-02-11 2011-08-11 Apple Inc. Synchronous bus driving method
US20160173071A1 (en) * 2014-12-10 2016-06-16 Mediatek Singapore Pte. Ltd. Clock-distribution device and clock-distribution method
US10050610B2 (en) * 2015-03-10 2018-08-14 Qualcomm Incorporated Clock distribution schemes with wide operating voltage ranges
CN112257375B (zh) * 2020-10-26 2023-10-10 海光信息技术(苏州)有限公司 用于集成电路设计的布局调整方法、装置和电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277150A (ja) * 1988-09-13 1990-03-16 Toshiba Corp クロックライン駆動装置
JPH0824143B2 (ja) * 1989-02-08 1996-03-06 株式会社東芝 集積回路の配置配線方式
US5307381A (en) * 1991-12-27 1994-04-26 Intel Corporation Skew-free clock signal distribution network in a microprocessor
US5396129A (en) * 1992-05-25 1995-03-07 Matsushita Electronics Corporation Semiconductor integrated circuit apparatus comprising clock signal line formed in a ring shape
US5481209A (en) * 1993-09-20 1996-01-02 Lsi Logic Corporation Clock distribution and control in an integrated circuit
JPH08204135A (ja) * 1995-01-30 1996-08-09 Mitsubishi Denki Semiconductor Software Kk 半導体集積回路
US5790841A (en) 1996-04-15 1998-08-04 Advanced Micro Devices, Inc. Method for placement of clock buffers in a clock distribution system
US5880607A (en) * 1996-05-01 1999-03-09 Sun Microsystems, Inc. Clock distribution network with modular buffers
US6157237A (en) * 1996-05-01 2000-12-05 Sun Microsystems, Inc. Reduced skew control block clock distribution network
US5911063A (en) * 1996-07-10 1999-06-08 International Business Machines Corporation Method and apparatus for single phase clock distribution with minimal clock skew
JPH10246754A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp クロックドライバ回路及び半導体集積回路装置
JPH11191019A (ja) * 1997-12-26 1999-07-13 Oki Electric Ind Co Ltd クロックドライバ回路、半導体集積回路及びクロック配線方法
US6311313B1 (en) * 1998-12-29 2001-10-30 International Business Machines Corporation X-Y grid tree clock distribution network with tunable tree and grid networks
JP2000294734A (ja) 1999-04-02 2000-10-20 Oki Electric Ind Co Ltd 半導体集積回路装置
JP2002043550A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体集積装置および半導体集積装置に用いられるクロックドライバ回路の設定配置方法
JP2002189528A (ja) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp スキュー調整型クロックドライバ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI561958B (en) * 2014-05-22 2016-12-11 Global Unichip Corp Integrated circuit

Also Published As

Publication number Publication date
KR100429891B1 (ko) 2004-05-03
JP2004094929A (ja) 2004-03-25
CN1472615A (zh) 2004-02-04
US20040017242A1 (en) 2004-01-29
TW200401967A (en) 2004-02-01
KR20040011664A (ko) 2004-02-11
CN100409139C (zh) 2008-08-06
US8143932B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
TWI317464B (en) Grid clock distribution network reducing clock skew and method for reducing the same
JP3358171B2 (ja) 集積回路のクロック・スキューを最小にするシステムおよび方法
US6255899B1 (en) Method and apparatus for increasing interchip communications rates
US7557610B2 (en) Columnar floorplan
US6925627B1 (en) Method and apparatus for power routing in an integrated circuit
US20170258443A1 (en) Interconnectable ultrasound transducer probes and related methods and apparatus
US7345359B2 (en) Integrated circuit package with chip-side signal connections
CN107924945B (zh) 在两侧上具有金属的功率门
US6378080B1 (en) Clock distribution circuit
JP5079886B2 (ja) プリント回路基板およびパッケージ基板積層の制御による半導体装置のジッタの低減
JP2005328032A (ja) 半導体装置およびプリント回路板
US8053882B2 (en) Stacked semiconductor devices and signal distribution methods thereof
JPH06244282A (ja) 半導体集積回路装置
JP3026387B2 (ja) 半導体集積回路
JP2996970B2 (ja) C―mos負インピ―ダンス終端機構を利用した高周波クロック信号分配システム
US6088253A (en) Semiconductor memory device and method for forming same
JP3469006B2 (ja) 半導体集積回路及びその設計方法
Checka Circuit Architectures for 3D Integration
US6988251B2 (en) Efficient implementation of multiple clock domain accesses to diffused memories in structured ASICs
JP5235331B2 (ja) 半導体集積回路
JP2006041480A (ja) 半導体装置におけるパッド部の配線構造
US7332919B1 (en) Method and apparatus for distributing signals over jig-plates
JP2007042991A (ja) 半導体集積回路
JPH06232267A (ja) 半導体集積回路装置の設計方法
JP2005252048A (ja) 半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees