TWI314326B - Output driving circuit - Google Patents

Output driving circuit Download PDF

Info

Publication number
TWI314326B
TWI314326B TW095143358A TW95143358A TWI314326B TW I314326 B TWI314326 B TW I314326B TW 095143358 A TW095143358 A TW 095143358A TW 95143358 A TW95143358 A TW 95143358A TW I314326 B TWI314326 B TW I314326B
Authority
TW
Taiwan
Prior art keywords
output
current
drive circuit
impedance
sstl
Prior art date
Application number
TW095143358A
Other languages
English (en)
Other versions
TW200823917A (en
Inventor
Yi Lin Chen
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW095143358A priority Critical patent/TWI314326B/zh
Priority to US11/944,403 priority patent/US7622956B2/en
Publication of TW200823917A publication Critical patent/TW200823917A/zh
Application granted granted Critical
Publication of TWI314326B publication Critical patent/TWI314326B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Description

1314326 九、發明說明： 【發明所屬之技術領威】 本發明有關於輸出驅動電路’特別有關於記憶體的輸出驅 動電路。 【先前技術】 隨著處理器性能不斷的攀升，記憶體頻寬已經成為目前影 響電腦系統之效能的瓶頸。現在的雙重資料傳輸率(Double data rate, DDR)記憶體發展技術的從最初的DDRI，DDRII到最新的 DDRIII記憶體傳輸。然而，各種規格有其不同的要求。根據世 界半導體標準協會（JDEC)所訂的DDR規格，DDRI記憶體 必需遵循SSTL-25規格，即其記憶體之輸入/輸出（1〇)埠的電 壓必需為2.5V ; DDRII記憶體必需遵循SSTL-18規格，即其記 憶體之輸入/輸出埠的電壓必需為1.8V ;而DDRIII記憶體則必 品遵循SSTL-15規格’即其記憶體之輸入/輸出埠的電壓必需為 1.5V。 因此在》又计5己憶體控制器(mem〇ry c〇ntr〇Uer)的輸入/輸出 連接概10 pad)日守*符合不同的規格，則必需要增加電晶體的 寬度大小(满h)以及輪入/輸出墊# (1〇_的面積，如此將 會增加電路面積而造成了成本增加。而且若要同時支援不同規 格的Sk體時’必須提供不同的電壓或降壓元件，造成了設計 上的不便以及成本的增力口 1314326 【發明内容】 本發明的目的之一為提供一種輸出驅動電路，其係使用電 流椒式驅動電路配合負載以提供適當的輸出電壓至輸入/於一 出 墊片。 本發明的目的之一為提供一種輸出驅動電路，可滿足至+ 二個不同的技術標準。 本發明的目的之一為提供一種輸出驅動電路，其係可滿足 I少二個不同的技術標準以減化印刷電路板的佈局。 本發明的目的之一為提供一種輸出驅動電路，可支援至小 二個不同的技術標準’無須提供不同的電壓或降壓元件，二成 少設計上的不便以及減少成本的增加。 /
熟知此技術者可在閱讀說明書後，更了解請求項 的申請專利發明的其他好處或其他目的。 |疋 在忒明書及後續的申請專利範 稱特定的树。顯巾財通了某些别 造商可能會用不同的名詞來 =應:理解… 的申請專利笳图计 個兀件。本說明書 乾圍並以名_差異來作輕分元件的二 1314326 ‘.是以元件在功能上的差異來作為區分的準則。以外，「執接」 ；―詞在此係包含任何直接及間接的電氣連接手段。 • ;第1圖緣示了根據本發明之實施例的應用於-記憶體之輸 出m區動電路1〇〇。如第i圖所示，此輸出驅動電路議包含一 電阻元件101、一可調式電流模式驅動電路103、一控制電路106 開關元件109。電阻元件⑻耦接至—輸出端搬與一第一 電壓準位Vtt之間。可調式電流模式驅動電路丨_接至一第二 鲁電壓準位Vdd、該控制電路康以及一輸出端觀，用以選擇性地 自輸出端112輸出一第一預定電流la或没取-第二預定電流1[5 (即提供-放t電流)以經由f阻元件101或電阻元件107或兩者 以產生在该輸出端1〇2上的輸出電壓準位。一較佳實施例，該第 一電壓準位vtt係為第二電壓準位Vdd的一半。 在一實施例中，電阻元件101係為一可調式電阻元件或符合 ❿ DDR規格的D己憶體中的一晶片内終端電阻(〇n-Die Termination, 0DT)。其中，該〇DT係為一種信號中止裝置’其中，〇DT的功 能係用來增強信號的完整性，用來在晶片内部截斷信號的傳播 來阻止干擾信號。由於在主機板上記憶體插槽是以匯流排 (BUS)的方式相連，故當資料流訊號傳輸到記憶體插槽時， 需要運作的DRAM便會將訊號接收並加以處理；不須運作的 DRAM則一樣會接收訊號，但隨即又將訊號釋出，而此訊號又 繼續在匯流排上傳輪，造成DRAM會重覆收到訊號並且出現雜 1314326 •.訊互相干擾_題’因此需彻爾絲防止干擾。DDRII •進v的將上述電阻整合進記憶體内，所以當訊號流進DDRII DRAM後如果不需要該⑽鳩處理，即此dram應該處於 .standby曰狀態時’dRam控制器便會調整此〇DT的阻值使其變 小’於疋訊號不會再經由原線路傳回至匯流排上，直接在此記 憶體被吸收’消除了訊號干擾等潛在問題的發生，此即稱為 ODT機制。0DT可維持訊號的完整性，以提高系統的穩定性。 □外由於ODT位於冗憶體内，亦可以縮短路程，減少記憶體 的作時間U爷低記憶體在高速運作下的回授，以提高記 憶體效能及時脈的極限值。此外，在—實施例中電阻元件1〇7 係為一外部負載(例如是記憶體的輸入阻抗）。輸出驅動電路1〇〇 可利用關元件109之開關使得電阻元件1〇1和外部電阻1〇7形 成匹配於所接之記憶體的規格。 在一實施例中，控制電路106接收一模式控制訊號CM〇DEa • 及一輸入資料Din，此模式控制訊號CM0DE係用以通知該輸出驅 動電路1〇〇係與何種規格的記憶體相耦接，故控制電路1〇6可依 據此模式控制訊號CM0DE輸出控制訊號C S控制可調式電流模式 驅動電路103的一第一電流Ia或第二電流Ib或兩者的大小，而跟 電阻元件101或107或兩者搭配後，便可在輸出端1〇2產生所須輸 出電壓’該輸出電壓係可滿足該相對應的規格(例如：SSTL_25 規格、SSTL-18規格、或是SSTL-15規格）的位準。此外，該可 調式電流模式驅動電路103依據該控制訊號CS來控該第一電流 1314326 • - ia或第二電流lb或兩者的變化率’以滿足該相對應的規格(例 • 如：SSTL-25規格、SSTL-18規格、或是SSTL-15規格)的訊號扭 轉率（Slew Rate)。經此調整機制後，由輸出端1〇2所輸出的訊 ’ 號搭配上記憶體的内部電容’可得到適當的訊號扭轉率（Slew Rate)以及適當的電壓位準，而產生符合對應dDR1、DDR2或 DDR3規格的訊號。換言之，該輸出驅動電路1〇〇的輸出訊號的 狀態（即是邏輯為“高”或是“低”)係與該輸人資#Din相對應；該 輸出驅動電路100的輸出訊號的變化情形(例如是電壓位準的高 參 低、電壓的變化情形(扭轉率）、或是兩者)係與該模式控制訊號 Cmode有關。 在一貫把例中，此輸出驅動電路1 〇〇的輸出訊號係為記憶體 的一資料訊號（data signal)或記憶體的一激發訊號（str〇be signal)上。在此實施例中’該輸入/輸出墊片（pad) 1〇5係位於 記憶體的資料腳位(data pin)或激發腳位(str〇be pin)上。 在一實施例中，第一開關元件2〇3以及第二開關元件2〇7均 為電晶體且第一預定電流Ia以及第二預定電流Ib的較佳值為込等 於ib，第一電壓準位vtt的較佳值為第二電壓準位Vdd的一半，但 這些限制並非用以限制本發明。 第2圖繪示了本實施例之一輸出驅動電路1〇〇之電流模式 驅動電路103的電路圖。須注意的是，此較佳實施例僅用以說 1314326 月並非用以限制本發明。電流模式驅動電路1〇3包括一第一 電淹源2(Π、-第二電流源2。3、一第一開關元件2()5、一第二 開關7L件207、前級驅動器（pre_driver) 2〇9和2n。在此實施 例中，第-電流源2〇1係為可調式，用來提供第一電流I第 二電流源203用以提供第二電流Ib。前級驅動器和2ιι用 來控制第-開關it件2G5與第二開關元件2()7。在此較佳實施 例H級驅動器和211係使得該第一開關元件2〇5與該 第〜開關7L件207不同時作動’以避免該輸出驅動電路1〇〇的 輸出端出現浮接的現象。第—電流源及第二電流源203 可以多種電路實現之，例如電流鏡等，底下將說明本發明之可 調式電流源的範例。 —第3圖係為本發明之可調式電流源具有可調整扭轉率的一 實施例。如第3圖所示’可調式電流源獨包含複數個電流源 3〇1，303以及3〇5、複數個開關3()7,谓和3ιι，以及一扭轉率 控制電路313。開關斯，卿和3U係用以控制電流源3〇1、 3〇3以及3〇5產生的電流是否可流出以形成第一電以。而迴 轉率控制電路313係用以控制第一電流1&的扭轉率（即變化 率）使，、可以符合相對應的規格。在一實施例中，迴 ^:卜人σ 311在不同之時間開啟，使第一電流Ia的扭轉 率得以符合相對應的規格，但並非用以限定本發明。轉 1314326 ‘ · 除此之外’電流源301，303以及305亦可為可調式電流源， 第4圖即繪示了電流源301,303以及305為可調式電流源之情 況。如第4圖所示，可調式電流源305包含複數個電流源4〇1， 403以及405以及複數個開關407, 409和411。在此實施例中， 電流源401，403以及405之個數為m且可由一 m位元的控制 讯號所控制，因此可藉由此電路結構控制電流源303以及 3〇5所產生的電流之大小。理所當然的，第3圖以及第4圖所 示的電路亦可以使用在第二電流源2〇3上。理所當然的，第4 丨圖的電流源4(H、403、或405的實施方式亦可以利用第3圖的 電路。 簡而言之’第3圖所示的電路可用以調整第—電流^或第 —電机Ib的迴轉率，而第4圖所示的電路可用以調整第一電流 Ia或第二電流Ib的大小。因此本發明所提供的電路可滿足不同 技賴格賴之電壓以及其訊餘轉率。織意的是，第3圖 第圖所示的電路僅用以舉例，並非用以限定本發明，熟知 此項技藝者當可其他f路而達到相同的目的。藉由上述電 可在不提供不同的電壓或降壓元件的情況下滿足不同技術 =格所々Lx及其職轉率，可減少設計上的不便以及 〇、成本的增加，且可減化印·路板的佈局。 範圍之較佳實施例，凡依本發明申請專利 二'·支化，、心飾，皆應屬本發明之涵蓋範圍。 1314326 【圖式簡單說明】 第1圖繪示了根據本發明之一輸出驅動電路之第一實施例 — 的電路圖。 第2圖繪示了根據本發明之一輸出驅動電路之第二實施例 的電路圖。 第3圖繪示了根據本發明之一可調式電流源之一實施例的 電路圖。 • 第4圖繪示了根據第3圖中之電流源的電路圖。 【主要元件符號說明】 100輸出驅動電路 101電阻元件 103可調式電流模式驅動電路 106控制電路 ^ 109開關元件 201第一電流源 203第二電流源 205第一開關元件 207第二開關元件 209、211前級驅動器 213控制單元 300可調式電流源 12 1314326 301、303、305、401、403、405 電流源 307、309、311、407、409、411 開關 313迴轉率控制電路
13

Claims (1)

1314326 十、申請專利範圍： — ’帛輸出驅動電路’搞接-輸出端，用來依據—輸入訊號以 • I生—輸$訊號，該輸$麟電料财輸㈣以輸出該輸 出訊號’該輸出驅動電路包含： —阻抗元件，耦接至該輸出端，該阻抗元件具有一阻抗； -電流模式驅動電路，純至該阻抗元件與該輸出端，用以 提供—第一電流至該阻抗元件，該電流模式驅動電路依 • 據一控制訊號來改變該第一電流的電流量，其中，該輸 出訊號的電壓準位係與該第一電流的電流量以及與該 阻抗元件之該阻抗相對應；以及 —控制電路，耦接至該電流模式驅動電路，用以根據一模式 訊號來產生該控制訊號，其中，該模式訊號係對應於至 少二個不同的技術標準。 2’如申明專利範圍第1項所述之輸出驅動電路，其中，該電流 鲁 模式驅動電路依據該控制訊號來改變該第一電流的電流 里’以使得s亥輸出訊被的電壓扭轉率（siew rate)符合今亥至 少二個不同的技術標準格中的其一。 3·如申請專利範圍第1項所述之輪出驅動電路，其中，該至少 二個不同的技術標準係包括一線頭系列終端邏輯_25 (別油 - Series Terminated Logic，SSTL-25)技術標準以及一 Sstl_18 技術標準。 14 1314326 SSTL-18技術標準以及一 4·如:請專利範圍第1項所述之輪_電路，其中，該至少 一個不同的技術標準係包括 SSTL-15技術標準。 ，該至少
5·如申凊專利範圍第1項所述之輪出驅動電路，其今 二個不同的技術標準係包括_ SSTL_25技術標準， SSTL-18技術標準以及—SSTM5技術標準。 6.如申請專利範圍第丨項所叙輸出轉電路，其巾，該限抗 元件包括： 一電阻元件；以及 一開關，耦接至該電阻元件與一電壓準位間，其中，該電壓 準位係實質上為該輪出驅動電路的一工作電壓的一半。 7.如申睛專利範圍第1項所述之輸出驅動電路，其中，該阻抗 元件接收該控制訊號，並依據該控制訊號來改變該該阻抗元 件的該阻抗。 8. 如申請專利範圍第1項所述之輸出驅動電路，其中，該輸出 端係為一記憶體裝置的一資料腳位（data pin)或一激發腳 位（strobe pin)。 9. 如申請專利範圍第1項所述之輸出驅動電路，其中該阻抗元 15 ^14326 件係為一 曰曰片内終端電阻（0n-Die Termination，ODT )。 項所述之輸出驅動電路，其中該電流模 〇’如申睛專利範圍第1 式驅動電路包含： _:電爪源’用來提供該第一電流；以及 一弟一開關^ 牛，搞接於該第一電流源與該輸出端之間。 θ專引$已固第1〇項所述之輸出驅動電路，其中該電流 杈式驅動電路包含： 第電々丨L/原，用來提供一放電電流；以及 一第二開關元# 牛，耦接於該第二電流源與該輸出端之間。 申月專利釦圍第丨丨項所述之輪出驅動電路，其中該電流 模式驅動電路包含： 及驅動器’用來控制該第一開關元件與該第二開關元 φ 件。 13·如^請專·圍第12項所述之輸出軸電路，其中，藉由 、及驅動器的控制以使得該第—開關元件與該第二開關 元件不同時作動。 14.- 種輸出驅動電路，轉接一輸出端，用來依據一輸入訊號以 產生一輪出減’該輸出祕電路透_輸出端讀出該輸
16 u14326 出訊號，該輪If轉f路包含： 調式阻t二端’=阻抗元件具有一可 可調式阻抗；”几7^依據—控制訊號來改變該 M·流模式驅動電路基 提供-第2 阻抗7^触如端，用以 ^電^ 可調式電阻元件，其中，該輸出訊 準位係與该第一電流的電流量以及與該阻抗 讀之該可調式阻抗相對應；以及 工制電路输至該電雜^购電路，帛錄據一模式 如虎來產生該控制訊號，其中’該模式訊號係對應於至 少二個不同的技術標準。 1\如申請專利範圍第14項所述之輸出驅動電路，其中，該電 ，模式驅動電路依據該控制職來改變該第-電流的電流 量，以使得該輸出訊號的電壓扭轉率（slewrate)符合該至 少二個不同的技術標準格中的其一。 16.如申睛專利範圍第14項所述之輸出驅動電路，其中，該至 少二個不同的技術標準係包括一 SSTL-25技術標準以及一 SSTL-18技術標準。 17.如申凊專利範圍第14項所述之輸出驅動電路’其中，該至 少二個不同的技術標準係包括一 SSTL-18技術標準以及一 17 1314326 SSTL-15技術標準。 Μ.如申請專利範圍第14項所述之輸出驅動電路，其中，該至 少—個不同的技術標準係包括一 SSTL-25技術標準，一 SSTL-18技術標準以及一 SSTL-15技術標準。 19. 如申凊專利範圍第14項所述之輸出驅動電路，其中，該輸 出端係為一記憶體裝置的一資料腳位（datapin)或一激發 腳位（strobe pin)。 20. 如申π專利範圍第14項所述之輪出驅動電路，其中該可調 、抗元件係為一晶片内終端電阻（〇n_Die Termination， 0DT)。 —申明專彳j範圍第M項所述之輪出驅動電路，其中該電流 模式驅動電路包含： =第-電流源，用來提供該第1流；以及 —第一開關元件於該第1流源與該輸出端之間。 申Θ糊範圍第2丨顿述之輪_動電路，其巾該電流 模式驅動電路包含： 用來提供〆放電電流；以及 第開關7L件，轉接於該第二電流源與該輸出端之間。 1314326 23.如申請專利範圍第22項所述之輸出驅動電路，其中該電流 模式驅動電路包含： 一前級驅動器，用來控制該第一開關元件與該第二開關元 件。 24.如申請專利範圍第23項所述之輸出驅動電路，其中，藉由 該前級驅動器的控制以使得該第一開關元件與該第二開關元 件不同時作動。
十一、圖式：
TW095143358A 2006-11-23 2006-11-23 Output driving circuit TWI314326B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095143358A TWI314326B (en) 2006-11-23 2006-11-23 Output driving circuit
US11/944,403 US7622956B2 (en) 2006-11-23 2007-11-21 Output driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095143358A TWI314326B (en) 2006-11-23 2006-11-23 Output driving circuit

Publications (2)

Publication Number Publication Date
TW200823917A TW200823917A (en) 2008-06-01
TWI314326B true TWI314326B (en) 2009-09-01

Family

ID=39463026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095143358A TWI314326B (en) 2006-11-23 2006-11-23 Output driving circuit

Country Status (2)

Country Link
US (1) US7622956B2 (zh)
TW (1) TWI314326B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637388B (zh) * 2016-02-22 2018-10-01 聯發科技股份有限公司 記憶體系統、記憶體模組以及記憶體模組的控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US9306563B2 (en) * 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
US9614517B2 (en) * 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123952B2 (ja) 1997-09-30 2001-01-15 日本電気アイシーマイコンシステム株式会社 出力バッファ回路
US6495997B2 (en) 2001-02-15 2002-12-17 Intel Corporation High impedance current mode voltage scalable driver
US6559690B2 (en) 2001-03-15 2003-05-06 Micron Technology, Inc. Programmable dual drive strength output buffer with a shared boot circuit
US6580290B1 (en) 2002-01-22 2003-06-17 Agilent Technologies, Inc. Open collector/drain and SSTL compliant output driver circuit and method for operating the circuit
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6714043B1 (en) 2002-05-16 2004-03-30 Lattice Semiconductor Corporation Output buffer having programmable drive current and output voltage limits
US6741130B2 (en) 2002-09-23 2004-05-25 Meng-Jer Wey High-speed output transconductance amplifier capable of operating at different voltage levels
US6774665B2 (en) 2002-09-26 2004-08-10 Sun Microsystems, Inc. Cascode SSTL output buffer using source followers
US7400173B1 (en) * 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion
KR100670702B1 (ko) * 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637388B (zh) * 2016-02-22 2018-10-01 聯發科技股份有限公司 記憶體系統、記憶體模組以及記憶體模組的控制方法

Also Published As

Publication number Publication date
TW200823917A (en) 2008-06-01
US20080122488A1 (en) 2008-05-29
US7622956B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
US20170337125A1 (en) Memory module with controlled byte-wise buffers
KR101700971B1 (ko) 차동 ｏｄｔ
US7515487B2 (en) Internal reference voltage generating circuit for reducing standby current and semiconductor memory device including the same
KR100892337B1 (ko) 출력드라이버
US20110109344A1 (en) Semiconductor devices having on-die termination structures for reducing current consumption and termination methods performed in the semiconductor devices
US8929119B2 (en) Memory module and on-die termination setting method thereof
JP2010170296A (ja) メモリシステム、半導体記憶装置、及び配線基板
JP2005285125A (ja) Ｏｄｔを効果的に制御するメモリモジュールシステム
JP2002230963A (ja) 選択可能クロックを有する同期メモリ・モジュール及びメモリ・システム
JP2011101266A (ja) 半導体装置及び情報処理システム
US7542305B2 (en) Memory module having on-package or on-module termination
TWI314326B (en) Output driving circuit
US20030016516A1 (en) Termination cards and systems therefore
KR100923364B1 (ko) 메모리 버스의 신호 구동 디앰퍼시스
US20050212552A1 (en) Semiconductor integrated circuit device and on-die termination circuit
KR100927401B1 (ko) 온 다이 터미네이션 제어회로 및 제어방법
US20030016514A1 (en) Systems having modules sharing on module terminations
US6724082B2 (en) Systems having modules with selectable on die terminations
CN111640460B (zh) 终端电阻电路及其控制方法
US6453421B1 (en) Processor system with power supply selection mechanism
JPH07307649A (ja) 電子装置
US8164935B2 (en) Memory modules and methods for modifying memory subsystem performance
US6717823B2 (en) Systems having modules with buffer chips
US6621754B1 (en) Memory interface control circuit
US8436640B1 (en) Area optimized output impedance controlled driver