TWI313910B - Method for forming a barrier/seed layer for copper metallization - Google Patents

Method for forming a barrier/seed layer for copper metallization Download PDF

Info

Publication number
TWI313910B
TWI313910B TW095110683A TW95110683A TWI313910B TW I313910 B TWI313910 B TW I313910B TW 095110683 A TW095110683 A TW 095110683A TW 95110683 A TW95110683 A TW 95110683A TW I313910 B TWI313910 B TW I313910B
Authority
TW
Taiwan
Prior art keywords
seed layer
layer
substrate
precursor
gas
Prior art date
Application number
TW095110683A
Other languages
English (en)
Other versions
TW200644164A (en
Inventor
Kenji Suzuki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200644164A publication Critical patent/TW200644164A/zh
Application granted granted Critical
Publication of TWI313910B publication Critical patent/TWI313910B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

1313910 九、發明說明： 【發明所屬之技術領域】 本發明侧於半導體製造，更具體而言，侧於—種基於銅 f化目的而在釘層上形成銅之晶種層的方法。接續可將表體銅 層電鍍至晶種層以形成銅之内連線。 【先前技術】 使用銅(Cu)金屬於多層金屬化結構以製造積體電路，需要使用 =散阻障層’以提升〇ι層之畴及成長’並防止Cu擴散進入 j材料中。沈積於介電材料上之轉層可包含耐火材料，諸如 $ =)、銦_及组(Ta * TaN)等與Cu呈非反應性且不互融 提供低電阻率之材料。 另外最近，由於釕(RU)金屬之預期行為相似於上述 ==被認定為可能之阻_。並且，減於如㈣必之兩層 結構’釕(Ru)之使用可容許單層的使用。此外，近切 =屬更可取代沈積至Ta/TaN轉層之Cu之種晶層，目接 Ϊ/上表體狀歡。細，此方法 $上^缺點為.當Ru層暴露至空氣或其他含 會產生氧化作用而在填入CU表體層之處理前形成ho、
之出現可導致Cu表體狀填人層與其下X
之裝置生產良率。因此’吾人需要新的處理方法 L 至Cu金屬化結構期間改善Cu與基板之附著。乂於Ru層整合 【發明内容】 本發明提供一種在Cu金屬化結構中改善〇]命D 方法。根據本發明之一實施例，該方法包含：於嘹、^1層附著之 ^中提供—基板；在—化學氣相沈積處理中將 上，及將Cu之晶種層形成至Ru層上以防止R 二、土板 嘈之氧化。在將 5 1313910 ^表體層紐至基板上之處職行前，將&晶種層科入 在Cu晶種層與Cu電鑛溶液交互作用期間，其受 = 【實施方式】 . 本發明之實施例減少或在Cu内連線金屬化結構中電铲 可ί間附著不良之問題。本發明之實“ 藝施例提供—種在化學氣相沈積處理中於基板上沈 :層CU表_ _至含有如層及& 發，之—實施例，將薄Cu晶種層形成於仙層上 ^ 到氧化之RU層形成於基板上。該薄 Ϊί = = 將？表體層電鑛至基板上之處理， 電;到晶種，之 除，因而形成與下層Ru具有良好附著之^表體^基板叉到移 | ^促進對本發明之全盤了解以及作為解釋性而非限制性之目 及多出;=紘如沈積系統之特定幾條 節的其他實 :在脫離此處所述之具趙細 物=據本發明之—實施例’可藉由將基板暴露於絲釕之前驅 於a板ί有f金屬前驅物’以在化學氣相沈積處理中將Ru層沈積 作ί Cu金ί 月尚可使用其他能夠形成適合 I屬化用之膜層之RU金屬層的含釕前驅物。 如發，之厂實施例，該含舒前驅物可為幾基釕前驅物’ 3 12。根據本發明之另一實施例，該含釕前驅物可為釕之 6 1313910 有機金屬前驅物’如(2,4_二$基五(二烯基))(乙基環五(二烯基))訂
[(2,4-dimethylpentadienyl)(ethylcyclopentadienyl)ruthenium][(Ru(D MPDXaCp))];雙(2,4·二甲基五(二烯基))釕 [1^(2,4-(1111161113办€1^(1^>4)1111:11611111111][尺11(〇]\/[1^)2];或(2,4-二曱 基五(二烯基))(甲基環五(二烯基))釕 ’ [(2,4-dimethylpentadienyl)(methylcycl〇jpentadienyl)ruthenium]。但上 述前驅物並非本發明所必須，可使用其他釕之有機金屬前驅物， 包含液體前驅物如雙(乙基環五(二烯基))釕 [bis(ethylcyclopentadienyl)ruthenium][Ru(EtCp)2]，以及其他上述或
其他前驅物之組合。 ^現參照附圖，相似之參考號碼係用以指示相似之特徵部。圖i 係根據本發明之一實施例顯示用以自含釕前驅物而將Ru金屬層 沈積至基板上之沈積系統1。以下之章節將敘述羰基釕前驅物θ Ru3(CO)i2之使用’然而如上所述，在不脫離本發明範缚下，可使 用其他羰基釕前驅物及釕之有機金屬前驅物。該沈積系統丨包含： 處理室10，具有用以支撐基板25之基板支架20，而釕金屬層係 形成在該基板上。處理室1〇係經由氣相前驅物輸送系統4〇 ^ 接於金屬前驅物蒸發系統50。 ;處理室10更藉由輸送管36而連接至真空泵抽系統38，其中 »亥真空栗抽系、统38係用以排空處理室1〇、氣相亂驅物輸送系统 40及金屬前驅物蒸發系統50至適合在基板25上形成Ru金屬声， f適合在金屬前輸蒸發系統5〇巾使錄纟了前驅物η蒸發的-力。 仍^照圖1，金屬刖驅物碰系統5〇係用以儲存麟釘前驅 ^及將m基釕前駆物52加熱至足以蒸發縣釘 將釦基釕前驅物52的蒸氣通入至氣相前驅物輸送系統4〇 度。在金屬前驅物蒸氣系統50中於所選定之加熱條 7 前驅物52Ru3(CO)i2可為固體，但熟知本技藝者腌注音. 離本發明之麟下，可制在所選定之加熱條件；^體^其他 7 1313910 幾基釘前驅物及釘之有機金屬前驅物。 +為達到使固體羰基釕前驅物52昇華之期望溫度，將金屬前驅 物蒸發系統50連接至用以控制蒸發溫度的蒸發溫度控制系統 54。例如，通常在習知系統中可將羰基釕前驅物52的溫度升高至 約40 C及約45 °C之間，以昇華rU3(c〇)12。例如在此溫度下，
Ru/COh2之蒸氣壓範圍自約i至3 mT〇rr。當加熱羰基釕前驅物 52而使其昇華時，可使含co之氣體流動越過羰基釕前驅物52、 通過羰基釕前驅物52，或任何其組合。該含c〇氣體包含c〇並
選擇性地包含惰性氣體’如&或稀有氣體(即He、Ne、Ar、Kr、 Xe)，或其組合。 、=如，氣體供給系統60係連接至金屬前驅物蒸發系統5〇，且 用以藉^銳61將〇)、載氣或其組合供應至M基釕前物52下 方，或藉由饋線62供應至羰基釕前驅物52上方。此外或在另一 例，’氣體供給系統60係連接至自金屬前驅物蒸發系統5〇下游 前送系統.基釕前驅物52之蒸氣進人氣相前 Λ時或之後，藉蝴線63職體供應至幾基釕 月」駆物52之蒸氣。雖然未圖示，但氣體供給系統6〇可 ίί制Ϊ Γ❹個控侧、—或多個過據器、及質量流 f㈣。例如’含co氣體之流量範圍可介於約Q i 準^方公分(seem)至約1〇〇〇 sccm。或者，含c〇氣體之流 ^ Γ1 ί約，S隱。更或者’含c。氣體之i量範圍 體之：ϋ至約200 _。根據本發明之實施例，該c〇氣 之忿;圚約°，1 sccm至約1000 sccm。或者，c〇氣體 之"IL$範圍可介於約1 seem至約500 sccm。 ㈣is”物蒸發系統5G下游，包含了—#之處 ^二二相刚驅物輸送系統40，直到其藉由連接至 溫為止°為了控制蒸氣管線之 8 1313910 再參照圖1，連接至處理室10並形成其一部分之蒗氣分系 統30包含：蒸氣分配充氣室32，在蒸氣通過蒸氣分配板34然^ ， 進入基板25上之處理區33前，在此充氣室32中將蒸氣分散。另 ‘ 外，瘵氣分配板34可連接至用以控制其溫度之分配板溫度控制系 ' 統 35。 - 一旦包含羰基釕前驅物蒸氣之處理氣體進入處理室10之處理 區B ’吸附在基板表面之羰基釕前驅物蒸氣會由於基板25之溫度 升高而馬上熱解，而在基板25上形成仙金屬膜層。基板支架2〇 係藉由其連接至基板溫度控制系統22的優點，用以升高基板25 之溫度。例如，基板溫度控制系統22可用以將基板25之溫度升 咼上至約500 C。此外，處理室1〇可連接至用以控制室壁溫度之 室體溫度控制系統12。 習知之系統考慮：對於RuWCO)!2而言’為了防止通常發生於 較高溫度下之分解，在溫度範圍約40 0C至45 °C間操作金屬前驅 物蒸發系統50及氣相前驅物輸送系統40。例如，Ru3(CO)12可在 升高之溫度下分解以形成副產物，如下所示者：
Rus(C〇)n (αΦ Rus(CO)x (ad) + (12-x) CO (g) ⑴ 或
Ru3(C〇)x (ad) 3Ru (s) + x CO (g) Φ 其中這些副產物可吸附0必(即凝結)至沈積系統1之内部表面 上。這些表面上所累積之材料可在基板與基板間引發問題(如製程 重覆性）。或者’例如RuZCO)!2可凝結於沈積系統之内部表面， 即：
Ru3(C〇)j2 (g) ^ Ru3(CO) 12 (ad) ⑶ 總言之，某些羰基釕之前驅物(如RuXCO)〗2)之低蒸氣壓及狹 小製程窗使沈積至基板25上之金屬層的沈積速率非常低。 本發明人目前體認到：將CO氣體加入至幾基釕前驅物蒸氣 可減少上述輸送羰基釕前驅物至基板之限制問題。因此根據本發 明之一實施例’將c〇氣體加入至羰基釕前驅物蒸氣以減少幾基 9 1313910 i了前鮮射轉，__郝财齡左推 ΐίΓΛ / 本發明人顯示··將cc)氣體加人·基釕之 則駆i纽中’使蒸發溫度增加自約4。°c至約1。。。。，或更言。 了縣釕前驅物之蒸氣壓，因而使輸送至二 i ii ri增加’因此增加了在基板25上之金屬沈積速 二Jtir!人親眼觀察到:使α_之混合氣體流動越 過或通過叙基釕刖驅物，可減少羰基釕前驅物之過早分解。 H根/康i發明之一實施例，將C〇氣體加入至RU3(C〇)12前驅物 允斗σ人維持RU3(C0)12之蒸發溫度自約40 0c至約V。 或者，可將蒸發溫度維持在約6〇 〇C至約90 〇c。 物亨氣體至羰基釕之前驅物蒸氣可增加羰基釕前驅 f此可湘處理氣財絲釘前藝蒸氣對 H/l Si 鄕冑溫度頂基釘祕物在基板25 八m率 可使用基板溫絲_金屬在基板25上的 氣體之量以及基板溫度，以達到期望之幾基^ϊ物 ^發溫度’狀在基板25上制難之縣__的沈積速 此外，可選擇在處理氣體中co氣體的量， Πίϊί驅物之Ru金屬沈積發生在動力限制溫度制(i常亦稱 為反應速率限制溫度制）。例如，可將處理氣體中之c〇 =，==到RU金屬沈積製程發生在動力限制溫度^止里 =限制>皿度制係指：-特定之沈積條件範圍，在該範圍中化學 乳相沈積處理之沈積速率係受限於基板表面之化應， ^在於沈積速输盈度之強相關。不似動力；制溫； 圍，通常在較高基板溫度時觀察到質量傳輸限制制，盆係包 2條件範圍，在該範圍中沈積速率受限於化學反應物 板表面之通量。質量傳輸_狀特徵在於沈積料與 131391〇 通常導相關。在動力限制制之金屬沈積 性。通常it好的階梯覆蓋性*良好的金屬層保形 上’金屬層最薄4部份除J厚之特徵部的側壁 以二厚度除以“==== ;r3===:= 统30 if Γ度控制系、統22、室體溫度控制系統12、基氣分配系
圖2顯示在另-實施例中用以在基板上沈 ίϊί ί ΐίΐ3”2() ’而Ru金屬層係形成在該基板上。 且右^以健ί，”輸送系統105 ’該前驅物輸送系統105 釘前驅物152之金屬前驅物蒸發系統 贿16物152之絲觀至纽室丨1Q的氣相前 處理至110包含··上部腔室⑴、下部腔室112、排氣室113。 猶112中，自她處下部腔室112 仍參照® 2’基板支架120提供一水平表面以支撐待處理之基 板(或晶圓）125。可藉由自排氣室113之下部向上延伸之柱形支^ 構件122支撐基板支架。此外，基板支架12〇包含連接至基板f 架溫度控制系統128之加熱器126。該加熱器126可例如包含一戋 多個電阻式加熱元件。或者，該加熱器126可例如包含一或多個 輻射式加熱系統，如鎢鹵素燈。基板支架溫度控制系統128可包 含：用以提供電力至一或多個加熱元件之電源；用以量測基板溫 度、基板支架溫度或兩者之溫度的一或多個溫度感測器；用以施 行監控、調整或控制基板125溫度或基板支架120溫度至少其中 1313910 一種之控制器。
處程巾’經加熱之基板125可熱解羰基釕前驅物蒸氣 人U金屬能夠沈積在基板125之上。將基板支架12〇加熱至適 =以將期望之Ru金屬層或其他金屬層沈積至基板125上的預定 此外，可將連接至腔室溫度控制系統121之加熱器(未圖示） ^於處理室110之射，⑽腔室壁加熱至就之溫度。該加熱 恣可，處理室之壁溫維持在自約40°C至約150。〇或自約40°C至 C。壓力儀(未圖示)係用以量測處理室壓力。根據本發明之 貫施例’處理室之壓力可介於約1 mTorr至200 mTorr間。或者， 處理室之壓力可介於約2mT〇rr至約5〇mT〇fr間。 在圖2中亦顯示，蒸氣分配系統130係連接至處理室11〇之 上f腔室U1。蒸氣分配系統130包含用以自蒸氣分配充氣室132 將前驅物蒸氣藉由一或多個孔口 134通入至基板125上方之處理 區U3的蒸氣分配板131。 卜，外二在上部腔室111設置開口 135,用以將羰基釕前驅物蒸 氣自氣相前驅物輪送系統14〇通入蒸氣分配充氣室丨32。並且，設 置溫度控制元件136(如用以使經冷卻或經加熱之液體流動之同軸 液體管道)用以控制蒸氣分配系統13〇之溫度，因而防止蒸氣分配 系統130中之羰基釕前驅物分解或凝結。例如，可將一液體如水 自蒸氣分配溫度控制系統138供應至液體管道。蒸氣分配溫度控 制系統138可包含：液體源；熱交換器；一或多個用以量測液體 溫度或蒸氣分配板溫度或兩者之溫度感測器；及用以將蒸氣分配 板131之溫度控制在自約2〇。(：至約150 °C之控制器。對於 Ru3(CO)i2，可將蒸氣分配板131之溫度控制在或高於約65 °C，以 防止前驅物在分配板131上凝結。 如圖2所示，金屬前驅物蒸發系統150係用以支撐羰基釕前 驅物152及藉由升高羰基釕前驅物之溫度而使羰基釕前驅物152 蒸發(或昇華）。此處交替使用之「蒸發」及「昇華」與「蒸發」幾 個詞，通指自固體或液體前驅物形成蒸氣(氣體），不論該轉變為例 12 1313910 至氣體’固體至氣體，或自液體至氣體。設置前 ί :加触基釕前驅物152，以維持絲釕前驅物 * 152在了產生期望羰基釕前驅物152蒸氣壓之溫声。 ‘ 154係連接則以控繼基釕前驅物152溫度之制、、益 • 前驅物加熱器154可用以調整縣 .之咖^自約40 C至約150°C，或自約60°C至約90〇c。
•靜前驅物152以使其蒸發(或昇華)時，可使含CO 基翁'錄152，或細雜合。該含 -ϊ νΓα Κ ί選擇性地包含惰性氣體，如N2或稀有氣體(如 籲入靡氣體。或者，其他實施例考慮⑽氣體;加 =制！統16G係連接至金輕驅物蒸發祕i5G，且其 驅_ :雖_未圖示，但氣體供給系 接至風相别驅物輸送系統Μ0，以在金屬前驅物⑸之基氣進 ί t4G之時或之後，供應載氣及/或co、氣體至金 屬則驅物152之4氣。氣體供給系統16〇 =氣體或其混合《之氣體源161、—或&^=; 夕個過濾器164及質量流量控制器165 量 •流量之範圍自約（U每分鐘立方公分(sccm)至約麵=之質置 另外，感測器166係設置用以量測來自金屬前驅物 -150之總氣體流量。該感測器166可例如包含質量流量控制器手= ，測^ 166及質量流量控制器165可決定輸送至處理室ιι〇之吏 ，基釕前驅物蒸氣的量。或者，感測器166可包含吸光感 量測流至處理室11G之氣體財的絲々前驅減度。& ° 祕旁ΐί I7 ΙΓ"自感測器166之下游，且其可將氣相前驅 ^达糸統14G連接至排氣線116。旁通線167係設置用以排空氣 2驅？” 140,及肋穩定至處理室11〇之羰基釕前驅物 供給。此外’旁通閥168位於自氣相前驅物輸送系統刚之分支 13 1313910 的下游，係設置於旁通線167之上。 及第⑽包含具有第一閥⑷ 包含藉由加埶以夹ϋ田線」外’氣相前驅物輸送系統_ ίί:;;Γ中;以防止幽前. 刚。C，或自約卿至=#線之溫度㈣自㈣°c至約 心Γι卜9〇 統190供應c〇氣體。例如，氣體供 :糸、、先190係連接至氣相前驅物輸送系統14〇，且 氣體與例域141下游之氣相前驅物輪 ；：；Snt9； 190 fco "«-1 4 tco^^ 哲曰、“二rt 固了自約αΐ sccm至約l_s_。 〜質置抓量控制斋165及195，與閥162、192、168、 係藉由控制器196來控㈣，該控制器控制{銀# S t流量“至^ 165來工批」艮據感測盗166之輸出而藉由質量流量控制 飯里，以獲得預期之羰基釕前_流量輸送至 直田排i線116將排氣室113連接至泵抽系統118。 室至期望之真空程度，及用以在處 收隼i li^ri亩*f ί乳態物種。自動壓力控制器(APC)115及 119 空果浦119可包含一乾式低真空泵浦°。:程’進 細力控制器115來調整腔體壓力。 """匕3 一蝴蝶閥或閘閥。收集器117可自處理室 110收集未反應之羰基釕前驅物材料及副產物。 參照回處理室110中之基板支架12〇，如圖2所示，其具有三 14 1313910 ^板升降銷127(只有其中兩者有騎)肋支撐、軸和放下美 ϋΐ升降鎖127係_於碟123，並可下降至基板支i .咖。藉著自動傳送系統(未圖示)，基板12^ =〇 通5 2Γ傳送進、出處理室110，並為基板 會下降而將基板，基板升降銷127 處^至110，包含了控制器196、蒸氣線溫度 度= 批汞及糸統8中，控制器180連接至用於 之組件。處===== "===:，一產的‘ 或全施行控制器18〇,執行一部份 憶體中之-ί多ϋίΐΐΓίί理步ΐ，以對執行包含於記 =;體 因此，實施例並不限於=====合使用。 控織⑽包含至少一電腦可讀媒體或記憶體如^器記憶 15 1313910 資料社禮據f發明之教示所撰寫的程式指令，及用以容納 二二如止、記錄或其他施行本發明所需之資料。電腦可讀 DM /、硬碟、機、磁帶、磁賴、PRQMS ( EPR0M、 —、'Γ EPRQM) ' DRAM ' SRAM、SDRAM 或任何其 紙帶忐光碟^CD_R〇M)或任何其他光學媒體、打孔卡片、 其他電式樣之實體舰、魏（如下述）或任何 制哭=於ί「或電腦可讀媒體組合上，本發明包含用以控制控 “夠和明之裝置及/細以使控制 带詈_哭、互動之軟體。此類之軟體可包含但不限於： 於士心式產品，該電齡式產品用以施行在執 本夺所施行之全部或部份(若處理為離散式)處理。 包人程式碼裝置可為任何可_或可執娜式碼機構， 3i_不限於」程式碼(seripts)、可編譯程式㈣哪她此 ' ^^i^'J(Javaclasses)A^^ ί ΪΪΪ及可將着本㈣之處理分散，㈣得較佳效 於制斤3之「電腦可讀媒體」一詞，意指參與提供指令予 ^任何M 以執行之任何媒體。電腦可讀取媒體，可以 ，或，式媒體機。揮發性媒體包括誠記憶體，如找憶體更 送至』ίΞίΐϊί參ί將—或多個指令之—或多個序列輸 截入；ϊ上而遠而電胳可將用以施行全或部分本發明之指八 載入至動㉟記憶體’並透過網路而將指令傳 ^ 控制器可設置在沈積系統應之附近，或 網路或内部網路設置在沈積系統100之遠端。例如，控 16 1313910 可使用直接連結、内部網路或 統100交換資料。控制器⑽可少一種來與沈積系 ，之内部網路，或可連接至客戶^(即，裝置製造者） •而且，另一4二獲=,應，之内部網路(即，機台製造者)。 由直接連妹、内二=、伺服器等)可使用控制器180以藉 .知本iiiJ意陶二，二^藉中由之么少一種來交換資料。熟 交換資料。 80 了藉由無線網路來與沈積系統100 •圖。處13^根=本=月c例之處理基板之處理機台示意 在本發明之-實施例中，處理 根攄:月ΐ it840可為圖卜2中所示之沈積系統！、。 基板上。處理李=50歹^在處理系、統850中將Cu晶種層形成於 例Ϊ可用施行Cu晶種層之物理氣相沈積，且 L 了離子化之物理氣相沈積(IpVD)。孰知本技蓺者所 f °應知肋將Cu金朗沈積至基板上的IPVDf统 箱届」ΐ D預系統字RU層沈積至基板上之前或將Cu晶 S 前’系統830可自基板清理任何氧化物或其 _ ^於^f機* 8〇0未將RU層暴露至空氣中便將Cu晶種層沈 、層上，因此在沈積仏曰曰曰種層前防止了 Ru〇x層之生成。 J生成之^u〇x層可在處理系统83〇中受到移除，或者，在處理 糸、，先850，藉由光濺射(例如，Ar離子濺射)將其移除。 電鍍系統890係經由基板卸載室81〇操作性地連接至處理 ，800。例如’電鑛系統_可用以施行電化學或無電鑛處理/以 將Cu表體層電鍍至具有Ru層及形成於Ru層上之&晶種層的兵 反上。電化學及無電鍍系統係為熟知本技藝者所知，並為市場戶^ 販售。仍或者，處理系統860可為一電鍍系統，用以將Cu表體層 17 1313910 電鍍至具有Ru層及形成於Ru層上之Cu曰曰曰種層的基板上。 本發明之—實施例，例如，當吾人將基板自基板卸載室 ，，至電鍍系統_之期間’基板暴露至空氣中，故Cu之晶種層 ίΐΐί ί分氧化。於Cu電鍍前，Cu晶種層暴露至^氣中可^ 二、或王部氧化。然而如上所述，在受到氧化之CU晶種層盘 Cu電鍍溶液產生交互作用之期間，受氧化之&曰曰曰種層可實質上 ，溶解並自基板處將其移除，因此形成與其下之Ru層具有良好 者力之Cu表體層。
^理機台800可藉由控制器88〇來控制。該控制器88〇可 接至基板卸載室810及820、處理系統830_860及自動傳送系統 ^7〇 ’並與上述者交換資訊。在一例中，控制器880更可控制處理 ^統f90。在另一例中，處理系統_可具有獨立控制器，以控制 八功能。例如，可使用儲存於控制器88〇之記憶體中的程式，以 根據期望之處理來控制上述處理機台_之祕，並施行任何與 監控該處理所機之功能。控制器_之__例為自德州奥斯^ 戴爾公司(Dell Corporation，Austin，Texas)所生產的 DELL PRECISION WORKSTATION 610™ 〇 圖4係根據本發明之一實施例之形成Cu内連線的方法流程 圖’該方法包含將RU層沈積至基板上，並將Cu晶種層形成於肋 層上。方法400包含在步驟4〇2處於沈積系統之處理室中提供基 板。例如，該沈積系統可包含在圖丨及2中所述之沈積系統丨、j〇f。 再者，該沈積系統可為圖3中之處理機台800之處理系統84〇。例 如’該基板可為矽基板。根據所形成之裝置類型，矽基板可為n 型或p型。該基板可為任何尺寸，例如2〇〇 mm基板、3〇〇 mm基 板或甚至更大之基板。根據本發明之一實施例以及更將於圖 5A-6B中所述，該基板可為包含一或多個通孔或溝槽或其組合之 圖型化基板。 在步驟404中，在化學氣相沈積處理中將Ru層沈積至基板 上。根據本發明之一實施例，Ru層之厚度可介於約丨nm至約3〇nm 18 1313910 間。根據本發明之一實施例，可藉由將其士 雨 前驅物蒸氣及CO氣體之處理氣體中，、二穑f :含·金了之 ，物可為RU3(〇))12。處理氣體更包含_:惰性“ 3 露期間可將該基板維持於介於約1〇〇〇c至 ' ，在暴 或者，在暴露_可㈣基板轉於介於約15(rc -溫度下。此外’在暴露期間可將該基 :=C之 基板暴露至包含狀有機金屬前驅物的將 :。例如’可自任何上述之釕之有機金屬前驅物: 更可包含惰性氣體、還原 斤在步驟406中’將Cu晶種層形成於Ru層上，以 乳化。根據本發明之一實施例，Cu晶種屛 層 二ΐΪ，相沈積處理可為離子化之物理氣相沈積處ΐ。例 如，可在處理系統850中施行步驟406。 在步驟408中，Cu晶種層部分或全部受到氣化 聽心錢雜歧贿⑽其暴露 至·空氣中' ^ 於步驟410期間，經氧化之Cu曰锸爲 級衣體層 互作用而«上妙i解並部分㈣錢娜液產生交 包人熟應；意：圖4之流程圖中之每-步驟或階段可 步驟及7或操作。因此，軸在、侧、概、 五步驟’域了解：本發日狀此方法並不僅 4=二又。此外’應了解：每一例利生步'驟或階段402、 404、406、408、410並非僅限於—單一處理。 圖5A-6B係根據本發明之實施例之&内連線之形成示意 19 1313910 圖。熟知本技藝者應注意：可將本發明之實施例應用至各式包含 一或多個通孔或溝槽或其組合之圖型化結構及基板。 圖5A-5B係根據本發明之一實施例之Cu内連線之形 圖。圖5A顯示圖型化結構6〇3，包含第一金屬層嶋及包含二 = 62加。例如，圖型化膜層62Ga可為介電
材料、、、口構603更包含沈積於圖型化膜層6施上之R =i:=65〇a上之cu晶種層6·。雖然未圖示，但； 圖型化膜層6施之裸露表面及第一金屬層贿ϊ 1之下。例如該額外阻障層可為含鶴層(例如，w或 傳送❿電齡統_，_ Cu i =層暴路至4或其他含氧環境以將Cu晶種層實質上地完全氧 形成之圖型化結構㈤上施彳處理而 =f 〇 s Cu表體層67〇a之圖型化結構6〇4。 種層66〇a與CU電鑛溶液產生交所乳'之Cu日日 自結構604受到移除，因’旺其實質上地溶解並 一犧牲層’允許吾人將C 為 良好附著性。 衣_紐至未祕之RU層上以達成 意圖0 之cu内連線之形成示 開口 630b之圖型包含第一金屬層_及包含 祕上之如層65〇=62^^605更包含沈積於圖型化膜層 晶種層660b包含未氧化^，晶種層66〇b ’部分氧化Cu 晶種層部分層部分666及受到氧化之Cu 晶種層_b暴露至=氣3送貌系統期間，可藉由將Cu 晶種層部分祕錢另—含氧環境，以職受到氧化之Cu 圖6B顯示藉由在圖6A之圖型化結構605上施行電鑛處理而 20 1313910 形成包含Cu表體層670b之圖型化結構606。在受到氧化之Cu晶 種層部分667與Cu電鍍溶液產生交互作用期間，其實質上地溶解 並自結構605受到移除，因此形成與其下之Cu晶種層部分666及
Ru層650b具有良好附著之Qj表體層67〇b。 雖然只對本發明之數個實施例進行詳細說明，但熟知此技藝 者，明瞭：在實質上;^背離本發明之新穎赫及優點之下，可實 ΪίίΪΪ或修改。因此，所有諸如此類之修改皆應包含於本發 【圖式簡單說明】 發明之一實施例之沈積系統之示意圖。 Ξ3係;之另一實施例之沈積系統之示意圖。 意圖。據本發明之_實施例之處理基板用之處理機台的示 圖 層上 上。L3將Ru層沈積至基板上’並將Cu晶種層形成於Ru 係根據本判之實施例之Cu _線之形成示意圖。 【主要元件符號說明】 1 :沈積系統 10 :處理室 12 :·室體辦控制系統 20 ·基板支架 22 :·基板料控制系統 25 .基板 30 :蒸氣分配系統 32 .蒸氣分配充氣室 33 :處理區 21 1313910 34 :蒸氣分配板 35 :分配板溫度控制系統 - 36 :輸送管 38 :真空泵抽系統 β 40 :氣體前驅物輸送系統 42 :蒸氣線溫度控制系統 50 :金屬前驅物蒸發系統 • 52 :羰基釕前驅物 - 54 :蒸發溫度控制系統 60 :載氣供給系統 籲61 :饋線 62 :饋線 63 :饋線 80 :控制系統 100 :沈積系統 105 :前驅物輸送系統 110 :處理室 111 :上部腔室 112 :下部腔室 φ 113:排氣室 114 :開口 - 115:自動壓力控制器 117 :收集器 116 :排氣線 118 :泵抽系統 119 :真空泵浦 120 :基板支架 121 :腔室溫度控制系統 122 :柱形支撐構件 22 1313910 123 :碟 125 :基板 - 126 :加熱器 127 :基板升降銷 " 128 :基板支架溫度控制系統 129 :驅動機構 130 :蒸氣分配系統 ' 131 :蒸氣分配板 - 132 :蒸氣分配充氣室 133 :處理區 • 134:孔口 135 :開口 136 :溫度控制元件 138 :蒸氣分配溫度控制系統 140 :氣相前驅物輸送系統 141 :第一閥 142 :第二閥 143 ·蒸氣線溫度控制系統 150 :金屬前驅物蒸發系統 φ 152 :羰基釕前驅物 154 :前驅物加熱器 -156 :蒸發溫度控制系統 160 :氣體供給系統 161 :氣體源 162 :控制閥 164 :過濾器 165 :質量流量控制器 166 :感測器 167 :旁通線 23 1313910 168 :旁通閥 180 :控制器 - 190:氣體供給系統 191 :氣體源 * 192:控制閥 . 194:過濾器 195 :質量流量控制器 ’ 196:控制器 - 200 :閘閥 202 :腔體進出通道 •權：方法 402 :將基板提供至沈積系統之處理室中 404 :在化學氣相沈積處理中將釕層沈積至基板上 406 :在釕層上形成一銅晶種層以防止釕層之氧化 408 :將銅晶種層之至少一部分氧化 410 :電鍍Cu表體層於基板上 603 :圖型化結構 604 :圖型化結構 605 :圖型化結構 φ 606:圖型化結構 610a :第一金屬層 " 610b :第一金屬層 620a :圖型化膜層 620b :圖型化膜層 630a :開口 630b :開口 650a : Ru 層 650b : Ru 層 660a : Cu晶種層 24 1313910 660b :部分氧化Cu晶種層 666 :未氧化之Cu晶種層部分 - 667 :受到氧化之Cu晶種層部分 670a : Cu表體層 ^ 670b: Cu表體層 800:處理機台 810 :基板卸載室 ^ 820 :基板卸載室 - 830:處理系統 840 :處理系統 • 850:處理系統 860 :處理系統 870 :自動傳送系統 880 :控制器 890 :電鍍系統
25

Claims (1)

  1. • 91〇 '箪95110683號專利申請案中文申請專利範圍修正本（無劃線） 曰修訂 98年4月/ ^、申請專利範圍： 列弗ί使用啡7晶種層則彡成CU金屬化之方法，其包含下 中；〜提供步驟’將一基板提供至一沈積系統之一處理室 前驅成步驟，利用下列步驟形成包含一幾基針 物蒸虱及一 C0氣體的一處理氣體： -加熱步驟，加熱在—前驅物蒸發系 舒剛驅物，以形成該減釕前驅物蒸氣，及 u體碳基 ^動步驟’在加熱時，使該C0氣體流動並且 前驅物蒸發系統中的該固體幾基舒前驅物接觸，以: 釕前驅物蒸氣形成時，將其捕捉在該C0氣體中；田。乂 土 該處ίί送步驟’將該處理氣體從該前驅物蒸發系統輸送至 沈積步驟，將該基板暴露至該處理氣體，以一 氣相沈積處理中將一 Ru層沈積至該基板上； 予 ju晶種層形成步驟，在該Ru層上形成_ & ， 以防止該Ru層之氧化； 曰 鲁一氧化步驟，使該Cu晶種層之至少一部分氧化.及 ，驟’將—&表體層電鍍_基板上，盆中該 電鍍貝貝上移除該Cu晶種層之該氧化部分。 、 2屬利ί圍第1項*之使用阻障/晶種層以形成㈣ 屬化之万法’其中該加熱步驟包含： 力口=固體羰基釕前驅物至，介於約4〇 %至約 ：；親該幾基娜物維持在該溫度，以形成 金 3·如申請專利範圍第1項中之使用阻障/晶種層以形成α 26 13.13910 屬化之方法’其中該羰基釕前驅物包含Ru3(CO)12。 4. 如申請專利範圍第1項中之使用阻障/晶種層以形成Cu金 屬化之方法’其中該處理氣體更包含一惰性氣體。 5. 如申請專利範圍第1項中之使用阻障/晶種層以形成Cu金 屬化之方法，其更包含： 於該沈積步驟期間，將該基板維持在一溫度介於約100 °c至約4〇〇°C間。 6.如申請專利範圍第1項中之使用阻障/晶種層以形成Cu金 屬化之方法，其更包含： 於該沈積步驟期間，將該處理室維持在一壓力介於約〇.i mTorr 至約 2〇〇mTorr 間 〇 7·如申請專利範圍第1項中之使用阻障/晶種層以形成Cu金 屬化之方法，其中該沈積步驟更包含： 在一動力限制溫度制内施行該化學氣相沈積處理。 8.如申請專利範圍第1項中之使用阻障/晶種層以形成Cu金 屬化之方法’其中該Ru層之一厚度係介於約1 nm至約3〇 nm 間。 9.如申請專利範圍第1項中之使用阻障/晶種層以形成Cu金 屬化之方法，其中該基板包含： 具有一或多個通孔或溝槽或其組合之一圖型化基板。 如申請專利範圍第1項中之使用阻障/晶種層以形成Cu 、’屬化之方法，其中該Cu晶種層形成步驟包含一物理氣相 27 1313910 沈積處理。 U.如申請專利範圍第10項中之使用阻障/晶種層以形成Cu 金屬化之方法，其中該Cu晶種層形成步驟包含一離子化物 理氣相沈積處理。 12·如申請專利範圍第1項中之使用阻障/晶種層以形成Cu 金屬化之方法’其中該Cu晶種層之一厚度係介於約1 nm至 約10 nm間。
    13.如申請專利範圍第1項中之使用阻障/晶種層以形成Cu 金，化之方法，其中在該電鍍步驟之前該Cu晶種層完全受 =氧巧，且該電鍍步驟實質上地移除該受到氧化之Cu晶種 層而藉此將該Cu表體層電鍍至該如層。 申請專娜圍第1射之使酿障/晶種層⑽成Cu 汕層&找基板包含—餘層‘钱層，而該
    Ϊ令體’⑦含肋於—處理11上執行之程式 其時，其使—處理機台施行如申請專 中的以阻障/晶種層以形成， 十一、囷式： 28
TW095110683A 2005-03-31 2006-03-28 Method for forming a barrier/seed layer for copper metallization TWI313910B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/096,095 US7288479B2 (en) 2005-03-31 2005-03-31 Method for forming a barrier/seed layer for copper metallization

Publications (2)

Publication Number Publication Date
TW200644164A TW200644164A (en) 2006-12-16
TWI313910B true TWI313910B (en) 2009-08-21

Family

ID=36922247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095110683A TWI313910B (en) 2005-03-31 2006-03-28 Method for forming a barrier/seed layer for copper metallization

Country Status (3)

Country Link
US (1) US7288479B2 (zh)
TW (1) TWI313910B (zh)
WO (1) WO2006107545A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714715B (zh) * 2016-01-29 2021-01-01 美商蘭姆研究公司 經由顏色感應估計晶圓上氧化物層還原有效性的方法及設備

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294851B2 (en) * 2004-11-03 2007-11-13 Infineon Technologies Ag Dense seed layer and method of formation
KR20080101893A (ko) * 2006-02-08 2008-11-21 제이에스알 가부시끼가이샤 금속막의 형성 방법
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization
DE102006062032A1 (de) * 2006-12-29 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
US7704879B2 (en) * 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US7776740B2 (en) * 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US8242017B2 (en) * 2008-03-07 2012-08-14 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for copper gap fill plating of interconnect structures for semiconductor integrated circuits
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
KR101210210B1 (ko) * 2008-08-05 2012-12-07 도쿄엘렉트론가부시키가이샤 배치대 구조, 성막 장치 및 성막 방법
US20100081274A1 (en) * 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
JP5732772B2 (ja) 2009-12-28 2015-06-10 東ソー株式会社 ルテニウム錯体混合物、その製造方法、成膜用組成物、ルテニウム含有膜及びその製造方法
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US9159671B2 (en) 2013-11-19 2015-10-13 International Business Machines Corporation Copper wire and dielectric with air gaps
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9472377B2 (en) * 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319832B1 (en) 1999-02-19 2001-11-20 Micron Technology, Inc. Methods of making semiconductor devices
US6303809B1 (en) 1999-12-10 2001-10-16 Yun Chi Organometallic ruthenium and osmium source reagents for chemical vapor deposition
US6440495B1 (en) 2000-08-03 2002-08-27 Applied Materials, Inc. Chemical vapor deposition of ruthenium films for metal electrode applications
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002289559A (ja) * 2001-02-01 2002-10-04 Texas Instr Inc <Ti> 集積回路の製造方法
KR100727372B1 (ko) 2001-09-12 2007-06-12 토소가부시키가이샤 루테늄착체, 그 제조방법 및 박막의 제조방법
US6713373B1 (en) 2002-02-05 2004-03-30 Novellus Systems, Inc. Method for obtaining adhesion for device manufacture
US7910165B2 (en) 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7264846B2 (en) 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7107998B2 (en) 2003-10-16 2006-09-19 Novellus Systems, Inc. Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus
US20050110142A1 (en) 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US7074719B2 (en) * 2003-11-28 2006-07-11 International Business Machines Corporation ALD deposition of ruthenium
US7285308B2 (en) 2004-02-23 2007-10-23 Advanced Technology Materials, Inc. Chemical vapor deposition of high conductivity, adherent thin films of ruthenium
US20060068098A1 (en) * 2004-09-27 2006-03-30 Tokyo Electron Limited Deposition of ruthenium metal layers in a thermal chemical vapor deposition process
US7270848B2 (en) 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714715B (zh) * 2016-01-29 2021-01-01 美商蘭姆研究公司 經由顏色感應估計晶圓上氧化物層還原有效性的方法及設備

Also Published As

Publication number Publication date
US7288479B2 (en) 2007-10-30
WO2006107545A2 (en) 2006-10-12
TW200644164A (en) 2006-12-16
WO2006107545A3 (en) 2006-12-07
US20060223310A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
TWI313910B (en) Method for forming a barrier/seed layer for copper metallization
TWI360167B (en) Method for integrating a ruthenium layer with bulk
TWI251619B (en) Low-pressure deposition of metal layers from metal-carbonyl precursors
TWI321162B (en) Low-temperature chemical vapor deposition of low-resistivity ruthenium layers
KR101178984B1 (ko) Ｒｕ 금속 층을 기판에 증착하는 방법 및 전구체 이송 방법
US7776740B2 (en) Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US7482269B2 (en) Method for controlling the step coverage of a ruthenium layer on a patterned substrate
US7473634B2 (en) Method for integrated substrate processing in copper metallization
JP4308314B2 (ja) パターン化された基板上にルテニウム金属層を形成する方法
US20120252210A1 (en) Method for modifying metal cap layers in semiconductor devices
US8076241B2 (en) Methods for multi-step copper plating on a continuous ruthenium film in recessed features
JP5015002B2 (ja) マルチトレイの膜用前駆体気化システム、及び、該システムを内蔵する薄膜成膜システム
JP4960720B2 (ja) 膜前駆体蒸発システムにおいて使用される膜前駆体のトレーおよびその使用方法
US20070069383A1 (en) Semiconductor device containing a ruthenium diffusion barrier and method of forming
US7432195B2 (en) Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features
US20090065939A1 (en) Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
KR20070083865A (ko) 금속 카르보닐 전구체로부터 금속 층이 증착하는 속도를증가시키는 방법 및 증착 시스템
TW200524009A (en) Method of depositing metal layers from metal-carbonyl precursors
JP2013507008A5 (zh)
TWI320063B (en) Method and system for forming a variable thickness seed layer
TWI310967B (en) Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees