TWI313813B - Integrated circuit for data processing - Google Patents

Description

1313813 九、發明說明： 【發明所屬之技術領域】 =翻是將CPU制的科或數據從 到内置記憶體的積體電路，特匕e體傳达 據進行解碼的積體電路。 f、'，l扁碼的音頻數 5 【先前技術】

進行躺視賴據和音頻數據 播^!:! ㈣是表示搭載在這種dVD ι〇 ^ ;的圖。音頻解碼器刚備有DSP(DigitalSignal __ :數位信號處理器）1〇1和狄鹰與r〇 = ^H)2〇DS_ ’用存儲在内置記憶體逝中的程 式和數據，對經過編碼的音頻數據進行解碼。 在DVD中的音頻數據的編碼方式中，存在著杜比數位 15 σ DTS、線性PCM等各種標準。存在著將與這些全部標準 相應的程式和數據存儲在音頻解碼器⑽的内置記憶體 102中的情形。這時，隨著對應的編碼方式的數量增加，音 頻解碼器100的内置記憶體1〇2的容量增加。 又 &在曰頻解碼器100等的積體電路中，在積 〇體電路的内部設置容量小的高速緩衝記憶體（cashe _贿)0，在積體電路的外部設置容量大的記憶體。在積 ，電路中的處理中需要的數據存在於高逮緩衝記憶體中的 ，與從外部g憶體取得的情形比較能夠高速地取得該 數據。進一步，在用高速緩衝記憶體的情形中，也進行預 5 1313813 測積體電路帽來f要的程私數據，料 到高速緩衝記憶體中，所“工 如上所述，需要在音頻解石馬器1〇〇的内置 ’存儲每個音頻數據的編瑪方式的程式和 伴隨著内置記憶體102的容量> ^ 此， 片面積增大，導致成本增;:增加，音頻解瑪器則的晶 攄疒針考慮將曰頻數據的編碼中需要的程式和數 據存儲在0頻解碼n 1G()的外部記㈣中， 觸的内部設置高速緩衝記憶體 2馬口。 體時，即便根據預測進行預取出二 S己憶體錯誤的可能性。當發生高速缓衝砂體錯如 外部_取得_數據，解碼^理“ 音頻解碼器100中，連續地輸入經 記憶體錯誤降低 專利文獻1:曰本特開平10_53574號專利公報 【發明内容】 用於鑒於上述課題提出的發明，其目的在於在 ^ ' 放機等的音頻解碼器中’在不降低處理速度的 情況下，能夠減少積體電路的晶片面積。 為了達到上述目的，本發明的數據處理用積體電路， L . CPU、記紐、讀Α位址存儲單元和記憶體傳送控 20 1313813 制單元。所述圮憶體傳送控制單元可以在與設置在所述數 據處理用積體電路外部的外部記憶體之間發送和接收數 據；所述CPU通過存儲在所述記憶體中的程式的控制，將 在所述C P u實施的處理之後的階段中所使用的數據在所述 * 5外部記憶體中的位址設定到所述讀出位址存儲單元中；所 述記憶體傳送控制單元將存儲在所述外部記憶體的該位址 中的數據傳送到所述記憶體中。 # 在所述數據處理用積體電路中，也可以設置多個所述 記憶體；按每個所述記憶體設置所述讀出位址存儲單元； 10所述CPU通過存儲在所述記憶體中的程式的控制，將所述 位址設定到與沒有存儲所述CPU使用的數據的所述記憶體 對應的所述讀出位址存儲單元中；所述記憶體傳送控制單 元將存儲在所述外部記憶體的該位址中的數據傳送到與該 讀出位址存儲單元對應的所述記憶體中。 15 在所述數據處理用積體電路中，也可以進一步包括寫 馨入位址存儲單元；所述CPU通過存儲在所述記憶體中的程 式的控制，將存儲在所述記憶體中的數據在所述外部記憶 體中的寫入目的地的位址設定到所述寫入位址存儲單元 中；所述記憶體傳送控制單元將存儲在所述記憶體中的所 20述數據傳送到所述外部記憶體的所述寫入目的地的位址 中〇 在所述數據處理用積體電路中，也可以設置多個所述 記憶體；按每個所述記憶體設置所述寫入位址存儲單元； 所述CPU通過存儲在所述記憶體中的程式的控制，將所述 7 1313813 寫入目的地的位址δ又疋到與存儲寫入到所述外部記憶體中 的所述數據的所述圯憶體對應的所述寫入位址存儲單元 中；所述記憶體傳送控制單元將存儲在與該寫入位址存儲 單元對應的所述記憶體中的所述數據傳送到所述外部記憶 5體的所述寫入目的地的位址中。 在所述數據處理用積體電路中，也可以是：所述記憶 體的數據登錄輸出埠為1個；所述記憶體傳送控制單元， 當對所述記憶體存取時將所述記憶體的工作時鐘切換到所 述外部兄憶體的工作時鐘，在該存取完成後將所述記憶體 10的工作時鐘切換到所述CPU的工作時鐘。 在所述數據處理用積體電路中，也可以進一步包括讀 出指不數據存儲單元，其存儲讀出指示數據，該讀出指示 數據疋表不初始數據的讀出指示的數據；所述記憶體傳送 控制單元，根據所述讀出指示數據，將存儲在所述外部記 憶體的舦位址中的所述初始數據傳送到所述記憶體。 在所述數據處理用積體電路中，也可以進一步包括接 收組過編碼的音頻數據的音頻數據接收單元；由所述記憶 體，运控制單元從所述外部記憶體傳送到所述記憶體的數 據是在對所述經過編石馬的音頻數據進行解碼處理中需要的 2〇數據。 >在所述數據處理用積體電路中，也可以進一步包括數 位仏號處理電路，其接收聲音的RF信號，將該好信號變 換為數位信號後輸出；所述音頻數據接收單元接收包含在 所述數位信號中的經過編碼的音頻數據。 I3138l3 在用於DVD播放機等的音頻解碼器中，在不降低處理 逮度的情況下，可以減少積體電路的晶片面積。 【實施方式】 5 一一整體構成一一 » — ®是表科為本發明的-個實齡式的DVd •再ΠΓί成圖。卿播放機1的構成包含拾光器2、物 ，電路3和SDRAM (外部記憶體）4。卿再二 ^ 1塊^ ’在該晶片中’包含控制全體的 處理器（數位信號處理電路）12 一 馬裔 14、DAC (DA C〇nverter : DA 貝解 螞器（數據處理用積體電路）16 ^ °曰頻解 儲牮Twn*丄兩 ^ 6此外，在SDRAM4中在 偉者DVD再生電路3使用的程式和數據等。 中存 15 ，光器2，通過將錯射照射到歸 崎在DVD20中的信號，輪出 矛面上㈣取 20 端處理器!2’接收從拾光器2輪出的皮形信號）。前 號變換成〇和1的數位數據:;説，將該虾信 位數射，包含著㈣編碼的12輸出的數 數據，將識別符分別賦予它 j 17經過編碼的音頻 端處理n 12細，接收從前 離成視頻數據和音頻數據，I根據識別付將該數位數據分 視頻解碼器14，將經過編的:過編碼的视頻數據登錄到 16 〇 ^㈣.㈣登_音頻解碼器 視頻解碼器14,接收細说#

、、扁瑪的視頻_，根據MPEG 9 1313813 (MovmgPictureExperts 進行解碼處理，即料豕組）標準等 ^、a μ & 輸出經過解碼的視頻信號。經過DArK # Η ,14輪㈣視頻信號輸出到監視哭 ： 碼器16,接收經過維^认立^ 〗盟祝-25。音頻解 . 過、、扁碼的音頻數據，進行與編碼方式相施 ^解馬處理’輸出經過解蘭音頻 =應 器16能夠對;}；土屮叙缺i 1曰頻解碼 的數據TS、線性贿等多個編碼U 的曰紐據進行解碼。經過說 ^ 出的音頻信號輸出到揚聲器27中。〜16輸 一一音頻解碼器的概略構成一一 個』示作為本發明的數據處理用積體電路的一 16舰2曰頻解碼器16的概略構成的®。音頻解碼哭 =構=，)31和下載模組32。在下載夂 15 ^〇個SRAM (記憶體）33、位址寄存妹 位址存#1單it和寫人她存鮮元）％和sdr鳩傳^ 控制單元（記憶體傳送控制器）35。 、 、DSP31，通過實施存儲在SRAM33巾的程式，進行經 過編碼的音紐據的解碼處理。而且，將該解碼處理所需 的程式和數據存儲在位於音頻解碼器16的外部: SDRAM4中。第二圖是表示SDRAM4的位址空間的圖。在 SDRAM4中’設置著存儲在解碼處理中㈣程式的程式區 域51、存儲在解碼處理中用的表等數據的數據區域A52和 數據區域B53。此外，從程式區域51的前頭到汰字的區 域存儲著常駐程式（初始數據），從數據區域A52的前頭 20 1313813 到512字的區域存儲著常駐數據（初始數據）。而且，將 它們以外的區域用於例如，實施了解碼處理的結果數據的 存儲和DVD再生電路3内的模組間的數據授受等。 DSP31，當讀出SDRAM4上的程式或數據時，在位址 5寄存器34中設定該程式或數據的在SDRAM4中的位址。 ’ 通過這樣做’ SDRAM傳送控制單元35向SDRAM控制單 元41發送讀出存儲在該位址中的程式或數據的指示，與該 • 指示相應地將從SDRAM4發送過來的程式或數據存儲在 SRAM33中。此後’ DSP31能夠讀出存儲在SRAM33中的 ίο程式或數據。又，DSP31，當將數據寫入到SDRAM4時， 除了將寫入目的地的位址設定在位址寄存器34中外，還將 寫入物件的數據寫入到SRAM33中。此後，DSP31向 SDRAM傳送控制單元35發出傳送指示，SDRAm傳送控 制單元35向SDRAM控制單元41發送將存儲在SRAM33 15中的數據寫入到該位址的指示。此外，SDRAM4中的位址 • 可以是相對於第三圖所示的各區域51〜53的開始位址的相 對位址，或者是SDRAM4上的絕對位址。 即，下載模組32能夠根據DSP31的指示，將存儲在 SDRAM4中的程式或數據傳送（下載）到SRAM33。而且， 20 DSP31通過預先指示下載模組32下載在實施中的解碼處理 後的階段中需要的程式或數據，當使用該程式或數據時， 月b夠從SRAM33讀出該程式或數據。又，下載模组32能豹 根據_的指示，將處於S_3上的數^ 到 SDRAM4。 11 1313813 --音頻解碼器的詳細構成和卫作— 解碼器16的詳細構成和工作。 第四圖是麵在音贿碼$ 16 分的電路構。如第四騎示，在出部 含 DSP31、SRA觸、，包

制寄存器63、啸器64、讀出轉^ 65選f 和SDRAM魏控鮮it 35。 物轉益66 H) ’作為連接Dsp31和周邊電路的匯流排，設置程 式位址匯流排（BPA)、程式讀出匯流排（Bp_R)、數據 位址匯•排（BDAB)、數據寫入匯流排（BDB-W)和數 據讀出匯流排（R)。這裏，向程式位址匯流排（BpA) 輸出讀出物件的程式在SDRAM4Ji的位址，向程式讀出匯 5 /爪排（BP一R)輪出從SRAM6〇讀出的程式。又，向數據位 址匯流排（BDAB)輸出寄存器61〜63的位址。向數據寫 入匯流排（BOB，）輸出寫入到寄存器61〜63巾的數據， 向數據讀出匯流排（B D B _R )輸出從寄存器6丨〜6 3讀出的 數據。 SRAM60包含在上述多個SRAM33中，備有一個存儲 常駐程式（初始程式）的例如2k字（1字：24比特）的區 域（常駐程式區域）、和8個存儲其他程式的例如256字 的區域（程式區域）。SRAM60的各區域是各備有1個位 址槔和數據登錄輸出埠的記憶體，各區域能夠獨立地進行 12 1313813 數據的輸入輸出。此外，DSP31和SDRAM傳送控制單元 35共有各區域的位址埠和數據登錄輸出埠。 位址寄存器61和標記寄存器62包含在上述位址寄存 器34中，按RAM60的每個程式區域設置，進行讀出物 5的程式在SDRAM4上的位址的設定等。又，在控制寄存器 63中’包含程式區域開始位址寄存器（pGM寄存器）〇八、 常駐區域下載指示寄存器（常駐DL寄存H ) 63B°、傳送押 ，寄存器63C、傳送大小設定寄存器仙和中斷控制寄存 器 63E。 1〇在程式區域開始位址寄存器63A中，設定著SDRAM4 的程式區域51的開始位址。在常駐區域下载指示寄存器 63B士中，當從SDRAM4下載常駐程式時，例如設定為丫 (讀出指示數據）。傳送控制寄存器63C，例如，具有與 SMM6G的8個程式_中的各個對應的位元，對與設^ μ為‘1’，的位元對應的程式區域進行傳送處理。又，傳送大 =定寄存II 63D ’按每個SRA删的程式區域設置，設 疋j SDRAM4下載私式時的傳送大小。而且，中斷控制寄 存器63E例如具有與SRAM6〇的8個程式區域中的各 個ϋ位二在與完成了傳送處理的程式區域對應的位 3兀二ί為A。此外，當在中斷控制寄存器、63Ε的某個 位中設定為Τ時，將中斷信號發送給DSP3卜 在SDRAM傳送控制單元％中， 狀態機67、傳送次數計數器68和數據同步電專路二傳逆丁 〒“丁狀態機67 ’根據傳送控制寄存器的設定’對 13 1313813 SDRAM4 ’發送傳送請求（SDREQ)、接收對該傳送請求 的應答#號（SDACK)和發送傳送命令（SDCMD)等。 又，傳送·人數δ十數益68，根據傳送大小設定寄存器63D的 設定，控制傳送命令發行狀態機67發行的傳送命令的次 5數。而且，數據同步電路69接收從SDRAM4發送過來的 數據（SDD-R)或對SDRAM4發送數據（SDD—w)。 在時鐘選擇器66中，輸入DSP31的工作時鐘 (DSP_CLK)和 SDRAM4 的工作時鐘（SDRAM—CLK)， 根據SDRAM傳送控制單元67的控制，將某一方的工作時 ίο鐘輸入到SRAM60的各區域。即，當從SDRAM4將程式傳 送給SRAM60的某個區域時，將該區域的工作時鐘切換到 SDRAM4的工作時鐘，在傳送結束後，切換到DSp3i的工 作時鐘。 比較器64比較設定在8個標記寄存器62中的位址和 is輸出到程式位址匯流排（BPA)的位址的上位位址（例如 上位8比特），將表示一致的標記寄存器62的信號輪出到 §買出選擇器65。又，在SRAM60的各區域的位址埠中，輸 入私式位址匯流排（BP A )的下位位址（例如下位8比特）， 將存儲在各區域的該下位位址中的程式輸出到讀出選擇器 2〇 65。而且’讀出選擇器65選擇與由從比較器64輸出的^ 號表示的標記寄存器62對應的SRAM60的區域輸出的程 式’輸出到程式讀出匯流排（BP一R )。此外，當讀出存儲 在常駐程式區域中的程式時，位址匯流排（BPA)的上位 位址與任一個標記寄存器62的上位位址均不一致。所以， 1313813 田比，器64輸出表示沒有—致的標記寄存^ 62的信號 時’項出選擇器65選擇從常駐程式區域輸出的程式，輸出 到程式讀出匯流排（Bp R)。 口了面’說明DSP31讀出存儲在SDRAM4中的程式的流 程。首先’在音頻解碼器16外部的cpuil將“1”設定 到常，區域下載指示寄翻㈣中。這樣，sdram傳送 控，單兀35將2k字從在程式區酬始位址寄存器“A中 设疋的程式區域51的開純轉㈣SRAM6()駐程式 菡土老。 此後’通過DSP31實施存儲在SRAM6〇中的程式，將 存儲在SDRAM4巾的程式下載到sra刪的程式區域中。 第五圖是表示程式下載時的時序圖。“Dspi/F” ㈣號。xcs是# dsp對控制寄存器 15 20 存取讀出的信號’通過輸出“L”電平的信號，能夠 使用控制寄存器63。\败是#千斜_〇 現月1^ 疋表不對控制寄存器63的寫入 :不的能夠在輸出“L” f平的信 是;？自控制寄存器63的讀出指示的信Li ^在輸出1平的信號咖，讀出數據。又，XPCS是 虽DSP對SRAM60存取時輪出的信號，通過輸出“l ==使用SRAM6〇。卿是表示來自_〇 能夠在輪出“L，，電平的信號期間，讀 =數據。此外’在本實財式巾，總是將“l 輪:到體和取D，Ab、bdb_w、bdmr、： 和BP_R是上述的匯流排。 — 匕 15 1313813 SDRAMI/F”是表示對SDRAM4的輸入輸出信號。 SDREQ是到上述SDRAM4的傳送請求，在輸出傳送請求 期間成為“H”電平。又，SDACK是來自上述SDRAM4 的應答信號’在輸出應答信號期間成為“ H，，電平。SDCMD 5是表示對上述SDRAM4的傳送命令的信號。 SRAM I/F”是表示對SRAM60的某個區域（X)的 輸入輸出信號。SRAM—XCSx是選擇區域（X)的信號，在 輸入“L·電平的信號期間，能夠進行對該區域（χ)的操作。 SRAM_XWEx是對區域（X)的寫入控制信號，在輸入“L ίο電平的信號期間’能夠對該區域（X )寫入數據。 SRAM一XOEx是來自區域（X)的讀出控制信號，在輸入“L 電平的信號期間，能夠從該區域（χ )讀出數據。SRAM_ADx 是輸入到區域（X)的位址淳的信號，輸入程式位址匯流排 (BPA)的下位位址。SRAM—DINx是輸入到區域（χ)的 b數據登錄埠的信號。SRAM-D0UTx是從區域（χ)的數據 輸出埠輸出的信號。 沿著時序圖說明下載程式的流程。首先，在時刻T1， DSP31向XCS和XWR輸出“L”電平的信號，將與 SRAM60的私式存儲目的地的區域（χ)對應的位址寄存器 2〇 61的位址輸出到數據位址匯流排（BDAB)，將相對於下 載的程式在SDRAM4上的程式區域51的開始位址的相對 位址輸出到數據寫入匯流排（BDB—W)。因此，在位址寄 存器61中設定相對位址。接著，在時刻T2，DSP31將與 該區域（X)對應的傳送大小設定寄存器63D的位址輸出 16 1313813 rr b)，將下載的程式的傳送大小輸 =數據寫入匯流排⑽B—w)。因此，在傳送大小設定 寄存器63D、中設定傳送大小。進一步接著，在時刻丁3， Μ將傳送彳工制寄存器Ο。的位址輸出到數據位址匯流 5排（BDAB)，將在與該區域（χ)對應的位上設定為丫 的數據輸出到數據寫入匯流排⑽B—W)。因此，在傳送 控制寄存H63C的與該區域（X)對應的位上設定為“i”。 *在傳送控制寄存器63C的與區域（χ)對應的位上 設定為“1”時，從時刻丁4，SDRAM傳送控制單元35的 i。傳达命令發行狀態機67輸出對舰趣的傳送請求 (SDREQ)，輸出表示來自設定在與區域（χ)對應的位 址寄存H 61巾的柄對位址_出命令的傳送命令 (SDCMD)。此外，通過傳送次數計數器68的控制，根 據設定在傳送大小設定寄存器63D中的傳送大小重複進行 u傳送命令（SDCMD)的發行。 而且’在k刻T5，SDRAM傳送控制單元35，通過時 鐘遥擇0 66將區域（X)的工作時鐘切換到脈碰4的工 作Μ里此後’從時刻T6，數據同步電路69接收從SDRAM4 發送過來的私式（SDD—R)。而且，從時刻T7，數據同步 2〇電路69將L電平的信號輸入到SRAM_XCSx和 SRAM_XWEx ’將存儲位址輸入到SRam—ΑΕ)χ，將從 SDRAM4接收的程式存儲在SRAM6〇的區域中。此 外，在本實施例中，存儲在SRAM6〇中的i個字（％比特） 例如由SDRAM4的2個字（16比特χ2)構成，數據同步電 17 1313813 =9捨棄來自腿M4的2個字的上 在SRAM60中的1個字（24比特）。 灯土取仔保 而且，在時刻T8，SDRAM傳送㈣u ^ 從舰趣到SRAM60的區域（χ)的程式傳送時 送控制寄存器63C的與區域（χ)對應的位上設絲^ 送完成的“0，’，將設定在與區域（χ)對應的位址寄存哭 61中的位址設定在對應的標記寄存器62中。又，sdra= 傳送控制單元35，在中斷控制寄存器63E的與區域（χ) 對應的位上設定為“Γ。因此，向！)卯31發送中斷信號。 而且，在時刻T9，SDRAM傳送控制單元3S，通過時°鐘選 擇器66將SRAM60的區域（X)的工作時鐘切換到DSp31 的工作時鐘。 DSP31接收中斷信號，在時刻τΐο,將“l”電平的信 號輸出到XRD，將中斷控制寄存器63E的位址輸出到數據 15位址匯流排（BDAB)。因此，將中斷控制寄存器63E的 _ 數據輸出到數據讀出匯流排（BDB—R)。DSP31，當根據 中斷控制寄存器63E的數據，確認完成了到區域（X)的傳 送時’在時刻T11，將讀出物件的程式的位址輸出到程式 位址匯流排（BPA)。又，DSP31將“L”電平輸入到區域 20 (X)的SRAM_XCSx和SRAM_XOEx，將輸出到程式位 址匯流排（BPA)的位址的下位位址輸入到SRAM60的區 域（X)的位址埠（SRAM_ADx)。因此，將存儲在區域 (X)的該下位位址中的程式輸出到數據輸出埠 (SRAM—DOUTx)。 18 1313813 此外’也將該下位位址輸入到區域⑻以外的位址淳， 將存儲在各區域的該下位位址中的程式輸㈣數據輸出 埠，輸^到讀出寄存器65。而且，讀出寄存器65，根據來 自比較器64的輸出信號，選擇從區域（χ)的數 5㈣施—咖叫輸出的程式’輸出到程式讀出匯 (BP_R)。 (2)數據讀出/寫入 第六圖是表示在音頻解碼器16中的，關於數據的讀出 和寫入的部分的電路構成圖。如第六圖所示，在音頻解碼 ⑴器16中，包含著DSP3卜SRAM7〇A、7〇B、位址寄存器 71A、71B、標記寄存器72A、72B、控制寄存器幻、比較 器73A、73B、讀出選擇器74A、74B、寫入選擇器75A、 75B、時鐘選擇器66和SDRAM傳送控制單元35。 而且’作為連接DSP31和周邊電路的匯流排，設置著 u數據位址匯流排（BDAA、BDAB)、數據寫入匯流排 (BDA—W、BDB—W )、數據讀出匯流排（BDA_R、 BDB—R)。這裏，向數據位址匯流排（BDAA)輸出讀出 或寫入物件的數據的在SDRAM4上的位址，向數據寫入匯 流排（BDA—W)輸出寫入到SRAM70A的數據，向數據讀 20出匯流排（BDA—R )輸出從SRAM70A讀出的數據。同樣， 向數據位址匯流排（BDAB)輸出讀出或寫入物件的數據的 在SDRAM4上的位址，向數據寫入匯流排w)輸 出寫入到SRAM70B的數據。又，向數據讀出匯流排 (BDB—R)輸出從SRAM70B讀出的數據。又，將寄存器 19 1313813 71A、71B、72A、72B、63的位址輸出到數據位址匯流排 (BDAB ) ’ 將寫入到寄存器 71A、71B、72A、72B、63 的數據輸出到數據寫入匯流排（BDB —W)，將從寄存器 71A、71B、72A、72B、63讀出的數據輸出到數據讀出匯 5 流排（BDB_R)。 SRAM70A、70B包含在上述多個SRAM33中， SRAM70A用於在與SDRAM4的數據區域A52之間的數據 傳送，SRAM70B用於在與SDRAM4的數據區域B53之間 的數據傳送。在SRAM7GA中m個存儲f駐數據的 1〇例如512字的區域（常駐數據區域）、和4個存儲盆他數 據的例如512字的區域（數據區域），在另一個sram7〇b 中，設置4個例如5丄2字的區域（數據區域）。祖漏a、 m 各區域是各備有1個位址埠和數據登錄輸出埠的記 憶體’各區域能夠獨立地進行數據的輸入輸出。此外，d㈣ 5 墟解元35共有各區域的位址埠和數據登 上过=2器71A、71B和標記寄存器72A、72B包含在 20 Γ ΐ!34、中，按s議70A、7〇B的每個數據區 址的订靖出或寫入物件的數據的在sdram4上的位 的口又疋·#。又，在控制寄存器63 載寄存器（常駐DL寄在哭、_ ★ 者⑦駐£域下 (數據H據區域3開始位址寄存器 傳迗控制寄存器63H、傳送大小設 疋寄存时63J和中斷控制寄存器伽。 20 1313813 在數據區域A開始位址寄存器63F中，設定SDRAM4 的數據區域A52的開始位址，在數據區域B開始位址寄存 器63G中，設定SDRAM4的數據區域B53的開始位址。 傳送控制寄存器63H，例如，具有對SRAM7〇A、7〇B的8 5個數據區域中的各個指示下載的位和指示上載的位。而 且，例如，當在指示對某個數據區域的下載的位元中設定 為1時，進行從SDRAM4到與該位元對應的數據區域 的傳送（下載）。又’例如’當在指示對某個數據區域的 上載的位元中設定為“Γ時，進行從與該位元對應的數據 10區域到SDRAM4傳送（上載）。 卜又，將傳送大小設定寄存器63J按SRAM70A、70B的 每個數據區域設定，設定在與SDRAM4之間進行數據的下 載或上载時的傳送大小。而且，中斷控制寄存器63E，例 $ ’具有對SRAM70A、70B的8個數據區域中的各個表示 15完成下载的位和表示完成上载的位。而且，例如，當完成 t某個數據區域的下載時，在表示完成該數據區域的下載 上:元上6又定為1 。又，例如，當完成來自某個區域的 “ ^夺在表示元成该數據區域的上載的位元上設定為 2〇 “，，此外，當在中斷控制寄存器63E的某個位中設定為 1時’將中斷信號發送給DSP31。 將數據下載到SRAM7〇A、7〇B中的流程與上述程式的 A 1同。即’ Dsp3卜當將存儲在sdram4的數據區域 n。的數據下载到SRAM70A的數據區域時，將相對於 區域A52的開始位址的相對位址設定在與SRam7〇a 21 1313813 的存儲目的地的數據區域對應的位址寄存器71A中，將傳 送大小设定在對應的傳送大小設定寄存器63J中。而且， DSP31，當在傳送控制寄存器63H的指示該數據區域的下 載的位元上設定為“Γ時，根據SDRAM傳送控制單元35 5设定的位址和傳送大小’將數據從SDRAM4傳送到 SDRAM4的數據區域。關於下載到SRAM4中的數據的讀 出，也與程式的情形相同。 下面說明DSP31將數據寫入到SDRAM4中的流程。當 將數據寫入到SDRAM4的數據區域A52中時，在位址寄存 ίο器71A和標記寄存器72A中設定寫入目的地的相對位址。 而且’DSP31將該位址輸出到SRAM70A的位址匯流排 (BDAA) ’將寫入物件的數據輸出到數據寫入匯流排 (BDA_W)。將輸出到位址匯流排（Bdaa)的位址的下 位位址（例如下位9比特）輸入到SRAM70A的各區域的 is位址埠’將輸出到數據寫入匯流排（BDA_W)的數據登錄 到各區域的數據登錄輸出埠。又，將輸出到位址匯流排 (BDAA)的位址的上位位址（例如上位7比特）、和設定 在4個標記寄存器72A中的位址輸入到比較器73A中。而 且，比較器73A比較該上位位址和設定在標記寄存器72A 20中的位址的上位7比特，將表示一致的標記寄存器72A的 信號輸出到寫入選擇器75A。而且’寫入選擇器75A將寫 入輸入到數據登錄輸出埠的數據的信號輸出到與表示從比 較器73A輸出的信號的標記寄存器72A對應的區域中。這 樣’進行到SRAM70A的區域的寫入。 22 1313813 此外，田將數據寫入到常駐數據區域時，位址匯流排 (BDAA)的上位位址與任一個標記寄存器72A的上位位 址均不-致。所以當比較n 73A輸出表示沒有—致的標記 寄存器72A的信號時，寫入選擇器75A向常駐數據區域輸 5出寫入輸入到數據登錄輸出埠的數據的信號。 接著，當將寫入到SRAM70A的區域的數據傳送到 SDRAM4時’ DSP31將傳送大小設定在與該區域對應的傳 送大小设定寄存器63J中，在傳送控制寄存器的指示對該 數據區域的上載的位元上設定為“1” 。而且，SdraM傳 ίο送控制單元35，根據地址寄存器71A和傳送大小設定寄存 器63J的設定，將存儲在SRAM7〇A的該區域中的數據傳 送到SDRAM4。在傳送結束後，SDRAM傳送控制單元％， 在傳送控制寄存器63H的指示對該區域的上載的位元上設 定表示完成傳送的“0” ，在中斷控制寄存器63K的表示 is該區域的上載完成的位上設定“丨”。 此外’ SDRAM傳送控制單元35 ’當開始從SRAM70A 到SDRAM4的傳送時’由時鐘選擇器66將SRAM70A的 工作時鐘切換到SDRAM4的工作時鐘，在傳送結束後，由 時鐘選擇器66將SRAM70A的工作時鐘切換到DSp3i的工 2〇 作時鐘。 又，在上述的說明中，雖然說明了讀出或寫入根據 SDRAM4上的相對位址的數據的例子，但是也可以讀出或 寫入根據絕對位址的數據。 當通過指定絕對位址讀出SDRAM4的數據時，DSP31 23 1313813 在位址寄存器71A中設定絕對位址。SDRAM傳送控制單 元35，根據設定在位址寄存器71A中的絕對位址，將數據 從SDRAM4傳送到SRAM70A。DSP31，因為不能夠根據 絕對位址對SRAM70A的區域存取，所以將絕對位址變換 5到數據區域A52中的相對位址，將該相對位址設定在標記 寄存器72A中。而且，DSP31，通過將該相對位址輸出到 位址匯流排（BDAA) ’能夠根據絕對位址從sram70A讀 出下載的數據。 又’當通過指定絕對位址將數據寫入到SDRAM4時， 10首先，以與上述同樣的順序用相對位址將數據寫入到 SRAM70A。此後，因為通過指定絕對位址將寫入到 SRAM70A的數據寫入到SDRAM4，所以將絕對位址寫入 到位址寄存器71A。而且，SDRAM傳送控制單元35，根 據设定在位址寄存器71A中的絕對位址，將該數據傳送到 is SDRAM4。 一一音頻解碼器中的先讀處理一一 下面\說明在音頻解碼器16中，作為在需要之前從 SDRAM4喂出在經過編碼的音頻數據的解碼處理中需要的 2。私式和數據的處理的先讀處理。第七圖是表示先讀處理的 例子的流程圖。這裏，PG是SRA腸中的常駐程式區域， P1〜P8表示SRAM6〇中的8個程式區域。又，表示 SRAM7〇A中的常駐數據區域，題〜Μ*表示顧a 中的4個數據區域，聰〜DB4表示sram观中的*個 24 1313813 數據區域。 首先，初始狀態（ST1)是將常駐程式下戴到p〇，將 韦駐數據下載到DAO後的狀態。此外，由粗框包圍的區域 表示存儲DSP31使用的程式和數據的區域。在該狀態中， 5首先’ DSP31實施各種初始化處理（S701 )。而且，Dsp31， 通過程式的控制，在解碼處理後的階段將成為需要的程式 和數據傳送到P1〜P3、DA1〜DA3、和DB1，進行位址寄 存器61、71A、71B等的設定（以後，稱為“傳送設定，，） (S7〇2)。而且，DSP31，使用P0和DAO實施解碼處理 1〇 (S703)。其間，按照上述順序，SDRAM傳送控制單元 35 ’根據傳送設定實施相當的程式和數據到P1〜p3、DAl 〜DA3和DB1的傳送。而且，DSP31，當根據中斷信號等， 確認到P1〜P3、DA1〜DA3和DB1的傳送結束時（S704)， 遷移到下一個狀態（ST2)。 15 在下一個狀態（ST2) ’首先，DSP31，通過程式的控 制’進行在後面的階段中成為需要的程式和數據的到p4〜 P5、DA4和DB2〜DB3的傳送設定（S705)。而且，根據 該傳送設定在由SDRAM傳送控制單元35進行傳送的期 間’ DSP31，使用結束下載的pi〜p3、DA1〜DA3和DB1， 20實施解碼處理（S706)。而且，DSP31進行由該處理（S706) 更新的數據的從DA1〜DA3和DB1到SDRAM4的傳送設 定（S707)。DSP31，當根據中斷信號等，確認到P4〜p5、 DA4和DB2〜DB3的傳送結束時（S7〇8)，遷移到下一個 狀態（ST3)。 25 1313813 在下一個狀態（ST3)，首先，DSP31 ,通過程式的控 制，進行在後面的階段中成為需要的程式和數據的到ρι、 P6〜P8、DA1 〜DA2、DB1 和 DB4 的傳送設定（S709)。 而且’ DSP31 ’使用結束下载的p4〜p5、DA4和dB2〜 5 DB3 ’實施解碼處理（S710)。而且，DSP31進行由該處 理（S710)更新的數據的到SDRAM4的傳送設定（S7U)。 DSP31 ’當根據中斷信號等，確認到ρι、ρ6〜ρ8、〇Α1〜 DA2、DB1和DB4的傳送結束時（S712)，遷移到下一個 狀態（ST4)。 ίο 在下一個狀態（STz〇，首先，DSP31 ,通過程式的控 制，進行在後面的階段中成為需要的程式和數據的到p2〜 P4、DA3〜DA4和DB2〜DB3的傳送設定（S713)。而且， DSP31 ’使用結束下載的pi、p6〜P8、DA1〜DA2、DB1 和DB4 ’實施解碼處理（S714)。而且，DSp31進行由該 is處理（S714 )更新的數據的到SDRAM4的傳送設定 (S715)。DSP31 ’當根據中斷信號等，確認到p2〜p4、 DA3〜DA4和DB2〜DB3的傳送結束時（S716)，遷移到 下一個狀態（ST5)。 在下一個狀態（ST5)，首先’ DSP31，通過程式的控 制，進行在後面的階段中成為需要的程式和數據的^ SRAM60、70A、70B 的傳送設定（S717 )。而且，DSP31， 使用結束下載的P2〜P4、DA3〜:DA4和DB2〜DB3實施解 碼處理（S718)。而且，DSP31進行由該處理（S718)更 新的數據的到SDRAM4的傳送設定（§719)。DSP31，卷 26 1313813 栖·據中斷作缺楚 ^ 數據的傳Φ ^確認在後面的階段中成為需要的程式和 即寻^束時（S720)，遷移到下—個狀態。 成為需要的^處理的程式中記敍了進行在後面的階段中 5解•里期=數據的傳送設定的處理侧，在實施 的程式和數攄⑽ΐ 1雜碼處理的後面的階段中成為需要 達該後面的階H士运=°因此’ DSP31，當解碼處理到 的程式和數據Γ r此夠從SRAM60、70A、观取得需要 10 將在音_萄DVD再生魏3。如上所述， 儲在設置在音式和數據存 頻解碼器16,通過㈣AA M的RAM4中。而且，音 將與編碼方式相靡的的控制’在解碼處理中成為需要前， ;令，用該下裁式和數據下載在内部的似咖 因為通過=據;行音頻數據的解碼。 式和數據都存儲在音頻解石將用於解碼處理的全部程 夠削減内部記憶體的容量^ 部記髓中，所以能 積。又，音頻解碼哭^、、減少曰頻解碼器16的晶片面 20 中的程式和數據:在它存儲在SDRAM4 因此，當實施解石馬處理時成不為^則下载到张伽3中。 和數據引起的等待時間，x生由從SDRAM4下載程式 度。又’即便在由於追加對不會降低解碼處理的處理速 1屺憶體的SDRAM4的容 27 1313813 量，也不f要增加料音頻 SRAM33的容量。 丨π隐體的 姑ί本實施方式中，雖然將用於解碼處理的全部 予儲在作為外部記憶體的SDRAM4中，但是也 ::;=ίΪ數據的某一方存儲在設置在音頻解碼器16内 部的SRAM和ROM等中。 古彳ίί ’本發明的數據處理用積體電路，不限於本實施 =式的曰頻解碼器16，可以應用於進行種種處理的電路 這種情料’通娜在該處理巾成為需要的程 設置在數據處理用積體電路外部的 以數m’根據程式的控制’在處理中成為需要前將程 η康下載在設置在數據處理用積體電路内部的sram it it可以不降低處理輕地，朗㈣記《的容量， ;風少日日月面積。 15 20 、再有，在音頻解碼器16中，在SRAM33中設置多個區 固區域從腿趣傳送程式或數據時，鹏1 =存儲在SRAM33的其他區域中的程式或數據進行存 斤Μ ’即便是以音頻數據的解碼處理的方式連續地實 施的處理’也不會中斷處理，不會降低處理速度。、 SRAIl有’在音頻解碼1 16 + ’通過將^據寫入到 SRAM4，進行位址寄存器的設定等的 —a ::入到SRAM4。即’即便在伴隨數據更二二將】 在處理用频電路，也心將料和數據存儲 在怖K_體中。進—步，在音__6 28 1313813 的數漏、、’以置多_域，在將存儲在某個區域中 =ί:Γ M4的過程尹，DSP31能夠用存儲在其 ^或中的程式和數據連續地進行處理。所以，即便是以 …曰，數據的解碼處理的方式連續地實施的處理，也不會令 >斷處理，不會降低處理逮度。 θ A 阜=頻解碼器16 f，SRAM33的各區域的數據 且^輸出埠為i個，通過切換SRAM33駐作時鐘，盘來 =3!的存取和來自SDRAM傳送 域中，_DSP= 送扰制單το 35,分別設置〗個數據 但是如本實施方式所 二郷"·錄輸出槔， 於屮瑝幻μ 的樣’通過令各區域的數據登錄 個，旎夠減少音頻解碼器16的晶片面積。 再有，在音頻解碼器16中， 15 20 存儲在SDRAM4中，通過由##〜‘、、，壬式和书駐數據 cpuii算蔣處音頻解碼器16外部的 ，據，也可以存儲在SDRAM4中，所以能夠進一： 曰'員16的一内部記憶體的容量，減少晶片面積。’ 有’在本實施方式中，將音頻 中的數據處理用積㈣料為本發明 DVD再生電路疋也可以將本實施方式的 便在為本發财的數據處積體電路。即 η形中’通過在DVD再生電路3中用： U ’也能夠不降低音頻數據的 2 少DVD再生電路3的晶片面積。&里的速度地，減 29 1313813 以上，雖然說明了作為本發明的實施方式的第1實施 方式和第2實施方式，但是上述實施方式是為了容易理解 本發明，不是為了限定並解釋本發明。在不脫離本發明的 宗旨的情況下能夠變更、改良本發明，並且本發明也包含 5其等同的情況。

30 1313813 【圖式簡單說明】 第一圖表示作為本發明的一個實施方式的DVD播放 機的構成圖。 第二圖表示作為本發明的數據處理用積體電路的一個 5實施方式的音頻解碼器的概略構成圖。 第三圖表示SDRAM的位址空間的圖。 第四圖表示在音頻解碼器中的關於程式讀出部分的電 路構成圖。 第五圖表示程式下載時的時序圖。 ίο 第六圖表示在音頻解碼器中關於數據的讀出和寫入部 分的電路構成圖。 第七圖表示先讀處理的例子的流程圖。 第八圖表示已有的音頻解碼器的構成圖。 15

【主要元件符號說明】 1 DVD播放機 2拾光器 3 DVD再生電路 4 SDRAM 11 CPU 12前端處理器 13系統解碼器 14視頻解碼器 15 DAC 16音頻解碼器 20 DVD 25監視器 26 DAC 27揚聲器 31 DSP 32下載模組 33 SRAM 34位址寄存器 31 20 1313813

41 SDRAM控制單元 52數據區域A

35 SDRAM傳送控制單元 51程式區域 53數據區域B

10

60 SRAM 62標記寄存器 64比較器 66時鐘選擇器 68傳送次數計數器 70A ' 70B SRAM 72A、72B標記寄存器 74A、74B讀出選擇器 100音頻解瑪器 61位址寄存器 63控制寄存器 65讀出選擇器 67傳送命令發行狀態機 69數據同步電路 71A、71B位址寄存器 73A、73B比較器

75A、75B寫入選擇器 101 DSP 15

20 102内置記憶體（SRam/r〇m)

程式區域開始位址寄存器（PGM寄存器）63A

常駐區域下载指示寄存器（常駐沉寄存器）⑽ 傳送控制寄存器63C

傳送大小設定寄存器63D 中斷控制寄存器63E

^駐區域下載寄存器（常駐DL寄存器）63B 數據區域A開始位址寄存器（數據 數據區域B開始位址寄存器(數 子;：

傳送控制寄存器63H 吁存益）63G

傳送大小設定寄存器63J 中斷控制寄存器63K 32

Claims (1)

1. Γ313813 i 十、申請專利範圍： 1、一種數據處理用積體電路，其特徵在於， 送控^元哪、記憶體、讀“址存鮮元和記憶體傳 所^憶體傳送控制單元可以在與設置在所述數據處 理用積體電路外部的外部記憶體之間發送和接收數據； 所述CPU通過存齡所述帥樹的程式的控制 在所述CPU實施的處理之後的階段中所使㈣數據在 外部記憶體巾的位址設定到所述讀出位址存儲單元中. 所述記憶體傳送控制單元將存儲在所述外部記憶體 該位址中的數據傳送到所述記憶體中。 路 2、依據申請專魏圍第丨項所述的數據處理用積體電 其中 設置多個所述記憶體； 按母個所述記憶體設置所述讀出位址存儲單元； 15 所述fpu通過存儲在所述記憶體中的程式的控制， • 所祕贱定顺沒有存儲賴C P U使肖的輯的所述吃 憶體對應的所述讀出位址存儲單元中； 戶斤述忑隐體傳送控制單元將存儲在所述外部記憶體 該位址中的數據傳送到與該讀出位址存儲單元對應的所述 2〇記憶體中。 a 3、依據申請專利範圍第1項所述的數據處理用積體 路，其中： ' 進/步包括寫入位址存儲單元； 所述CPU通過存儲在所述記憶體中的程式的控制，將 33 1^13813 Ef： 存儲在所述記憶體中的數據在所述外部記伊體 的地的位址設定到所述寫人位址存儲單元中'、寫目 所述記憶體傳送控制單元將存^記 5 =數據傳送到所述外部記憶體的所述寫入目 路，4其令依據申請專利範圍第3項所述的數據處理用積趙電 設置多個所述記憶體； 按每個所述記憶體設置所述寫入位址存儲單元. 0所述CPU通過存儲在所述記憶體中的程式的控制，將 所述寫入目的地的位址設定到與存儲寫入到所 =的所述數據的所述記憶體對應的所述寫人位址射^ 所述纪憶體傳送控制單元將存儲在 15 單元對=所述記憶體中的所述數據料到所述 體的戶斤述寫入目的地的位址中。 ’切 5、/jt申請專利範圍第1〜4項中任—項所述的數據 處理用積體電路，其中： 戶斤述5己憶體的數據登錄輸出埠為1個； 2〇 傳Λ控制單元，當對所述記憶體存取時將 戶斤述犯憶，的工作時鐘切換到所述外部記憶體的工作時 钂，衣1取完成後將所述記憶體的工作時鐘切換到所述 €；ρϋ的工作時鐘。 6、依财請專職圍第丨項所述的數據處理用積體電 34

   1313813 路，其中： 進-步包㈣iB指錢據存儲單元，其存儲讀出指示 數據，該讀出指示數據是表示初始數據的讀出指示的數據； 所述記憶體傳送控制單元，根據所述讀出指示數據， 5將存儲在所述外部记憶體的預定位址中的所述初始數據傳 送到所述記憶體。 7、 依據申凊專利範圍第丨〜4項中任一項所述的數據 處理用積體電路，其中： 進一步包括接收經過編碼的音頻數據的音頻數據接收 〇單元； 由所述s己憶體傳送控制單元從所述外部記憶體傳送到 所述δ己11:¾體的數據是在對所述經過編碼的音頻數據進行解 瑪處理中需要的數據。 8、 依據申睛專利範圍第7項所述的數據處理用積體電 5路，其中： 進一步包括數位信號處理電路，其接收聲音的RF信 號’將該RF信號變換為數位信號後輪出； 所述音頻數據接收單元接收包含在所述數位信號中的 ，經過蝙碼的音頻數據。 ° 35