TWI308693B - Memory-access method, system and apparatus and machine-accessible medium for multiple media processor - Google Patents

Description

1308693 九、發明說明： 【發明所屬之技術領域】 發明領域 更特別地， 本發明之實務主要關於媒體資訊之 係關於多媒體處理n之記憶體存心 ° 【先前技術】 發明背景 具媒體性能之PC系統需求高速記憶體系統供主機CPU 1°媒體處理11使用。咖和顧處㈣可鮮快取用過的 H)貝科與位址轉譯。某部分的媒體處理會受到與實況視訊與 視訊相關聯之嚴格的訊框時間限制，啟發了分別儲存位址 轉澤之需。尤其’ CPU和親處理n較佳地快速存取一共 用記憶體系統以執行其不同媒體處理部份，及針多多種媒 體處理單元快速地同步其本身與CPU。 15【發明内容】 發明概要 本發明之實施例包括一種用以將母處理器位址轉譯匹 配到媒體處理器之位址轉譯、並透過分別轉譯表資訊提供 多個媒體處理器進行同步記憶體存取之方法與裝置。特別 20是，當—既定媒體應用程式配置為在該母處理器與媒體處 理器上執行之媒體應用程式共享之記憶體時，為該既定媒 體應用程式複製—頁面目錄至該媒體處理器之頁面目錄。 圖式簡單說明 隨附圖式併為說明書之一部份，例示一或更多符合本

1308693 發明之原則’與說明書—同μ挪 — 同闡釋运些貫務。這些圖式不一 定依據其真實規劃比例，僅％ #丄々 強调本發明原則部份。圖式中： 第1圖例示一範例系統. 第2圖例7Γ媒體5己憶體處理器之一範例實務；以及 第3圖係例示提供一媒體記憶體系統之範例處理之-流程圖。 【實施方式】 較佳實施例之詳細說明 接下來之詳、田說明參照附圖。相同元件編號可用於不 1〇同圖式中以識別相同或相似之元件。下述中，為了提供對 本發明諸多層面之王盤瞭解所述特定細節係用於解釋而非 用於限制，譬如特定結構、架構、介面、技術等。然而， 熟於此技者很清楚地得以實施其他未載於本文但具有本發 明所揭示諸層面之例子。某些情況中省略習知裝置、電路、 15與方法之说明，以面為不必要之說明模糊本發明之重電。 第1圖例示一範例系統。系統1〇〇包括一處理器1〇2，在 一實施例中其可為一母處理器（又描述性地稱作一「母」處 理器）。系統100亦可包括一或更多額外處理器104，一實施 例中可稱為「媒體」處理器（又描述性地稱作「額外」處理 2〇器）。實施例不限於使用一特定類型之處理器。甚至，此處 所述實施例有關普遍知曉之結構與處理器信號及記憶體。 處理器102、104可包括一通用或一專用處理裝置、及/或邏 輯。處理器102、104可被安排以處理媒體資訊。然而，特 定的實施例’包括現在用於Intel公司所售Pentium®微處理 6 1308693 器及相H组之結構。^，本發明不僅限於使用與下 述Pentium®處理器所用之結構與信號。 ^ 5 15 某些實務中，額外處理器1〇4處理媒體資訊（以及可能 的八他通.fl相關資Λ)。為闡釋起見，傳送的媒體資訊可包 括視訊、及/或聲音資訊，值本發明不僅限於此層面。系統 100可接收及處理其他與本文所述類型―致之媒體資訊。處 理器處理之媒體資訊可包括以譬如ΜρΕ(Μ、Μ^2、 MPEG-4，H.264'Wind〇Ws 驗第 9版(請9)、 JPEG薦、及先進視訊“(avs)格紅料編碼的視訊 資訊。本發明不侷限於本文所述及之特定格式，任何現有 或將來開發的媒體格式可依據本文所揭示之方式使用。媒 體資訊亦可或改以包括其他資訊，譬如電話或其他音訊資 訊。 :::通用微處理器運用虛擬或需求分頁記憶體方 L ’1 7程式之執行環境節段隨需要被映射到實體記憶 理考-之：^體方式允許所用實體記憶體大小遠小於微處 位址空間’且亦提供—記憶體保護機制，使得 、、體錢體之多4任務(程式)彼此不會相互不利 土片組順Γ處理器102經由晶片組108與記憶體106通訊。晶 士排i、*7作為至其他匯流排—橋接器，譬如周邊構件匯 k排=連至媒體處理器1Q4與各種1/0裝置110。 之一位:代包腦糸統而言一微處理器指使用-線性位址 物件係藉由提供其在—位址匯流排 位址而從1定記《位置提取。驗位址可與實體位址 20 1308693 相同，此狀況下不需位址轉譯。然而，一虛擬記憶體方式 通常運用在線性位址被轉譯成實體位址之狀況中。此狀況 下一線性位址亦可稱為一虛擬位址。線性位址空間設有一 微處理器產生之所有線性位址，而實體位址空間設有所有 5 實體位址。 -虛擬或需求分頁記憶體系統可以—線性(虛擬)位址 空間和一實體位址空間之間的對映來例示。在一虛擬記憶 體系統中’線性與實體位址空間被分成好幾區塊的連續Z 址，若其具有固定大小或幾種固定大小，習慣上稱之為胃 10 (page)。典型一頁的大小可為4K位元組，譬如。系統之 範例實務可包括母處理器102與多個額外處理器1〇4存取共 用記憶體106產生之記憶體參考，然而本發明不限於此層 面。 第2圖例示一媒體記憶體處理器之範例實務。尤其，處 15理器202、額外處理器204、記憶體2〇6、與位址轉譯之間的 一範例關係被加以例示。額外處理器2〇4可與母處理器2〇2 共享記憶體206。譬如，一實施例中，母處理器2〇2與媒體 處理器類型之額外處理器204在媒體訊框時間需求較不急 迫之處境下共享位址轉譯系統。母處理器2〇2可包括具有多 20個暫存器之一控制單元（未示），包括譬如CR3之一控制暫存 益206。控制暫存器208含有一頁面目錄所在之—位址。本 發明之實施例保持相同的共用資料結構及某些相同的作業 程序來管理控制暫存器208之内容。同時，資料結構之一副 本被供給額外處理器204。 8 1308693 多重媒體處理器204之同步記憶體存取可經由分別的 轉譯表硬體提供，各自為一單一媒體應用程式所私有。由 於母處理器位址轉譯匹配媒體處理器之轉譯，母處理器2〇2 可不經修改地交換記憶體指標。如下述，實行此道之一方 5法係為一既定媒體應用程式複製母處理器之頁面目錄到媒 體處理器之頁面目錄。此在媒體應用程式為在母處理器2〇2 與媒體處理器204上執行媒體應用程式配置所共享之—己匕 體時實施。 在主記憶體214或母處理器或媒體處理器之資料快取 1〇 5己憶體(未示）中之資料可被保留’而非被掉換到碟片中保 留資料於主記憶體214中限制媒體應用程式所見最大存取 潛伏期’使得它們直接受媒體時間信號控管。資料可同步 被母處理器202和媒體處理器204快取而不需如傳統配置二 調換到碟片。

1D 同步記憶體存取允許一媒體應用程式之進程直接受 適菖的媒體日守間#號閘控，譬如顯示器系統之垂直折、反 號、或-進人TV流產生之-同步信號，而不仰賴母^ 之作業系統來進行這些相服務。此亦可允許強化對抗「 失視訊訊框」，減少視訊緩衝研低成本，或縮減媒體几處 潛伏期，此對所選互動應用程式是相當重 处 胥的，並因媒 處理器204不需先發制排程硬體而可簡化設計。若媒體严 器204只在母應用程式在母處理器2 〇 2上執行時必項執: 體應用程式，同步記憶體存取亦可減少可能發生之 換。 、 20 1308693 每次媒體存取其實體記憶體之記憶體異動可被限制， 避免在〜應用程式中發生敗壞屬於另一應用程式之資料之 故p早。在一應用程式產生一帶外位址之事件中，轉譯系統 可發出〜定址錯誤之訊息。此可在媒體處理器之記憶體位 5址轉譯單元中實現，其中媒體處理Π)選擇適當的位址轉譯 供處理。 雖然第1、2圖之系統100、200包括離散構件，這些構 件可以硬體、軟體/韌體、或其等之組合來實施。當實施以 硬體時，系統100' 200之某些構件可組合成一特定晶片或 10 裝置。 第2圖所示對映例示一種包含目錄表和頁表之一般兩 1¾層式對映。頁面目錄表與頁表被儲存在實體記憶體，且 L申其本身等於一頁之大小。一頁面目錄表登錄㈣E)指向 實體記憶體巾之-或更多頁表’而―頁表登錄(ρτΕ)指向實 15體記憶體中之一頁。母處理器2〇2與額外處理器2〇4共享主 記憶體206。在對映的第屋層，控制暫存器2〇8指向—頁面 目錄。控制暫存器208選擇頁面目錄記憶體21〇。在對映的 弟層頁面目錄210中之登錄指向頁表212。那些頁中之双 錄指向記憶體中使用者資料所在之實際頁214。 足 2〇 、一些微處理器運用許多將線性位址轉譯成實體位址之 模式。在-模式中，前12位元的-線性位址用為—頁樞中 一實體位址之-偏置，接下來的職元的、線性位址用為— 頁表之一偏置，而最高的10位元的線性位址用為—頁面目 錄之-偏置。熟於此技藝者可瞭解也可使用其它轉譯^位 1308693 二線性位址之模式，而本發明之實施例不侷限於任何特一 模式或一 32位元線性位址。 疋 本發明之實施例有關進行位址轉譯之記憶體系統。相 同或相似的心管理控制暫存器212内容之f料結構與作 5業程序即使在母處理器202被調換出時亦被保留。尤其，、— 實施例中，t料結構之-副本被供給額外處理器2〇4。資料 結構包括頁面目錄2〇8、頁表210、與頁框2G6。那些頁中之 登錄指向儲存有使用者資料之記憶體之實際頁214。頁表 212之内容被儲存在任何合適的記憶體構件，譬如主記憶體 1〇 206。頁表目錄210和頁表210被儲存在主記憶體2〇6並依本 文所述存取。 在一典型實務中，此令額外處理器204,譬如媒體處理 器’在母處理器202被調換出去後存取記憶體2〇6。傳統上， 當母處理器202被調換出，其位址對映亦被掉換出去，而其 15記憶體不再可被存取。譬如，在執行一視訊編碼流，媒體 處理器204也可轨行另一程式。當母處理器2〇2被掉換出 去’位址空間會變成不可被母處理器202與媒體處理器204 存取。本發明之實施例提供連續的媒體處理器位址對應，， 不論母處理器202被調出’以符合即時媒體處理期限。 20 一共享記憶體被附加到一個別處理引擎。當母處理器 202上執行之應用程式被掉出時媒體處理器204不被中斷。 譬如，母處理器202上執行之應用程式可被調出，使得作業 系統會在母處理器202上執行某種東西。尤其，Windows作 業系統中之一計時器式應用程式被安排執行。另一例子 11 1308693 中，母處理器202上執行之應用程式可因使用者改變桌面風 格被調出。某些媒體應用程式’譬如視訊編碼或解碼，較 佳地執行不中斷之終止視訊訊框’即使當母處理器202上執 行之應用程式必須被調出。 5 如第2圖所示，頁表在一複製操作216中設定。在母應 用程式調出前所用之頁面目錄210可被保留。母處理器2〇2 接著在母處理器脈絡中提供一指令以複製位址轉譯資料給 使用中之媒體處理器204。譬如，媒體處理器2〇4執行一視 訊應用程式’譬如從一調諧器帶入資訊，處理並在一電視 10或電腦螢幕上播放。這段時間内，其他操作會需母處理器 202來執行，譬如格式化一軟碟片。傳統上，作業系統中斷 媒體處理器2〇4使得主處理器202可執行軟碟片公用應用程 式。尤其’作業系統暫停應用程式，並重新將控制暫存器 208載以-不同的頁表位址(或不同的頁表集）。額外處理器 15 204上執行之應用程式終止，直到作業系統恢復執行原始處 理為止。 本發明中，媒體處理器脈絡中之頁面對應不經由改變 控制暫存器规之内容來分配。媒體處理器0-n 2〇4繼續處 理’因為其具有仍指向實體記憶體214、仍可被存取之一有 效頁面目錄職有效頁表22〇,即使頂部頁表集212(鮮 操作216期間所複製)被停用。 又 與母處理器202相關聯之頁面曰杜 ”心只向目錄21()和頁表212被重 新起用。免'作業乐統保存先前之控制# — 仏制暫存器2〇8内容，處理 完成。若否’將新的資訊載入兩級頁表加與挪。 12 1308693 第3圖係例示經由額外處理器在—母處理器被中斷時 與—母處理器共享一記憶體來提供一媒體記憶體系統給不 中斷處理之貧訊之—流程圖。一母處理器上執行之應用程 式可被暫停，而不需分配額外處理器上執行之應用程式。 儘官方法300相應於第2圖所示系統2〇〇加以闡述，本發明不 偈限於此態樣。

20 母處理器202和媒體處理器綱利用共享記憶體214同 步執行平行作業（動作3〇2)。 接著判定一新任務是否有關在母處理器2〇2上實施(動 作304)。譬如，當母處理器2()2執行以終止其時槽時或必須 執行另-較高優先性之處理時可檢測5卜新任務。 右動作3〇4中未檢測到有關在母處理器2〇2上實施之一 新任務時，處理繼續(動作地）。若動作3〇4檢測到有關在母 處理器2G2上實施之新任務時，作n统接著可提供指令以 暫停母處㈣搬上當T執行之動作、並記錄其記憶體定址 脈絡(動作306)。 作業糸統可以有關開始之轴和7 ^ <排程任務相關聯之新脈絡重 載控制暫存器208(動作308)。 在轉㈣新任務之前，母處理器挪提供—指令以為媒 體處理器爾雜頁面目物和頁表212(動作灣。副本頁 面目錄2_頁獅在複製操作巾設細細）。尤立， 頁面目錄聊頁細被複製給媒體處理器崩。 有關將執行之指令已知， 行起。作業系統跳到最近的位 所以從最近的位址和指令執 址與指令，並開始執行(動作 13 312)。 1308693 '母處理器202和額外處理器2〇4(媒體處理器脈絡中）同 步執行(動作314)。 處理1^可貫施以，譬如，-傳統處理器202加上一些小 5型處理器核心，對應於额外處理器2〇4。頂部脈絡會對應於 —單-IA32處理器（或高執行緒者）<>cpu與媒體處理器可頻 • 冑地快取用過的資料和位址轉譯。某部份的媒體處理可受 • 制於需分別儲存位址轉譯之現況視訊與音訊相關時間^ 制。 1〇 雖然討論了這麼多的實施例，本發明不僅限於述及之 - 態樣，而應含括任何包括多於一個能夠處理、傳送、輸出、 . 儲存資訊之處理器的裝置或介面。 處理300實施以，譬如，可為處理器2〇2、2〇4執行或另 —部段之區域系統200執行的軟體。 15 前述一或更多實務以本本發明之原則所構成，提供說 % 明與描述，但無意耗盡或限制本發明於狹隘之範疇。前述 - 教示之彰可衍生多種態樣之變化，或可從本發明之種種實 . 務之實現所獲。 本說明書中所用元件、動作、或指令除非特別說明， 20否則沒有任何一樣用以嚴謹地限制本發明之範嗜。同樣 地，文中「一」係欲指包括一或更多項目。前述本發明之 實施態樣可進行多樣變化與修改而仍不脫離本發明之實質 晶神與原則。所有的變化態樣亦包括於本揭露内容之範圍 中，並由後述申請專利範圍所保護。 14 1308693 【圖式簡單說明】 第1圖例示一範例系統； 第2圖例示一媒體記憶體處理器之一範例實務；以及 第3圖係例示提供一媒體記憶體系統之範例處理之一 5 流程圖。 【主要元件符號說明】 100 系統 208 控制暫存器 102 處理器 210 頁面目錄 104 媒體處理器 212 頁表 106 記憶體 214 主記憶體 108 晶片組 216 複製操作 110 I/O裝置 218 頁面目錄 202 處理器 220 頁表 204 額外處理器 302-314 步驟 206 記憶體 15

Claims (1)

1308693 f 十、申請專利範圍： 第94145534號申請案申請專利範圍修正本97M 2S 一種用於多重媒體處理器之記憶體存取方法，其包含下列 步驟： 將主處理器位址轉譯内容匹配到至少一個次處理器位 址轉譯内容；

10 透過分別的轉譯表資訊提供同步共享記憶體存取給至. v兩個人處理器，其中該等至少兩個次處理器中之每一個 保有專屬於一既定應用程式之個別轉譯表硬體；以及 透d、旱。己憶體於該主處理器與至少兩個次處理器 間交換即時資料。 15

2. ^申請專利範圍第㈣之方法，其中將主處理 器位址轉譯内 容匹配到該至少一個次處理器位址轉譯内容之步驛包含： η田顧疋應難式配置欲自在該主處理_與-個次處 S器上執行之該制程柄共享之鋪料，複製供該既 程式用之-頁面目錄到—個次處理器之頁面目錄。 如申請專利範圍第1項之方法，其更包含： 限海讀體異動存取—實體記憶體區域。 •如申請專利範圍第3項之方法，其中限制每一記憶體異動存 取一實體記憶體區域之步驟包括 號0 回應一應用程式產生-帶外位址發出- 定址錯誤信

如申請專利範圍第1項之方法， 將資料保留在共享記憶體 其包含下列步驟： 、或與主處理器或次處理器 20 r

ίο 15

20 相關聯之快取記憶體中。 6. 如申請專利範圍第i 含至少—個媒體處理器法，其中該至少一個次處理器包 7. 如申請專利範圍第6項之方法，其更包含： 份。在至少一個媒體處理器上執行一媒體程序之一即時部 :.崎;:n. 如申請專利範圍第1項之方法，其更包含： 配置與解除配置料包切時媒歸料之記憶體。 •如申請專利範圍第㈣之方法，其更包含： 使至少-個次處理器與外部供應時序信號同步化而無 由一作業系統引起之延遲。 種犯執行^日令以存取多重媒體處理器之記憶體之機器可 子取媒體’該等指令受執行時會造成-機器進行下列動作： 將第-處理器位址轉譯内容匹配到至少一個次處理器 位址轉譯内容； ° 透過專用轉譯表資訊啟動共用記憶體存取至少兩個次 處理器’其中該等至少兩個次處理器中之每一個保有專屬 於一既定應用程式之個別轉譯表硬體；以及 透過該共用記憶體於該第一處理器與至少兩個次處理 器間共享資料。 11‘如申請專利範圍第10項之機器可存取媒體，其中將第一處 理器位址轉譯内容匹配到至少一個次處理器位址轉譯内容 之指令更包括受執行時會令該機器進行下述動作之指令： 當該既定應用程式配置欲由在該第一處理器與該次處 17 1308693 茆修(¾正替換 理器上執行之該應用程式所共享之記憶體時，複製供該既 疋應用程式用之一頁面目錄到一個次處理器之頁面目錄。 12. —種用於多重媒體處理器之記憶體存取系統，其包含： 一記憶體；以及 10 一控制器，其用以將主處理器位址轉譯内容匹配到至 少一個次處理器位址轉譯内容，透過分別轉譯表資訊對至 少兩個次處理器提供同步共享存取該記憶體之動作，其中 該等至少兩個次處理器中之每一個保有專屬於一既定應用 程式之個別轉譯表硬體，並透過該記憶體於該主處理器與 至少兩個次處理器間交換即時資料。 15 13·如申請專利範圍第12項之系統，其中當該既定應用程式配 置欲由在該主處理器與該次處理器上執行之該應用程式所 共享之s己憶體時，該控制器複製供該既定應用程式用之一 頁面目錄到一個次處理器之頁面目錄。 从如申請專利範圍第12項之系統，其中資料被保留在記憶 體、或與該主處理H或該次處理!!相關聯之快取記憶體令。 15. 如申料職圍第12項之系統，其巾該控制器配置及解除 配置用來包含即時媒體資料之記憶體。 16. 如申請專利範圍第12項之系統，其更包含： 使至少-個次處理器與外部供應時序信號同步化而無 由一作業系統引起之延遲。 门·-種㈣多重紐處理ϋ之域體存取裝置，其包含： -位址轉譯器’其用以將主處理器位址轉譯内容匹配 到至少-個次處理器位址轉譯内容，透過分別轉譯表資訊 20 1308693

10 18·如申請專龜圍第17項之裝置，其中#該既定制程式配 置欲由在該主處理器與該次處理器上執行之該應用程式共 旱之記憶體時’該位址轉譯器複製供該既定應用程式用之 t該等至少兩個次處理器中之每—個保有專屬於=定; •式之個_譯表㈣，以及料能髓於該主處理 盗與至少兩個次處理器間交換即時資料。 一頁面目錄到該次處理器之頁面目錄。 19_如申請專利範圍第17項之裝置，其中該位址轉譯器導引資 料使之保留在共享記憶體、或與該主處理器或該次處理器 相關聯之快取記憶體中。 19 1308693 t 曰 b 月 90OJ

麵 Z紙