TWI307888B - Read bias scheme for phase change memories - Google Patents
Read bias scheme for phase change memories Download PDFInfo
- Publication number
- TWI307888B TWI307888B TW093122721A TW93122721A TWI307888B TW I307888 B TWI307888 B TW I307888B TW 093122721 A TW093122721 A TW 093122721A TW 93122721 A TW93122721 A TW 93122721A TW I307888 B TWI307888 B TW I307888B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase change
- memory
- voltage
- component
- threshold voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Glass Compositions (AREA)
Description
1307888 九、發明說明: I;發明戶斤屬之技術領域3 發明領域 本發明一般係關於被採用以儲存電子資訊之記憶體。 5 【冬好】 發明背景 於一情況中,當從相位改變記憶胞讀取裝置資料時, 可被施加較低於臨限電壓之電壓,並且電流被量測以便判 定裝置電阻。被量測之裝置電阻判定呈現於相位改變記憶 10 體中之結晶體程度,以及因此,被儲存於記憶胞中之資料 狀態。 當讀取一組重置或者較高的電阻位元時,如果讀取電 壓是較大於臨限電壓,由於裝置被導通之事實,則裝置可 以突然跳回至一較低許多之電壓並且一組較高許多的電流 15 值可被量測。於此情況中,可能不易在設定或者較低電阻 以及位元重置狀態之間識別。迫使電壓以讀取資料之讀取 機構必須確保較小於臨限電壓之電壓被施加之邊限。同樣 地,相同效應可發現於藉由迫使電流而讀取裝置資料之系 統中。 20 【發明内容】 發明概要 因此,需要有一種方法以讀取提供較高邊限的相位改 變記憶體。 圖式簡單說明 1307888 相位改變材料笳 ^ Γ^ρ A寸軏例可以包含硫屬材料或者歐沃尼克材 料。i/v沃尼克材料可 θ 疋 里歷電子式或者結構改變之材料 並且作用如同曾經遭 苒雙柯十 ,又電壓、電流、光、熱等等之施加的 二、。㈣材料可以是包含來自表第νι行之至 二Γ 或者可以是包含―種或者多種硫族元素 的材料’例如,碲 ώ 、或者硒之任何元素。歐沃尼克和 硫屬材料可以是可被使用以儲存資訊之非依電性記憶體材 料。 於實她例中,記憶體材料可以是來自蹄-鍺-録 10 (TeXGeySbZ_l硫屬元素合成物或者GeSbTe合金,雖 然本發明料並H定於這些材料。 ;貫知例中,如果記憶體材料是非依電性相位改變 材料則η己I·意體材料可以藉由施加一組電氣信號至記憶體 材料而被規劃成為至少兩種記憶體狀態之一。一組電氣信 15 5虎可以改變在大致上是晶體狀態和大致上是非結晶狀態之 間的記憶體材料相位,其中大致上是非結晶狀態的記憶體 材料之电阻疋較大於大致上是晶體狀態之記憶體材料電阻 。因此,於這實施例中,該記憶體材料可以是適用於被更 文在電阻值乾圍内之至少兩組電阻值的一組以提供單一位 20元或者多位元之資訊儲存。 改變材料狀態或者相位之記憶體材料的規劃可以藉由 把加電壓至電極丨6和20而被進行,因而跨越記憶體材料層 18而產生一組電壓。反應於被施加之電壓,電流可以流經 過部份記憶體材料層18,並且可導致記憶體材料層18之加 1307888 熱0 狀離i二和依序的冷卻可以改變記憶體材料層18之記怜 狀践者相位。改變記憶體材料層18之相位或者狀態可= 改變》己tt體材料層18之電氣特性。例如,材料㈣之電阻 由改變記憶體材料層18之相位而被修改。記憶體材 也可以被稱為可規劃電阻材料或者簡單稱為可 材料。 ;實知例中,大約為05_15伏特之電壓差量可藉由 施加大約為〇伏特至下方電極16並且以大約為〇515伏特 1〇施加至上方電極20而被施加跨越記憶體材料部份。反應於 被施加之電壓而經由記憶體材料層18流動之電流可以導致 記憶體材料之加熱。這加熱和依序的冷卻可以改變材料之 §己憶體狀態或者相位。 於”重置”狀態’記憶體材料可以是非結晶形狀態或者 15 結晶形狀態,並且是,,設定,,狀態,記憶體材料可以是 結晶或者半結晶狀態。非結晶或者半非結晶狀態的記憶體 材料電阻可以是較大於結晶或者半結晶狀態之材料電阻。 非結晶狀態和結晶狀態之重置和設定的關係,分別地是一 種協定。其他的協定亦可以被採用。 2〇 Φ於電流,記憶體材料可以被熱至相對較高的溫度以 使記憶體材料無法結晶並且”重置”記憶體材料(例如,規劃 記憶體材料為邏輯,,〇,,值)。加熱容積或者記憶體材料至相對 較低之晶體化溫度可以晶體化記憶體材料並且,,設定,,記憶 體材料(例如,規劃記憶體材料為邏輯” i,,值)。各種記憶體 1307888 材料電阻可以藉由經由記憶體材料容積以變化電流數量和 持續而得到以儲存資訊。 被儲存於記憶體材料2 4中之資訊可以藉由量測記憶體 材料電阻而被讀取。如範例所示,讀取電流可以使用相對 5 電極16、20被提供至記憶體材料並且跨越記憶體材料層18 而產生的讀取電壓可以使用,例如,感應放大器(未展示出 )而對照地比較至參考電壓。讀取電壓可以成比例於所展示 之記憶體儲存元件的電阻。因此,較高的電壓可以指示記 憶體材料是在相對較高的電阻狀態,例如,”重置”狀態。 10 較低之電壓可以指示記憶體材料是在相對較低的電阻狀態 ,例如,”設定”狀態。 習見地,相位改變記憶體裝置在臨限電壓ντ下之區域 被讀取。如果經歷過超出該臨限電壓之電壓,則元件22經 歷所謂的突然跳回,其中在臨限電壓已經超出之後於電壓 15 中以及電流有一戲劇性的改變。 相位改變元件22可以被規劃為零狀態,以至於在低電 壓或者低場方式中,其展示非常高的電阻。斷電電阻可以 ,例如,從50000歐姆至低偏壓之較大於10百萬歐姆之範圍 。元件22可以保持於其斷電狀態直至臨限電壓VT或者臨限 20 電流Ιτ切換元件22至導通狀態之高度傳導性、低電阻為止。 在導通之後越過元件22的電壓下降至稍微地較低電壓(被 稱為保持電壓VH)並且保持非常接近該臨限電壓。 在通過突然跳回區域之後,以導通狀態,當通過裝置 之電流被增加而上升至某種相對地高之電流位準時,元件 1307888 :=降接近保持電壓。高於該電流位準,裝置保 增加而择力m有限差分電阻,其電壓降隨著電流之 =:徵保持電流值或者電壓被降低至特徵保= 料。突然μ其兩者1 取決於被採用以形成裝置22之大小及材 、奸回電壓實際上是臨限電壓減去保持電壓。 10 跳回圖之—假設的電流相對於電壓的平面圖中,突然 實It已顯著地被減低。這可以-些方式被達成。於一 \丨如,70件22結構可以被設計讀供較高的保持電壓 。保持電3為0_92伏特,但本發明不需受此方面之限制 , 场為目標蚊可比較於臨限電壓。於一實 施例中’保持電壓至少是臨限電壓義%或者較高。 15 以、^果’於—些實施例中,大量地被減低之突然跳回可 〒传至’雖然本發明範_並不限定於此方面。於—些實 ’ _跳回可以被減低至此—限度,使得被強力一口的 ^讀取機射配合於-限電流較高的電频使用。事 貝上’其可能需要對於重置情況提供較大於臨限電壓的讀 取電壓。 結果’比較至習見的方法,其中讀取電麼或者電流必 須保持在臨限電壓或去堂、、ώ 4 、 者電桃之下’較高許多邊限的讀取吁
被得到。於本發明—此眘A 、 二實把例中,讀取電流可以僅藉由於 連續拉I錢!L —組讀取位元的數麵㈣定。該值可 、疋大、力地為重置電流之職百分比,而規劃電流可以變 化至兩倍之值。 1307888 於一實施例中,用於保持電壓之一較高值可以藉由選 擇供用於上方電極20及/或下方電極16之適當的 電阻性電 極材料而被達成’雖然本發明範嘴並不限定於此。於本發 * 月實施例中,例如,鈦石夕氮化物或者碳可以被使用以形 - 5成電極20或者16並且提供一組大約地為0.9伏特至1.5伏特 之保持電壓。記憶體元件22之臨限電壓也可以利用最佳化 相位改變材料18之厚度被修改而能夠比較於其保持電壓。 提供具有大約地等於保持電壓之臨限電壓的元件22可減低 突然跳回之影響。 鲁 10 參看至第3_5圖,於一些實施例中,一組更一致地、更 有效的Ba限電壓可以被達成。於習見的相位改變記憶體元 件中,臨限電壓顯著地隨著在規劃一重置位元時被供應至 元件之重置電流數量而變化。於本發明一些實施例中,其 中元件的標稱臨限電壓是接近其保持電壓,臨限電壓不顯 15著地隨重置規劃電流數量變化,雖然本發明範疇並不限定 於此。於第3圖中,一組位元利用一組相對低之重置規劃電 流而被規劃於重置狀態。於第4圖中,重置位元利用標準重 ® 置規劃電流而被規劃。於第5圖中,重置位元利用相對高之 重置規劃電流而被規劃。結果,保持電壓分別地是117、 •- 20 1.13以及1.17 ’但是臨限電壓分別地是大約為135、1 36、 以及1.36。於本發明一些實施例中,臨限電壓不隨重置規 劃電流而顯著地變化。於—實施例中,臨限電壓在不同的 規劃電流之下不變化多於10%。 如果臨限電壓是相對地固定或者大致上是非改變的, 11 1307888 則讀取電流或者電壓可容易地目標高於臨限電流或者電壓 或者甚至大約地為該臨限電流或者電壓。藉由使保持電壓 接近s品限電壓,保持電壓決定當元件導通時,可以在變化 重置規劃情況時導致一組更穩定的臨限電壓。 5 讀取一組相位改變記憶體元件2 2可如下所述地被達成 。零伏特被施加至被選擇之列上。電流是被強加在一組較 大於或者等於元件22臨限電流之值。如果相位改變記憶體 元件22被設定,則記憶體元件22呈現低電壓、高電流情況 至感應放大器。如果元件22被重置,一組較大的電壓、較 10低之電流情況可以被呈現至感應放大器。感應放大器可比 較產生的行電壓與參考電壓或者比較產生的行電流與參考 電流。 移轉至第6圖,將說明依據本發明實施例之系統5〇〇之 部份。系統500可以被使用於無線裝置中,例如’個人數位 15助理(PDA)、具有無線通訊能力之膝上型輕便電腦或者手提 式電腦、網絡板、無線電話、攜帶型傳呼器、即時通訊裝 置、數位音樂播放器、數位攝影機、或者可以適用於無線 地傳輸及/或接收資訊的其他裝置。系統500可以被使用於 下面任何的系統中:無線社區網路(WLAN)系統、無線個人 20 區域網路(WPAN)系統、或者無線電話(胞式)網路’雖然本 發明之範疇並不限定於此並且亦可以被使用於有線之系統 上。 系統500可以包含經由匯流排550彼此耦合之控制器 510、輸入/輸出(I/O)裝置520(例如,袖珍鍵盤顯示器)、記 12 1307888 憶體530、記憶體控制器56〇以及無線界 ,本發明範疇並不限定於具有任付面540。應該注意到 施例。 或者所有這些構件的實 控制器510可以包含,例如,—組 夕 5數位信號處理器、微控制器或者其類似者者丨組,處理器、 被使用以儲存被傳輸至系統或者利用系統〜體530可以 憶體530同時也可以選擇地被使用以館存:之訊息。記
執行之指令。在系統500操作時,其可以被使用^^510袖 者資料。記憶體530可以藉由—組或者多組不同型式 1〇體而被提供。例如,記M53(mx包含—組^ (任何型式之隨齡取記憶體)、雜魏記憶體(例Π 閃德體)、及/或相位改變記憶體(例如,包含如記 件22之記憶體)。 ‘〆 ⑻裝置520可以被採用以產生訊息。系統可以使用 15無線界面540以藉由射頻(RF)信號而傳輸且接收至且自無 線通訊網路之訊息。無線界面54〇範例可以包含天線或者無
線收發器’例如’雙極天線,雖然本發明範嘴是不限定 此0 於一實施例中,記憶體控制器560和記憶體530可以是 2〇分離式積體電路。記憶體控制器可以導致記憶體53〇被 "貝取。5己丨思體控制器560可發出一組命令以讀取記憶體53〇 。記憶體中之定址電路於線路24上產生電壓/電流。那些電 壓/電流可以被施加至一組被選擇之記憶胞,其之線路24具 有被施加至它們的適當信號。 13
Claims (1)
1307888
十、申請專利範圍: 第93122721號申請案申請專利範圍修正本 97.05.22. 1· 一則於形成相位改變記憶體之方法,其包含下列步驟 形成一組她改變記憶體元件,使其能以跨於該記 憶體元件上且大於或等於該元件之臨限電壓的電壓被 讀取。
2·如申料職圍第丨奴方法,其包含形成—組相位改 10 15 20 己憶體7L件以具有該元件之臨限電壓至少百分之8〇 的保持電壓。 3·如申請專職圍第丨項之方法,其包含形成—組相位改 變§己憶體7L件而具有—臨限麵,其不隨變化高至兩倍 的規劃電流而變化多於百分之1 〇。 4.如申請專利範圍第丨項之方法,其包含形成一組相位改 變。己隐體7G件,其包含在—對電極之間的—種相位改變 材料。
•如申請專利_第4項之方法,其包含藉由㈣氣化物 之下方電極以形成—相位改變材料。 6·—種相位改變記憶體裝置,其包含: —組相位改變記憶體科,其藉由跨於該記憶體 7 :上且大於或等於該元件之臨限電壓的電壓而被讀取 申請專利範圍第6項之裝置,其中該元件包含—組 ^、组下方電極以及在該等電極之間的一組相位 曼材料。 15 1307888
修正替換頁 8·如申請專利範圍第6項之裝置,其 之臨限電塵的至少百分之80之一組保持電壓。 9.如申請專利範圍第6項之裝置,其中該相位改變記憶體 凡件具有隨變化的規劃電流而變化較小於百分之1〇的 5 —組臨限電壓。 〇·如申凊專韻g第7項之裝置,其中該下方電極包含欽 矽氮化物或者碳。 U·—種電腦運算系統,其包含:
一組處理器; —組無線界面,其被麵合至該處理器;以及 一組相位改變記憶體元件,其利用跨於該記憶體元 牛上且大於或等於該元件臨限電壓之一個電壓而被讀 取。 12·如申請專利範圍第1丨項之系統,其中該界面包含一組雙 極天線。
•如申请專利範圍第11項之系統,其中該元件包含一組上 方和一組下方電極以及在該等電極之間的一組相位改 變材料。 •如申凊專利㈣第13項之系統’其中該下方電極包含鈇 矽氮化物。 15.如申料職圍第η項之祕,其巾該元件具有一組保 持電壓’其是該元件臨限電壓的至少百分之8〇。 如申叫專利範圍第丨丨項之系統,其中該相位改變記憶體 元件具有一組臨限電壓,其不隨變化高至兩倍的規劃電 16 1307888 η年r月㈣修正替換頁 流而變化多於百分之10。 17. —種用於讀取記憶體之方法,其包含下列步驟: 利用一電壓來讀取一個相位改變記憶體,該電壓係 跨於該相位改變記憶體上且大於或等於該相位改變記 5 憶體之臨限電壓。 18. 如申請專利範圍第17項之方法,其包含使用一組記憶體 控制器以導致該相位改變記憶體被讀取。 19. 如申請專利範圍第18項之方法,其包含使用一組記憶體 控制器,其是一組與包含該相位改變記憶體之積體電路 10 分離的積體電路。 17
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/633,872 US7308067B2 (en) | 2003-08-04 | 2003-08-04 | Read bias scheme for phase change memories |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200523928A TW200523928A (en) | 2005-07-16 |
TWI307888B true TWI307888B (en) | 2009-03-21 |
Family
ID=34115917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093122721A TWI307888B (en) | 2003-08-04 | 2004-07-29 | Read bias scheme for phase change memories |
Country Status (6)
Country | Link |
---|---|
US (1) | US7308067B2 (zh) |
EP (1) | EP1661142B1 (zh) |
KR (1) | KR100866657B1 (zh) |
CN (1) | CN1836288B (zh) |
TW (1) | TWI307888B (zh) |
WO (1) | WO2005017907A2 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6893624B2 (en) * | 2002-11-15 | 2005-05-17 | Exxonmobil Chemical Patents Inc. | High activity small crystal ZSM-12 |
ATE469419T1 (de) * | 2004-10-21 | 2010-06-15 | Nxp Bv | Integrierte schaltung mit phasenänderungs- speicherzellen und verfahren zum adressieren von phasenänderungs-speicherzellen |
US8179711B2 (en) * | 2004-10-26 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell |
US7453716B2 (en) * | 2004-10-26 | 2008-11-18 | Samsung Electronics Co., Ltd | Semiconductor memory device with stacked control transistors |
US7495944B2 (en) * | 2005-03-30 | 2009-02-24 | Ovonyx, Inc. | Reading phase change memories |
US7646624B2 (en) * | 2006-10-31 | 2010-01-12 | Spansion Llc | Method of selecting operating characteristics of a resistive memory device |
US8130536B2 (en) * | 2006-11-09 | 2012-03-06 | Micron Technology, Inc. | Read window in chalcogenide semiconductor memories |
US7692949B2 (en) * | 2006-12-04 | 2010-04-06 | Qimonda North America Corp. | Multi-bit resistive memory |
KR100850290B1 (ko) * | 2007-01-11 | 2008-08-04 | 삼성전자주식회사 | 멀티레벨 바이어스 전압 발생기 및 이를 구비하는 반도체메모리 장치 |
US7548467B2 (en) * | 2006-12-28 | 2009-06-16 | Samsung Electronics Co., Ltd. | Bias voltage generator and method generating bias voltage for semiconductor memory device |
KR100885184B1 (ko) * | 2007-01-30 | 2009-02-23 | 삼성전자주식회사 | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 |
US7848138B2 (en) | 2007-06-01 | 2010-12-07 | Intel Corporation | Biasing a phase change memory device |
US20090039333A1 (en) * | 2007-08-09 | 2009-02-12 | Heon Yong Chang | Phase change memory device and method for manufacturing the same |
US8649212B2 (en) | 2010-09-24 | 2014-02-11 | Intel Corporation | Method, apparatus and system to determine access information for a phase change memory |
US8345472B2 (en) * | 2010-12-21 | 2013-01-01 | Intel Corporation | Three-terminal ovonic threshold switch as a current driver in a phase change memory |
WO2013095465A1 (en) * | 2011-12-21 | 2013-06-27 | Intel Corporation | High-performance storage structures and systems featuring multiple non-volatile memories |
US10672833B2 (en) | 2017-07-26 | 2020-06-02 | Micron Technology, Inc. | Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices |
US10366747B2 (en) | 2017-11-30 | 2019-07-30 | Micron Technology, Inc. | Comparing input data to stored data |
US10395738B2 (en) | 2017-11-30 | 2019-08-27 | Micron Technology, Inc. | Operations on memory cells |
US10748594B2 (en) * | 2018-02-13 | 2020-08-18 | Micron Technology, Inc. | Enabling fast pulse operation |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4199692A (en) * | 1978-05-16 | 1980-04-22 | Harris Corporation | Amorphous non-volatile ram |
US4228524A (en) * | 1979-01-24 | 1980-10-14 | Harris Corporation | Multilevel sequence of erase pulses for amorphous memory devices |
IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
US5536947A (en) * | 1991-01-18 | 1996-07-16 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom |
US6141241A (en) * | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
US6084649A (en) * | 1998-08-10 | 2000-07-04 | 3M Innovative Properties Company | Tristable liquid crystal display device |
EP1171920B1 (en) | 1999-03-25 | 2006-11-29 | OVONYX Inc. | Electrically programmable memory element with improved contacts |
JP4491870B2 (ja) * | 1999-10-27 | 2010-06-30 | ソニー株式会社 | 不揮発性メモリの駆動方法 |
US6831856B2 (en) * | 2002-09-23 | 2004-12-14 | Ovonyx, Inc. | Method of data storage using only amorphous phase of electrically programmable phase-change memory element |
US6791867B2 (en) * | 2002-11-18 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Selection of memory cells in data storage devices |
US6795338B2 (en) * | 2002-12-13 | 2004-09-21 | Intel Corporation | Memory having access devices using phase change material such as chalcogenide |
US7589343B2 (en) * | 2002-12-13 | 2009-09-15 | Intel Corporation | Memory and access device and method therefor |
US6867425B2 (en) * | 2002-12-13 | 2005-03-15 | Intel Corporation | Lateral phase change memory and method therefor |
US6914801B2 (en) * | 2003-05-13 | 2005-07-05 | Ovonyx, Inc. | Method of eliminating drift in phase-change memory |
US7180767B2 (en) | 2003-06-18 | 2007-02-20 | Macronix International Co., Ltd. | Multi-level memory device and methods for programming and reading the same |
US6914255B2 (en) | 2003-08-04 | 2005-07-05 | Ovonyx, Inc. | Phase change access device for memories |
-
2003
- 2003-08-04 US US10/633,872 patent/US7308067B2/en active Active
-
2004
- 2004-07-28 CN CN200480022432.7A patent/CN1836288B/zh not_active Expired - Fee Related
- 2004-07-28 WO PCT/US2004/024277 patent/WO2005017907A2/en active Application Filing
- 2004-07-28 KR KR1020067002383A patent/KR100866657B1/ko active IP Right Grant
- 2004-07-28 EP EP04786128.1A patent/EP1661142B1/en not_active Not-in-force
- 2004-07-29 TW TW093122721A patent/TWI307888B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20060067952A (ko) | 2006-06-20 |
CN1836288B (zh) | 2014-06-04 |
CN1836288A (zh) | 2006-09-20 |
US7308067B2 (en) | 2007-12-11 |
WO2005017907A2 (en) | 2005-02-24 |
EP1661142B1 (en) | 2013-05-08 |
KR100866657B1 (ko) | 2008-11-04 |
US20050030787A1 (en) | 2005-02-10 |
EP1661142A2 (en) | 2006-05-31 |
TW200523928A (en) | 2005-07-16 |
WO2005017907A3 (en) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI307888B (en) | Read bias scheme for phase change memories | |
TWI225652B (en) | Programming a phase-change material memory | |
US7660147B2 (en) | Programming method for phase change memory | |
US7787291B2 (en) | Programming a multilevel phase change memory cell | |
TWI250677B (en) | Phase change access device for memories | |
JP5433878B2 (ja) | 相変化メモリのアクセス情報を決定する方法、装置、およびシステム | |
KR101553131B1 (ko) | 상 변화 메모리 및 스위치(pcms) 메모리 셀을 리셋하기 위한 방법 및 장치 | |
CN102007541B (zh) | 相变存储器自适应性编程 | |
US8178385B2 (en) | Phase change memory that switches between crystalline phases | |
US8228722B2 (en) | Reducing temporal changes in phase change memories | |
KR101895393B1 (ko) | 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리 | |
US7811885B2 (en) | Method for forming a phase change device | |
US9536606B2 (en) | Seasoning phase change memories | |
TW201101315A (en) | Methods and apparatus for reducing defect bits in phase change memory | |
WO2005017906A1 (en) | Multilayered phase change memory | |
JP2009010264A (ja) | 抵抗変化メモリ装置及び集積回路装置 | |
US8773900B2 (en) | Devices and methods to program a memory cell | |
EP1677357A1 (en) | Phase change memory device having an adhesion layer and manufacturing process thereof | |
TWM480148U (zh) | 相變記憶體再新技術 | |
US20070238225A1 (en) | Phase change memory with improved temperature stability | |
US8027186B2 (en) | Programming a phase change memory | |
Lin et al. | Operation of multi-level phase change memory using various programming techniques | |
Harnsoongnoen et al. | Confined-Chalcogenide Phase Change Memory with Thin Metal Interlayer for Low Reset Current by Finite Element Modeling | |
Liao et al. | Assessment of novel phase change memory programming techniques |