TWI304308B - Circuit board with embeded passive component and fabricating process thereof - Google Patents

Circuit board with embeded passive component and fabricating process thereof Download PDF

Info

Publication number
TWI304308B
TWI304308B TW095102753A TW95102753A TWI304308B TW I304308 B TWI304308 B TW I304308B TW 095102753 A TW095102753 A TW 095102753A TW 95102753 A TW95102753 A TW 95102753A TW I304308 B TWI304308 B TW I304308B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
circuit
electrode pattern
passive component
Prior art date
Application number
TW095102753A
Other languages
English (en)
Other versions
TW200730041A (en
Inventor
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW095102753A priority Critical patent/TWI304308B/zh
Priority to US11/626,379 priority patent/US7733662B2/en
Publication of TW200730041A publication Critical patent/TW200730041A/zh
Application granted granted Critical
Publication of TWI304308B publication Critical patent/TWI304308B/zh
Priority to US12/763,204 priority patent/US20100200154A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1028—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina by bending, drawing or stretch forming sheet to assume shape of configured lamina while in contact therewith
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

1304308 17180twf.doc/y 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種電路板及其製程，且特 於一種具有内埋式被動元件之電路板及其製程。 【先前技術】 由於電子產品的積集度（integrati〇n)越來越高，應用 於高積集度之電子產品的電路板，其線路層也由單層^ 2 層而，為6層、8層，甚至到1〇層以上，以使電子元曰件能 夠更密集的裝設於印刷電路板上。然而，隨著電路板層數 的增加與線路的密集化，在電路板中傳遞之電性訊號:其 電阻電容延遲效應（RC delay)或串音效應（_/_/)、 =造成的影響也越來越明顯。為了改善電路板的電性性 貝因此必須在電路板有限的配置面積上增設被動元件。 承上所述，在電路板有限的配置面積上除了要配置被 力元件外，更要配置各種電子元件。然而，具有特定電性 數值之規格化被動元件可能無法完全符合特別的電路設 计’因此將被動元件直接製作於電路板内部便是一個可行 的解決之道。此外，在電路板内部之被動元件也可以隨著 電路板之佈線設計及材料選擇等來調整電路板的電性數 值。 ^ 圖1A至圖ιέ繪示習知之一種具有内埋式被動元件之 電路板製程的剖面示意圖。首先，請參考圖1A，提供一第 、，銅/自層，並且於第一^銅箱層11〇上全面塗佈電容材 料’以形成一電容材料層120。其次，請參考圖1B，以壓 1304308 17180twf.doc/y :的:ί:電容材料層120上形成-第二鋼箱層m。接 者’❺參考圖ic，對於圖1B中之第二銅箱層13 = 影與飿刻製程以形成一第二線路層13〇,。 ⑴’對於圖ic t之電容材料層12〇進行圖案化圖 二包括二影與蝕刻製程）以形成一圖案化電二:料： 、接者’提供一多層線路板L與一介電層14〇二 上述製程所形成之結構體、多層線路板L與介電層刚谁 3^^中_化電容材料層⑽’與第二線“ 130, 二入:_〇内。再者，請參考目1E，對於第一纏層 笛圖案化製程（例如包括微影與蝕刻製程）以形i 在上述製程所形成的結構體内形 in evias)(未繪示），以電性連接 夕層、、泉路板L與第一線路層11〇，。 /、、、:而省知之黾路板製程只能製作單層的電容元件， S單-層別中只能埋人單—種被航件（在此為電容元 。此外’每—f容元件所佔有的區域較大以致於其他 ^電路（imeg她dei職it)元件所能置放㈣域相對地 【發明内容】 、有繁於此，本發明的目的就是在提供一種具有内埋式 被動兀件之電路板製程，以縮減被動元件所佔用的區域。 此外，本發明的再一目的就是提供一種具有内埋式被 動元件之電路板，其被動元件所佔㈣空間較小。 基於上述目的或其他目的，本發明提出一種具有内埋 1304308 I7180twf.doc/y 式被動元件之電路板製程，包括下列步驟。首先，在一導 體層之一第一表面上形成一電極圖案層，其中電極圖案層 具有多數個電極。接著，在這些電極之間填入一被動元件 材料。之後，將導體層與電極圖案層壓合至一介電層上， 其中電極圖案層嵌入介電層内。然後，圖案化導體層，以 形成一第一線路層。 依照本發明實施例，上述形成電極圖案層的步驟例如 包括下述步驟。首先，在導體層之第一表面上形成一圖案 化光阻層。接著，進行一電鍍製程，以形成電極圖案層。 然後，移除圖案化光阻層。 依照本發明實施例，上述形成第一線路層的步驟例如 包括下述步驟。首先，在導體層之一第二表面上形成一圖 案化光阻層。接著，進行一電鍍製程，以形成第一線路層。 之後，移除圖案化光阻層。然後，移除部分導體層，以使 得這些電極電性絕緣。 依照本發明實施例，上述在形成第一線路層之後，例 如更包括下述步驟。首先，在第一線路層上形成一圖案化 介電層，其中圖案化介電層暴露出部分第一線路層。接著， 在圖案化介電層上形成一第二線路層，其中第二線路層與 第一線路層電性連接。 基於上述目的或其他目的，本發明提出一種具有内埋 式被動元件之電路板，包括一介電層、一電極圖案層、一 被動元件材料以及一第一線路層。其中，電極圖案層嵌入 介電層内，且電極圖案層具有多數個電極。此外，被動元 1304308 17180twf.doc/y 件材料配置於這些電極m第—線路層配置 ^層與電極圖㈣上，且第-線路層與電_案層電性連 依照本發明實施例，上述之電極圖案層的厚度例 於10微米（μιη)至100微米之間。 依照本發明實施例，上述之這些電極例如為板狀，且 這些電極約略垂直嵌入於介電層内。 依照本發明實施例，上述之被動元件 小於等於電極圖案層的厚度。 予度例如 依照本發明實補，上叙具有内埋式軸元件之 反例如更包括-第二線路層與配置於 Ϊ路層之間的-圖案化介電層，而第-線路層:J及 層電性連接。 吩居，、弗一線路 發明實施例，上述之被動元件_例如為_ 11]=!^述’本發明將被動元件嵌人介電層（例如是半 核姻，且被動元件之電上g i明ϋ被動元件所佔有的空間大幅減少。此外，本 異性。$㈣輯f作1±5的電路板具有高可靠度與低變 又特舉較佳貫施例，並配合所_式，作詳細說 8 oc/y I3〇43〇88wfd 明如下。 【實施方式】 《弟一實施例》 圖2A至圖21緣示太黎日日榮 ^ _ ^ . 毛月弟一貫施例之具有内埋式祐 動兀件之電路板製程的剖面 皮 _ ^ j向不思Θ。本貫施例之電路板萝 紅括下列步驟。請表老鬧9 A命门 、 01n 月 > 亏圖2A與圖2β，貧先，提供一導 體層210’而此導體層2101,、，Ηα 等 _ 曰210可以疋銅箔或是其他金屬薄膜。 然後，在導體層210之第一丰而^ ^ 表面212上形成一圖案化光阻 層、、中形成圖案化光阻層Ρ1的步驟包括先以貼附光 阻乾膜（dryfihn)或塗佈液態光阻的方法在導體層加上 瓜成光阻材料層（未纟會示）。然後，對於此光阻材料層 進行圖案化製程，以形成圖案化光阻層pl，其中圖案化製 程包括曝光製程與顯影製程。 ，後，進行一電鍍製程，以在未被圖案化光阻層ρι 所覆蓋的區域上形成一電極圖案層22〇，其中電極圖案層 220具有多個電極222,且這些電極222與導體層21〇大致 垂直。接著，移除移除圖案化光阻層p/，其中移除圖案化 光阻層P1的方式例如以有機溶劑或無機溶劑清洗移除。 然而’在導體層210上形成電極圖案層220的方式不 限定於上述製程。舉例而言，先提供一厚導體層（thick conductive layer)(未繪示），然後移除部分厚導體層， 以形成電極圖案層220。 、，請芩考圖2C，在這些電極222之間填入一被動元件材 料224，其中填入被動元件材料224的方法可以是網版印 9 恥 twf.doc/y 容材:或卜電:::的被動兀件材料224可為電阻材料、電 請參考圖2D至圖2E，提供—介電層23〇，而 電核心層或半固化樹脂片，而在本實施例中^ 二 ^心層。紐，將導體層21()與電極圖 =至介電層23〇上，其中電極圖㈣咖嵌…㈣二 —請參考目2F，在導體㉟21〇之一第二表面214上 上：ίί阻層Ρ2，其中圖案化光阻層Ρ2的形成方ΐ與 似。“考先=層二形:於第-表面212上的過程相 層Ρ2所Ϊ / 製程，以在未被圖案化光阻 " ϋ的區域上形成—第—線路層240。請表考圖 方式案化光阻層Ρ2 ’其中移除圖案化光阻層打的 、4移除圖案化光阻層P1的方式相似 _卩分導體層21G，以使得這些電極拉電性=圖 蝕刻；除部:導體層21。的方式例如對於導體層210進行 衣耘。至此大致完成電路板2〇〇的製程。 以开》在f 2E之後，也可以直接移除部分導體層训， 外二二線路層240 ’並使這些電極222電性絕緣。此 ^卜=電層230為核心層時，在形成第一線路層之 (bUild'UP) tion) 〆他線路，以下就增層法為例進行說明。 線路Ϊΐί::至ΐ，其繪示本發明第-實施例之第二 的^面示思圖。在形成上述第一線路層240之
必須說明的是，上述形成 1304308 17180twf.doc/y 後，以增層法形成其他線路。請參考圖2J，更詳細而言， 在第一線路層240上形成一圖案化介電層25〇，其中圖案 化介電層250暴露出部分第一線路層24〇。此外，形成圖 案化介電層250的方式例如以旋轉塗佈方式在第一線路層 240上形成-介電材料層（未緣示），然後對於此介電材 料層進行圖案化製程（例如包括微影與飯刻製程），以形 成圖案化介電層250。 凊=考圖2K，在圖案化介電層25〇上形成一導體材料 1 (未％不），其中形成導體材料層的方式可以是濺鍍製 私或。他i屬沈積製程H對於此導體材料層進行圖 案化製程（例如包括微影與蝕刻製程），以形成一第二線 路層26〇,其中第二線路層260與第一線路層24〇電性連 用增層（build，）法的方式形成，然而亦可以聶 (lamination)法或其他方法形成。此外，在第二線ς 6〇上也可以依照設計需求而依序形成其他線路層，盆 =式如上所述。有關於具有内埋式被動 ^ ς 結構部分，其詳述如後。 路板 電路=1，第—實施例之具有内埋式被動元件. 、°、T構件俯視不意圖。請同時參考圖21與圖3 /、有内埋式被動元件之電路板包括介電層咖、、 ;=、被動元件材料224以及第一線路層“Ο。、二 电圖木層220 *入介電層230内，且電極圖案層22〇 13043爐 twf.doc/y /個電極222。由圖3可知，本實施例之電極222為電 =件的％極圖案，然、而電極222也可以變更成電感元件 :二阻兀件的電極圖案。此外，電極圖案層22〇的厚度例 yi於10微米幻〇〇微米之間，且電極圖案層22〇的厚度 例如大於第一線路層240的厚度。 被動το件材料224配置於這些電極奶之間，而被動 =材料224的厚度例如小於或等於電極圖案層22〇的厚 ς。此外，第厂線路層240配置於介電層23〇與電極圖案 . 上且第線路層240與電極圖案層220電性連接。 ^丨電層23G為半固化樹脂片時，圖21所示的結構可以視 為一單層線路板。 、此外田w電層230為核心層時，本實施例之具有内 =被動元件之電路板例如更包括第二線路層與配置 =-線路層24G及第二線路層26G之間的圖案化介電層 乃〇，而第一線路層240與第二線路層26〇電性連接。 由於電極圖案層220嵌入介電層23〇 (核心層或半固 化樹脂片内）’且電極222與介電層咖大致垂直，因此 ^較於習知技術，本實施例之被動元件所佔用的區域便可 縮小。此外，由於被動元件所佔用的區域較小，本實施例 之電路板也可以與其他電子元件或被動元件整合成一俨。 ^外，相較於習知浦，本糾之電路板具有較高的^賴 度與低變異性。 、 《第二實施例》 圖4A至圖4B緣示本發明第二實施例之具有内埋式被 12 13043爐— 動元件之電路板製程的剖面示意圖。請參考圖4A，當介命 層230為半固化樹脂㈣，電路板可以視為單^ 板，因此電路板200便可與其他電路板進行壓合。然後 提供一線路單元L，與一介電層350,其中線路單元 是雙層線路板或是多層線路板，且線路單元L，在兩相= 面上配置有線路層360 〇 ^ 請參考圖4B，將電路板2〇〇與線路單元L，進行壓合， 且介電層350位於電路板2〇〇與線路單元L，之間。， 使得第一線路層240與線路單元l，之線路層36〇電性連 接。舉例而言，在壓合後之結構體内形成多個導電=(未 繪示），以電性連接第一線路層24〇與線路單元L，之線路 層 360 〇 之電路板至 綜上所述，本發明之具有内埋式被動元件 少具有下列優點： …一、本發明將被動元件之電極嵌入介電層（核心層或 半固化樹脂;i )内，且被動元件之電極與介電層大致垂直， 因此相較於習知技術，本發明之被動元件所佔有的空間 幅減少。 二、本發明之電路板製程所製作出的電路板具有高可 靠度與低變異性，可減少生產成本的浪費。 二、本發明之電路板在單一層別中，可依設計需求而 形成不同種類的被動元件（例如電阻、電容或電感）^。此 與習知相較之下，更具有設計上的彈性。 。 雖然本發明已吨佳實補減如上1其並非用以 13
1304308 17180twf.doc/y 限=本發明’任何熟習此技藝者，在不脫離本發明之精神 ^軛圍内，當可作些許之更動與潤飾，因此本發明之保護 圍當視_之申料利範圍所界定者為準。 【圖式簡單說明】 圖1A至圖1E繪示習知之一種具有内埋式被動元件之 电路板製程的剖面示意圖。 ，2A至圖21繪示本發明第一實施例之具有内埋式被 力兀件之電路板製程的剖面示意圖。 的判：52K繪示本發明第-實施例之第二線路層製程 的剖面不意圖。 ^ 1 iL3/會示本發明第—實施例之具有内埋式被動元件之 电路板的局部構件俯視示意圖。 =4A至圖4B %示本發料二實施例之 動凡件之電路板製程的剖面示意圖。 里式被 【主要元件符號說明】 110 ·第一銅箔層 110’ ：第一線路層 120 ·電容材料層 12〇’ ：圖案化電容材料層 130 :第二銅箔層 130’ ：第二線路層 14〇、230、350 :介電層 200 ·本發社具有岐式被t/it件之電路板 210:導體層 叹 14 I3043MWf.-/y
212 第一表面 214 第二表面 220 電極圖案層 222 電極 224 被動元件材料 240 第一線路層 250 圖案化介電層 260 第二線路層 360 線路層 L:多層線路板 L，： 線路單元 PI > P2 :圖案化光阻層

Claims (1)

1304308 17180twf.doc/y 十、申請專利範圍： 1.一種具有内埋式被動元件之電路板製程，包括： 在一導體層之一第一表面上形成一電極圖案層，其中 該電極圖案層具有多數個電極； 在該些電極之間填入一被動元件材料； 將該導體層與該電極圖案層壓合至一介電層上，其中 該電極圖案層欲入該介電層内；以及 圖案化該導體層，以形成一第一線路層。 > 2.如申請專利範圍第1項所述之具有内埋式被動元件 之電路板製程，其中形成該電極圖案層的步驟包括： 在該導體層之該第一表面上形成一圖案化光阻層； 進行一電鍍製程，以形成該電極圖案層；以及 移除該圖案化光阻層。 3. 如申請專利範圍第1項所述之具有内埋式被動元件 之電路板製程，其中形成該第一線路層的步驟包括： 在該導體層之一第二表面上形成一圖案化光阻層； > 進行一電鍍製程，以形成該第一線路層； 移除該圖案化光阻層；以及 移除部分該導體層，以使得該些電極電性絕緣。 4. 如申請專利範圍第1項所述之具有内埋式被動元件 之電路板製程，其中在形成該第一線路層之後，更包括： 在該第一線路層上形成一圖案化介電層，其中該圖案 化介電層暴露出部分該第一線路層；以及 在該圖案化介電層上形成一第二線路層，其中該第二 16 I3043lQLf.doc/y * 線路層與該第一線路層電性連接。 • 5.—種具有内埋式被動元件之電路板，包括： 一介電層； 一電極圖案層，嵌入該介電層内，其中該電極圖案層 具有多數個電極； 一被動元件材料，配置於該些電極之間；以及 一第一線路層’配置於該介電層與該電極圖案層上’ 且該第一線路層與該電極圖案層電性連接。 • 6.如申請專利範圍第5項所述之具有内埋式被動元件 之電路板，其中該電極圖案層的厚度介於10微米至100 微米之間。 7. 如申請專利範圍第5項所述之具有内埋式被動元件 之電路板，其中該些電極為板狀，且該些電極垂直嵌入於 該介電層内。 8. 如申請專利範圍第5項所述之具有内埋式被動元件 之電路板，其中該被動元件材料的厚度小於等於該電極圖 φ 案層的厚度。 9. 如申請專利範圍第5項所述之具有内埋式被動元件 之電路板，更包括一第二線路層與配置於該第一線路層及 該第二線路層之間的一圖案化介電層，而該第一線路層與 該第二線路層電性連接。 10. 如申請專利範圍第5項所述之具有内埋式被動元 件之電路板，其中該介電層為半固化樹脂片或核心層。 11. 如申請專利範圍第5項所述之具有内埋式被動元 17 Ι3043^^Μοο/γ 件之電路板，其中該被動元件材料為電阻或電感材料。
18
TW095102753A 2006-01-25 2006-01-25 Circuit board with embeded passive component and fabricating process thereof TWI304308B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095102753A TWI304308B (en) 2006-01-25 2006-01-25 Circuit board with embeded passive component and fabricating process thereof
US11/626,379 US7733662B2 (en) 2006-01-25 2007-01-24 Circuit board with embedded passive component and fabricating process thereof
US12/763,204 US20100200154A1 (en) 2006-01-25 2010-04-19 Fabricating process of circuit board with embedded passive component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095102753A TWI304308B (en) 2006-01-25 2006-01-25 Circuit board with embeded passive component and fabricating process thereof

Publications (2)

Publication Number Publication Date
TW200730041A TW200730041A (en) 2007-08-01
TWI304308B true TWI304308B (en) 2008-12-11

Family

ID=38285316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095102753A TWI304308B (en) 2006-01-25 2006-01-25 Circuit board with embeded passive component and fabricating process thereof

Country Status (2)

Country Link
US (2) US7733662B2 (zh)
TW (1) TWI304308B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780935B (zh) * 2021-09-29 2022-10-11 欣興電子股份有限公司 於電路板上形成電阻的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI321970B (en) * 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
JP4683049B2 (ja) * 2007-12-06 2011-05-11 イビデン株式会社 抵抗素子内蔵プリント配線板
TWI338562B (en) * 2007-12-27 2011-03-01 Unimicron Technology Corp Circuit board and process thereof
US20090273907A1 (en) * 2008-04-30 2009-11-05 Unimicron Technology Corp. Circuit board and process thereof
US9257356B2 (en) * 2008-12-10 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
JP2011243790A (ja) * 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
JP2002243689A (ja) * 2001-02-15 2002-08-28 Denso Corp 容量式湿度センサおよびその製造方法
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US7085122B2 (en) * 2003-05-21 2006-08-01 The Regents Of The University Of California MEMS tunable capacitor based on angular vertical comb drives
KR100678083B1 (ko) * 2004-11-11 2007-02-02 삼성전자주식회사 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780935B (zh) * 2021-09-29 2022-10-11 欣興電子股份有限公司 於電路板上形成電阻的方法

Also Published As

Publication number Publication date
US20070171621A1 (en) 2007-07-26
TW200730041A (en) 2007-08-01
US20100200154A1 (en) 2010-08-12
US7733662B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
TWI304308B (en) Circuit board with embeded passive component and fabricating process thereof
TW547000B (en) A method for forming a printed circuit board and a printed circuit board formed thereby
TWI466146B (zh) 共模濾波器及其製造方法
TW201023316A (en) Embedded circuit substrate and manufacturing method thereof
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
TW201238422A (en) Process of electronic structure and electronic structure
TWI304719B (en) Circuit board structure having embedded compacitor and fabrication method thereof
JP2009010371A (ja) キャパシタおよびその製造方法並びにキャパシタユニット
WO2017134761A1 (ja) キャパシタ内蔵多層配線基板及びその製造方法
TW200838381A (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
JP2010027948A5 (zh)
TWI342729B (en) Manufacturing method of circuit board
TW200950633A (en) Flex-rigid wiring board and method for manufacturing the same
JP2007088461A5 (zh)
TW201733010A (zh) 電路基板及電路基板之製造方法
US8051558B2 (en) Manufacturing method of the embedded passive device
JP2002280744A5 (zh)
TWI327879B (zh)
TWI357290B (en) Structure with embedded circuit and process thereo
CN102054709A (zh) 封装基板的制法
TW200922427A (en) Multilayer circuit board with embedded electronic component and manufacturing method thereof
JP2008177254A (ja) インダクタ及びその製造方法
TWI321028B (en) Circuit board and method for manufacturing the same
TWI236326B (en) Fabricating process of circuit board with embedded passive component
TW200926919A (en) Fabricating process of circuit board with embedded passive component