TWI303085B - Methods for metal arc layer formation - Google Patents
Methods for metal arc layer formation Download PDFInfo
- Publication number
- TWI303085B TWI303085B TW95103221A TW95103221A TWI303085B TW I303085 B TWI303085 B TW I303085B TW 95103221 A TW95103221 A TW 95103221A TW 95103221 A TW95103221 A TW 95103221A TW I303085 B TWI303085 B TW I303085B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- reflective
- titanium nitride
- forming
- metal
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
!3〇3〇85 九、發明說明: 【發明所屬之技術領域】 本發明一般關於半導體元件中金屬層及内連線的製造,尤 其是關於經修飾的抗反射結構之製造。 【先前技術】 在半導體的製造過程中,金屬層及内連接層是相當重要的 技術。内連接層電連接半導體晶片中不同導電佈線層,而這些 導電層形成於基材表面上,可以是源極/汲極接觸或閘極結 構,或者是覆蓋金屬佈線層。重要的是内連接、介層窗及導電 佈線層必須是可靠的,且儘可能是小尺寸,以縮小電路,以及 具有的製程容許範圍大,以獲得高良率。 吊苇在金屬層及内連接上形成抗反射(Arc),這些抗反射層 一般由氮化鈦抗反射塗料所形成,藉由提供覆蓋反射金屬線的 晦暗表面,以改善微影製程。 為J覆蓋抗反射層,形成的金屬層具有下層阻障層,如氮 化鈦等。這些層對於一般由鋁形成的金屬層至關重要,可以與 不同的表面,如氧化層的表面黏附。這些層也可以避免鋁金屬 濺出,與其他表面,如矽化物反應。這些層的組合一般稱為金 屬堆疊。 然而,問題之一在於當抗反射層太薄時,如小於6〇〇埃, 則會,所謂的皇冠缺陷(cr〇wndefect皇冠缺陷說明於第一 A 圖及,一 C圖中。在第一 a圖中,可以看到皇冠缺陷1〇1及 1〇2從金屬内連接107延伸,皇冠缺陷1〇3的特寫圖說明於第 一 B圖中。第一 c圖說明另一皇冠缺陷104,從金屬線1〇5 延伸。 皇冠缺陷主要形成的原因水溶性顯影劑穿透抗反射層至下 5 Chinese Spec-MacronixP940123_final 1303085 層的金屬層,其中,如線1〇5及浙的金屬線係在之後的微影 步驟中形成。水;^性的顯影劑包含強鹼溶液,可以使保護金屬 氧化層從金屬表面移除,且使得金屬表面易於受到電流性 (galvanic)腐蝕,如由修復製程期間的洗條水所造成。 橋接(bridging)是另一個可能發生的問題,由第一 A圖說明 橋接問題。當缺陷形成’將—金屬線與另—金屬線橋接時,則 發生橋接問題。因此’在第-A圖的區域·可以看到數個 橋與金屬線107橋接。 皇冠缺陷及橋接兩者都會降低產率並增加製程成本。 【發明内容】 一種在半導體元件的製程中形成抗反射層的方法,包含形 成一經修飾的抗反射層,阻止皇冠缺陷及橋接形成,且使得抗 反射層與下層的金屬層之間黏附較佳。 几 本發明之一個目的為,一經修飾的抗反射層包含兩層氮化 鈦抗反射層。 本發明之另一個目的為,一經修飾的抗反射層包含氮化鈦/ 鈦/氮化鈦之三明治結構。 本發明之另一個目的為,一經修飾的抗反射層包含一 飾的氮化鈦層。 / > 本發明之再一個目的為,一經修飾的抗反射層包含一有延 展厚度的氮化鈦層。 本叙明的這些特徵、方面及實施例詳細說於以下的實施方 式中。 【實施方式】 第一圖说明一半導體元件的例示金屬堆疊結構之示意圖。
6 >pec-MacronixP940123_fmal Chinese S 1303085 * :第二圖的結構說明與基材接觸的最低第一内連接層。首先,提 供一半導體結構10,半導體結構1〇可以包含一矽基材,包含 如形成於基材上的源極及汲極區域之元件。半導體結構1〇也 可以包含形成於基材上之絕緣與導電層以及圖案化層,如閘極 電極及字元線。 視各實施例而定,第一絕緣層2〇可以由硼磷矽玻璃(BpsG) 組成,形成於半導體基材10之上。第一絕緣層20較佳可以由 硼磷四乙基正矽酸鹽(BPTEOS)氧化製程所形成,且視各實施 • 例而定,其厚度可以在約4,000至1〇,〇00埃之間,第一絕緣層
20較佳的厚度約5,500埃。 S 之後,可以形成一鈦層24於第一絕緣層20之上,鈦層24 的厚度可以在約100-500埃之間,且較佳的厚度如約4〇〇埃。 鈦層24可以濺鍍沉積於絕緣層20之上。 之後,可以將一氮化鈦(ΉΝ)阻障層28沉積於鈦層24之上, 氮化鈦阻障層的厚度約200-1300埃之間,且在特定的實施例 中具有約1200埃之厚度。可以包含氮化鈦阻障層,以防止接 面尖削,即鋁擴散至矽層中。 鲁 之後,如由鋁組成之金屬層32可以形成於阻障層28之上。 金屬層32可以是如銘/銅/石夕。金屬層32可以如270至520°C 間之溫度濺鍍所形成。舉例來說,金屬層可以在約3〇〇°c濺鍍 _ 於阻障層28之上。然而,需要注意的是,越高濺鍍溫度會造 ,成金屬線的應力增加,這是因為金屬沉積的溫度高會造成薄膜 結構的改變,會明顯呈現在應力上。 在特定的實施例中,金屬層32可以由約〇·75至0.85重量 百分比的矽及約〇·45至0.55重量百分比的銅所組成。舉例來 說,在一實施例中,金屬層32可以由約〇·8重量百分比的石夕 及約0.5重量百分比的銅及約98.7重量百分比的铭所組成。 7 Chinese Spec-MacronixP940123_fmal 1303085 金屬層32可以藉由電漿轟擊一金屬錠以濺鍍沉積,其他金 屬沉積製程也是適合的。舉例來說,金屬靶可是0.75-0.85%矽 及〇·45-〇·55%銅,與99.999995%純鋁平衡組成。以電漿蒸鍍 =鋁沉積於半導體表面之上。鋁合金可以由含有鋁、銅及矽的 單一革巴。,在功率介於9·0及11·〇千瓦的直流電、晶圓溫度介 於27(TC至520°C、以及氬氣壓力介於約在9Ε-8及5Ε_6托耳 (Torr)之間的環境下濺鍍沉積。 之後’可以將抗反射層34沉積於金屬層32之上,抗反射 層34通常包含氮化鈦層。抗反射層34形成於金屬層形成32 的金屬線之上。抗反射的特徵係可以藉由降低金屬層的反射而 改善微影解析度。抗反射層34可以藉由過量的氮氣與鈦金屬 乾反應濺鍍形成。抗反射層層34可以具有如介於0.25及0.6
之間的反射率,較佳的反射率約為03。 如前所述,當抗反射層34太薄時,如小於6〇〇埃,則在之 後水溶性的顯影劑會穿透抗反射層34至金屬層,發生如皇冠 缺陷及橋接之缺陷。然而,可以修飾抗反射層34,以降低水 溶性顯影劑穿透層34。第三B至第三E圖說明經修飾的抗反 射層34之實施例。第三A圖說明金屬層301及抗反射層302 特寫圖。金屬層301可以是如銘金屬層,抗反射層302可以是 如氮化鈦抗反射層。因此,若抗反射層302小於約600埃,則 如皇冠缺陷及橋接缺陷會發生。在第三B圖中,顯示一有延 展或較厚的抗反射層304。抗反射層304可以仍包含氮化鈦抗 反射層,但是厚度可以是如750埃。雖然使用較厚的抗反射 層,如抗反射層304,可以降低如皇冠缺陷及橋接缺陷,但需 注意的是,較厚的抗反射層可能會增加剝離的發生,造成另一 個問題。 在第三C圖中,可以使用經修飾的抗反射層306。相對於
Chinese Spec-MacronixP940123 final 1303085 白7 H知所使用的一般圓柱瓦化欽,經修飾的抗反射層306可 以包含如非晶型氮化鈦。 第三&D m觸抗反射射使的一實施 :。在第三D_實施射,三明治結構包含鈦層312, 二!L兩層氮化欽層310及314之間。其顯示的是金屬堆疊在經 過數個顯影步驟,三明治結構’如三明治結構通可以具有優 越H。舉例來說,經測試顯示經過四個顯影步驟之後,三 =治結構,如三明治結構遍可以對於降低缺陷具有優越^ 效盈。 第三E圖說明一多層抗反射層結構316之圖示。在第三E 圖的例示中’多層結構316包含第一氮化鈦層318及第二[化 ^層狐。結構316較佳可以是兩層結構,而無須具有延展厚 度的抗反射層34。舉例來說’第四A及第四B圖的穿透式電 子顯微鏡圖顯示雙氮化鈦層316可以產生抗反射層,類似於 知抗反射層之厚度。 、' 在第四—A圖的例示中,沉積一單層働埃氮化欽抗反射層。 然而,在第四B圖的例示中,沉積一單層綱埃氮化鈦層, 之後為-果潔淨步驟’之後再沉積埃第二氮化欽層。 在此’可以看到的是使用兩層氮化鈦層318及320,可以降 低習知技術中困擾的皇冠缺陷及橋接問題。再者,使用雙層氮 化鈦層’如第三圖所示較佳圖示,因其可產生一整體抗反^層 316,與習知的抗反射層具有相同的厚度。 再者,使用兩層氮化鈦層形成抗反射層,的確顯示改善抗 反射層316與金屬層301的黏著性。為了維持或增加產能,層 318及320可以在單一反應室中沉積。 因此’顯示於第三Ε圖的雙層氮化鈦結構316是較佳的例 式’這是因為其解決皇冠缺陷及橋接問題,且無須延展抗反射
Chmese Spec-MacronixP940123_final 9 1303085 成提供較佳的黏著性,且不 層的厚度,相較於單一氮化鈦層 會影響產能。 辦I 反射層可以應用在形成不同的半導 杜二说’經改善的抗反射層結構可以應用在快閃元 件、動態隨機存取記髓、及—次式編程(OTP)元件。
…雖然柄明特&的實施例以揭示如前,但是可以了解的是 這裡所“述的實婦彳僅為例式,目此,本發明不應限定於這些 實施例。相反的’在此揭示的本發明之範圍應限定在以下申請 專利範圍,伴隨前述的說明及圖示。 【圖式簡單說明】 本發明的特徵、方面及實施例參考附加的圖示,其中: 第一A圖及第一B圖為說明缺陷的圖示,這缺陷會影響形 成在半導體元件的金屬層中的金屬線; 第一圖為說明半導體元件之金屬堆疊之一例示; 第三A圖說明第二圖的金屬層及抗反射層之特寫圖; 第三B圖至第三E圖說明根據不同的實施例,金屬層及經 修飾的抗反射層之特寫圖;以及 弟四A圖及弟四B圖為穿透式電子顯微鏡圖,說明經修飾 的抗反射層與標準的抗反射層具有相同的厚度。 10 Chinese Spec-MacronixP940123一final 1303085 【主要元件符號說明】 102、102、103、104 皇冠缺陷 105、107金屬内連接 10半導體結構 20第一絕緣層 24、312鈦層 28氮化鈦阻障層 32、301金屬層 34、302、304、306、316 抗反射層 308三明治結構 310、314氮化鈦層 316多層抗反射層結構 318第一氮化鈦層 320第二氮化鈦層
11 Chinese Spec-MacronixP940123_final
Claims (1)
1303085 中華民國發明專利申請案第095103221號 無劃線之申請專利範圍修正本 中 97 ? R 逆, 卜申明專利範圍· p年厶月/日細正替換頁 J· 一種製造一抗反射層於一金屬層之上的方法,包含: 形成一第一抗反射氮化鈦層於該金屬層之上;以及 形成:第二抗反射氮化鈦層於該第一抗反射氮化鈦層之 上,該第一及第二抗反射氮化鈦層之總厚度小於約6〇〇埃。 2·,申明專利範圍第1項所述之方法,其中形成一第一抗反射 氮化鈦層包含形成厚度約為200埃的一第一抗反射氮化鈦 層。 3·,申請專利範圍第i項所述之方法,其中形成—第二抗反射 ^匕鈦層包含形成厚度約為200埃的—第二抗反射氮化鈦 層。 4· 範圍第1項所述之方法’其中該第一及第二抗反 射亂化鈦層之總厚度約4〇〇埃。 5.如申請專利範圍第i項所述之方法 銅/石夕(Ai/cu/si)。· 、r心/蜀層包3銘/ 6· f申請專利範圍第丨項所述之方法,更 半導體結構之上。 3 π/风、、巴、、家涫於 更包含形成一鈦(Ti)層 7·如申請專利範圍第6項所述之方法, 於該絕緣層[^。 McunixI>c)〇123 12 8- -1303085 9· 一種製造一抗反射層於一金屬層之上的方法,包含: 形成一第一抗反射氮化鈦層於該金屬層之上; 形成一抗反射鈦層於該第一抗反射氮化鈦層之上;以及 形成一第二抗反射氮化鈦層於該抗反射鈦層之上,該抗反 射鈦層及该弟一及该弟二抗反射氛化鈦層之總厚度小於約 600 埃。 10·如申請專利範圍第9項所述之方法,其中形成一第一抗反射 氮化鈦層包含形成厚度約為200埃的一第一抗反射氮化鈦 11·如申請專利範圍第9項所述之方法,其中形成一第二抗反射
12.如申請專利範圍帛9項所述之方法,其中該抗反射欽層及該 弟及弟一抗反射氮化鈦層之總厚度約4⑻埃 13·如申請專利範圍第9項所述之方法 銅/石夕。 ,其中該金屬層包含銘/ 14·如申請專利範圍第9項所述之 半導體結構之上。 ’更包含形成一絕緣層於 15.如申請專利範圍第14項所述之方法 ’更包含形成一鈦層於 該絕緣層之上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95103221A TWI303085B (en) | 2006-01-26 | 2006-01-26 | Methods for metal arc layer formation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95103221A TWI303085B (en) | 2006-01-26 | 2006-01-26 | Methods for metal arc layer formation |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI303085B true TWI303085B (en) | 2008-11-11 |
Family
ID=45070630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95103221A TWI303085B (en) | 2006-01-26 | 2006-01-26 | Methods for metal arc layer formation |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI303085B (zh) |
-
2006
- 2006-01-26 TW TW95103221A patent/TWI303085B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
TWI360181B (en) | Semiconductor device and fabrication method thereo | |
JPS601846A (ja) | 多層配線構造の半導体装置とその製造方法 | |
US6864137B2 (en) | MIM capacitor with diffusion barrier | |
US9985237B2 (en) | Method of manufacturing an organic light emitting diode by lift-off | |
WO2013099300A1 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
TWI303085B (en) | Methods for metal arc layer formation | |
US20100079929A1 (en) | Cmos compatible integrated high density capacitor structure and process sequence | |
JPH06302599A (ja) | 半導体装置およびその製造方法 | |
TW448506B (en) | Manufacturing method of semiconductor device | |
US7498257B2 (en) | Methods for metal ARC layer formation | |
TWI409882B (zh) | 半導體裝置及其製造方法 | |
TW200415797A (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
US20080150142A1 (en) | Multilevel wiring, laminated aluminum wiring, semiconductor device and manufacturing method of the same | |
TW413917B (en) | Semiconductor device and method of manufacturing the same | |
JPH05299581A (ja) | 容量素子の製造方法 | |
JPH10294314A (ja) | 半導体装置およびその製造方法 | |
JP2003174096A (ja) | 半導体装置の製造方法 | |
JP4207113B2 (ja) | 配線構造の形成方法 | |
KR20080109167A (ko) | 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법 | |
JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
TW202243118A (zh) | 用於通孔填充之釕回流 | |
JPH11186260A (ja) | 半導体装置及びその製造方法 | |
TWI408730B (zh) | 圖案化的方法 |