KR20080109167A - 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법 - Google Patents

운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법 Download PDF

Info

Publication number
KR20080109167A
KR20080109167A KR1020070057157A KR20070057157A KR20080109167A KR 20080109167 A KR20080109167 A KR 20080109167A KR 1020070057157 A KR1020070057157 A KR 1020070057157A KR 20070057157 A KR20070057157 A KR 20070057157A KR 20080109167 A KR20080109167 A KR 20080109167A
Authority
KR
South Korea
Prior art keywords
layer
titanium
tantalum
polycrystalline silicon
mica
Prior art date
Application number
KR1020070057157A
Other languages
English (en)
Inventor
안병태
이승렬
오준석
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070057157A priority Critical patent/KR20080109167A/ko
Publication of KR20080109167A publication Critical patent/KR20080109167A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 운모 기판위에 버퍼층이 형성된 플렉시블 다결정 실리콘 박막 소자 제조용의 기판 구조 및 이의 제조방법에 관한 것으로, 플렉시블 다결정 실리콘 전자소자의 기판 재료로 운모를 사용하고, 그 위에 박막 소자를 제조함에 있어 안정성을 향상시키기 위한 버퍼층의 역할 및 형성 방법을 제공한다.
본 발명의 운모 기판 버퍼층은 운모 기판과의 접착력 향상을 위한 타이타늄(Ti) 접착층, 타이타늄 층의 손상을 방지하는 탄탈륨(Ta) 보호층 및 다결정 실리콘 박막의 오염 차단 및 전기적 차단을 위한 실리콘 산화물(SiOx) 차단층의 3층 구조를 가지는 것을 특징으로 한다.
본 발명의 운모 기판은 표면의 낮은 접착력에 의해 일어나는 증착된 박막의 갈라짐 및 박리 현상의 발생을 억제하고 소자 제작공정의 안정성을 확보하여, 플렉시블 다결정 실리콘 박막 소자의 제작을 가능하게 한다.

Description

운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘 박막 소자 제작용 기판 구조 및 이의 제조방법{Substrate structure with a buffer layer on mica substrate for application to flexible polycrystalline silicon thin film transistors, and its fabrication method}
도 1은 본 발명에 따른 플렉시블 다결정 실리콘 박막 소자 제작에 적용하기 위한 버퍼층이 형성된 운모 기판을 도시한 개념도이다.
도 2는 실리콘 웨이퍼, 유리, 여러 가지 플라스틱 기판 및 운모 기판의 온도에 따른 열팽창계수를 나타낸 그래프이다.
도 3a는 다결정 실리콘/운모 기판 구조 시편의 광학현미경 관찰 사진이다.
도 3b는 다결정 실리콘/실리콘 산화물(SiOx)/운모 기판 구조 시편의 광학현미경 관찰 사진이다.
도 3c는 실리콘 산화물(SiOx)/타이타늄(Ti)/운모 기판 구조 시편의 광학현미경 관찰 사진이다.
도 3d는 본 발명에 따른 실리콘 산화물(SiOx)/탄탈륨(Ta)/타이타늄(Ti)/운모 기판 구조 시편의 광학현미경 관찰 사진이다.
도 4a, 도 4b는 본 발명에 따른 삼층 구조의 버퍼층이 형성된 운모 기판 위에 다결정 실리콘 박막 트랜지스터 소자를 실제로 제작한 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 운모 기판
21 : 타이타늄(Ti) 접착층
22 : 탄탈륨(Ta) 보호층
23 : 실리콘 산화물(SiOx) 절연층
30 : 다결정 실리콘 박막
본 발명은 플렉시블 다결정 실리콘 박막(flexible polycrystalline silicon thin film)소자를 제조하기 위한 기판 재료로 운모(mica)를 사용하고, 그 위에 버퍼(buffer)층을 형성함으로써 안정적인 소자 제작을 가능하게 하는 방법에 관한 것이다.
플렉시블 디스플레이(flexible display)는 휘거나 구부리거나 또는 말 수 있는 유연한 기판을 사용하여 제조된 디스플레이로 휴대용 전자기기의 차세대 디스플 레이로 주목받고 있으며, 현재 플렉시블 디스플레이에 적용 가능한 박막 소자의 제작 방법에 관한 많은 연구가 진행되고 있다. 특히 다결정 실리콘을 이용한 박막 소자는 전계 이동 효과가 높아 구동회로까지 동일 기판 상에 집적이 가능하므로 플렉시블 디스플레이의 고성능, 고화질의 구현에 매우 유리하다.
현재 플렉시블 디스플레이용 박막 소자 제작에 사용되는 다결정 실리콘은 크게 LTPS 기술(Low Temperature Polycrystalline Silicon)과 전이기술(Layer Transfer)을 이용하여 제조되고 있다. 플라스틱 기판 위에 바로 다결정 실리콘 박막을 형성하고 소자를 제작하는 LTPS 기술은 표 1과 같이 플라스틱 기판의 낮은 내열성으로 인하여 소자 제작을 위한 전체 공정이 300℃ 이하에서 진행되어야 하는 제약이 따르며, 수분에 의한 기판 및 박막의 안정성 저하 또는 화학 약품에 대한 취약성 등의 문제점을 가진다. 반면에 전이기술을 이용한 소자 제작은 내열, 내화학성을 갖는 기판 위에 다결정 실리콘 박막과 소자를 형성하고 기판에서 소자영역을 분리하여 플라스틱 기판으로 전이하므로, 기존의 유리 기판에서 이루어지던 소자 제작공정이 그대로 적용 가능하여 플라스틱 기판으로 인한 공정상의 한계를 극복할 수 있다. 그러나 전이기술을 적용하기 위해서는 기판과 소자의 분리를 위한 별도의 공정 또는 분리막(separation layer) 형성이 요구된다.
표 1. 기존의 플라스틱 기판 내구 온도
플라스틱 기판의 종류 사용가능 온도(유리전이온도, Tg)
PET (Polyethyleneterephthalate) 76.5℃
PC (Polycarbonate) 150℃
PES (Polyethersulphone) 228℃
PEN (Polyethylenenapthalate) 200℃
한편 본 발명과 관련된 종래기술은 한국특허출원 2005-0060947(수분, 산소 투과억제 보호막이 형성되어 있는 플렉시블 기판 및 이의 제조 방법)과 기판과 소자의 분리를 위해 다량의 수소가 함유된 비정질 실리콘을 분리막으로 사용하는 기술(S. Inoue et al., IEEE Transactions on Electron Devices, 49(8)1353, 2002)이 소개되어 있으나, 본 발명과 기술적 구성이 다른 것이다.
본 발명은 상기에서 언급한 종래 기술에 대한 문제를 해결하기 위해 안출된 것으로서, 플렉시블 다결정 실리콘 소자의 기판 재료로 운모를 도입하고 그 위에 박막 소자를 제조함에 있어 안정성을 향상시키기 위하여 버퍼층이 형성된 플렉시블 다결정 실리콘 소자를 제작하는 방법을 제공하는 데 그 목적이 있다.
본 발명은 플렉시블 다결정 실리콘 박막 소자 제조를 위한 기판 재료에 있어서, 내열성의 운모 기판위에 전자소자 제작의 안정성 향상을 위하여 버퍼층이 형성되는 것을 특징으로 하는 플렉시블 기판 구조를 나타낸다.
상기에서 운모 기판 위의 버퍼층은 한 층 또는 다층 형태의 구조를 가질 수 있다.
상기에서 운모 기판 위의 버퍼층은 접착층, 보호층 또는 차단층의 역할을 할 수 있다.
상기에서 접착층은 타이타늄, 타이타늄 혼합물 또는 타이타늄 화합물을 사용 할 수 있다.
상기에서 보호층은 탄탈륨, 탄탈륨 혼합물 또는 탄탈륨 화합물을 사용할 수 있다.
상기에서 차단층은 실리콘 산화물 또는 실리콘 질화물을 사용할 수 있다.
본 발명은 플렉시블 기판 구조의 제조방법을 나타낸다.
본 발명은 운모 기판위에 티타늄 접착층과 탄탈륨 보호층 및 실리콘 산화물 차단층을 갖는 버퍼층을 형성시킨 후, 다결정 실리콘 박막이 형성되는 플렉시블 기판 구조의 제조방법을 나타낸다.
상기에서 버퍼층은 운모 기판위에 티타늄 접착층을 형성하는 단계와, 티타늄위에 탄탈륨 보호층을 형성하는 단계와, 탄탈륨위에 실리콘 산화물 차단층을 형성하는 단계로 구성되어 실리콘 산화물위에 다결정 실리콘 박막이 형성될 수 있다.
상기에서 다결정 실리콘 박막의 형성 및 플렉시블 다결정 실리콘 전자소자의 제조는 물리기상증착법, 화학기상증착법, 고상결정화법, 금속유도결정화법 또는 레이저 결정화법 중에서 선택된 어느 하나 이상의 방법으로 증착시킬 수 있다.
상기에서 접착층은 10∼500nm 두께의 타이타늄 및 TiAlx, TiWx, TiOx, TiNx 의 타이타늄 혼합물 또는 타이타늄 화합물을 사용할 수 있다.
상기에서 보호층은 20∼200nm 이상의 탄탈륨 및 TaSix, TaAlx, TaWx, TaOx, TaNx의 탄탈륨 혼합물 또는 탄탈륨 화합물을 사용할 수 있다.
상기에서 차단층은 100nm∼1㎛ 두께의 SiOx, SiNx, SiOxNy 의 실리콘 산화물 또는 실리콘 질화물을 사용할 수 있다.
본 발명은 플렉시블 다결정 실리콘 전자소자가 아닌 다른 전자소자 제조를 위한 기판으로 운모를 사용하는 전자소자를 나타낸다.
이하 본 발명을 보다 상세히 설명하고자 한다.
본 발명은 운모 기판위에 타이타늄(Ti) 접착층, 탄탈륨(Ta) 보호층, 실리콘 산화물(SiOx) 절연층으로 구성된 버퍼층을 갖고 그 위에 다결정 실리콘 박막이 증착된 플렉시블 다결정 실리콘 소자 제작용 기판 재료를 제공하는 것으로 다음과 같이 네 가지 특징을 갖는다.
첫째; 플렉시블 다결정 실리콘 소자 제조를 위한 기판 재료로 종래에 사용되던 플라스틱 기판이 아닌 600℃의 내열성을 가지는 운모를 기판으로 사용하는 것을 특징으로 한다.
둘째; 운모 기판 표면의 낮은 접착력에 의해 일어나는 증착된 박막의 갈라짐 및 벗겨짐 현상을 억제하고 소자제작 공정의 안정성을 확보하기 위하여 운모 기판과 소자 사이에 버퍼층을 형성하는 것을 특징으로 한다.
셋째; 이러한 버퍼층은 운모 기판과의 접착력을 향상시키는 역할을 하는 타이타늄(Ti) 접착층, 타이타늄 층의 손상을 방지하는 탄탈륨(Ta) 보호층 및 다결정 실리콘 박막의 오염 차단 및 전기적 차단을 위한 실리콘 산화물(SiOx) 차단층의 세 개의 층으로 구성되어 있는 것을 특징으로 한다(도 1 참조).
넷째; 버퍼층이 형성된 운모 기판 위에 제조된 다결정 실리콘 박막 또는 이를 이용하여 제작된 플렉시블 다결정 실리콘 박막 소자는, 운모 기판의 박리성에 의해 얇은 두께의 운모 층과 함께 분리되어 직접 사용되거나 이종의 플렉시블 기판 위에 전이되어 사용되는 것을 특징으로 한다.
상기에서 언급된 운모 기판은 자연 상태에서 존재하는 세라믹 물질로서, 우수한 내열성, 내부식성, 내화학성, 방수성, 절연성을 지닌다. 또한 물리적으로 얇은 판상 상태로 분리되는 높은 박리성 (High-stripping)의 특징을 가지며, 용도에 따라 원하는 규격으로 제작 또는 가공이 매우 쉽다. 현재 이러한 특성으로 인하여 전자부품과 전기 절연재로 광범위하게 사용되고 있다.
이러한 운모의 특징 이외에도 얇은 두께로 박리된 운모는 가시광선 영역에서 투명하며 유연하게 구부러질 수 있다. 그리고 도 2에 나타난 바와 같이 온도의 증가에 따른 열팽창계수 (coefficient of thermal expansion)가 약 10 ppm/℃로, PET, PES, PI 등의 기존의 플렉시블 전자소자 및 디스플레이의 기판 소재로 사용된 플라스틱 기판의 열팽창계수인 20∼80ppm/℃ 보다 매우 낮은 열팽창계수를 지님으로써 공정 온도의 변화에 따른 기판 및 소자의 변형을 최소화할 수 있는 장점을 가진다. 또한, 기존의 플라스틱 기판은 300℃ 이하의 내열성을 갖는데 반해 운모 기판은 600℃의 내열성을 가짐으로써 전자소자의 제작공정에 유리하다. 이러한 운모 기판의 갖는 특징 및 장점에도 불구하고 아직까지 플렉시블 다결정 실리콘 전자소자의 기판으로 사용된 사례는 없으며, 본 발명에서 플렉시블 전자소자의 기판으로 서 제시한 운모 기판의 두께는 500 ㎛ 이하로 기판의 취급 및 이동이 가능한 두께이면 적당하다.
상기에서 언급된 버퍼층의 형성방법은 종래의 다양한 기판 위에 금속 및 산화물 박막을 형성할 수 있는 방법이라면 어느 특정한 공정에 제한됨이 없이 실시할 수 있다. 본 발명에서는 운모 기판 위에 버퍼층을 형성하는 방법의 일예로서, 스퍼터링법(Sputtering), 진공증발법(Evaporation) 또는 화학기상증착법 등과 이를 변형한 여러 가지 진공 증착법 중에서 선택된 어느 하나의 공정을 사용할 수 있다.
상기에서 제시한 3층 구조의 버퍼층은 여러 가지의 금속 및 화합물, 산화물의 조합이 가능하나, 본 발명에서는 각 버퍼층의 역할 및 열팽창 계수에 대한 고려를 바탕으로 타이타늄 접착층/탄탈륨 보호층/실리콘 산화물 차단층의 3층 구조의 버퍼층을 제안한다. 플렉시블 기판을 이용한 소자의 제작 시 기판과 증착물질 간의 급격한 열팽창계수의 차이는 기판의 구부러짐, 박막의 갈라짐 등을 유발할 수 있기 때문에, 운모 기판을 사용하는 경우에도 운모 기판과 버퍼층 간의 열팽창계수 차이가 적도록 버퍼층 물질을 선정하여야 한다. 본 발명에서 제안한 타이타늄 접착층/탄탈륨 보호층/실리콘 산화물 차단층의 3층 구조의 버퍼층의 열팽창 계수는 각각 8.6ppm/℃, 6.3ppm/℃, 3.5∼4.1ppm/℃로, 운모 기판으로부터 약 2ppm/℃ 정도로 각 층의 열팽창계수가 서서히 감소하여 열팽창계수로 인한 스트레스를 최소화할 수 있도록 설계하였다.
각 버퍼층의 역할 및 특징은 다음과 같다. 먼저 운모 기판 위에는 타이타늄(Ti) 접착층을 형성한다. 일반적으로 운모 기판 위에 박막을 진공 증착하여 형성 할 경우, 계면접착력이 좋지 못하여 박막의 벗겨짐 및 갈라짐 현상이 발생한다. 이러한 현상은 플렉시블 전자소자의 제작에 있어 치명적인 공정 안정성 저하를 가져온다. 그러나 반응성이 큰 타이타늄을 운모 기판 위에 먼저 형성하게 되면 운모 기판 및 타이타늄 층 위에 형성되는 박막의 접착력을 향상시킬 수 있다. 또한, 타이타늄 이외에도 TiAlx, TiWx, TiOx, TiNx 등의 타이타늄 혼합물 또는 타이타늄 화합물의 사용도 가능할 것이며, 이러한 접착층의 두께는 10∼500nm가 적당하다.
타이타늄 접착층 위에는 탄탈륨 보호층이 형성된다. 타이타늄은 반응성이 크기 때문에 산화되기 쉬울 뿐만 아니라, 전자소자 제조시 사용되는 화학 가스 및 용액과 반응하여 본래의 성질이 변화될 수 있다. 따라서 탄탈륨 보호층을 형성함으로써 이러한 타이타늄 접착층의 손상을 방지한다. 또한, 탄탈륨 이외에도 TaSix, TaAlx, TaWx, TaOx, TaNx 등의 탄탈륨 혼합물 또는 탄탈륨 화합물의 사용도 가능할 것이며, 이러한 보호층의 두께는 20∼200nm이면 충분하다.
3층 구조의 버퍼층의 최상단에 형성되는 실리콘 산화물 차단층은 전도성을 띠는 하부 버퍼층으로부터 다결정 실리콘 전자소자를 전기적으로 차단함과 동시에 타이타늄, 탄탈륨 및 운모 기판으로부터의 오염원을 차단하는 역할을 한다. 이러한 실리콘 산화물 차단층은 100nm∼1㎛의 두께로 형성하는 것이 바람직하다.
한편 상기에서 제시된 접착층, 보호층, 차단층의 역할을 하는 버퍼층들은 단층 또는 두 층의 조합으로도 사용이 가능하나, 3층 구조의 버퍼층 구조인 경우에 소자제작 공정에서의 안정성이 가장 높다.(도 3a 내지 도 3d 참조)
상기에서 언급된 다결정 실리콘 박막의 형성 및 플렉시블 다결정 실리콘 전자소자의 제조는 종래의 기술들을 그대로 사용할 수 있다. 다결정 실리콘 박막의 형성 방법은 물리기상증착법(Physical Vapor Deposition, PVD)이나 화학기상증착법(Chemical Vapor Deposition, CVD)을 이용한 여러 가지 방법으로 다결정 실리콘 박막을 직접 증착하거나, 비정질 실리콘을 증착한 뒤 600℃ 이하의 온도에서 열처리하여 재결정화하는 고상결정화법, 금속유도결정화법, 레이저 결정화법 및 이들을 응용한 방법으로 형성이 가능하다. 또한, 다결정 실리콘 전자소자는 종래의 포토리소그라피 공정 및 건식, 습식 식각, 증착, 열처리 등의 공정으로 제조가 가능하다.
운모 기판 위에서 최종적으로 제작된 전자 소자는 그 자체로 사용이 가능할 뿐만 아니라, 운모 기판의 박리성에 의해 얇은 두께의 운모 층과 함께 분리되어 이종의 기판 위에 전이되어 사용이 가능하다.(도4) 운모 위의 전자 소자가 전이되는 이종의 기판은 표 1에 제시된 플라스틱 기판 및 다양한 재질의 플렉시블 기판을 포함한다.
이하 본 발명의 내용을 실시예 및 시험예를 통하여 구체적으로 설명한다. 그러나 이들은 본 발명을 보다 상세하게 설명하기 위한 것으로 본 발명의 권리범위가 이들에 의해 한정되지 않는다는 것은 당 분야에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
<실시예>
운모 기판(10)위에 스퍼터링법에 의하여 타이타늄 접착층(21)과 탄탈륨 보호층(22)을 순차적으로 증착한 후, 플라즈마 화학기상증착법(PECVD)에 의하여 실리콘 산화물 차단층(23)으로 구성된 버퍼층을 형성하였다. 또한 버퍼층위에 플라즈마 화학기상증착법으로 비정질 실리콘 박막을 증착하고, 금속유도결정화 방법을 이용하여 550 ∼ 600℃의 온도에서 15시간 이하의 열처리를 통하여 다결정 실리콘 박막(30)을 형성한 후 그 위에 플렉시블 다결정 실리콘 전자소자를 제조하였다.
<시험예>
본 발명에 따른 플렉시블 다결정 실리콘 박막 소자 제작에 적용하기 위한 타이타늄 접착층/탄탈륨 보호층/실리콘 산화물 차단층의 3층 구조의 버퍼층의 효과를 확인하기 위하여 운모 기판 위에 다양한 구조의 버퍼층을 형성한 후 비교한 시험예를 도 3에 나타내었다.
도 3a는 운모 기판 위에 어떠한 버퍼층도 없이 다결정 실리콘 박막을 직접 형성하고 포토리소그라피 공정을 거쳐 패터닝한 시편의 광학현미경 관찰 사진이다. 포토그라피 공정 과정 중에 접하게 되는 화학 약품에 의해 운모 표면이 손상되고, 그 위에 형성된 다결정 실리콘 박막 또한 손상을 받는 것으로 나타났다.
도 3b는 실리콘 산화물의 단일 버퍼층 구조 위에 다결정 실리콘 박막을 형성하고 포토리소그라피 공정을 거쳐 패터닝한 시편의 광학현미경 관찰 사진이다. 운모 표면으로부터 실리콘 산화물 버퍼층이 벗겨지거나 떨어지는 현상이 나타난다.
도 3c는 운모 기판 위에 타이타늄/실리콘 산화물의 이중 버퍼층을 형성한 시 편의 광학현미경 관찰 사진이다. 실리콘 산화물 층 내부에 존재하는 핀홀(pin-hole)과 같은 결함 등을 통해 화학 약품이 하부의 타이타늄 버퍼층과 반응하여 타이타늄 층이 갈라지거나 벗겨짐으로써 버퍼층이 불안정한 모습을 나타낸다.
도 3d는 본 발명에서 제시한 3층 구조의 버퍼층이 형성된 운모 기판의 광학현미경 관찰 사진으로, 어떠한 표면 손상도 관찰되지 않으며 안정적인 모습을 나타낸다.
이상의 도 3a 내지 도 3d의 비교 시험을 통하여 본 발명의 타이타늄 접착층/탄탈륨 보호층/실리콘 산화물 차단층의 3층 구조의 버퍼층의 효과 및 안정성을 확인할 수 있다. 또한 이를 이용하여 도 4a와 같이 운모 기판 위에 다결정 실리콘 전자소자를 제작하였으며, 도 4b와 같이 전자소자가 제조된 운모 기판의 표면 부근을 얇게 분리하여 이종의 플렉시블 기판 위로 전이가 가능하였다.
상술한 바와 같이 본 발명의 바람직한 실시예 및 시험예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 다음과 같은 이점이 있다. 첫째, 플렉시블 다결정 실리콘 전자소자 제조를 위한 기판 재료로 600℃의 높은 내열성을 가지는 운모를 기판으로 사용 함으로써 고품질의 다결정 실리콘 박막 및 고성능의 다결정 실리콘 전자소자의 제조가 가능하다.둘째, 운모 기판의 박리성을 이용하여 물리적으로 소자 영역을 쉽게 분리할 수 있기 때문에 종래의 전이기술에서 요구되던 기판과 소자의 분리를 위한 별도의 공정 또는 분리막 형성 과정을 생략할 수 있다. 셋째, 본 발명에서 제안한 타이타늄 접착층/탄탈륨 보호층/실리콘 산화물 차단층의 3층 구조의 버퍼층을 적용함으로써 운모 표면이 가지는 낮은 계면 접착력을 개선하여, 다결정 실리콘 박막의 형성 및 플렉시블 다결정 실리콘 전자소자의 제조 공정의 안정성을 향상시킬 수 있다. 넷째, 본 발명에서 제안한 3층 구조의 버퍼층을 적용함으로써 운모 기판으로부터 최상단에 형성되는 다결정 실리콘 박막까지 각 층의 열팽창계수가 약 2 ppm/℃ 정도의 차이로 서서히 감소되어, 각 층의 급격한 열팽창계수 차이로 인한 스트레스의 유발을 최소화하고 이로 인한 박막 및 전자소자의 손상을 방지할 수 있다. 다섯째, 전자소자의 제조 공정에서 발생 가능한 열적 스트레스 및 화학 약품에 직접적인 노출에 의한 운모 기판 표면의 손상을 막을 수 있다.

Claims (13)

  1. 플렉시블 다결정 실리콘 박막 소자 제조를 위한 기판 재료에 있어서,
    내열성의 운모 기판위에 전자소자 제작의 안정성 향상을 위하여 버퍼층이 형성되는 것을 특징으로 하는 플렉시블 기판 구조
  2. 제1항에 있어서, 운모 기판 위의 버퍼층은 한 층 또는 다층 형태의 구조를 가지는 것을 특징으로 하는 플렉시블 기판 구조
  3. 제1항에 있어서, 운모 기판 위의 버퍼층은 접착층, 보호층 또는 차단층의 역할을 하는 것을 특징으로 하는 플렉시블 기판 구조
  4. 제3항에 있어서, 접착층은 타이타늄, 타이타늄 혼합물 또는 타이타늄 화합물을 사용하는 것을 특징으로 하는 플렉시블 기판 구조
  5. 제3항에 있어서, 보호층은 탄탈륨, 탄탈륨 혼합물 또는 탄탈륨 화합물을 사용하는 것을 특징으로 하는 플렉시블 기판 구조
  6. 제3항에 있어서, 차단층은 실리콘 산화물 또는 실리콘 질화물을 사용하는 것을 특징으로 하는 플렉시블 기판 구조
  7. 운모 기판위에 티타늄 접착층과 탄탈륨 보호층 및 실리콘 산화물 차단층을 갖는 버퍼층을 형성시킨 후, 다결정 실리콘 박막이 형성되는 것을 특징으로 하는 플렉시블 기판 구조의 제조방법
  8. 제 7항에 있어서, 버퍼층은 운모 기판위에 티타늄 접착층을 형성하는 단계와, 티타늄위에 탄탈륨 보호층을 형성하는 단계와, 탄탈륨위에 실리콘 산화물 차단층을 형성하는 단계로 구성되어 실리콘 산화물위에 다결정 실리콘 박막이 형성되는 것을 특징으로 하는 플렉시블 기판 구조의 제조방법
  9. 제 7항 또는 제 8항에 있어서, 다결정 실리콘 박막의 형성 및 플렉시블 다결정 실리콘 전자소자의 제조는 물리기상증착법, 화학기상증착법, 고상결정화법, 금속유도결정화법 또는 레이저 결정화법 중에서 선택된 어느 하나 이상의 방법으로 증착시키는 것을 특징으로 하는 플렉시블 기판 구조의 제조방법
  10. 제 8항에 있어서, 접착층은 10∼500nm 두께의 타이타늄 및 TiAlx, TiWx, TiOx, TiNx 의 타이타늄 혼합물 또는 타이타늄 화합물을 사용하는 것을 특징으로 하는 플렉시블 기판 구조의 제조방법
  11. 제 8항에 있어서, 보호층은 20∼200nm 이상의 탄탈륨 및 TaSix, TaAlx, TaWx, TaOx, TaNx의 탄탈륨 혼합물 또는 탄탈륨 화합물을 사용하는 것을 특징으로 하는 플렉시블 기판 구조의 제조방법
  12. 제 8항에 있어서, 차단층은 100nm∼1㎛ 두께의 SiOx, SiNx, SiOxNy 의 실리콘 산화물 또는 실리콘 질화물을 사용하는 것을 특징으로 하는 플렉시블 기판 구조의 제조 방법
  13. 플렉시블 다결정 실리콘 전자소자가 아닌 다른 전자소자 제조를 위한 기판으로 운모를 사용하는 것을 특징으로 하는 전자소자
KR1020070057157A 2007-06-12 2007-06-12 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법 KR20080109167A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070057157A KR20080109167A (ko) 2007-06-12 2007-06-12 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057157A KR20080109167A (ko) 2007-06-12 2007-06-12 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20080109167A true KR20080109167A (ko) 2008-12-17

Family

ID=40368515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057157A KR20080109167A (ko) 2007-06-12 2007-06-12 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20080109167A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224025A (zh) * 2018-03-01 2019-09-10 南京理工大学 基于黑磷二维半导体的柔性铁电光伏场效应管的制备方法
CN116237225A (zh) * 2023-02-10 2023-06-09 之江实验室 一种高灵敏柔性压电超声换能器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224025A (zh) * 2018-03-01 2019-09-10 南京理工大学 基于黑磷二维半导体的柔性铁电光伏场效应管的制备方法
CN116237225A (zh) * 2023-02-10 2023-06-09 之江实验室 一种高灵敏柔性压电超声换能器及其制备方法

Similar Documents

Publication Publication Date Title
JP5899220B2 (ja) ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
JP5729707B2 (ja) 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
CN106435485B (zh) 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法
KR100679877B1 (ko) 기능성 디바이스 및 그 제조 방법
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
TW200908334A (en) Thin-film transistor and process for its fabrication
TW200532846A (en) Diffusion barrier layer and method for manufacturing a diffusion barrier layer
JP2000353787A (ja) バリアを伴う酸化耐熱性金属を用いた複合イリジウムバリア構造およびその形成方法
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
JP2008262955A (ja) 半導体装置とその製造方法
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
KR20080109167A (ko) 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器
KR970018001A (ko) 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
US20190326514A1 (en) Mask plate and fabrication method thereof
TW201227111A (en) Methods for manufacturing array substrates
JPH1064897A (ja) 半導体素子の保護膜及びその製造方法
CN100338756C (zh) 制造半导体装置的方法
JP2006108291A (ja) 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
CN1716636A (zh) 薄膜晶体管及其制备方法
KR100349237B1 (ko) 열영상기용 초전소자 및 그 제조방법
JPH0330992B2 (ko)
RU2234164C2 (ru) Способ создания структуры - кремний на изоляторе для сбис
JP2017157752A (ja) 有機トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application