TWI302719B - Semiconductor device and fabricating method thereof - Google Patents

Semiconductor device and fabricating method thereof Download PDF

Info

Publication number
TWI302719B
TWI302719B TW095109588A TW95109588A TWI302719B TW I302719 B TWI302719 B TW I302719B TW 095109588 A TW095109588 A TW 095109588A TW 95109588 A TW95109588 A TW 95109588A TW I302719 B TWI302719 B TW I302719B
Authority
TW
Taiwan
Prior art keywords
region
source
double
gate
gate structure
Prior art date
Application number
TW095109588A
Other languages
English (en)
Other versions
TW200719413A (en
Inventor
Fuhsin Chen
Wen Hua Huang
Kuo Ting Lee
You Kuo Wu
An Ming Chiang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200719413A publication Critical patent/TW200719413A/zh
Application granted granted Critical
Publication of TWI302719B publication Critical patent/TWI302719B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1302719 九、發明說明： 【發明所屬之技術頜威】 本發明是有關於/種半導體裝置及其製造方法，特 別是有關於一種同時具有高電壓裝置與低電壓裝置的半 導體裝置及其製造方法。 、 【先前技術】 可在高電壓下操作的裝置在本文中簡稱為高電壓裝 參置，而可在低電壓下操作的裝置在本文中簡稱為低電壓 裝置。近年來，許多積體電路(integrated circuit，1C)中同 時包括高電壓裝置以及低電壓裝置，例如液晶顯示裝置 (liquid crystal display，LCD)的驅動器（driver)即屬於這種 同時具有高電壓裝置以及低電壓裝置的積體電路。為了 能在較高的電壓下操作，LCD驅動器的金氧半 (metal_oxide-semiconductor，MOS)電晶體必須承受較高 的電壓但不至於損壞（breakdown)或發生參數位移 ⑩（parametric shift)現象。雖然MOS電晶體的崩潰電壓 (breakdown voltage)可藉由增加閘極氧化物的厚度得以 提升’但源極與汲極之間的熱載子注入（hot carrieT 〜injection)效應依然是習知裝置中存在的問題，也因此發 展出許多特殊的電晶體結構，用以將此熱載子注入效應 最小化。· 雙擴散汲極（double diffused drain，DDD)電晶體是一 種可在高電壓下進行操作的元件，其源/汲極區域是由兩 個相互重疊的區域所構成，此二相互重疊的區域中掺雜 0503-A31364TWF;Shine 5 1302719 有不同派度的摻雜物。DDD電晶體具有較高的崩潰電壓 以及較L的靜電放電（electr〇s加discharge)承受能力。 當DDD電晶體在高電壓下操作時，可降低熱載子注入效 應。 傳統上’ DDL)電晶體的製程是包含於低電壓裝置的 製程中，但此傳統製程需要使用較多次的罩幕(mask)形成 步驟以及離子植入步驟，因而增加了製造成本，不符經 濟效益。 ) 第1圖綠示的是傳統晶圓100,包括低電壓裝置1〇2 以及高電壓裝置1〇4,此二電壓裝置1〇2與1〇4是形成於 相同的半導體基底上，且在同一道製造流程中形成。 請參照第1圖，低電壓裝置1〇2包括井區1〇6、汲 極108、源極110、閘極氧化物U1、多晶矽閘極112、 間隔物（spacer) 1?8以及輕摻雜區域(lightly doped drain， 以下簡稱LDD區域）114與116。間隔物118形成於閘極 _氧化物111與多晶發閘極112之侧壁（sidewall)上，LDD 區域114由汲極108延伸出，且形成於間隔物118之下。 LDD區域116由源極110延伸出，且形成於間隔物118 之下。 請繼續參照第1圖，高電壓裝置104包括井區120、 汲極122、源極124、閘極氧化物125、多晶矽閘極126、 間隔物132以及雙擴散汲極區域（double diffused drain， 以下簡稱DDD區域）128與130。間隔物132形成於閘極 氧化物125與多晶矽閘極126之侧壁上。與低電壓裝置 〇503-A31364TWF;Shine 6 1302719 102的LDD區域114與116不同的是，DDD區域128是 完全圍繞汲極122,而DDD區域130完全圍繞源極124。 藉由DDD區域128與130的形成，使高電壓裝置104具 有較高的崩潰電壓。 傳統上，LDD區域114與116以及DDD區域128 、 與130是在不同的步驟中形成。例如，請配合參照第1 〜 圖之結構，首先在晶圓上形成閘極氧化物111與125以 及多晶矽閘極112與126。接著在低電壓裝置102上形成 ® 第一罩幕（mask，圖中未繪示），用以覆蓋低電壓裝置 102，而暴露出高電壓裝置104。之後，在晶圓100上施 行離子植入(ion implantation)步驟，並使用第一罩幕以遮 蔽低電壓裝置102不受離子植入步驟影響，而在高電壓 裝置104中形成DDD區域128與130。 在形成DDD區域128與130之後，將第一罩幕移 除，並於高電壓裝置104上形成第二罩幕（圖中未繪示）， 用以覆蓋高電壓裝置104，而暴露出低電壓裝置102。之 *後，在晶圓100上施行離子植入步驟，並使用第二罩幕 以遮蔽高電壓裝置104不受離子植入步驟影響，而在低 ' 電壓裝置102中形成LDD區域114與116。之後移除第 、 二罩幕，並使用罩幕形成步驟與離子植入步驟，在LDD 區域114與116外側分別形成汲極108與源極110,使汲 極108與源極110分別鄰接於（adjacent)LDD區域114與 116，以及在DDD區域128與130中分別形成汲極122 與源極124。 0503-A31364TWF;Sliine 7 1302719 由於一般半導體晶圓中常包含P型電晶體與N型電 晶體，而P型或N型電晶體又分別具有低電壓裝置與高 電壓裝置，因此，在製造晶圓的過程中，必須分別使用 兩次的罩幕形成步驟以及離子植入步驟，來形成P型低 電壓裝置的LDD區域以及N型低電壓裝置的LDD區 " 域。同樣地，也必須分別使用兩次的罩幕形成步驟以及 、 離子植入步驟，來形成P型高電壓裝置的DDD區域以及 N型高電壓裝置的DDD區域。 > 由於上述傳統步驟必須使用多次的罩幕形成步驟以 及離子植入步驟，因而使製造成本大大增加。另外，利 用上述傳統步驟所形成的低電壓裝置與高電壓裝置，其 臨界電壓（threshold voltage, Vt)也會不同，而造成元件設 計上與製造上的困難，此乃由於LDD區域114與116以 及DDD區域128與130是分別形成所致。 【發明内容】 > 有鑑於此，本發明提供一種半導體裝置的製造方 法，包括提供基底，在基底上形成第一閘極結構與第二 •閘極結構，且兩閘極結構之間彼此電性隔離，在基底中 、的第一閘極結構兩侧形成第一雙擴散區域，在基底中的 第二閘極結構兩侧形成第二雙擴散區域，在第一雙擴散 區域中形成第一源/汲極區域，以及在第二雙擴散區域中 形成第二源/汲極區域，其中，第一雙擴散區域是作為輕 摻雜源/汲極區域使用。 0503-A31364TWF;Shine 8 1302719 L歧供—種半導體裝置，包括基底，第 f籌形成於基底上’第二閘極結構形成於基底上，隔離 結構形成於基底中，用以將第―閘極結構與第二間極社 構彼此電性隔離，第—雙擴散區域形成於第—閘極結^ ·.兩側的基底中’第二雙擴散區域形成於第二閘極結構兩 側的基底中，第—源/汲極區域形成於第一雙擴散區域 、中，，及第二源/汲極區域形成於第二雙擴散區域中，其 Φ中，第一雙擴散區域是作為輕摻雜源/汲極區域使用。 本發明提供一種半導體裝置的製造方法，包括提供 基底’在基底上形成第—主動區域以及第二主動區域， 在第-主動區域中形成第1極結構，其包括第一閉極 介電層與第一閘極電極，在第二主動區域中形成第二閘 極結構，其包括第二閘極介電層與第二閘極電極，在^ :主動芩域中的第一閘極結構兩侧形成第一雙擴散區 域’在第二主動區域中的第二閘極結構兩側形成第二雙 鲁擴散區域，在第一閘極結構兩側形成第一間隔物，在^ 二閘極結構兩侧形成第二間隔物，在第—雙擴散區域中 •形成第-源/汲極區域’以及在第二雙擴散區域中形成第 二源/汲極區域’其中’第一雙擴散區域是作為輕接雜源/ 没極區域使用。 【實施方式】 第2A至2C圖是根據本發明一實施例所繪示的製造 積體電路製造流程，使積體電路同時具有低電壓裝置與 0503-A31364TWF;Shine 9 1302719 咼電壓裝置。在第2A圖所示的晶圓2〇〇a中包括第一閘 極結構207與第二閘極結構2〇9，其係分別形成於半.導體 基底的弟一井區206與第二井區220上。 第一閘極結構207包括第一閘極介電層215以及第 一閘極電極212。第一閘極介電層215可以包括氧化物、 氮化物氮氧化物或南介電常數材料（high-k dielectric)。 第一閘極電極212可以包括多晶矽、金屬或金屬矽化物。 >第二閘極結構209包括第二閘極介電層217以及第二閘 1極電極226。第二閘極介電層217可以包括氧化物、氮化 物、氮氧化物或高介電常數材料。第二閘極電極226可 以包括多晶矽、金屬或金屬矽化物。第一與第二閘極結 構207與209是藉由第一與第二隔.離結構211與213彼 此電性隔離。第一隔離結構211定義（define)出第一主動 區域，使低電壓裝置可於後續的製程中形成於其上。第 二隔離結構213定義出第二主動區域，使高電壓裝置可 > β後續的製程中形成於其上。其中，隔離結構211與213 可以是石夕局部氧化（local oxidation of silicon, LOCOS)隔 離結構或淺溝槽隔離結構（shallow trench isolation，STI)。 第2B圖顯示的是在晶圓200b上施行離子植入步驟 後所形成的結構。如第2B圖所示，在施行離子植入步驟 之後則同時形成DDD區域214、216、228與230。其中， DDD區域214與216係位於第一井區206之中，並鄰接 於第一閘極結構207之邊緣，而DDD區域228與230則 位於第二井區220之中，並鄰接於第二閘極結構209之 0503-A31364TWF;Shine 10 1302719 邊緣。在離子植入步驟中，閘極結構2〇7與2〇9可用以 保護分別位於其下的井區206與220免於暴露於環境中 而受離子植入所影響。因此，DDD區域214與216的邊 界基本上會對準第一閘極結構207的侧壁形成，而DDD 區域228與230的邊界基本上也會對準第二閘極結構2〇9 的側壁形成。 明參弟2C圖’在形成第2B圖中的DDD區域之 後’接著形成間隔物218與232、源極210與224以及沒 >極208與222。如第2C圖所示的晶圓200c，於第一閘極 結構207的側壁上形成間隔物218，並於第二閘極結構 209的侧壁上形成間隔物232。接著，藉由罩幕形成步驟 以及離子植入步驟’將没極208與源極210分別形成於 DDD區域214與216中，以及將汲極222與源極224分 別形成於DDD區域228與230中。此時，第一閘極結構 207、、汲極208、源極210以及DDD區域214與216共同 >構成低電壓裝置202，而第二閘極結構209、汲極222、 源極224以及DDD區域228與230則共同構成高電壓裝 置 204。 在第2C圖所示的實施例中，DDD區域214與216 分別完全圍繞汲極208與源極210，而DDD區域228與 230則分別完全圍繞汲極222與源極224。在0.5微米 (micron, um)的製程技術中，源極210與224以及汲極208 與222的接合深度(junction depth)大約介於0.2至0.3微 米之間，而DDD區域214、216、228與230的接合深度 0503-A31364TWF;Shine 11 1302719 則大約介於0.5至0.7微米之間。DDD區域228與230 的寬度較DDD區域214與216為寬，此有利於減少高電 壓裝置204中，存在於汲極222與源極224之間的熱載 子注入效應。汲極208與源極210中所含有的摻雜物濃 度較DDD區域214與216為高，而汲極222與源極224 " 中所含有的摻雜物濃度較DDD區域228與230為高。汲 、 極208與源極210的邊界基本上會對準間隔物218的外 表面而形成，然而在高電壓裝置204中的情形並非如此。 ® 在高電壓裝置204中，汲極222與源極224的邊界與間 隔物232的外表面之間並非緊鄰，而是相隔一距離，如 第2C圖所示。 本發明的優點之一，在於將同時製造高電壓裝置與 低電壓裝置的積體電路製程簡化。 本發明的另一優點，請參照第2C圖，在於低電壓 裝置202之DDD區域214與216的功能，與傳統電晶體 裝置中LDD區域的功能相同，但可用以減少熱載子注入 效應的發生。 本發明的又一優點，請參照第2C圖的實施例，在 ' 於低電壓裝置202與高電壓裝置204會具有類似的臨界 、 電壓（threshold voltage，Vt)，甚至相同的臨界電壓，此乃 由於低電壓裝置202與高電壓裝置204皆使用相似的 DDD區域，因此，有助於避免低電壓裝置202與高電壓 裝置204的臨界電壓值之間的差異過大，而造成元件設 計上與製造上的困難。低電壓裝置202與高電壓裝置204 0503-A31364TWF;Shine 12 1302719 中DDD區域的不同之處，在於高電壓裝置204具有較大 的DDD區域，以減少熱載子注入效應的發生，然而低電 壓裝置202的DDD區域214與216亦具有減少熱載子注 入效應發生的效果。 本發明的又一優點，在於可節省製程中至少兩次的 、 罩幕形成步驟以及離子植入步驟，而大大的減少製造成 ， 本。原因說明如下。 請參照第1圖，LDD區域114與116、DDD區域128 籲與130以及源/汲極124與122共需要三次的罩幕形成步 驟以及離子植入步驟才得以形成。請繼續參照第2C圖， 在本發明的一實施例中，由於低電壓裝置202的DDD區 域214與216以及高電壓裝置204的DDD區域228與 230，是在同一道製造流程中形成，並以自我對準方式 (self-align)形成，亦即僅需一次的罩幕形成步驟以及離子 植入步驟來形成源/汲極224與222，因此較傳統製程節 省兩次的罩幕形成步驟以及離子植入步驟。 另外，由於一般半導體晶圓中常包含P型電晶體與 N型電晶體，且P型或N型電晶體又分別具有低電壓裝 〜置與高電壓裝置，因此，在傳統製造晶圓的過程中，必 ， 須分別使用兩次的罩幕形成步驟以及離子植入步驟，來 形成P型低電壓裝置的LDD區域以及N型低電壓裝置的 LDD區域。同樣地，也必須分別使用兩次的罩幕形成步 驟以及離子植入步驟，來形成P型高電壓裝置的DDD區 域以及N型高電壓裝置的DDD區域。由於本發明的一實 0503-A31364TWF;Shine 13 1302719 施例是同時形成高電壓裝置與低電壓裝置的DDD區域， 而無領形成LDD區域，因此，在積體電路的製造過程中， 可節省至少兩次的罩幕形成步驟以及離子植入步驟，而 大大的減少製造成本。 、 【圖式簡單說明】 第1圖係根據傳統製程所形成的半導體裝置，此半 m 導體裝置具有低電壓裝置以及高電壓裝置。 _ 第2A至2C圖係根據本發明一實施例所繪示的半導 體裝置的製程剖面圖，此半導體裝置具有低電壓裝置以 及高電壓裝置。 【主要元件符號說明】 100、200a、200b、200c〜晶圓； 102、202〜低電壓裝置；104、204〜高電壓裝置； 106、120、206、220〜井區； ❿ 108、122、208、222〜汲極； 110、124、210、224〜源極； . 111、125〜閘極氧化物；112、126〜多晶矽閘極； 114、116〜輕摻雜區域； 118、132、218、232〜間隔物； 128、130、214、216、228、230〜雙擴散汲極區域； 207〜第一閘極結構； 209〜第二閘極結構； 211〜第一隔離結構； 212〜第一閘極電極； 213〜第二隔離結構； 215〜第一閘極介電層； 0503-A31364TWF;Shine 14 1302719 217〜第二閘極介電層；226〜第二閘極電極
0503-A31364TWF;Shine 15

Claims (1)

1302719 第95109588號申請專利範圍修正本 十、申請專利範圍： 1. 一種半導體裝置的製造方法 提供一基底； 括· 在絲底上形成-第 構，且該第一舆該第 弟一閘極結 在縣底t的該第—隔離； 散區域； 雜、（構兩側形成-第一雙擴 散區^該基底中的該第二間極結構兩侧形成一第二雙擴 擴散區域中形成一第一職極區域； 中，第及:又擴散區域中形成—第二職極區域，其 =二雙擴散區的接合深度比第-及第二源/汲 極區的接合洙度深0.2-0.5 /xm ; 二，雙擴散區域是作為-輕™ 談第士：=第—與該第二源/汲極區域之前，更包括在 :应一第Ί —閘極結構的側壁上分別形成-第-間隔 /第一二：：隔物，其中該第一源/汲極區域的邊界對準 5亥弟一間隔物的外表面，〜、 ^ ^ ^ _ p„ r ,, 〜〜弟二源/汲極區域的邊界 ，、°亥弟一間隔物的外表面不互相緊鄰。 :士口申請專利範圍第i項所述半導體裝置的製造方 中形成該第一與該第二雙擴散區域的步驟，包括 離子植人未覆蓋有該第—與該第二閘極結構的該 暴底中。 0503-A31364TWFl/Kai 16 1302719 第951〇9588號申請專利範圍修正本 1丄 修正曰期：97.6.9 法，1中°=專利範圍第1項所述半導體I置的製造方 二：：—雙擴散區域較該第—雙擴散區域為寬。 法，盆巾專利範圍第1項所述半導體裝置的製造方 半，m專利範圍帛1項所述半導體*置的製造方 w ^第一與§亥第二雙擴散區域的邊界分別對準該 弟一與该第二閘極結構的側壁形成。 6· —種半導體裝置，包括·· r與該第二源/沒極區域中所含有的摻雜物 辰又，較该第一與該第二雙擴散區域為高。 一基底； 一第一閘極結構，形成於該基底上； 一第二閘極結構，形成於該基底上； Pm離結構，形成於該基底中，用以將該第一閘極 結構與该第二閘極結構彼此電性隔離； ° 一第一雙擴散區域，形成於該第一閘極結構兩侧 該基底中； 一第二雙擴散區域，形成於該第二閘極結構兩侧的 該基底中，其中該第一及第二雙擴散區的接合深度比第 一及第二源/汲極區的接合深度深0.2-0.5 /xm ; 一第一源/汲極區域，形成於該第一雙擴散區域中； 以及 ， 一第二源/汲極區域，形成於該第二雙擴散區域中； 其中’邊弟一雙擴散區域是作為一輕摻雜源/没極區域使 用；以及 〇503-A31364TWFl/Kai 17 1302719 第951〇9588號申請專利範圍修正本 一笙 日日^ , 修正日期·· 97.6.9 弟一間隔物與一第二間卩5必 \ 與該第二間極結構的侧壁上，：;第刀別形成於該第-邊界對準該第-間隔物的外表面，：：：源/汲極區域的 的邊界與該第二_物的外表面不互源/汲極區域 7.如申請專職圍第6項所述的+ 該第二雙擴散區域較該第-雙擴散區域為衣’ n料觀圍第6項所料何 1該第一與該第二雙擴散區域為t。3有的捧雜物濃度，較 n料利範圍第6項所述的半導體裝置，其中 ;第1了弟—雙擴散區域的邊界分別對準於該第-鱼 忒弟二閘極結構的侧壁。 π — 1〇·—種半導體裝置的製造方法，包括： 提供一基底； 在該基底上形成 主動區域以及一第二主動區 第 域； 在该第一主動區域中形成一篦一 一 ❿风弟閘極結構，其包括 一弟一閘極"電層與一第—閘極電極； 在該第二域輯中形成—第二閘極 ， -第二間,介電層與—第二間極電極； ，、匕括 ^在°亥第主動區域中的該第一閑極結構兩側形成— 弟一雙擴散區域； *在該第二主動區域中的該第二閑極結構兩侧— 弟一雙擴散區域，其中兮裳 芬μ -德城批r /、r邊弗一及弟一雙擴散區的接合深 0503-A31364TWFl/Kai 18 1302719 第95109588號申請專利範圍修正本 斤 ^ 修正日期：97.6.9 又比第：及—第二源/汲極區的接合深度深5 ; 在:亥$ 一閘極結構兩侧形成-第-間隔物； 在该第二閘極結構兩側形成一第二間隔物· 在該第-雙擴散區域中形成—第—源你極區域；以 及 ΐ ΐ第广？擴散區域中形成-第二源/汲極區域； 切田' °亥第雙擴散區域是作為一輕摻雜源/没極區 ==且該第—源續極區域的邊界對準該第—間隔物 的夕且該第二源7汲極區域的邊界與該第二間隔物 的外表面不互相緊鄰。 =中請專利範圍第㈣所述半導體裝置的製造 」^形成該第—與該第二雙擴散區域的步驟，包 括同時將離子植人未覆蓋有 ^ 該基底中。 …閘極結構的 、12·如中請專利範圍第1Q項所述半導體裝置的製造 方法，其中該第二雙擴散區域較該第—雙擴散區域為寬。 0503-A31364TWFl/Kai 19
TW095109588A 2005-11-10 2006-03-21 Semiconductor device and fabricating method thereof TWI302719B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/271,933 US7247909B2 (en) 2005-11-10 2005-11-10 Method for forming an integrated circuit with high voltage and low voltage devices

Publications (2)

Publication Number Publication Date
TW200719413A TW200719413A (en) 2007-05-16
TWI302719B true TWI302719B (en) 2008-11-01

Family

ID=38002887

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095109588A TWI302719B (en) 2005-11-10 2006-03-21 Semiconductor device and fabricating method thereof

Country Status (3)

Country Link
US (1) US7247909B2 (zh)
CN (1) CN100490150C (zh)
TW (1) TWI302719B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808037B2 (en) 2005-12-16 2010-10-05 Macronix International Co., Ltd. High voltage device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080313282A1 (en) 2002-09-10 2008-12-18 Warila Bruce W User interface, operating system and architecture
US7998821B2 (en) * 2006-10-05 2011-08-16 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistor
US8698240B2 (en) * 2010-05-25 2014-04-15 Macronix International Co., Ltd. Double diffused drain metal-oxide-simiconductor devices with floating poly thereon and methods of manufacturing the same
TWI451574B (zh) * 2011-10-06 2014-09-01 Richtek Technology Corp 高壓元件及其製造方法
CN113809177A (zh) 2020-08-31 2021-12-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法
DE102020126658A1 (de) 2020-08-31 2022-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981717B2 (ja) * 1994-09-02 1999-11-22 セイコーインスツルメンツ株式会社 半導体集積回路装置
US20020123180A1 (en) * 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same
KR100466194B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808037B2 (en) 2005-12-16 2010-10-05 Macronix International Co., Ltd. High voltage device

Also Published As

Publication number Publication date
US20070102759A1 (en) 2007-05-10
US7247909B2 (en) 2007-07-24
CN100490150C (zh) 2009-05-20
CN1971916A (zh) 2007-05-30
TW200719413A (en) 2007-05-16

Similar Documents

Publication Publication Date Title
US7214591B2 (en) Method of fabricating high-voltage MOS device
US9455246B2 (en) Fin diode structure
US7385274B2 (en) High-voltage metal-oxide-semiconductor devices and method of making the same
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
TWI302719B (en) Semiconductor device and fabricating method thereof
US7485925B2 (en) High voltage metal oxide semiconductor transistor and fabricating method thereof
TWI412120B (zh) 橫向雙極性接面電晶體及其製造方法
EP3136441A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI543372B (zh) 高電壓金氧半電晶體結構及其製造方法
US8049283B2 (en) Semiconductor device with deep trench structure
US20220013632A1 (en) High-voltage semiconductor device with increased breakdown voltage
KR101531880B1 (ko) 반도체 소자 및 그 제조 방법
KR101598074B1 (ko) 반도체 소자 및 그의 제조방법
US20140199818A1 (en) Method for fabricating an esd protection device
US20110254096A1 (en) Semiconductor device having non-silicide region in which no silicide is formed on diffusion layer
JP2004311891A (ja) 半導体装置
CN113130646B (zh) 一种半导体器件及其制作方法
US9324786B2 (en) Semiconductor device and method for fabricating the same
US8791527B2 (en) Device layout in integrated circuits to reduce stress from embedded silicon—germanium
KR100840659B1 (ko) 디이모스 소자의 제조 방법
KR100369863B1 (ko) 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법
KR0165347B1 (ko) 고내압 트랜지스터 및 그 제조방법
KR100369864B1 (ko) 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법
JP2004274009A (ja) パンチスルー現象の発生を抑制する、二段式ゲート電極を有するｍｏｓｆｅｔ