TWI293406B - Pattern forming method and electric device fabricating method using the same - Google Patents

Pattern forming method and electric device fabricating method using the same Download PDF

Info

Publication number
TWI293406B
TWI293406B TW092132065A TW92132065A TWI293406B TW I293406 B TWI293406 B TW I293406B TW 092132065 A TW092132065 A TW 092132065A TW 92132065 A TW92132065 A TW 92132065A TW I293406 B TWI293406 B TW I293406B
Authority
TW
Taiwan
Prior art keywords
layer
titanium
metal
mask
pattern
Prior art date
Application number
TW092132065A
Other languages
English (en)
Other versions
TW200422791A (en
Inventor
Chae Gee-Sung
Jo Gyoo-Chul
Hwang Yong-Sup
Original Assignee
Lg Philips Lcd Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Philips Lcd Co Ltd filed Critical Lg Philips Lcd Co Ltd
Publication of TW200422791A publication Critical patent/TW200422791A/zh
Application granted granted Critical
Publication of TWI293406B publication Critical patent/TWI293406B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1293406 五、發明說明（1) 【發明所屬之技術領域 本發明係屬一圖案形成方 使用此方法之電性裝置製造方 製程。 〇 法，尤指一圖案形成方法與 法，其具有簡單且低成本的 【先前技術】 —旦關般而5 ，圖案製程除了是決定半導體裝置的效能與 鍵因素外’也決定了該裝置的空間特性。目前，為 ΐΐί導體裝置效能已做了許多努力，另-方面，許多研 九’、二烈的進仃中，特別是藉由形成一理想的金屬圖案而 改：：導體裝置的效能（電路圖案）。事實上，形成圖案 的製程並不僅僅用於半導體裝置，其也可應用於印刷電路 板或平面顯示器如液晶顯示器（Liquid Crystal DispUy
Device, LCD)與電漿顯示面板（piasma Device pa PDP )等。 目前所用於形成圖案的方法中最有效的是使用一光 =。第1A至1F圖顯示習知技藝中以一光阻形成圖案的順序 v驟。如第1A®所示’-光阻如_光敏感材料沉積於一基 板1的金屬層3上以形成一光阻層5，其中該基板】為一 材料如玻璃或一半導體材料。 、 接著，如第1B圖所示，烘烤該光阻層5。之後，如 第1C圖所示，一光罩7置於該光阻層5的上方並照射一光線 如一紫外光。一般而言，該光阻可為一正光阻或一負光 阻’在本例中，該光阻以一負朵 ' 1293406 五、發明說明（2) 如第1 D圖所示，當該光阻層5以一光線照射後，遭受 照光之區域會產生化學結構變化，因此當提供一顯影劑 ^，未照光的部分將會被移除而形成一光阻圖案以。接 著，如第1E圖所示，當提供一蝕刻液至該光阻圖案5a與該 金屬層3後，該光阻圖案5a下的一金屬圖案仏會被保留因 為該光阻圖案5a擋住該蝕刻液而保留該光阻圖案5a下的一 部份該金屬層3。之後，如第1F圖所示，當提供一去光阻 劑於該光阻圖案5a後，只剩該金屬圖案3a仍保留於該基板 1上。 以一光阻形成該金屬圖案之方法會產生一些問題。首 ，，該，製程步驟相當複雜。例如，該光阻圖案的形成需 =光阻=積n曝光以及顯影等步驟。烘烤該光阻需 溫度進行一弱烘#，接著再以-較高的溫度進 仃一強烘烤，如此就會使得製程步驟更加複雜。 弟一點’生產成本昂貴。播舍 A,j 的電性裝置如-電晶體時一二制複數個圖案 光阻製程形成另一圖案。每一圖宰2 / 、一圖案而另一 光阻製程線，，每當增加圖匕；：需要； 製造成本也跟著增加H I ^ 1：性裝置的 用-光阻以形成圖案的花費就古:、電晶體的製造中’使 第三點，以-光阻;費的4。〜·。 引起製程環境的污染。—般而古Y =時，若處理失當將會 (Spin Coating)方式沉積，咅浐=卩且疋以旋轉覆蓋 過程中被拋棄不用，而由雷性部分的光阻在沉積的 冤比裝置的材料成本而言，光阻
1293406 五、發明說明（3) · 的拋棄也增加了生產成本。 第四點，可能會導致電性裝置的瑕/疵。例如，以旋轉 覆蓋方式沉積一光阻層時，其厚度無法精確的控制。若該 光阻層的厚度不均勻時，在完成一圖案製程後，未被去除 的光阻可能會殘留在圖案的表面上而導致該電性裝置瑕庇 的產生。 明提出一圖案形成方法 ，其實質上可消除習知 標在提供一可靠且有效成本的圖案 基板上 罩以照 刻該鈦 罩蝕刻 【發明内容】 鑑此，本發 性裝置製造方法 與缺點。 本發明之目 法。 本發明之另 其可簡化製造步 本發明之其 際實施本發明中 說明與圖式以及 為求本發明 廣泛說明，在此 鍅刻附屬層於一 層上；利用一光 分該鈦層上；钱 鈦圖案作為一遮 一目標在提供一 驟與降低製造成 他特性與優點將 所體悟。本發明 專利範圍中特別 之優點並與本發 提供一圖案形成 與使用此方 技藝所引起 形成方 示器之製造方法， ;形成一鈦（T i 光法形成 層以形成 該兹刻附 法之電 的限制_ 液晶顯 本 〇 於下列說明中了解或於實 之目的與優點亦會於下列 指出以被了解與獲得。 明之目的一致，並具體且 之方法 其包含：形成一 層於該蝕刻附屬 一氧化鈦（T i Ox )層於部 一氧化鈦圖案；以該氧化 屬層；移除該氧化鈦層。
1293406
五、發明說明（4) 另一方面，一圖案形成之方法.，其包含：形成一蝕刻 附屬層於一基板上；形成一鈦層於該蝕刻附屬層上；氧化 部分該鈦層而形成一氧化鈦圖案；以該氧化鈦圖案作為一 遮罩而触刻該蝕刻附屬層；以及移除該氧化鈦圖案。 另一方面，一圖案形成之方法，其包含：形成一蝕刻 附屬層於一基板上；於該蝕刻附屬層上形成一氧化鈦層包 含一第一區域與一第二區域；利用一光罩以照光法照射一 光線至該氧化鈦層，姓刻該氧化鈦層之第二區域；以該氧 化鈦層之第一區域作為遮罩鍅刻該蚀刻附屬層；以及移除 該氧化鈦層之第一區域。 另一方面，一圖案形成之方法，其包含：形成一蝕刻 附屬層於一基板上；形成一氧化鈦層於該蝕刻附屬層上； 轉變該氧化鈦層之表面由疏水性（Hydr〇ph〇bic)至親水 性（Hydrophilic)使該氧化鈦層具有一疏水性表面與一 親水性表面；蝕刻部分該氧化鈦層的疏水性表面以形成一 親水性的氧化鈦圖案；以該親水性的氧化鈦圖案作為一遮 罩而蝕刻該蝕刻附屬層；以及移除該親水性的氧化鈦圖 案。 " 另一方面，一圖案形成之方法，其包含：提供一蝕刻 附屬層；形成一金屬層於該蝕刻附屬層上；氧化部分該金 屬層以形成一金屬氧化層與一非金屬氧化層；以一第一勉 刻工具移除該非金屬氧化層；以該金屬氧化層作為遮罩而 敍刻該鍅刻附屬層；以及以一第二蝕刻工具蝕刻該 化層。 、’甸私
1293406 五、發明說明（5) 另一方面丄一液晶顯示器的製造方法，其包含：提供 一基板；以一第一金屬遮罩層形成一閘極於該基板上；沉 積一閘絕緣層以覆蓋該基板；以一第二金屬遮罩層形成一 半導體層於該閘絕緣層上；以_第三金屬遮罩層作為一遮 罩而形成一源/没電極於該半導體層上；形成一純化層以 覆蓋該基板；以及沉積一晝素電極於該鈍化層上。 另一方面，一製造半導體裝置的方法，其包含：沉積 —絕緣層於該半導體基板上；形成一金屬層於該絕緣層、 上；形成一鈦層於該金屬層上；利用一光罩照射一光線至 該鈇層以形成一氧化鈦遮罩層與一鈦遮罩層；蝕刻該氧化· 欽遮罩層而形成一氧化鈦圖形；以該氧化鈦圖形作為一遮 罩蝕刻該金屬層並移除該氧化鈦層而形成一閘極；以及 入離子至該半導體基板以形成—源/汲區。 另-方面，-製造半導體裝置的方法，其包含：沉積 一絕緣層於該半導體基板上；形成一金屬層於該絕緣層、 上；形成一氧化鈦層於該金屬層上；照射一光線至部分該 氧，鈦層上以改變該氧化鈦層之表面由疏水性至親水性使 該氧化鈦層具有一疏水性表面與一親水性表面；蝕刻部分 該氧化鈦層的疏水性表面以形成一親水性的氧化鈦圖^刀 以該親水性的氧化鈦圖案作為一遮罩蝕刻該金屬層而形成 一閘極；以及植入離子至該半導體基板以形成一源/汲 〇 至此，由上列敘述應可了解本發明之目的、特色、 點輿方法，如下將對本發明更進一步詳細敘述並伴隨圖=
mm
第10頁
1293406
以解釋本發明。 【實施方式】 以下將會對本發明作註 圖示說明。 之具體 本發明的具體實施例中，_ 屬取代習知技藝中的光阻作為在 擋蝕刻液至該蝕刻附屬層的材料。 蝕刻附屬層上的金屬層以形成一金屬 圖案作為一遮罩蝕刻該蝕刻附屬層以 ^ 本發明的具體實施例中，一部份 氧化物。形成該金屬氧化物的方法為 中提供一能量於該金屬。該金屬與該 的蝕刻選擇率（Etching Selection 金屬與該金屬氧化物可因顯影不同而 不同氣體蝕刻時具有差異效果一般 陳述，範例也將會以 以一金屬 蝕刻該蝕 換言之， 圖案後， 形成圖案。 的金屬氧化為一金屬 於一開放或含氧環境 物具有不同 因此，該 其如同可被 構成，即以 刻附屬層時 姓刻一在該 利用該金屬 金屬氧化 Ratio ) 被區分， 劑或蝕刻氣體可單就蝕刻該金屬或金屬氧化物 擇性蝕刻。另外，也可改變該金屬氧化物的表 當照射一光線至該金屬氧化物表面時可將該表 改變至親水性，再利用一適當的顯影劑即可得 形。 所以，一適當的顯影 而作為一選 面特性，如 面由疏水性 到需要的圖 上述的該金屬可為欽，欽於空氣中穩定但若於空氣或 含氧環境中加熱則會轉變為氧化鈦（T i 〇x )。因為鈦與氧 化鈦具有不同的蝕刻選擇率，當一部份的鈦氧化為氧化鈦
1293406 五、發明說明（7) 並提供-特定的顯影劑時，可得到一氧化鈦圖案。 當一特定波長的光線照射至該氧化鈦時，該氧彳卜获沾 表面將由疏水性轉變為親水性匕，的 的特性可獲得-特定氧二ί ;;與; a 寺疋氧化鈦圖案即可得到所需的圖案。 产本發明的具體實施例中的圖案形成方法也可利 J導2為一遮罩層而在不同的薄膜上形成圖·。例如 置^:器中不同的電極、走線、絕緣圖案、半 杰古=、旦素 或其他相似物可藉由本發明的圖案形 作。所謂「遮罩層」意指鈦或氧化鈦作為一遮蓋 層以遮蓋一部份钱刻附屬層。 、、、 在本發明的具體實施例中形成金屬圖案的方法將於下伴 隨圖示說明。第2Α至2F圖係本發明中一實施例的圖案形成 順序步驟TF意圖’將以在—金屬層上形成圖案作為範例。 另外，本發明的金屬圖案形成法，理所當然亦可製作其他 圖案如半導體圖案與絕緣圖案等。 如第2Α圖所示，一金屬層丨03 (如鋁）形成於一基板 101—上。一飲層110形成於該金屬層丨〇3上，其中該鈦層ιΐ() 可藉由與該金屬層103相同設備的蒸鍍或濺鍍製程（音耜 相同條件與製程環境）製作。 n 接著，如第2B圖，一光線（如紫外光或雷射）利用一 光罩1 0 7 射至一區域而形成一金屬圖形。該光線的照射 提供該鈦層1 0 0 —能量。此時，該紫外光或雷射的照射使 得空氣或一含氧環境氧化該鈦層11〇。接著，該鈦層11〇的
第12頁 1293406 五、發明說明（8) 表面先氧化’ 一段時間後，該鈦層1丨〇將完全氧化為一氧 化鈦層11 0 a。 如第2 C圖’該氧化鈦層11 〇 &被一非氧化的鈦層11 〇 b所 ί哀繞’其中該氧化鈦層1丨〇 a之後將在該金屬層丨〇 3上作為 形成圖案之用。接著，如第2D圖，該鈦層11〇1)被移除而形 成一特定形狀的氧化鈦層11 〇a，即一氧化鈦圖形。該鈦層 11 Ob可藉由一濕餘刻製程或一乾蝕刻製程而移除。該濕蝕 刻製程中，常以一酸類如氫氟酸（HF )作為顯影劑，氫氟 酸並不與氧化鈦反應而與鈦反應成為鈦化氟（TiF )因此 可被移除。所以’如第2D圖，藉由氫氟酸可只移除該鈦層_ 110b而保留該氧化鈦圖案11〇a於該金屬層1〇3上。除了硫 酸（馬SO4 )以外也可使用氫氟酸以外的酸類，因為鈦並不 與SO4離子反應。至於該乾蝕刻製程方面，可使用一般作為 餘刻氣體的氯氣（Cl2 )或含有氯之混合氣體 (CF4 /C丨2 /〇2 ) ’其钱刻氧化鈦的速率遠小於以相同氣體餘 3欽的速率。所以，當該金屬層丨〇 3經由濕蝕刻或乾蝕刻 $程敍刻時，該氧化鈦圖案11(^阻擋了該蝕刻液（濕蝕刻 製程）或該蝕刻氣體（乾蝕刻製程），因此不在該氧化鈦 圖案110a之下的金屬層將被移除，如第π圖所示。 “接者，如第2 F圖，該氧化欽圖案11 〇 a餘刻後被移除而 裸路出所需的金屬圖案l〇3a。該氧化鈦圖案11〇&可藉由一 屬钱刻或一乾蝕刻製程移除。該濕蝕刻製程可使用硫酸， f為硫酸中的s〇4 —離子會與氧化鈦反應而可移除氧化鈦以 得到所需的圖案。該乾敍刻製程的蝕刻氣體可使用氯氣/
第13頁 1293406 五、發明說明（9) 虱氣（Cl〆％)或四氟化碳/氯氣等以得到所需 的圖案。 第3 A至第3C圖顯示本發明形成—實際圖案的放大 圖。第3 A至第3C圖顯不顯示一氧化鈦遮罩用以形成不 類型的圖案。第3A圖為一照片，特別顯示一基板上的氧化 鈦遮罩位於一絕緣層如氮化矽（SiNx)上。第⑽圖為—照 片，顯示一基板上的氧化鈦遮罩位於一非晶矽層上而該; 晶矽層位於一絕緣層如氮化矽（SiNx)上。第扎圖為—照 片顯不一基板上的氧化鈦遮罩位於一氧化銦錫層上。如 以上照片所示，本發明的圖案形成法中，不同的遮罩可分 別於-絕緣層、一半導體層與一金屬層上形成圖案。 :如^㈣圖，圖案的獲得也可以利用該金屬 物如軋化鈦的疏水性與親水性特性。儘管於下只舉出 圖案形成方法中的一例，然而氧化鈦的金 二'二形Λ圖案在不同的金屬上。如第4Α圖，-金屬層 一_ ’呂'儿積於一絕緣材料（如玻璃）的基板201上。 二二氧：鈦沉積於該金屬層2〇3上以形成-二氧化鈦層 金化ί層210可直接以蒸鍍法或濺鍍法形成於該 照=得之或將欽沉積於該金屬層2°3上後再以加熱或 ? η 7广士後“如第4B圖’一光線如紫外光或雷射，由-光罩 207上方照射至該二氧化鈦層的部分區 雷射的照射使得二氧化鈦的表面轉為親水性。-般而言 二虱化鈦被視為一光觸媒材料（ph〇t〇cataiyUc 第14頁 1293406 五、發明說明（ίο)
Ma t er i a 1 )並具有疏水性。當該紫外光或雷射照射至二氧 化欽表面日守’其表面會產生氮氧自由基（OH Radical )而 使得該表面性質轉為親水性。 第5圖係一紫外光照射時間與一接觸角之關係圖。第5 圖中，一曲線a代表由賤鑛法形成的一二氧化鈦層，一曲 線b代表由電裝輔助化學氣象彡儿積法（Plasma Enhanced Chemical Vapor Deposition，PECVD)形成的一二氧化鈦 層，一曲線c代表由電漿輔助化學氣象沉積法於1 〇 〇溫度 下形成的一二氧化鈦層。而該接觸角意指當一液體於一固 體的表面達成熱力學平衡時所形成的角度。該接觸角是可籲 濕性的一指標，也就是該固體表面的親水性特性，其中親 水性越強則接觸角越小。第5圖顯示當一紫外線照射至該 二氧化鈦層時，該接觸角減小。再者，當一紫外線照射至 該二氧化鈦層時超過一小時時，該接觸角趨近於零，意指 其具有一強親水性。 如第4C圖所示，經由紫外線或雷射的照射後，該二氧 化鈥層211分為具親水性表面的一第一二氧化鈦層21〇&與 具有疏水性表面的一第二二氧化鈦層210b。如上述，當提 供一硫酸或一鹼金屬基蝕刻液於該具有不同表面特性的二 氧化鈦層時，具有親水性的該第一二氧化鈦層21〇a的氫氧_ 自由基並不與硫酸中的SO*離子結合。也就是說，該氫氧自 由基保護該該二氧化鈦層2 11表面的親水性。因此，只有 具有疏水性的該第二二氧化鈦層2 1 Ob會被蝕刻液移除。所 以，如第4D圖所示，所需的圖形，也就是具有親水性的該
1293406 五、發明說明（11) 層2 11與具有親水性的該第一二氧化鈦層2丨〇 a將 保留於該金屬層203上。 )接著，如第4 E圖所示，提供一蝕刻溶液以移除所有的 汶金屬層2 0 3除了覆蓋於該具有親水性的二氧化鈦層2^與 ，有親水性的該第一二氧化鈦層2丨〇a的部分外。之後，: ，4F圖所不，以氣氣/氮氣（C1〗/N2 )或四 JVU2)㈣該第一二氧化鈦層21。3而裸露該：屬孔 203a於該基板2〇1上。 ” 2上述，本發明所提出的圖案形成法中，該圖案的形 成疋利用一金屬如鈦及金屬氧化物蝕刻速率的不同盥金 表的表面性質來達成。典型的鈦與二氧化鈦製程是 腔中完成，而大多數的製程與半導體裝置及顯示 二一真空腔中完成。31此，鈦舆二氧化鈦亦可利用 ==器的製程來完成，…簡化其製造過程並 案形成法可應用於製作不同的圖案如金屬圖 =门：：圖案與半導體圖案等1外，該方法也可 性裝置如半導體裝置或顯示器如液晶顯示器等。、 本發明將於下提出一利用該圖案形成法以製造一電性 5 :首先’第6圖至第9圖將用以說明一液晶顯示器的製造 ^法。液晶顯示器中如全透式的平面面板顯示器 =:issive Flat panel DispUy 廣泛 用於各種不同的電性裝置如行動電話、個人數位助理文 (PDA)或筆記型電腦中。液晶顯示器較其他的平面面板 1293406 五、發明說明（12) " ' " ----- =示器較為實用，因其具有厚度薄與重量輕並可提供高畫 質影像的優點。當數位電視、高畫質電視與掛牆式電視的 需求增加時，將大尺寸的液晶顯示器應用於電視的研究正 熱絡進行中。一般而言，液晶顯示器可依其控制液晶分子 的方法分為幾種不同的類型。現今，一動態矩陣薄膜電晶 體（Active Matrix Thin Film Transistor)液晶顯示器 因其反應時間迅速與影像殘留較短而正被廣泛的使用。° 第6圖顯示一薄膜電晶體液晶顯示器（tft LCD )的一 面板350結構。如第6圖所示，複數個橫向分布的閘線351 與複數個縱向分布的資料線352於一液晶顯示面板35〇上定_ 義出複數個晝素。一般而言，N X Μ的畫素是以n條閘線 3 5 1與Μ條資料線3 5 2共同形成。本圖只顯示一個畫素故在 此解釋之。 一 如第6圖所示，一薄膜電晶體3 53位於每一個畫素中， 其包含一閘極35 4連接一閘線351，一半導體層355於該閘 極上並在提供一訊號至該閘極354時被驅動，以及一源極 356與一沒極357 —同於該半導體層355上。一晝素電極359 位於母一畫素中’其中該畫素電極359連接該沒極357，以 致當該半導體層3 5 5被驅動時一影像訊號可經由該源極3 5 6纏| 與該沒極357提供至該畫素電極359，進而控制其液晶。一 黑矩陣372位於該薄膜電晶體353、該閘線351以及該資料 線352上方以避免露光，也避免光對該該薄膜電晶體353造 成影響。 第7圖顯示該液晶顯示器的結構。如第7圖所示，該閘
第17頁 1293406 五、發明說明（13) 極354位於該下基板360上，其中該閘極354由一金屬構成 而該下基板3 6 0由一透明絕緣材料如玻璃所構成。一閘絕 緣層36 2沉積於該下基板360的全部表面上並覆蓋該閘極 354。該半導體層355位於該閘絕緣層362上，而該源極356 與該汲極357則位於該半導體層355上，其中該源極356與 該〉及極357由一金屬構成。 一純化層364形成於該下基板3 60上並位於該源極356 與該没極357的上方。一畫素電極359位於該鈍化層364上 並藉由該鈍化層364中的一接觸孔365而與該薄膜電晶體 353的沒極357達成電相連，其中該晝素電極359以一透明· 金屬如氧化銦錫（Indium Tin Oxide，ITO)所構成。該 黑矩陣3 72位於一上基板3 70並作為一光遮蔽層以避免光漏 至該晝素中的非顯示區與該薄膜電晶體353區而造成畫質 降低’其中該畫素中的非顯示區即為一畫素與另一畫素間 的區域。另外，一彩色濾光片層3 7 4位於一影像顯示區以 k供一實際色彩。儘管圖中並未顯示，一透明金屬（如氧 化銦錫）所構成的共用電極位於該彩色滤光片層Μ 4上。 一液晶層380位於具有該薄膜電晶體353的下基板36〇與具 有該彩色濾、光片層374的該上基板3 7〇中間，以上結構共同4 完成一液晶顯示器。 本發明的液晶顯示器製造方法可使用一五道光罩步驟 的光罩製程，其包含：一閘極354的形成步驟，一半導體 層的355形成步驟’ 一源極356與一汲極357的形成步驟， 一純化層364中的接觸孔365形成步驟以及一畫素電極359
1293406 五、發明說明（14) 的形成步驟。習 用時機為該閘金 該半導體沉積步 積步驟與該鈍化 晝素電極的金屬 積步驟之後。與 示以圖案形成法 驟中，每一圖案 化鈦）間的兹刻 不同而形成。 知技藝使用光 屬層沉積步驟 驟與該源金屬 層沉積步驟之 沉積步驟之間 本發明相較， 製造一液晶顯 皆利用一金屬 選擇率而形成 阻的製造 與該半導 沉積步驟 間，該純 ，以及該 第2A至2F 示器。也 (如鈦） ，或以二 方法中， 體沉積步 之間，該 化層沉積 畫素電極 圖與第4A 就是在每 與其氧化 氧化鈦表 光阻的使 驟之間^ 源金屬沉 步驟與該 的金屬沉 至4F圖顯 一微影步 物（如氧 面性質的
第8A圖至第8G圖係顯示本發明中一液晶顯示器的製造 方法’其將鈥沉積並氧化以形成圖案。雖然並未顯示於圖 中’其亦可利用二氧化鈦表面性質的不同作為製造該液晶 顯示器的方法。首先，如第^圖，一金屬沉積於一下基板 360上而形成一金屬層354a，再沉積一鈦層305於該金屬層 3 54a上，其中該金屬可為鋁、鋁合金或銅，而該下基板可 微一透明材料如玻璃。接著，將一光罩3〇7置於該鈦層3〇5 上方’再以一光線如紫外線或雷射照射該鈦層3 〇 5，該鈦 層3 0 5上照光之部分則氧化成氧化鈦。之後，如第8 B圖所 示’提供一蝕刻液（一酸類如氫氟酸）將該鈦層305移除 而保留一氧化鈦圖案30 5a於該金屬層354a上。當一蝕刻液 提供於該金屬層354a時，除了一部份被該氧化鈦圖案305a 遮蓋的該金屬層354a外，其他的該金屬層354a都將被移 除。接著，蝕刻該氧化鈦圖案305a後，一閘極354則形成
第19頁 1293406
於該下基板360上。 接著，如第8C圖，以一化學氣象沉積法（Chemical Vapor DeP〇sition，CVD)形成一閘絕緣層％〗以覆蓋該下 基板360的所有表面。一半導體層355a沉積於該閘絕緣層 362上。接著’另一鈦層316形成於該半導體層託“上，以 光罩3 0 8 ,¾•、射一光線如紫外光或雷射於該敛層31 6上使得 未被4光罩308所遮蔽的部分氧化為氧化欽。 之後，如第8D圖，提供一蝕刻液（一酸類）於該鈦層 316，因該鈦層316中的氧化鈦而可得到一氧化鈦圖案。該 氧化鈦圖案遮蓋一部份的半導體層355a，因此，以一钱刻鲁 氣體蝕刻該半導體層355a與該氧化鈦圖案後，只剩一半導 體層355仍保留在該閘絕緣層362上。 如第8E圖所示，該源極356與該没極357形成於該半導 體層355上而完成一薄膜電晶體，其中該源極356與該没極 357以一金屬構成如鉻、鉬、鋁、鋁合金、或銅等。儘管 並未圖示，該源極356與該汲極357可以與製作該閘極354 相同之製程而形成，即照光至一鈦層以氧化該鈦層，其中 未被氧化的鈦層將被蝕刻而形成一氧化鈦圖案。之後可利 用該氧化鈦圖案而形成該源極356與該汲極357。 f 如第8F圖，該鈍化層364形成於該下基板360上的該薄 膜電晶體處。接著，沉積一透明金屬如氧化銦錫以形成該 畫素電極359。該畫素電即359經由該鈍化層364的一接觸 孔365而與該薄膜電晶體的汲極357達成電相連。而該畫素 電極359與該鈍化層364中的接觸孔365可以一鈦的微影製
第20頁 1293406
程而形成。 接著，如第8G圖，一黑矩陣372與一彩色率光片層374 一同形成於該上基板370上，其中該黑矩陣可以鉻/氧曰化鉻 (Cr/CrOx)或一黑樹脂製成。接著，接合該下基板36〇& 該上基板370。最後，將一液晶層380置於該上基板與 該下基板3 6 0間而完成一液晶顯示器。 ^ 如上述，本發明中製造液晶顯示器的方法為利用鈦與 氧化鈦的蝕刻率的圖案形成法。採用該圖案形成法使得& 造液晶顯示器的所有製成變為簡單，也同時降低了製造$ 本。本發明的圖案形成法亦可如第9AS9F圖所示，應用於_ 製作半導體裝置中。 第9A至9F圖係顯示本發明中利用圖案形成法製造一半 導體裝置之順序步驟示意圖。首先，如第9 A圖所示，一絕 緣層46 2a形成於一半導體基板46〇上，其中該半導體基板 可為一半導體晶圓。一半導體層454a形成於該絕緣層462a 上’其中該半導體層454a可為一多晶石夕（p〇iy 一 Silicon， P - Si )。一鈦層410形成於一絕緣層462a上。 接著，如第9B圖，將一光罩4〇 7置於該鈦層410上方， 再以一光線如紫外線或雷射照射該鈦層41 〇，該鈦層41 〇上_丨 照光之部分則氧化為氧化鈦而未照光的部分則無改變。如 第9C圖，提供一蝕刻液（如一酸類）或一蝕刻氣體（如氯 氣或含氯之混合氣體如CF4/Cl2/02)至該鈦層410，則該未 變化的鈥層410被移除而保留一氧化鈦圖案4i〇a於該多晶 矽的半導體層45 4a上。如第9D圖所示，該半導體層45 4a被
第21頁 1293406 五、發明說明（17) 該氧化欽圖案410a所遮蓋’所以當提供一蝕刻液將移除該 絕緣層462a、該多晶矽的半導體層454a以及該氧化鈦圖形 41 0 ’而該閘絕緣層4 6 2與該閘極4 5 4則保留於該半導體美 板460上。如第9E圖所示，將離子植入被該閘=454遮蓋"的 該半導體基板460而形成一源極區456與一汲極區457於該 半導體基板460上，如第9F圖，於此完成一半導體裝置。 如上述，製程中可同時蝕刻或分開蝕刻該絕緣^f 462a 與該多晶矽的半導體層454a。若分開蝕刻，則該絕緣層 462a可於離子植入後蝕刻，如此一來，該絕緣層462a二作 為一緩衝層避免該半導體基板46〇受到離子植入的影響。 在製造該半導體裝置的方法中，照光至部分鈦層a上以 將其氧化為氧化鈦，再利用鈦與氧化鈦的蝕刻選擇率可形 成一圖案。另外亦可利用二氧化鈦的表面特性（疏水性盥 親水性）形成該圖案。本發明的圖案形成法適合應用於不 同裝置的不同圖案中如液晶顯示器或半導體裝置等，同 理’本發明的圖案形成法亦可應用於需要金屬$絕緣圖形 的任何電性裝置中。 本發明的的圖案形成法係使用一金屬（如鈦）與其氧 化物（如氧化鈦）以取代習知技藝中使用一光阻，^許 多優點：第-’該製造過程簡單，可省去光阻烘烤的二步 驟；第二，製造成本可因由圖案形成中分離出顯影線而降 低。本發明中的圖案形成法可使用與製造電性裝置相同的 没備，以形成一金屬層為例，該金屬層與該鈦層可使用同 -真空腔製作。因此，與習知技藝使用光阻相車交，其製造
1293406 五、發明說明（18) 成本可大幅降低。 晶體時，其成本約 其比例遠低於使用 環境的污染問題可 光阻；最後，可避 積，鈦層是以蒸鍍 確控制而可避免圖 本發明可以許 同型態加以具體實 下的專利範圍，除 本發明之精神與範 落於或等同於以下 使用本發明的 為該薄膜電晶 光阻製作圖案 有效控制，因 免有瑕疵的電 或賤鍍等方至 案缺點的產生 多未脫離本發 施，是以上述 特別限定之項 疇中，是以， 專利範圍的界 圖案形成法製造一薄膜電 體總製造成本的15〜20%， 的40〜45% ;第三，該製成 為本發明並不會丢棄任何 性裝置。不同於光阻的沉 製作，所以其厚度可以精 〇 明之精神與基本原理之不 的實施例並非加以限制以 目外，其都應廣泛包含於Λ 所有的變更或修飾都應坐 定内。
1293406
為提供對本發明更進一步 本說明書之一部分，發明之具 發明之原理。 第1A至1F圖係習知技藝中 序示意圖。 之了解，故納入附加圖 體圖示與敘述一同為解釋本 以一光阻形成圖案之步驟順 第2A至2F圖係本發明中一 示意圖。 實施例之圖案形成步驟順序 第3A至3C圖係本發明中一實施例製作一實際圖形之放 大圖。 第4A至4F圖係本發明中另一實施例之圖案形成步驟順# 序示意圖。 第5圖係一紫外光照射時間與一接觸角之關係圖。 第6圖係一液晶顯示器之平面圖。 第7圖係第6圖中沿I — I，之剖視圖。
第8A至8G圖係顯示本發明中以圖案形成法製造〆浪晶 顯示器之步驟順序示意圖。 V 第9A至9F圖係顯示本發明中利用圖案形成法製造〆半 導體裝置之步驟順序示意圖。 ' 元件符號說明 1 基板 3 金屬層 3a金屬圖案 5 光阻層
1293406 圖式簡單說明 5a光阻圖案 7 光罩 101 基板 10 3 金屬層 103a金屬圖案 107 光罩 110 鈦層 110a 氧化鈦層（氧化鈦圖案） 110b鈦層 201 基板 203 金屬層 203a金屬圖案 207 光罩 210 二氧化鈦層 210a 第一二氧化鈦層 210b 第二二氧化鈦層 211 二氧化鈦層 a 曲線 b 曲線 c 曲線 3 0 5 鈦層 305a 氧化鈦圖案 307 光罩 308 光罩
第25頁 1293406
圖式簡單說明 316 鈦層 350 面板 351 閘線 352 資料線 353 薄膜電晶體 354 閘極 354a 金屬層 355 半導體層 355a 半導體層 356 源極 357 汲極 359 畫素電極 360 下基板 362 閘絕緣層 364 鈍化層 365 接觸孔 370 上基板 372 黑矩陣 374 彩色濾光片層 380 液晶層 407 光罩 410 鈦層 410a 氧化鈦圖案 454 閘極 第26頁 1293406 圖式簡單說明 454a半導體層 4 5 6 源極區 4 5 7 >及極區 460 半導體基板 462 閘絕緣層 462a絕緣層 Ηϋ 第27頁 Φ

Claims (1)

1293406 六、申請專利範圍 1 · 一圖案形成方法，其包含： 形成一餘刻附屬層於一基板上； 形成一鈦層於該蝕刻附屬層上； 糟由一光罩照射一光線至一部份該欽層以形成一氧化鈇 層； 蝕刻該鈦層以形成一氧化鈦圖案； 以該氧化鈦圖案作為一遮罩蝕刻該蝕刻附屬層；以及 移除該氧化鈦圖形。 2 ·如申請專利範圍第1項所述之方法，其中該光線可為— 紫外光或一雷射。 3·如申請專利範圍第1項所述之方法，其中該鈦層係以該 光線之照射而氧化為氧化鈦。 4·如申請專利範圍第1項所述之方法，其中蚀刻該鈦層包 含提供具有一酸類的一蝕刻液。 5·如申請專利範圍第4項所述之方法，其中該酸類包含氫 氟酸（HF )。 6·如申請專利範圍第1項所述之方法，其中蝕刻該鈦層包 含提供具有氣氣的一氣體。 7·如申請專利範圍第1項所述之方法，其中蝕刻該鈦層包 含提供具有一含氯混合氣體的一氣體。 8·如申請專利範圍第7項所述之方法，其中該含氯混合氣 體包含四氟化碳/氯氣/氧氣（ciVci2/〇2 )。 9 ·如申請專利範圍第1項所述之方法，其中移除該氧化鈦 圖幵> 包含提供具有硫酸的/蚀刻液。
第28頁 1293406 六、申請專利範圍 10 ·如申請專利範圍第1項戶斤述之方法，其中移除該氧化鈦 圖形包含提供一鹼金屬基蝕到液。 11 ·如申請專利範圍第1項所述之方法，其中移除該氧化鈦 圖形包含提供具有氯氣/氮氟（以“心）的一蝕刻氣體。 12 ·如申請專利範圍第1項所述之方法，其中移除該氧化鈦 圖形包含提供具有四氟化破/氯氣（CFj/Cl2)的一蝕刻氣 1 3 ·如申請專利範圍第1項所述之方法，其中該蝕刻附屬層 為一金屬層、一絕緣層與一半導體層其中之一。 14·如申請專利範圍第1項所述之方法，其中形成該鈦層之 設備與形成該姓刻附屬層之設備相同。 15· —圖案形成方法，其包含： 形成一蝕刻附屬層於一基板上； 形成一鈦層於該蝕刻附屬層上； 氧化一部分該鈦層以形成一氧化鈦圖案； 以該氧化鈦圖案作為一遮罩蝕刻該蝕刻附屬層；以及 移除該氧化鈦圖形。 1 6·如申請專利範圍第1 5項所述之方法，其中氧化一部份 該鈦層包含藉由一光罩照射一光線至該鈦層。 W丄請專利範圍第16項所述之方法，其中該光線可為 一紫外光或一雷射。 ~ 1 8 · —圖案形成方法，其包含： 形成一姓刻附屬層於一基板上； 幵>/成一氧化鈦層包含一第一區域與一第二區域於該蝕
1293406
六、申請專利範圍 刻附屬層上； 藉由一光罩照射一光線至該二氧化鈦層的該第一區域； 蝕刻該二氧化鈦層的第二區域； 以該二氧化鈦層的第一區域作為一遮罩而蝕刻該蝕刻附 屬層；以及 移除該二氧化鈦層的該第一區域。 1 9·如申請專利範圍第1 8項所述之方法，其中形成該二氧 化鈦層包含沉積一二氧化鈦層於該蝕刻附屬層上。 20·如申請專利範圍第1 8項所述之方法，其中形成該二氧 化鈦層包含： / 沉積一鈦層於該蝕刻附屬層上；以及 氧化該鈦層。 其中氧化該鈦層 21 ·如申請專利範圍第2 0項所述之方法 係藉由照射一光線至該鈦層。 其中該光線可為 22·如申請專利範圍第18項所述之方法 一紫外光或一雷射。 其中該二氧化鈦 23·如申請專利範圍第18項所述之方法7、，…一，…〜 一區域的疏水性表面藉由照射該光線而轉’變為親 水性表面。 2:.鈦如:二專二利Λ圍第18項所述之方法，其中蝕刻該二氧 料场u 品域包含提供具有硫酸的一蝕刻液至該二氧 化欽層。 2 5 ·如申請專利範圖楚彳δ $ &、+、4 π π的# m 圍第18項所述之方法，其中蝕刻該二氧 化欽的該第一區域白各链处目古 3¼供具有一鹼金屬基的一蝕刻液至
第30頁 1293406 六、申請專利範圍 該二氧化鈦層。 2 6 ·如申請專利範圍第1 8項所述之方法，其中移除該二氧 化鈦層的該第一區域包含提供一具有氯氣/氮氣（C12/n2) 的蝕刻氣體至該二氧化鈦層的該第一區域。 2 7 ·如申請專利範圍第1 8項所述之方法，其中移除該二氧 化鈦層的該第一區域包含提供一具有四氟化碳/氯氣 (CF4/C12)的蝕刻氣體至該二氧化鈦層的該第一區域。 2 8 ·如申請專利範圍第1 8項所述之方法，其中該蝕刻附屬 層為一金屬層、一絕緣層與一半導體層其中之一。 2 9 ·如申請專利範圍第1 8項所述之方法，其中形成該鈦層鲁 的設備與形成該蝕刻附屬層的設備相同。 30· —圖案形成方法，其包含： 形成一蝕刻附屬層於一基板上； 形成一氧化鈦層於該蝕刻附屬層上； 改變該氧化鈦層的表面由疏水性至親水性使得該氧化鈦 層具有一疏水性表面與一親水性表面； 蚀刻該氧化鈇層具有疏水性表面的部分以形成一親水性 氧化鈦圖案； 以該親水性的氧化鈦圖案作為一遮罩餘刻該姓刻附屬 纏 層；以及 _ 移除該親水性的氧化鈦圖案。 31 ·如申請專利範圍第30項所述之方法，其中改變該氧化 鈦層的表面包含照射一光線至該氧化鈦層。 32·如申請專利範圍第31項所述之方法，其中該光線可為
1293406 六、申請糊細 一紫外光或一雷射。 33· —圖案形成方法，其包含： 提供一蝕刻附屬層； 形成一金屬層於該蝕刻附屬層上； 氧化一部份該金屬層以形成一金屬氧化層與一非金屬氣 化層； 以一第一蝕刻工具移除該非金屬氧化層； 以該金屬氧化層作為一遮罩蝕刻該蝕刻附屬層；以及 以 卓一餘刻工具钱刻該金屬氧化層。 34·如申請專利範圍第33項所述之方法，其中該金屬層包 含鈦。 其中該金屬氧化 其中該弟一姓刻 35·如申請專利範圍第34項所述之方法 層包含氧化鈦。 3 6 ·如申請專利範圍第3 3項所述之方法 ”^ ^ ^ 工具為一钱刻液，其中該蝕刻氣體對非金屬氧化層的蝕刻 速率較尚於對金屬氧化層的触刻速率。 37·如申請專利範圍第33項所述之方法，其中該第一敍刻 工具為一蝕刻氣體，其中該蝕刻氣體對非金屬氧化層的蝕 刻速率較高於對金屬氧化層的蝕刻速率。 38·如申請專利範圍第33項所述之方法，其中該第二餘刻 工具，一蝕刻液，其中該蝕刻氣體對金屬氧化層的蝕刻 率較高於對非金屬氧化層的蝕刻速率。 x 39·如申請專利範圍第33項所述之方法，其中該第二餘刻 工具為一蝕刻氣體，其中該蚀刻氣體對金屬氧化層的蝕刻
第32頁 1293406 六、申請專利範圍 速率較高於對非金屬氧化層的鍅刻速率。 40· —製造液晶顯示器之方法，盆 提供一基板； ^ * 以一第一金屬遮罩層形成一閘極於該基板上； 沉積一閘絕緣層以覆蓋該基板， 以一金屬遮罩層形成一半導體層於該閘絕緣層上； 以一第二金屬遮罩層形成源/汲極於該半導體層上； 形成一鈍化層以覆蓋該基板；以及 S ， 沉積一畫素電極於該鈍化層上。 其中該第一、第 其中形成該閘極 41 ·如申請專利範圍第4 〇項所述之方法 一與第二金屬遮罩層各以欽構成。 42·如申請專利範圍第41項所述之方法 之步驟包含： 形成一金屬層於該基板上； 形成一鈦構成之第一金屬遮罩層於該金屬層上； 以一光罩至光至一部份的第一金屬遮罩層以形成一氧化 鈦遮罩層與一與一鈦遮罩層； 蝕刻該鈦遮罩層； 以該氧化鈦遮罩層作為一遮罩钱刻該金屬層；以及 移除該氧化鈦遮罩層。 43·如申請專利範圍第41項所述之方法，其中形成該半導 體層之方法包含： 沉積一半導體層於該閘絕緣層上； 形成一鈦構成之第二金屬遮罩層於該半導體層上；
第33頁 1293406 六、申請專利範圍 以一光罩至光至一部份的第二金屬遮罩層以形成一氧化 欽遮罩層與一與一欽遮罩層； 餘刻該鈦遮罩層； 以該氧化欽遮罩層作為一遮罩钱刻該半導體層；以及 移除該氧化鈦遮罩層。 4 4.如申請專利範圍第41項所述之方法，其中形成該源/汲 極之方法包含： 沉積一金屬層於該半導體層上； 形成一鈦構成之第三金屬遮罩層於該金屬層上； 以一光罩至光至一部份的第三金屬遮罩層以形成一氧化_ 欽遮罩層與一與一欽遮罩層； 蝕刻該鈦遮罩層； 以該氧化欽遮罩層作為一遮罩姓刻該金屬層；以及 移除該氧化鈦遮罩層。 4 5.如申請專利範圍第40項所述之方法，其中形成該晝素 電極之方法包含： 沉積一氧化銦錫層於該純化層上； 形成一鈦構成之第四金屬遮罩層於該半導體層上； 以一光罩至光至一部份的第四金屬遮罩層以形成一氧化φ 鈦遮罩層與一與一鈦遮罩層； 餘刻該鈇遮罩層； 以該氧化鈦遮罩層作為一遮罩蝕刻該氧化銦錫層；以及 移除該氧化鈦遮罩層。 4 6.如申請專利範圍第40項所述之方法，其中該第一、第
第34頁 1293406 、申請專利範圍 二與第二金屬遮罩層各以二氧化鈦構成。 4 7 ·如申請專利範圍第4 6項所述之方、本 .,,^ ^ ψά ^ 之步驟包含： 之之方去，其中形成靡 形成一金屬層於該基板上； 形成一一軋化鈦構成之第一金屬遮罩於該金屬層上； 以一光罩照光至一部份的該二氧化鈦層金屬遮罩 層）以改變該二氧化鈦層的表面由疏水性至親水降，使得 該二氧：鈦層具有-疏水性表面與一親水性表面； 蝕刻=一，化鈦層具有該疏水性的表面的 形成一 親水性的二氧化鈦圖案； 以該親水性的二氧化鈇圖案作為_遮罩金屬層； 以及 移除該親水性的二氧化鈦圖案。 48·如申請專利範圍第46項所述之方法，甘丄 ^ L ^ 體層包含： μ其中形成該半導 沉積一半導體層於該絕緣層上； 上形成二氧化鈦構成的一第二金屬豸罩層於料導體層 以一光罩照光至一部份的該二氧化鈦層 罩層）以改變該二氧化鈦層的表面由疏水至^^屬， 得該二氧化鈦層具有一疏水性表面與一親水，使 钱刻該二氧化鈦層具有該疏水性的表 ， 親水性的二氧化鈦圖案； 、#份以形成一 以該親水性的二氧化鈦圖案作為一遮罩餘刻該半導體
1293406
六、申請專利範圍 層；以及 移除該親水性的二氧化鈦圖案。 49.如申請專利範圍第46項所述之方法，其 極包含： 成該源/汲 沉積一金屬層於該半導體上； 形成二氧化鈦構成的一第三金屬遮罩層於該金屬厣上· 以一光罩照光至一部份的該二氧化鈦層（該第三:’ 單層）以改變該二氧化鈦層的表面由疏水性至親水性，遮 得該二氧化鈦層具有一疏水性表面與一親水性表面· 使 飯刻該二氧化鈦層具有該疏水性的表面的部份來 親水性的二氧化鈦圖案； ^成一 以該親水性的二氧化鈦圖案作為一遮罩蝕刻該 £λ n μ I屬層； 移除該親水性的二氧化鈦圖案。 5 0 ·如申請專利範圍第4 6項所述之方法，其中带 電極包含： 該畫素 沉積一氧化銦錫層於該鈍化層上； 形成一氧化鈦構成的一第四金屬遮罩層於兮& 上； 、w虱化銦錫層 以一光罩照光至一部份的該二氧化鈦層（該第 罩層）以改變該二氧化鈦層的表面由疏水性^ ，金屬遮 传該一氧化鈦層具有一疏水性表面與一親水性表 【生’使 钱刻該一氧化鈦層具有該疏水性的表面的部、’ 親水性的二氧化鈦圖案； 77以形成—
第36頁 I293406
遮罩餘刻該氧化銦錫 以該親水性的二氧化鈦圖案作為一 層；以及 移除該親水性的二氧化鈦圖案。 51· 一半導體裝置的製造方法，其包含： 沉積一絕緣層於該半導體基板上； 形成一金屬層於該絕緣層上； 形成一鈦層於該金屬層上； 氧化鈦遮罩層 以一光罩照射一光線至該欽層上以形成一 與一鈦遮罩層； 餘刻該鈦遮罩層以形成一氧化鈦圖形作為一遮罩； 以該氧化鈦圖形作為一遮罩钱刻該金屬層並移除該氧化 鈦圖形以形成一閘極；以及 植入離子至該半導體層以形成源/汲極區。 52·如申請專利範圍第51項所述之方法，其中該離子藉由 該絕緣層植入。 53·如申請專利範圍第51項所述之方法，其中蝕刻該金屬 層包含與該金屬層一同蝕刻該絕緣層。 54·如申請專利範圍第53項所述之方法，其中該離子直接 植入該半導體層。 55· —半導體裝置的製造方法，其包含： 沉積一絕緣層於該半導體基板上； 形成一金屬層於該絕緣層上； 形成一二氧化鈦層於該金屬層上； 以一光罩照射一光線至一部份的該二氧化鈦層以改變該
第37頁 1293406 六、申請專利範圍 二氧化鈦層的表面由疏水性至親水性，使得該二氧化鈦層 具有一疏水性表面與一親水性表面； 蝕刻該二氧化鈦層具有該疏水性的表面的部份以形成一 親水性的二氧化鈦圖案； 以該親水性的二氧化鈦圖案作為一遮罩蝕刻該金屬層以 形成一閘極；以及 植入離子至該半導體層以形成一源/汲區。
第38頁
TW092132065A 2002-11-22 2003-11-14 Pattern forming method and electric device fabricating method using the same TWI293406B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073206A KR100978250B1 (ko) 2002-11-22 2002-11-22 패턴형성방법 및 이를 이용한 전기소자 제조방법

Publications (2)

Publication Number Publication Date
TW200422791A TW200422791A (en) 2004-11-01
TWI293406B true TWI293406B (en) 2008-02-11

Family

ID=32501303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132065A TWI293406B (en) 2002-11-22 2003-11-14 Pattern forming method and electric device fabricating method using the same

Country Status (4)

Country Link
US (1) US7196015B2 (zh)
JP (1) JP4468679B2 (zh)
KR (1) KR100978250B1 (zh)
TW (1) TWI293406B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408730B (zh) * 2008-07-22 2013-09-11 Macronix Int Co Ltd 圖案化的方法
US8748323B2 (en) 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934810B1 (ko) * 2002-12-18 2009-12-31 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7585424B2 (en) * 2005-01-18 2009-09-08 Hewlett-Packard Development Company, L.P. Pattern reversal process for self aligned imprint lithography and device
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8796044B2 (en) * 2012-09-27 2014-08-05 International Business Machines Corporation Ferroelectric random access memory with optimized hardmask
US8759220B1 (en) * 2013-02-28 2014-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process
US9799534B1 (en) 2017-01-04 2017-10-24 International Business Machines Corporation Application of titanium-oxide as a patterning hardmask

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593225A (en) * 1979-01-10 1980-07-15 Hitachi Ltd Forming method of minute pattern
JPS62104177A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 化合物半導体素子の製造方法
US4842677A (en) * 1988-02-05 1989-06-27 General Electric Company Excimer laser patterning of a novel resist using masked and maskless process steps
JPH0513409A (ja) * 1991-06-28 1993-01-22 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JPH0745586A (ja) * 1993-08-02 1995-02-14 Nippon Telegr & Teleph Corp <Ntt> パタ―ン化有機物薄膜形成法
KR0175017B1 (ko) * 1995-10-23 1999-04-01 윤종용 알루미나 형성장치 및 알루미나 마스크를 이용한 식각 방법
DE69805723T2 (de) * 1997-09-12 2003-01-02 Fuji Photo Film Co Ltd Flachdruckverfahren und Druckplatte-Vorstufe für den Flachdruck
KR100252889B1 (ko) * 1997-11-14 2000-04-15 김영환 백금식각방법
JP4342075B2 (ja) * 2000-03-28 2009-10-14 株式会社東芝 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748323B2 (en) 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
TWI408730B (zh) * 2008-07-22 2013-09-11 Macronix Int Co Ltd 圖案化的方法

Also Published As

Publication number Publication date
KR20040045168A (ko) 2004-06-01
TW200422791A (en) 2004-11-01
KR100978250B1 (ko) 2010-08-26
US7196015B2 (en) 2007-03-27
JP2004311936A (ja) 2004-11-04
JP4468679B2 (ja) 2010-05-26
US20040115950A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
US7785940B2 (en) TFT array substrate and method for fabricating the same
US8053295B2 (en) Liquid crystal display device and method of fabricating the same
JP2010204656A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
TWI293406B (en) Pattern forming method and electric device fabricating method using the same
TW200947683A (en) Method for fabricating light sensor
JP2011091279A (ja) 薄膜トランジスタの製造方法
TWI344701B (en) Master mold, master mold fabrication method, and method for fabricating liquid crystal display device using the same
US20100136729A1 (en) Liquid crystal display device and method of fabricating the same
JP2004520719A (ja) 薄膜トランジスタの製造方法
WO2019184045A1 (zh) 一种阵列基板的制作方法
TWI408812B (zh) 畫素結構的製作方法
JP2002258486A (ja) パターン形成方法及びそれを用いた液晶表示装置の製造方法
TWI273712B (en) A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes
WO2007032086A1 (ja) 表示装置等電子装置の製造装置、製造方法および表示装置等の電子装置
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
TWI300272B (en) Method of fabricating tft substrate
US7358195B2 (en) Method for fabricating liquid crystal display device
JP2007221092A (ja) ピクセル構造の製造方法
TWI299574B (en) Method for fabricating transflective liquid crystal display
JPS649617B2 (zh)
JP2006512757A (ja) 印刷によって形成されたｔｆｔデバイスを作製する方法
JP2003207774A (ja) 半透過型液晶表示装置およびその製造方法
US7129026B2 (en) Lithographic process for multi-etching steps by using single reticle
TWI334647B (en) Method for manufacturing pixel structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees