TWI292603B - Sti process for eliminating silicon nitride liner induced defects - Google Patents

Sti process for eliminating silicon nitride liner induced defects Download PDF

Info

Publication number
TWI292603B
TWI292603B TW94126364A TW94126364A TWI292603B TW I292603 B TWI292603 B TW I292603B TW 94126364 A TW94126364 A TW 94126364A TW 94126364 A TW94126364 A TW 94126364A TW I292603 B TWI292603 B TW I292603B
Authority
TW
Taiwan
Prior art keywords
layer
shallow trench
stress
insulating
plasma
Prior art date
Application number
TW94126364A
Other languages
English (en)
Other versions
TW200707630A (en
Inventor
Ming Te Chen
Yi Ching Wu
Chien Tung Huang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW94126364A priority Critical patent/TWI292603B/zh
Publication of TW200707630A publication Critical patent/TW200707630A/zh
Application granted granted Critical
Publication of TWI292603B publication Critical patent/TWI292603B/zh

Links

Landscapes

  • Element Separation (AREA)

Description

1292603 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種半導體製程,特別是有關於一種可有效避 免由氮化矽襯墊層所引發之氣泡缺陷的淺溝絕緣(STI)製程。 【先前技術】 • 在半導體製程中,淺溝絕緣(STI)製程係用來在基底的主動區域 的周圍形成嵌入基底中的絕緣結構,藉此使後續形成在基底上的 電子元件,如電晶體或記憶體元件之間得以互相電性隔離。前述 的STI製程屬於半導體製程的前段製程,其通常是在形成電晶體 等元件前即已完成製作。 習知技藝的SI1製程是先在基底上形成塾石夕氧㈣他)層以 及墊氮化石夕(padnitride)層。錢以習知的微影及侧製程在整梦 氧層以及墊氮化料中先形成開口 ’此步驟又稱為主動區域定 j,此開口僅暴露出將形成淺溝絕緣的區域,而保護住主動區域。 前述的塾氮切層可在後續的步驟中作為硬遮罩,而墊魏層則 主要用來將塾氮似纟層的應力釋放分散。 接著’利用乾餘刻製程經由前 構,隨後再進行化學氣相靜^_口在基底中聰淺溝結 ,胸細漿加強化學氣 久’冓中沈積並填滿絕緣介電層,接著再 1292603 利用述的墊氮化石夕層最為研磨停止層,進行化學機械研磨(CMp) 製程,將淺溝外的絕緣介電層^^磨掉。最後,再將塾氮化石夕層去 、除。 為了達到更好舰緣絲,半導體製造業者纽找溝絕緣結 構的絕緣品質上,已經做過許多的努力與嘗試,例如,在進行sti 製知的過程中除了原先的熱石夕氧襯塾層之外,再於淺溝内壁上導 φ 入額外的氮化矽襯墊層(3脱0!1111111(16 1丨1^),形成雙層襯墊層結 構,即被證實可以有效阻擋氧氣的擴散,作為氧氣擴散阻障層, 並降低形成在矽基底中的晶格缺陷。 舉例來說’美國專利第5,447,884號即披露一種形成淺溝絕緣 結構的方法’其中在進行STI製程的過程中即導入形成厚度小於 50埃氮化石夕襯墊層,主要是為了解決氮化石夕襯墊層在後續可能會 被姓刻溶液過度侵#,因而產生靠近淺溝絕緣結構角落的孔洞缺 B 陷的問題。 然而,近來的研究卻發現到進行淺溝絕緣製程時,在氣化石夕襯 墊層與後續填入淺溝中的絕緣介電層的界面往往會產生許多的氣 泡缺陷,而影響到後續的製程步驟以及良率。截至目前為止,仍 未有人在導入氮化矽襯墊層的淺溝絕緣製程中對前述的氣泡缺陷 問題提出有效解決對策。 1292603 【發明内容】 為此,本發明之主要目的即在提供一種改良之STI製程,以解 • 決上述習知技藝中的問題。 據本發@之|^佳實獅彳,本發碰露—種避诚溝絕緣製程 中由氮化石夕襯墊層所引發之氣泡缺陷的方法,包含有提供一半導 體基底,其上形成有墊矽氧層以及墊氮砍層;侧該墊矽氧層及 鲁該塾氮石夕層,形成-開口;經由該開口侧該半導體基底,形成 -絕緣淺溝;在該絕緣淺溝的表面上形成熱氧化襯墊層;在該絕 緣淺溝的表面上沈積氮化石夕襯整層,其中該氮化砍概塾層處於伸 張應力狀態,且覆蓋該墊氮矽層以及該熱氧化襯墊層;進行一應 力改變處理_,_氮化♦襯·由該伸賴力麟、改變成壓 縮應力狀態;進行-化學氣相沈積製程,在該絕緣内沈積並 填滿一具有該壓縮應力狀態之絕緣介電層;以及進行化學機械研 磨製程,將該絕緣淺溝外的該絕緣介電層研磨去除,並暴露出該 ® 墊氮矽層。 為了使貴審查委員能更進-步了解本發明之特徵及技術内 容,請參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅 供參考與辅助說明用,並非用來對本發明加以限制者。 【實施方式】 請频第1圖至第8圖,其繪示的是本發明較佳實施例淺溝絕 8 Ϊ292603 緣製程的獅示意圖。如第丨圖所示,提供—半導縣底ι〇,其 上形成有墊矽氧層13以及墊氮矽層15。藝石夕氧層13可以是二氧 化石夕所構成’而墊氮矽層15主要為氮化矽。 如第2圖所示,接著利用微影以及乾餘刻製程在塾石夕氧層13 以及墊氮矽層15中形成開口 16,暴露出即將在半導體基底1〇内 兹刻出的絕緣淺溝區域。 /如第3圖所*,接下來利用墊氮石夕層15作為餘刻硬遮罩,進 仃乾侧製程,經蝴P 16蝴暴露妹的铸體基底川,形成 絕緣淺溝17。-般,絕緣淺溝17的深度約介於2_埃至45〇〇 埃之間,但不限於此。所碱的絕緣統17最好能夠具有略微傾 斜、向下漸縮的淺溝砸Ha以及平坦底部m。在完成絕緣淺溝 的蝕刻之後,可利用習知的清洗溶液濕式清洗絕緣淺溝。 如第4圖所示,接著進行溫度約1〇〇〇χ:左古、時間約3_ι〇分 鐘左右的熱氧化製程,在絕緣淺溝U中形成熱氧化襯墊層20,其 較佳的厚度約介於50埃至200埃之間。 如第5圖所示,隨後進行化學氣相沈積製程,在半導體基底1〇 上以及絕緣淺溝17的表面上沈積厚度約為20埃至1〇〇埃左右的 氮化矽襯塾層25。氮化__ 25均勻地覆蓋在墊氮梦層15以 及熱氧化襯墊層20之上。 1292603 前述的化學氣相沈積製程可以是該領域中已知的任何合適的 化學氣相沈積製程,例如,低壓化學氣相沈積(LPCVD)製程。值 得一提的是氮化矽襯墊層25在完成沈積後,其為受應力膜,特別 是處於伸張(tensile)應力狀態之下。 吾人相信在習知技藝中發生在氮化矽襯墊層與後續填入淺溝 申的絕緣介電層的界面氣泡缺陷乃是由於氮化矽襯墊層25的應力 狀態與後續填入淺溝17中的絕緣介電層的應力狀態不同所致。 為解決前述之氮化矽襯墊層25與後續填入淺溝17中的絕緣介 私層之間在應力方面之差異,在完錢化賴墊層25之後,本發 月額外進行道應力改變處理步驟3G,將氮化狗碰層%的應力 狀態由原先的伸張狀態改變成壓縮(c〇mpressive)狀態。 、。根據本之較佳實施例,前述之應力改變處理步驟3〇較佳 =包漿處理程序,例如氫氣電漿、氧氣電漿、氮氣電漿、氛氣電 漿或者二氧化碳電漿。 據本么月之其匕較佳實施例,前述之應力改變處理步驟 備Γ為非絲處理程序,例如,離子佈植製程,其中所使用的 物種非_域五族元素者。若前述之應力改魏理步驟%為 衣&目所細的佈植能量以及佈植劑量調整至足以將 石夕襯墊層25的應力狀態由原先的伸張狀態改變成壓縮狀態即 1292603 可。 此外’應力改變處理步驟3G亦可以為龄回火程序,其中回 火溫度可以大於800°C。 如第6圖所不,接著進行化學氣相沈積製程,在淺溝口中填 入壓縮應力狀態_緣介電層a,域蓋㈣應力修正的氮化石夕 丨有見墊層25根據本發b月之較佳實施例,絕緣介電層可以是以密 & a漿加強化學氣相沈積(Hj^PCYq)製程所沈積的石夕氧層,所使用 的前驅物包如魏化亞_2Q)。但是在其它實施例中, 心彖;丨私層42亦可以是以其他化學氣相沈積方法所沈積者,例 如’大氣壓化學氣相沈積(APCVD)或者次常壓化學氣相沈積 (SACVD)等。 如第7圖所示,接著利用墊氮矽層15作為研磨停止層,進行 化學機械研磨(CMP)製程,將位於絕緣淺溝π外面的多餘絕緣介 電層42研磨去除,完成平坦化步驟。 最後,如第8圖所示,利用含有磷酸的濕蝕刻溶液,進行濕餘 刻’選擇性地將經由CMP平坦化步驟所暴露出來的墊氮矽層15 去除’此濕餘刻同時也會姓刻掉部分的氮化矽襯墊層25。 11 1292603 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所 做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖繪示的是本發明較佳實施例淺溝絕緣製程在完成墊矽氧 層以及墊氮矽層之後的剖面示意圖。 第2圖繪示的是本發明較佳實施例淺溝絕緣製程在完成蝕刻墊 φ 矽氧層以及墊氮矽層中的開口之後的剖面示意圖。 第3圖繪示的是本發明較佳實施例淺溝絕緣製程在完成餘刻絕 緣淺溝之後的剖面示意圖。 第4圖繪示的是本發明較佳實施例淺溝絕緣製程形成熱氧化襯 墊層之後的剖面示意圖。 第5圖緣示的是本發明較佳實施例淺溝絕緣製程在完成氮化石夕 襯墊層以及進行應力改變處理步驟的剖面示意圖。 第6圖繪示的是本發明較佳實施例淺溝絕緣製程完成絕緣介電 •層沈積之後的剖面示意圖。 第7圖缘示的是本發明較佳實施例淺溝絕緣製程完成絕緣介電 層化學機械研磨之後的剖面示意圖。 第8圖綠示的是本發明較佳實施例淺溝絕緣製程在去除墊氮石夕 層之後的剖面示意圖。 12 1292603 【主要元件符號說明】 10 半導體基底 13 墊矽氧層 15 墊氮矽層 16 開口 17 絕緣淺溝 17a 淺溝侧壁 17b 底部 20 熱氧化襯墊層 25 氮化矽襯墊層 30 應力改變處理步驟 42 絕緣介電層 13

Claims (1)

1292603 十、申請專利範圍·· 1· 種A溝絕緣製程,包含有: 提供一半導體基底,其上形成有一墊矽氧層以及一墊氮矽層; 钱刻該墊石夕氧層、墊氮石夕層以及該半導體基底形成一絕緣淺 溝; 在該絕緣淺溝的表面上形成一熱氧化襯墊層; 在该絕緣淺溝的表面上沈積一氮化矽襯墊層,其中該氮化矽襯 墊層處於一第一應力狀態; 進行一應力改變處理步驟,將該氮化矽襯墊層的該第一應力狀 態改變至一第二應力狀態;以及 進行一化學氣相沈積製程,在該絕緣淺溝内沈積並填滿一具有 該苐一應力狀態之絕緣介電層。 2·如申請專利範圍第1項所述之淺溝絕緣製程,其中該第一應力 狀態係為伸張應力狀態。 3·如申請專利範圍第1項所述之淺溝絕緣製程,其中該第二應力 狀態係為壓縮應力狀態。 4·如申請專利範圍第1項所述之淺溝絕緣製程,其中該氮化矽襯 墊層的厚度介於20埃至100埃之間。 I292603 5·如申請專利範圍第1項所述之淺溝絕緣製程,其中該應力改變 處理步驟係為一電漿處理程序。 6·如申請專利範圍第5項所述之淺溝絕緣製程,其中該電漿處理 程序包括有氫氣電漿、氧氣電漿、氮氣電漿、氦氣電漿或者二氧 化奴電裝。 7· 一種避免淺溝絕緣製程中由氮化矽襯墊層所引發之氣泡缺陷 的方法,包含有: 提1、半$體基底,其上形成有—墊石夕氧層以及一墊氮石夕層; 蝕刻該墊矽氧層及該墊氮矽層,形成一開口; 經由該開口餘刻該半導體基底,形成一絕緣淺溝; 在該絕緣淺溝的表面上賴-崎化襯塾層; 在該縣祕的絲上聽—氣切触層,其巾魏化雜 墊層處於-倾應力狀態,且轉故糾及雜氧化概塾 層; 精-應力改變處理步驟,將該氣化石夕婦層由該伸張應力狀 悲改變成一壓縮應力狀態; ,:二化沈積製程’在、緣淺溝内沈積並填滿具有該 1縮應力狀態之一絕緣介電層;以及 進行化學機械研磨製程,將該絕緣幾溝外的該絕緣介電層研磨 去除,並暴露出該墊氮矽層。 ( 15 1292603 8·如申請專利範圍第7項所述之避免淺溝絕緣製程中由氮化矽襯 墊層所引發之氣泡缺陷的方法,其中該氮化矽襯墊層的厚度介於 ▲ 20埃至1〇〇埃之間。 9·如申請專利範圍第7項所述之避免淺溝絕緣製程中由氮化矽襯 墊層所引發之氣泡缺陷的方法,其中該應力改變處理步驟係為一 電漿處理程序。 10·如申請專利範圍第9項所述之避免淺溝絕緣製程中由氮化石夕概 2層所1丨發德泡缺_方法,其找電㈣雜序包括有氯氣 電漿、氧氣電漿、氮氣電漿、氦氣钱或者二氧化複電漿。 十一、圖式: 16
TW94126364A 2005-08-03 2005-08-03 Sti process for eliminating silicon nitride liner induced defects TWI292603B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW94126364A TWI292603B (en) 2005-08-03 2005-08-03 Sti process for eliminating silicon nitride liner induced defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW94126364A TWI292603B (en) 2005-08-03 2005-08-03 Sti process for eliminating silicon nitride liner induced defects

Publications (2)

Publication Number Publication Date
TW200707630A TW200707630A (en) 2007-02-16
TWI292603B true TWI292603B (en) 2008-01-11

Family

ID=45067575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94126364A TWI292603B (en) 2005-08-03 2005-08-03 Sti process for eliminating silicon nitride liner induced defects

Country Status (1)

Country Link
TW (1) TWI292603B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587445B (zh) * 2016-03-16 2017-06-11 世界先進積體電路股份有限公司 溝槽隔離結構的製造方法
US10147636B2 (en) 2016-06-27 2018-12-04 Vanguard International Semiconductor Corporation Methods for fabricating trench isolation structure

Also Published As

Publication number Publication date
TW200707630A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
JP4007740B2 (ja) 半導体素子のトレンチ素子分離方法
KR101003494B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
TWI306645B (en) Methods of forming an isolation structure in a silicon substrate
US20050224907A1 (en) Isolation structure with nitrogen-containing liner and methods of manufacture
US20070032039A1 (en) Sti process for eliminating silicon nitride liner induced defects
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
JP2003078131A (ja) ディスポーザブルスペーサー/ライナーを用いてゲート電極の端部の下にエアギャップを形成する方法
JP2010027904A (ja) 半導体装置の製造方法
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
TW400605B (en) The manufacturing method of the Shallow Trench Isolation (STI)
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
TW589708B (en) Method for defining deep trench in substrate and multi-layer hard mask structure for defining the same
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
TW395013B (en) Method of forming a rounded-corner trench isolation structure
TWI292603B (en) Sti process for eliminating silicon nitride liner induced defects
TWI322485B (en) Method for forming contact hole of semiconductor device
TW454295B (en) Improved STI process by method of in-situ multilayer dielectric deposition
US6586314B1 (en) Method of forming shallow trench isolation regions with improved corner rounding
JPH11307625A (ja) 半導体装置およびその製造方法
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法
KR100973223B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100321174B1 (ko) 반도체장치의 소자분리막 형성방법
JP3911382B2 (ja) トレンチ隔離領域の形成方法
TW200901305A (en) Method of manufacturing a semiconductor structure and method of manufacturing a shallow trench isolation structure
TW200921845A (en) Method for fabricating conductive plug