TWI291649B - Data processing system - Google Patents

Data processing system Download PDF

Info

Publication number
TWI291649B
TWI291649B TW092107886A TW92107886A TWI291649B TW I291649 B TWI291649 B TW I291649B TW 092107886 A TW092107886 A TW 092107886A TW 92107886 A TW92107886 A TW 92107886A TW I291649 B TWI291649 B TW I291649B
Authority
TW
Taiwan
Prior art keywords
library
register
computing unit
processing system
switching
Prior art date
Application number
TW092107886A
Other languages
English (en)
Other versions
TW200306494A (en
Inventor
Marc Duranton
Laurent Pasquier
Valerie Rivierre
Qin Zhao
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200306494A publication Critical patent/TW200306494A/zh
Application granted granted Critical
Publication of TWI291649B publication Critical patent/TWI291649B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30141Implementation provisions of register files, e.g. ports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30105Register structure
    • G06F9/30112Register structure comprising data of variable length
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/3012Organisation of register space, e.g. banked or distributed register file
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Executing Machine-Instructions (AREA)
  • Communication Control (AREA)
  • Digital Computer Display Output (AREA)
  • Hardware Redundancy (AREA)

Description

1291649 玖、發明說明: 【發明所屬之技術領域】 本發明係說明一種處理系統,其中包括一計算單元、一 儲存裝置、及一用以於該儲存裝置與該計算單元間作交換 之系統。 例如,本發明在一視訊資料處理系統中提供一應用。例 如’一影像複製處理器可構成一視訊資料處理系統。可將 该影像複製處理器包含在例如一解碼器、一電視解碼接收 裝置(一 π視訊轉接器”)、或一電視中。 【先前技術】 异多處理系統包括一個或多個用以操作資料的計算單 疋。该等叶算單儿可將包括該資料的字元與一儲存了該等 =兀的儲存裝置交換。為實行此,故適當地利用一交換系 、、充(縱杈式系統”)、以特別將來自該儲存裝置的該等字元 導向#適當的計算單元中。於⑽㈧年丨月所公告之以加⑽u =utta等人的發表”數位電視應用之一高畫質視訊協同處理 、勺、"構和執行’’中說明該一種處理系統的一實例。 該處理系統包括:一構成該儲存裝置之暫存器庫,並中 Γί!存器讀取埠和暫存器窝入埠;計算單元,其中包括 计算單元輸入埠和計营輩 八 其中包括一-/十 幸埠;及一讀寫交換系統, 讀取交換萃:買取:換系統和—窝入交換系統之。可藉由該 入埠。亦可^子讀—暫存器讀取埠換到—計算單元輸 璋換到;交換系統將字元從-計算單元輸出 S存w冩入埠。接著就是一寫入。 84700 -6- 1291649 下文中會將術語”計算單元埠”同時用於一計算單元輸入 埠或輸出埠、而不加區分;將術語‘‘暫存器埠,,同時用於一 暫存器讀取埠或寫人埠、而不加區分;及將術語”交換系統 :同時用於-讀取或寫人交換系統、而不加區分。此外,該 術語’’交換’’用於讀取或寫入字元。 係藉由多工器執行該一種處理系統中的交換系統。該交 換系統的大小係視該使用的多工器總數而定。該多工器數 係視,,可於其間交換字元之暫存器埠與計算單元埠的總數,, 和”該等交換字元的大小”而定。於該處理系統中,該等交 換的字元很大,且可藉由該交換系統在該等所有暫存器埠 與該等所有計算單元埠間交換該等字元。 圖1例證說明一根據該目前技藝之處理系統。該一種處理 系統包括:一儲存裝置10; 一讀取交換系統丨丨;一寫入交 換系統12 ;及第一、第二、第三、和第四計算單元η」。 儲存裝置10包括六個暫存器讀取埠(例如ΓΓρ1和ΓΓρ6)和四 個暫存咨寫入埠(例如wrpl* wrp4)。該等計算單元包栝計 算單元輸入埠(例如iupl* iup2)和計算單元輸出埠(例如 eup5) 〇 於該實例中,該等交換的字元為!>_位元字元。假設第一 計算單元13想藉由其計算單元輸入埠(rupl)讀取一儲存在 儲存裝置10中的資料項。一控制裝置(圖i中未顯示)指示儲 存裝置10須藉由它其中一個讀取璋(例如埠rrp丨)傳送該資 料項。接著,將該資料項傳送給讀取交換系統i丨,其中讀 取交換系統11負責將該資料項傳送給計算單元輸入埠 84700 1291649 (哪1)。為實行此’故讀取交換系統u包括了多工器。餘 制裝置將控制信號傳送給該等多工器,以便將該資料項^ 向計算單元輸入埠iupl中。 於該-種處㈣統中,藉由讀取交換裝置"將該等所有 的暫存器讀取埠連接到該等所有的計算單元輸人埠上。該 詞句"兩個連在一起的埠"意指於該等兩個埠間交換字元= 可能的。為了清楚起見,故圖丨中僅只顯示了幾個連接。如: •該暫存器讀取埠總數稱為m ; •該計算單元輸入埠總數稱為η ;及 •該等交換字元的位元總數稱為ρ, 則該讀取交換裝置的多工器總數為n(m-1)p。 該寫入交換裝置的作用亦同上。如: •該計算單元輸出埠總數稱為m,; •該暫存器寫入埠總數稱為n,;及 •忒等X換字元的位元總數稱為ρ, 則琢窝入交換裝置的多工器總數為n,(m,— ip。 因此’該多工器總數係特別依該等交換字it的位元總數 而定。然而’该等又換字元的大小為p個位元;而某些計算 單比較小的資料(例如p/N個位元)執行某些操作。當一 汁#單元想w取p/n個位元的資料項時,則該儲存裝置將 一包括孩資料項艾P-位元字元傳送給該計算單元。因此, 孩計算單元在該一交換期間未使用(N-1)P/N個位元。 此導致孩交換系統變大。該龐大的交換系統引發了一不 利條件。因為此,且因該交換系統無法佔用一大於一預設 84700 1291649 表面積的區域,故限制該計算單元和該 【發明内容】 # 本發明的-目地為建議—種將其交換系 的總數 統 統縮小冬處理系 為· 一根據本發明和如該開頭段中所定義 之處理系統的特徵 該儲存裝置包括數個暫存器庫; -遠父換系統至少包括一盘兮笔. 、 ^巧寺母一暫存器庫相關 叉換裝置;及 -該計算單元能藉由該等相關聯的交換裝置與至 暫存器庫通訊。 根據本發明,儲存在該等暫在哭虑+ 上一、、 守$存姦犀中的字元(例如Ρ/Ν個 位元)比該目前技藝小。該等計算單 Τ异早兀可操作的資料例如為 WN、謂、…、卿/Ν、或ρ個位元。當一計算單元想 讀取-Ρ/Ν個位元的資料項時,則—包括該資料項之第一暫 存器庫藉由該第-暫存器庫相關聯之交換裝置(該"縱橫式 ")將該相對應之Ρ/Ν-位元字元傳送給該計算單元。當該計 算單元想讀取一 2Ρ/Ν個位元的资料艰咕 ,△ 田以货 7 W才十項時,則包括該資料項 其最前面P/N個位元的該第一暫存哭鹿拉丄、、斤 %仔备庫精由該第一暫存器 庫相關聯之交換裝置將該計算單元之其中一個計算 上的相對應字元傳送給該計算單元·及 勺祕、、、欠 干几,及一包括孩資料項其 接下來Ρ/Ν個位元之第二暫存器庫菸由 7早精由孩罘二暫存器庫相 關聯之交換裝置將該計算單元其餘之斗管时> & ^ 研 < 计异早兀埠中的一計 算單元埠上的相對應字元傳送給該斗- 邊汁异早兀。當該計算琴 84700 -9 - 1291649 元想讀取一較大的資料項時,則一類似的論據亦適用。 ^本發明’則某些暫存器庫的暫存器埠總數可能比該 則技藝的儲存裝置少。將於τ文中更詳盡地說明之。同 =地’、有可能省略某些暫存器埠與某些計算單元埠間的某 些連接。亦將於下文中更詳盡地說明之。因此,有可能利 用:少的多工# a如是縮小了該交換系統。 万、本發明—較佳具體實施例中,該計算單元至少包括一 :埠且以換㈣亦包括—公用交換裝置,纟中該計算 ::::藉由該公用交換裝置與數個暫存器通訊。根據該 暫存哭=’$%全—模—樣的的計算單元埠能夠與數個 暫存斋父換字元。 個:本:!一有利具體實施例中,該計算單元至少包括- 一施:埠能夠與一單—的暫存器庫通訊。根據該具 :二:,僅藉由該暫存器庫相關聯的該交換裝置於一計 异早疋埠和一暫存器庫間 4 3 -、 能免Pf #倘子兀。讀具體實施例有可 此免除數個暫存器庫所共用的一交換裝置。 :此方式減少用於該交換系統中的多 縮小了該交換系統。 疋 【實施方式】 圖2例證說明一根據 處理系統包括二第—暫存哭座處^統的—實例。該一種 一第三暫存器庫= 第二暫存器庫22; 25; —第=六么 人換装置24 ;一第二交換裝置 第 和第四計算單元13_16 第-、二“裝置26 ; -第-公用交換裝置27;及第一、 84700 1291649 該等圖2中所描述的交換裝置為讀取交換裝置。因此圖2 例證說明一由計算單元13_16所執行的資料讀取。本發明以 該相同的方式將資料自該等計算單元寫入該等暫存器庫 中,即寫到寫入交換裝置中。 孩等第一、第二、及第三暫存器庫21_23儲存的字元比該 目蚰技藝小(例如P/N-位元字元)。就該實例而言,係將p考 慮成等於36; N等於3。因此該等交換的字元為” 12個位元的 字元”。假設第三計算單元15想讀取該由三個暫存器庫 21-23所組成之儲存裝置中的一36_位元資料項。其中該資 料項的前12個位元儲存在第一暫存器庫21中;接下來的。 個位元儲存在第二暫存器庫22中;及該等最後12個位元儲 存在第一暫存為庫23中。该第三計算單元包括三個計算單 元蜂 iup7、iup8、及 iup9。 第一暫存器庫21將該資料項的前12個位元傳送給第一交 換裝置24 ,第一父換裝置24將該等前12個位元傳送給第一 公用又換裝置27 ;及第一公用交換裝置27將該等前12個位 元傳送給埠iuP7。第二暫存器庫22將該等接下來的12個位 7C傳送給第二交換裝置25;第二交換裝置25將該等接下來 的12個位元傳送給第一公用交換裝置27 ;及第一公用交換 裝置27將该等接下來的12個位元傳送給璋iup8。第三暫存 二庫2 3將為具料項的取後12個位元傳送給第三交換裝置 26 ,第二父換裝置26將該等最後12個位元傳送給第一公用 父換裝置27 ;及第一公用交換裝置27將該等最後12個位元 傳送給埠iup9。 84700 -11 - 1291649 三個12-位元的計算單元14)亦可能會想同時讀取 %位元資料項:”等:種同:讀取- 12_位元資料項和-23中的任何字元 寺兩種事例中,未讀取第三暫存器庫 小為12或24個位元日^此如該等經常被讀取之資料項的大 比之τ 、則與孩目前技藝的暫存器埠總數相 比心下、此可能減少 的暫存器埠總數。弟-W予益庫22和第三暫存器庫23 尸下的實例:計算單元13-16想同時讀取四個12_ ^兀的謂項、—24·的資料項、及-36·位元的資料 36_1著’二1中所述之該目前技藝儲存裝置10須傳送六個 哭埠"。疋子兀。因此儲存裝置10需要六個36-位元的暫存 藉由圖2的該處理萃钫〆甘士 # ^ 里系、、无(其中罘一暫存器庫21包含六個暫 存為革、弟二暫存器庫22包含四個暫存器璋、及第三暫存 為犀23包含兩個暫存器埠),則該由暫存器庫2U3所組成 =儲存裝置有可能同時傳送四個12_位元的資料項、一 % I;;:二及ϋ元的資料項。如是,則可能藉由某 j “犀:、若干、但少於該目前技藝的暫存器璋同時傳 ㈣目雨技藝其傳送的相通資料項數。因此藉由本發明則 可能減少某些暫存器庫的埠總數。 一當然,不可能藉由圖2的該處理系統同時傳送六個%麵位 兀的貝料頁。然而,該種情沉在許多目前技藝的處理系統 中係很少見、甚或不存在的,致使可能執行本發明、以便 84700 •12- 1291649 曰代夕數據目前技藝的處理系統。 位欲同時交換的資料當中有某些資料小於卿 少mi、較於目雨技藝的暫存器埠總數而言、此至 、此減V、一暫存器庫的暫存器埠總數。 靜2 =楚起見,故於圖2中只描述幾個連接。例如,可將 " 的暫存器埠連接到該等所有的計算單元埠上。如: ·= 一暫存器庫21的暫存器埠總數稱為ml ; 第一暫存器庫22的暫存器埠總數稱為; •第三暫存器庫23的暫存器埠總數稱為m3 ;及 _該計算單元埠總數稱為η, 心由一個文換裝置24-26和第一公用交換裝置27所組 成之交換系統的多工器總數等於n(ml+m2+m3_1)pn。 因(ml+m2+m3)小於(3m-2)(就如圖2、該處理系統的事例 一樣),故該交換系統的多工器總數比圖1所述之目前技藝 所需的多工器總數少。因此,本發明有可能使該交換系統 縮小。 為了使該交換系統更小,故亦可能省略某些暫存器埠與 某些計算單元埠間的某些連接。此係因於上詳述的實例中 第三暫存器庫23從未與第三計算單元15的計算單元埠iup7 和iup8交換資料。因此,有可能省略第三暫存器庫23之暫 存器埠與計算單元埠iup7、iup8間的連接,即四個連接。如 總共省略X個連接,則該交換系統的多工器總數等於 [n(ml+m2+m3-l)_X]p/3。 因此,該根據本發明之處理系統有可能以兩種方式縮小 84700 -13- 1291649 該交换乐、、无 …,不—W 4Φ甘, 万式係而要某些暫存哭座 埠,其中少於該目前技蓺之 w犀々右干 文云爻儲存裝置的埠總數。 式係省略某些暫存器埠愈某此斗笪堂― 千/、杲些计异早兀埠間的某些連接。 可將該等兩種縮小該交拖$餘% 士斗 人換系統的万式各別執行或同時執 行。 請注意’該等根據本發明之#在 、、 十% 乏暂存斋犀未必都一樣大。例 如,為了替代該目前技藝的儲在塋w ] 议农叼储存裝置1〇,故當儲存裝置ι〇 儲存36-位元的字元時、有可能雲 $ J此而要24_位凡暫存器庫和 一 12-位元暫存器庫。 請注意,未必要將一 12-位元的資料項儲存在第一暫存器 庫21中。例如,可將12-位元的資料項儲存在第一暫存器庫 21、第二暫存器庫22、亦或第三暫存器庫23中。如是,有 可能減少該等三個暫存器庫21_23其每一個暫存器庫的璋 總數,如圖3 a和3 b中所述。 圖3a例證說明執行一根據該目前技藝之處理系統的一實 例。該處理系統包括一含三個暫存器埠之儲存裝置3 〇、一 交換裝置31、及一第五計算單元32。 該等欲交換的資料為12-位元資料,其中相對應至一影像 之一像素的紅色、藍色、及綠色元件。以12-位元字元的形 式儲存該等資料。第五計算單元32需同時讀取該等紅色、 綠色及藍色元件;然而卻不需同時讀取例如三個紅色元 件儲存裝置3 0的每一個璋可傳送一紅色、一綠色、亦或 一監色元件。故於該實例中交換裝置3 1包括3*(3-1)* 12 = 72 個多工器。 84700 -14- 1291649 圖3b例證說明 、、 很爆不發明之用μ貧叭閾以、該處理系 統《處理系統的-具體實施例實例。該根據本發明之處理 系統包括-第四暫存器庫33、—第五暫存器庫Μ、一第六 ^存器庫35、-第四交換裝置36、—第五交換裝置η、一 ^六交換裝置38、-第二公用交換裝置39、 單元32。 二每一暫存器庫33_35各自包括一 12_位元埠。第五計 =早7G32包括三個12_位元埠。該紅色元件係料在第四暫 ::厍33中;該綠色元件係儲存在第五暫存器庫34中;及 孩監色元件係儲存在第六暫存器庫35中。因此,藉由圖扑 的處理^統、則第五計算單元32可同時讀取該等紅色、綠 及现色元件因此,圖3b的處理系統可替代圖3處 理系統。 假設:可於該等所有的暫存器埠與該等所有的計算單元 埠間^換字元;該由第四交換裝置36、第五交換裝置37、 第六交換裝置38、及第二公用交換裝置39所組成的交換系 統包括巧3·1)*12:72個乡工器(即與構成圖3a、該處理系統 之目前技藝所擁有的多工器數相同)。 然而,已察知第五計算單元32需同時讀取該等紅色、綠 色及藍色元件;但卻不需同時讀取例如三個紅色元件。因 :’有可能省略大量的連接。例#,有可能省略第五和第 六暫存器庫34、35之暫存器埠與第五計算單元训一計算 單元埠間的連接,即第五計算單元32的其中一個計算單: 崞僅可if取ϋ元件。因此相較於“的交換系統叫 84700 •15- 1291649 言,此有可能使該交換系統縮小。 請注意’於圖3b的實例中暫存器庫33 — 35只有—個暫存哭 蜂二因此交換裝置36-38沒有多工器。結果,—根據本^ 《交換裝置可包括-個或多個多工器;或可僅只由實體 結(例如境線)組成該交換裝置。 此外,有可能使第五計算單元32的每一個埠與—特定 2器庫相闕聯(將於圖4中更清楚地察知)。例如,有可能 罘五計算單元32的第一埠連接到第四暫存器庫“上,· 2 五計=元32的第二埠連接到第五暫存器庫35上;及將第 ,叶鼻單it 32的第三埠連接到第六暫存器庫36上。以此 ,則可能免除第二公用交換裝置3 9。 圖4例證說明一根據本發明一有利具體實施例之處 、、死。孩一處理系統包括:第一、 H·第一、第二、和第!、/一、和第三暫存器庫 -蛛一 和罘二叉換裝置24-20 ;及第一、第 〜、弟二、和第四計算單元 ί里系結甘*二 _6。已於圖4中描述了該處 系、、死其在該等暫存器線斑 μ 的所有連接认'、七 ,、Μ寺叶异單元埠間作用時所需 斤有連接。於Μ有利具體實施例 與—個暫存器庫交換字元。例如中^早兀淳可只 可只盥第一叩虑, 昂二計鼻早元15的埠iuP7 存轉21的暫存料交換字元。 u母一计算單元埠均只可與一卩上 圖4的事例),則有可能 以益庫叉換字元時(如 化了,虛Μ & 4、A 固的公用交換裝置。此尤其簡 J邊處理系統的複雜性。 圖5_11例證說明將一根據本明 複製處理器中的—實例。 月t處理系統用於一影像 "視成資料的格式有很多種。 84700 -16 - 1291649 例:,-吴國數位電视標準先進電視系統委員會 定 義十八種不同的廣播格式’像是-"包括條線、每條線 頂個像素”影像的標準格式,或―"包括刪條線、每侔線 個像素"影像的高畫質格式。當向該高畫質格時播放該 寺視訊貝枓時’須將該等視訊資料轉換成該標準格式,以 便能夠將它們顯示在一螢幕與該高畫質格式不相容的電視 上。一影像複製處理器特別有可能做I種轉換。 ,5例證說明—料該—種影像複製處理器中的多相滤 波抑 種咸型式的多相滤波器依照像素的輸入值ΡΐχΙΝ =數c〇EF計算像素的輸出值聊υτ。如考慮五個輸入 像素的數值P1、Ρ2、Ρ3、ρ4、ρ5和四個係數d、C2、似 ⑷則該多相滤波器依下面定義計算_輸出像素的數值p: 圖6-11例證說明一根據本發明之處理系統其利用該一多 相濾波器時所執行的處理步驟。一該種型式的處理系 括一第七暫存器庫⑷、—第人暫存器庫_、—第九暫存 =厗603 ' -第十暫存器庫_、一第七讀取交換裝置_、 一第七寫人交換裝置6G6、—第人讀取交換裝置術、一第 八窝入父換裝置608、一第九讀取交換裝置6〇9、一第九窝 入父換裝置610、-第十讀取交換裝置611、—帛六計算單 ft、-一第七計算單元613、一第八計算單元614、一第九 十算單元615 —公用碩取叉換裝置616、及一公用寫入交 :裝㈣7。為了清楚起見,故未於圖7、9·中顯示公用 '•貝取人換裝置616’且未於圖6、8及10中顯示公用寫入交換 P-cl(P2_Pl)+c2(P3-P2)+e3(P4-P3)+c4(P5-P4)。 84700 -17- 1291649 裝置617。 以十 >一個位元編碼该寺輸入像素的數值和該等係數的數 值。該等輸入像素的數值係儲存在第七暫存器庫6 〇 1中;且 該等係數的數值係儲存在第十暫存器庫604中。 於圖6所例證說明之一第一步驟中同時執行以下處理: •將像素數值P1和P2傳送給第八計算單元614的第一和第 二輸入埠。 •將像素數值P2和P3傳送給第八計算單元614的第三和第 四輸入埠。 •將像素數值P3和P4傳送給第九計算單元615的第一和第 二輸入埠。 •將像素數值P4和P5傳送給第九計算單元615的第三和第 四輸入淳。 接著,第八計算單元614計算數值(P2_Pi)和(P3_p2);且 計算單元615計算數值(?443)和(?5-?4)。 於圖7所例證說明之一第二步騾中同時執行以下處理: •將該為12-位元資料項之數值(P2-P1)傳送給第七暫存器 庫601的'一第 '一寫入璋。 •同樣地’將數值(P3-P2)、(P4-P3)及(P5-P4)傳送給第七 暫存备庫601的第二、第三及第四窝入埠。 於圖8所例證說明之一第三步騾中同時執行以下處理: •將數值(P2-P1)和一為12-位元資料項之第一係數㈠傳送 給第六計算單元612的第一和第二輸入埠。 •將數值(P3-P2)和一第二係數c2傳送給第六計算單元612 84700 -18 - 1291649 的第三和第四輸入埠。 •將數值(P4-P3)和一第三係數c3傳送給第七計算單元6 i 3 的第一和第二輸入埠。 •將數值(P5-P4)和一第四係數c4傳送給第七計算單元613 的第三和第四輸入埠。 接著,第六和第七計算單元612和613計算數值 cl(P2-Pl)、C2(P3-P2)、c3(P4-P3)及 c4(P5-P4)。 於圖9所例證說明之一第四步騾中係同時執行以下處理: •將一 24-位元資料項cl(P2-Pl)的最前面12個位元傳送給 第七暫存器庫601的第一寫入埠。 •將cl(P2_P1)的最後12個位元傳送給第八暫存器庫602的 第一寫入埠。 •將c2(P3-P2)的最前面12個位元傳送給第七暫存器庫601 的第二寫入埠。 •將c2(P3-P2)的最後12個位元傳送給第八暫存器庫602的 第二寫入埠。 •將c3(P4-P3)的最前面12個位元傳送給第七暫存器庫601 的第三寫入埠。 •將c3(P4-P3)的最後12個位元傳送給第八暫存器庫602的 第三寫入埠。 •將c4(P5-P4)的最前面12個位元傳送給第七暫存器庫601 的第四寫入埠。 •將c4(P5-P4)的最後12個位元傳送給第八暫存器庫602的 第四寫入埠。 84700 -19- 1291649 於圖ίο所例證說明之一第五步驟中同時勒 J啊仃以下處理: •將cl(P2-P1)的最前面12個位元傳送給第八嘗w 一 外异*單元6 14 的第一輸入埠。 八計算單元614的 •將cl(P2-Pl)的最後12個位元傳送給第 第二輸入埠。 •將c2(P3-P2)的最前面12個位元傳送給第八 。 华八η异早元614 的第三輸入埠。 •將cl(P3-P2)的最後12個位元傳送給第八計算單元614的 第四輸入埠。 •將c4(P4_P3)的最前面12個位元傳送給第八計算單元 的一第五輸入埠。 •將c4(P4_P3)的最後12個位元傳送給第八計算單元Gw的 一第六輸入埠。 •將c5(P5-P4)的最前面12個位元傳送給第八計算單元614 的一第七輸入埠。 •將c5(P5-P4)的最後12個位元傳送給第八計算單元614的 一第八輸入埠。 接著,該第八計算單元計算該數值: P = cl(P2-Pl) + c2(P3-P2) + c3(P4-P3) + c4(P5-P4) 〇 於圖11所例證說明之一第六步騾中同時執行以下處理: •將一 2 5 -位元資料項P的最前面12個位元傳送給第七暫 存為庫601的第一寫入璋。 •將P中接下來的12個位元傳送給第八暫存器庫602的第 一寫入埠。 84700 -20- 1291649 •將P的最後12個位元傳送給第九暫存器庫6 〇 3的一第一 寫入埠。事實上該等最後12個位元僅包括一有用的資料位 元0 可將一處理系統(像是圖6-11中所描述的該處理系統)用 於一為了將像素顯示於一螢幕上、而計算該等像素值之影 像複製處理器中。可將該一種影像複製處理器併入例如一 解碼姦、一視訊轉接器、一電視、一電腦中央單元、或一 電腦螢幕中。可將該一種影像複製處理器用於一通訊網路 中,其中该通訊網路包括··至少一個能夠傳送至少代表一 影像之信號的發送器;一傳輸網路;及一能夠接收該等信 號的接收器。 θ 利用孩動詞’’包括,,和其字形變化並未將不同於一聲言中 所述的該等元件或步驟排除在外。在元件之前使用該^定 冠詞’’ 一個’’亦未排除”複數個這樣的元件”。 【圖式簡單說明】 將更進步就孩等圖式中所示之具體實施例實例說明本 發明,然而未將本發明限制在該等實例上。 圖1,為例證說明一根攄今曰乂 4士益、占 很艨该目則技藝 < 處理系統其特徵之 方塊圖; 圖2,為例證說明一根攄 • 很據本發明 < 處理系統其特徵之方塊 圖, 圖3a,例證說明一報 a 、 據该目則技藝之處理系統的一膏例 具體實施例;圖3b,例塔# _ ^ j〜說明一根據本發明之用以替代圖 3a、該處理系統之處理系統; 84700 -21 - 1291649 圖4,例證說明一根據本發明一有利具體實施例之處理系 統的一實例;及 圖5-11,例證說明將一根據本發明之處理系統用於一影 像複製處理器中的一實例。 【圖式代表符號說明】 13 第一計算單元 21, 22 暫存器庫 24, 31 交換裝置 10, 30 儲存裝置 11 讀取交換系統/裝置 12 寫入交換系統/裝置 13 計算單元 14 第二計算單元 15 第三計算單元 16 第四計算單元 rrp 15 rrp6 暫存器讀取埠 wrp1, wrp4 暫存器寫入埠 iup1, iup2 計算單元輸入埠 eup5 計算單元輸出埠 21 第一暫存器庫 22 第二暫存器庫 23 第三暫存器庫 24 第一交換裝置 25 第二交換裝置 84700 -22- 1291649 26 27 iup7,iup8,iup9 32 33 34 35 36 37 38 39 601 602 603 604 605 606 607 608 609 610 611 612 613 84700 第三交換裝置 第一公用交換裝置 計算單元埠 第五計算單元 第四暫存器庫 第五暫存器庫 第六暫存器庫 第四交換裝置 第五交換裝置 第六交換裝置 第二公用交換裝置 第七暫存器庫 第八暫存器庫 第九暫存器庫 第十暫存器庫 第七讀取交換裝置 第七寫入交換裝置 第八讀取交換裝置 第八寫入交換裝置 第九讀取交換裝置 第九寫入交換裝置 第十讀取交換裝置 第六計算單元 第七計算單元 -23-
1291649 ' I 614 第八計算單元 615 第九計算單元 616 公用讀取交換裝置 617 公用寫入交換裝置 84700 - 24 -

Claims (1)

  1. I291 $4Q107886嘁專利+請案 中文申請專利範圍替換本(96年3月)一 -一' ----- 從年3月β日修(粟)正本 拾、申請專利範圍: -—--— I 一種處理系統,其包括一計算單元(13)、一儲存裝置、 及一用以允許於該儲存裝置與該計算單元間通訊之交 換系統,該儲存裝置包括至少一第一及一第二暫存器 庫(21,22),該處理系統之特徵為該第一暫存器庫(2 〇 具有一數I之埠,且該埠之數量係大於該第二暫存器庫 (21)所具有之埠之數量, 其中孩叉換系統包含至少一交換裝置(24),與每一暫存 器庫相關聯, 族计算單元可藉由該等相關聯的交換裝置與至少兩個 暫存器庫通信, 一暫存器庫儲存Ρ/Ν個位元之字元,欲通信之資料項係 包^在-個或多個字元中,ρ包含欲在該等暫存器與該 計算單元間交換的字元之最大尺寸,Ρ和Ν為整數,及 其中Ν大於等於2,且ρ&Ν的倍數;及 忒计算單元與i個暫存器通信,用以讀取或寫入一含 iP/N個位元之資料項,其中丨為一介於l與N之間的整數。 2·如申睛專利範園第!項之處理系統,其特徵為:該計算 單元包括至少一個埠,且該交換系統亦包括一公用交換 裝置(27),藉此,該計算單元之埠可與該第一及第二暫 存器庫通訊。 3·如申請專利範圍第2項之處理系統,其特徵為: 84700-960323.doc 1291649 资料項伤七k > 于恭庫,一欲傳遞之 '、村頁係包括在一個或多個字元中 數,及其大於筈 /、中P和N為整 、、、大於寺於2,且P為N的倍.數;及 該計算單元與丨個暫在 W存态通訊’用以讀取或寫入一含 4 之資料项’其㈣―介於1與N之間的整數。 範圍第1項之處理系統,其特徵為:該計算 早7G G括至少一個埠,其中該埠 庫通訊。 早的暫存器 5. 一種影像複製處理器,包括一 項中任一項之處理系統。 如申請專利範圍第 1至4 6. 一種視訊轉接器, 之影像複製處理器 至少包括一個如申請專利範圍第5項 7· -種顯示裝置,&括至少—個用以顯示影像之㈣,& 一如申請專利範圍第5項之影像複製處理器。 8· —種通訊網路,包括至少一個能夠傳送至少代表一影像 信號之發送益,一傳輸網路,一能夠接收該等信號之接 收器,及一如申請專利範圍第5項之影像複製處理器。 84700-960323.doc 2
TW092107886A 2002-04-10 2003-04-07 Data processing system TWI291649B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0204462 2002-04-10

Publications (2)

Publication Number Publication Date
TW200306494A TW200306494A (en) 2003-11-16
TWI291649B true TWI291649B (en) 2007-12-21

Family

ID=28686107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092107886A TWI291649B (en) 2002-04-10 2003-04-07 Data processing system

Country Status (9)

Country Link
US (1) US7249244B2 (zh)
EP (1) EP1499957B1 (zh)
JP (1) JP4157965B2 (zh)
CN (1) CN1647030A (zh)
AT (1) ATE443887T1 (zh)
AU (1) AU2003215860A1 (zh)
DE (1) DE60329380D1 (zh)
TW (1) TWI291649B (zh)
WO (1) WO2003085516A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339592B2 (en) * 2004-07-13 2008-03-04 Nvidia Corporation Simulating multiported memories using lower port count memories
TW200625097A (en) * 2004-11-17 2006-07-16 Sandbridge Technologies Inc Data file storing multiple date types with controlled data access
US8605099B2 (en) 2008-03-31 2013-12-10 Intel Corporation Partition-free multi-socket memory system architecture
US9367462B2 (en) 2009-12-29 2016-06-14 Empire Technology Development Llc Shared memories for energy efficient multi-core processors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473805A1 (en) * 1990-09-03 1992-03-11 International Business Machines Corporation Computer system with improved performance
US5862154A (en) * 1997-01-03 1999-01-19 Micron Technology, Inc. Variable bit width cache memory architecture
US6343356B1 (en) 1998-10-09 2002-01-29 Bops, Inc. Methods and apparatus for dynamic instruction controlled reconfiguration register file with extended precision
EP1161722A1 (en) * 2000-01-14 2001-12-12 Jean-Paul Theis A data processing device with distributed register file
US6556495B2 (en) * 2001-07-09 2003-04-29 International Business Machines Corporation 2-D FIFO memory having full-width read/write capability
US6715041B2 (en) * 2002-01-28 2004-03-30 M-Systems Flash Disk Pioneers Ltd. Non-volatile memory device with multiple ports
US7761683B2 (en) * 2002-03-05 2010-07-20 Hewlett-Packard Development Company, L.P. Variable width memory system and method

Also Published As

Publication number Publication date
EP1499957A1 (en) 2005-01-26
TW200306494A (en) 2003-11-16
EP1499957B1 (en) 2009-09-23
US7249244B2 (en) 2007-07-24
CN1647030A (zh) 2005-07-27
WO2003085516A1 (en) 2003-10-16
JP4157965B2 (ja) 2008-10-01
ATE443887T1 (de) 2009-10-15
AU2003215860A1 (en) 2003-10-20
JP2005522758A (ja) 2005-07-28
DE60329380D1 (de) 2009-11-05
US20050154857A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
US8386663B2 (en) HDMI controller circuit for transmitting digital data to compatible audio device using address decoder where values are written to registers of sub-circuits
ES2328222T3 (es) Claves incorporadas de manera subliminal en video para su sincronizacion.
JP3442252B2 (ja) ソフトウェアによるmpegデコーダに対してyuvデータフォーマット変換を支援するハードウェア
TWI312938B (en) Interface circuit, system, and method for interfacing between buses of different widths
US20140292619A1 (en) Display system, display control apparatus, and image provision apparatus thereof
JPH05324821A (ja) 高解像度映像及び図形表示装置
US7742063B2 (en) Efficient and high speed 2D data transpose engine for SOC application
TWI417730B (zh) 視訊資料的封裝方法及系統
CN103377030A (zh) 图像旋转控制方法及装置
US7554608B2 (en) Video composition circuit for performing vertical filtering to α-blended video data and successively input video data
TWI291649B (en) Data processing system
CN106713805A (zh) 一种基于fpga的数字视频显示接口模块及其通信方法
CN102592096B (zh) 具有寄存器仲裁的处理系统及其使用的方法
US8913069B2 (en) Magnetic memory display driver system
TWI397285B (zh) 封包轉送方式
CN108154838A (zh) 一种三角形模块显示驱动电路实现方法及驱动电路
WO2007013744A1 (en) Sharing multi-partitioned memory through a plurality of routes
US5727139A (en) Method and apparatus for minimizing number of pixel data fetches required for a stretch operation of video images
US20030222881A1 (en) Displaying means having pluralities of memory card slots
WO2013139126A1 (zh) 双路视频信号的显示驱动方法及其装置
JPH0865708A (ja) 映像オーバーレーイメージコンバータ
JPH10509546A (ja) メモリシステムにおけるページアクセス及びブロック転送を改善する回路、システム及び方法
TWI344304B (zh)
TWI726935B (zh) 操作半導體裝置的方法
CN220421878U (zh) 一种音频插播设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees