JP3442252B2 - ソフトウェアによるｍｐｅｇデコーダに対してｙｕｖデータフォーマット変換を支援するハードウェア - Google Patents
ソフトウェアによるｍｐｅｇデコーダに対してｙｕｖデータフォーマット変換を支援するハードウェアInfo
- Publication number
- JP3442252B2 JP3442252B2 JP06875797A JP6875797A JP3442252B2 JP 3442252 B2 JP3442252 B2 JP 3442252B2 JP 06875797 A JP06875797 A JP 06875797A JP 6875797 A JP6875797 A JP 6875797A JP 3442252 B2 JP3442252 B2 JP 3442252B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- display controller
- color difference
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/007—Transform coding, e.g. discrete cosine transform
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Color Television Systems (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、本発明は、映像部
分（動画）を含んだ表示画像を生成するための装置及び
方法に関し、特に、映像情報を生成するためのＭＰＥＧ
（Motion PictureEncoding Group ）デコーダを実現さ
せるソフトウェアを支援するために使用される装置及び
方法に関する。
分（動画）を含んだ表示画像を生成するための装置及び
方法に関し、特に、映像情報を生成するためのＭＰＥＧ
（Motion PictureEncoding Group ）デコーダを実現さ
せるソフトウェアを支援するために使用される装置及び
方法に関する。
【０００２】
【従来の技術】パーソナルコンピュータは、映像部分
（動画）を含んだ表示画像を生成するために使用され
る。ここで、本出願の目的のために、文言「映像」とい
うときは、Cirrus Logic MotionVideo（商標）形式に則
した表示形態のような、例えば、ＴＶ、フィルム、ＶＴ
Ｒ等から取り出された動画を指すものとする。
（動画）を含んだ表示画像を生成するために使用され
る。ここで、本出願の目的のために、文言「映像」とい
うときは、Cirrus Logic MotionVideo（商標）形式に則
した表示形態のような、例えば、ＴＶ、フィルム、ＶＴ
Ｒ等から取り出された動画を指すものとする。
【０００３】MotionVideo （商標）形式に則した表示構
成（ＭＶＡ（商標））は、例えば、同時に出願継続中の
米国特許出願（出願番号：08/483,584，出願日：1995.
6.7）の発明「DUAL DISPLAYS HAVING INDEPENDENT RESO
LUTIONS AND REFRESH DATES」の明細書中に記載されて
おり、これを本出願では参考のために用いるものとす
る。このような映像部分（動画）は、例えば、ＣＤ−Ｒ
ＯＭ等のデータ源から生成されるものであり、映像デー
タは種々の符号化規則（例えばＭＰＥＧ−Ｉ、ＭＰＥＧ
−ＩＩ、Ｉｎｄｅｏ（商標）等）の一つによって符号化
される。
成（ＭＶＡ（商標））は、例えば、同時に出願継続中の
米国特許出願（出願番号：08/483,584，出願日：1995.
6.7）の発明「DUAL DISPLAYS HAVING INDEPENDENT RESO
LUTIONS AND REFRESH DATES」の明細書中に記載されて
おり、これを本出願では参考のために用いるものとす
る。このような映像部分（動画）は、例えば、ＣＤ−Ｒ
ＯＭ等のデータ源から生成されるものであり、映像デー
タは種々の符号化規則（例えばＭＰＥＧ−Ｉ、ＭＰＥＧ
−ＩＩ、Ｉｎｄｅｏ（商標）等）の一つによって符号化
される。
【０００４】一般に、ＭＰＥＧによる復号化は、専用の
デコーダ装置によって行われる。ＭＰＥＧデコーダ装置
は、例えば、ＣＤ−ＲＯＭ等のデータ源を通じてＭＰＥ
Ｇ符号化データを取り込み、ＹＵＶデータとして、図７
に示すように、表示制御装置（以下、ディスプレイコン
トローラと称する）における専用の表示記憶領域に出力
する。
デコーダ装置によって行われる。ＭＰＥＧデコーダ装置
は、例えば、ＣＤ−ＲＯＭ等のデータ源を通じてＭＰＥ
Ｇ符号化データを取り込み、ＹＵＶデータとして、図７
に示すように、表示制御装置（以下、ディスプレイコン
トローラと称する）における専用の表示記憶領域に出力
する。
【０００５】図７は、例えば、ビデオ・グラフィック・
アダプタ（ＶＧＡ）やスーパーＶＧＡのようなディスプ
レイコントローラ１２０を有するコンピュータシステム
１００の基本的（概略）構成を示すブロック図である。
ディスプレイコントローラ１２０は、リフレッシュレー
ト（垂直同期速度）が、例えば、６０Ｈｚ、７２Ｈｚあ
るいは７５Ｈｚ等の表示速度特性を有し、水平方向及び
垂直方向の解像度が例えば６４０×４８０画素、１０２
４×７６８画素あるいは８００×６００画素である、例
えば、ＣＲＴや扁平形表示装置等のディスプレイ１８０
のための画素データを生成する。画素データの連続的な
データ列は、ディスプレイ１８０の表示速度特性に基づ
いてディスプレイコントローラ１２０によって生成され
る。
アダプタ（ＶＧＡ）やスーパーＶＧＡのようなディスプ
レイコントローラ１２０を有するコンピュータシステム
１００の基本的（概略）構成を示すブロック図である。
ディスプレイコントローラ１２０は、リフレッシュレー
ト（垂直同期速度）が、例えば、６０Ｈｚ、７２Ｈｚあ
るいは７５Ｈｚ等の表示速度特性を有し、水平方向及び
垂直方向の解像度が例えば６４０×４８０画素、１０２
４×７６８画素あるいは８００×６００画素である、例
えば、ＣＲＴや扁平形表示装置等のディスプレイ１８０
のための画素データを生成する。画素データの連続的な
データ列は、ディスプレイ１８０の表示速度特性に基づ
いてディスプレイコントローラ１２０によって生成され
る。
【０００６】ディスプレイコントローラ１２０には、デ
ィスプレイ１８０に出力するために、テキストモード、
グラフィックモードあるいはビデオモードに則したデー
タ形態で画素データが格納されるディスプレイメモリ１
３０が接続されている。ホストＣＰＵ（中央処理装置）
１１０は、バス１５０を通じてディスプレイコントロー
ラ１２０に接続され、ディスプレイ１８０の表示画像が
変化するとき、ディスプレイメモリ１３０の記憶内容を
更新する。バス１５０は、例えば、ＰＣＩバス等からな
る。システムメモリ１６０は、ホストＣＰＵでのデータ
格納（データ処理）用に該ホストＣＰＵに接続されてい
る。
ィスプレイ１８０に出力するために、テキストモード、
グラフィックモードあるいはビデオモードに則したデー
タ形態で画素データが格納されるディスプレイメモリ１
３０が接続されている。ホストＣＰＵ（中央処理装置）
１１０は、バス１５０を通じてディスプレイコントロー
ラ１２０に接続され、ディスプレイ１８０の表示画像が
変化するとき、ディスプレイメモリ１３０の記憶内容を
更新する。バス１５０は、例えば、ＰＣＩバス等からな
る。システムメモリ１６０は、ホストＣＰＵでのデータ
格納（データ処理）用に該ホストＣＰＵに接続されてい
る。
【０００７】ＭＰＥＧデコーダ装置１４０は、例えば、
ＣＤ−ＲＯＭ等のＭＰＥＧビデオデータ源からのＭＰＥ
Ｇビデオデータを復号化し、該復号化されたビデオデー
タをシステムメモリ１６０、あるいは直接ディスプレイ
メモリ１３０に出力する。但し、よりクロックが速く、
能力の高いマイクロプロセッサ（例えば、Pentium （商
標）やPowerPC （商標）等のプロセッサ）の出現に伴
い、ＭＰＥＧ復号化をホストＣＰＵ１１０での完全なソ
フトウェアの処理だけで行うことが可能である。例え
ば、Microsoft （登録商標）製のWindows 95（商標）の
改良版では、このようなＭＰＥＧ復号化を行うソフトウ
ェアを含むこともできる。Intel （登録商標）社も、In
deo という商標名が付けられたビデオ復号化技術ソフト
を提供している。
ＣＤ−ＲＯＭ等のＭＰＥＧビデオデータ源からのＭＰＥ
Ｇビデオデータを復号化し、該復号化されたビデオデー
タをシステムメモリ１６０、あるいは直接ディスプレイ
メモリ１３０に出力する。但し、よりクロックが速く、
能力の高いマイクロプロセッサ（例えば、Pentium （商
標）やPowerPC （商標）等のプロセッサ）の出現に伴
い、ＭＰＥＧ復号化をホストＣＰＵ１１０での完全なソ
フトウェアの処理だけで行うことが可能である。例え
ば、Microsoft （登録商標）製のWindows 95（商標）の
改良版では、このようなＭＰＥＧ復号化を行うソフトウ
ェアを含むこともできる。Intel （登録商標）社も、In
deo という商標名が付けられたビデオ復号化技術ソフト
を提供している。
【０００８】アプリケーション・ソフト（応用ソフト）
又はオペレーティング・システム（例えば、Windows
（商標）95）には、このようなＭＰＥＧあるいはIndeo
（商標）の復号化ソフトが用意されている。アプリケー
ション・ソフトあるいはオペレーティング・システムへ
のＭＰＥＧあるいはIndeo （商標）の復号化ソフトの移
植によって、専用のＭＰＥＧデコーダ装置１４０のよう
なハードウェアの追加購入を必要とせずに、ユーザがデ
ィスプレイの画面上で動画像を鑑賞することを許容す
る。
又はオペレーティング・システム（例えば、Windows
（商標）95）には、このようなＭＰＥＧあるいはIndeo
（商標）の復号化ソフトが用意されている。アプリケー
ション・ソフトあるいはオペレーティング・システムへ
のＭＰＥＧあるいはIndeo （商標）の復号化ソフトの移
植によって、専用のＭＰＥＧデコーダ装置１４０のよう
なハードウェアの追加購入を必要とせずに、ユーザがデ
ィスプレイの画面上で動画像を鑑賞することを許容す
る。
【０００９】しかし、高性能なマイクロプロセッサを用
いても、ＭＰＥＧ符号化データの復号化処理は、ホスト
ＣＰＵに多大な負荷を与えることから、コンピュータシ
ステム１００の全体的な処理能力が落ちることとなる。
ホストＣＰＵにおいて、ＭＰＥＧ復号化を行うために必
要な処理の大部分は、本来の復号化処理よりもデータ変
換とフォーマッティング（データ編成）のために必要と
される。
いても、ＭＰＥＧ符号化データの復号化処理は、ホスト
ＣＰＵに多大な負荷を与えることから、コンピュータシ
ステム１００の全体的な処理能力が落ちることとなる。
ホストＣＰＵにおいて、ＭＰＥＧ復号化を行うために必
要な処理の大部分は、本来の復号化処理よりもデータ変
換とフォーマッティング（データ編成）のために必要と
される。
【００１０】ＭＰＥＧデータ源からのＭＰＥＧデータ
は、ソフトウェア及び（又は）ハードウェアにおいて、
いくつかの処理ステップを経て復号化され、伸長され
る。ホストＣＰＵ１１０（又は専用のＭＰＥＧデコーダ
装置１４０）は、例えばＣＤ−ＲＯＭ等のＭＰＥＧデー
タ源から取り出された圧縮符号化されたＭＰＥＧデータ
を復元する。即ち、ＭＰＥＧデータに対して最初にハフ
マン復号化が行われ、次いで逆量子化と逆ＤＣＴ（離散
コサイン変換）が行われ、そして、フレーム間圧縮の動
き補償が行われる。ソフトウェアにてＭＰＥＧ復号化処
理を行う９０ＭＨｚのPentium （商標）プロセッサで
は、これら４つの処理ステップを行うのに１秒間に３０
フレームがやっとである。
は、ソフトウェア及び（又は）ハードウェアにおいて、
いくつかの処理ステップを経て復号化され、伸長され
る。ホストＣＰＵ１１０（又は専用のＭＰＥＧデコーダ
装置１４０）は、例えばＣＤ−ＲＯＭ等のＭＰＥＧデー
タ源から取り出された圧縮符号化されたＭＰＥＧデータ
を復元する。即ち、ＭＰＥＧデータに対して最初にハフ
マン復号化が行われ、次いで逆量子化と逆ＤＣＴ（離散
コサイン変換）が行われ、そして、フレーム間圧縮の動
き補償が行われる。ソフトウェアにてＭＰＥＧ復号化処
理を行う９０ＭＨｚのPentium （商標）プロセッサで
は、これら４つの処理ステップを行うのに１秒間に３０
フレームがやっとである。
【００１１】一旦、復号化及び伸長化処理が行われれ
ば、ＹＵＶフォーマットのＭＰＥＧデータは、コンポー
ネントＹＵＶビデオデータ（即ち、プレーナ形態）から
画素順次のビデオフォーマット（即ち、ラスター・スキ
ャン・フォーマット）に変換される。そして、前記画素
順次のＹＵＶビデオデータは、ＹＵＶからＲＧＢ（赤、
緑及び青の画素データ）に変換され、その後、ディスプ
レイ１８０に表示を行わせるディスプレイメモリ１３０
に格納される。従来では、ビデオ・アクセレレータ装置
でＹＵＶ−ＲＧＢ変換ステップを行い、ホストＣＰＵか
ら前記ステップを解放するようにしている。しかし、コ
ンポーネントＹＵＶデータを画素順次のビデオデータ形
態に変換する処理は、いまなお必須とされている。
ば、ＹＵＶフォーマットのＭＰＥＧデータは、コンポー
ネントＹＵＶビデオデータ（即ち、プレーナ形態）から
画素順次のビデオフォーマット（即ち、ラスター・スキ
ャン・フォーマット）に変換される。そして、前記画素
順次のＹＵＶビデオデータは、ＹＵＶからＲＧＢ（赤、
緑及び青の画素データ）に変換され、その後、ディスプ
レイ１８０に表示を行わせるディスプレイメモリ１３０
に格納される。従来では、ビデオ・アクセレレータ装置
でＹＵＶ−ＲＧＢ変換ステップを行い、ホストＣＰＵか
ら前記ステップを解放するようにしている。しかし、コ
ンポーネントＹＵＶデータを画素順次のビデオデータ形
態に変換する処理は、いまなお必須とされている。
【００１２】コンポーネントＹＵＶデータの画素順次ビ
デオデータへの変換処理は、ＭＰＥＧデータの復号化処
理を行うホストＣＰＵ１１０（ＭＰＥＧ復号化装置であ
るＭＰＥＧデコーダ１４０）を必要する。これは、ＹＵ
Ｖの４：２：２フォーマット（即ち、ＣＣＩＲ６０１フ
ォーマット）についてすでに説明したとおり、該ＹＵＶ
の４：２：２フォーマットは、２画素のグループが、２
バイトの輝度データ（Ｙ）と同じく２バイトの色差デー
タ（Ｕ，Ｖ）として復号化されるからである。ディスプ
レイ１８０とディスプレイコントローラ１２０は、基本
的な画素配列（即ち、スキャンライン）のフォーマット
に従って生成される出力データ、即ち、ディスプレイメ
モリ１３０内においてそれぞれの画素に対応した全ての
データが連続的に配列された出力データが、画像表示に
おいて必要である。
デオデータへの変換処理は、ＭＰＥＧデータの復号化処
理を行うホストＣＰＵ１１０（ＭＰＥＧ復号化装置であ
るＭＰＥＧデコーダ１４０）を必要する。これは、ＹＵ
Ｖの４：２：２フォーマット（即ち、ＣＣＩＲ６０１フ
ォーマット）についてすでに説明したとおり、該ＹＵＶ
の４：２：２フォーマットは、２画素のグループが、２
バイトの輝度データ（Ｙ）と同じく２バイトの色差デー
タ（Ｕ，Ｖ）として復号化されるからである。ディスプ
レイ１８０とディスプレイコントローラ１２０は、基本
的な画素配列（即ち、スキャンライン）のフォーマット
に従って生成される出力データ、即ち、ディスプレイメ
モリ１３０内においてそれぞれの画素に対応した全ての
データが連続的に配列された出力データが、画像表示に
おいて必要である。
【００１３】ＹＵＶの４：２：２フォーマットにおいて
は、２バイト構成のＹデータの次に１バイト構成のＵデ
ータと１バイトデータのＶデータがそれぞれ続いた構成
となっている。このように隣接する２つの画素のデータ
の情報を含む各ダブルワードは、ディスプレイコントロ
ーラ１２０によってディスプレイの画素順序に一致する
ようにシーケンシャルアドレス方式で、有効メモリバン
ド幅を最大限に使用して読み出される。
は、２バイト構成のＹデータの次に１バイト構成のＵデ
ータと１バイトデータのＶデータがそれぞれ続いた構成
となっている。このように隣接する２つの画素のデータ
の情報を含む各ダブルワードは、ディスプレイコントロ
ーラ１２０によってディスプレイの画素順序に一致する
ようにシーケンシャルアドレス方式で、有効メモリバン
ド幅を最大限に使用して読み出される。
【００１４】従来のＭＰＥＧ復号化技術（ハードウェア
又はソフトウェア）は、最初に、例えばＣＤ−ＲＯＭ等
のＭＰＥＧデータ源からのＭＰＥＧデータを伸長して、
Ｙ値、Ｕ値及びＶ値に分離する。そして、これらＹ値、
Ｕ値及びＶ値は、初めに、図６Ａに示すように、システ
ムメモリ１６０内において論理的に割り付けられたＹ、
Ｕ及びＶの各記憶領域（面構成）に、ＹＵＶのプレーナ
フォーマット又はコンポーネントＹＵＶのいずれかのフ
ォーマットで格納される。
又はソフトウェア）は、最初に、例えばＣＤ−ＲＯＭ等
のＭＰＥＧデータ源からのＭＰＥＧデータを伸長して、
Ｙ値、Ｕ値及びＶ値に分離する。そして、これらＹ値、
Ｕ値及びＶ値は、初めに、図６Ａに示すように、システ
ムメモリ１６０内において論理的に割り付けられたＹ、
Ｕ及びＶの各記憶領域（面構成）に、ＹＵＶのプレーナ
フォーマット又はコンポーネントＹＵＶのいずれかのフ
ォーマットで格納される。
【００１５】システムメモリ１６０は、Ｙ、Ｕ及びＶデ
ータを格納するためにそれぞれ隣接して割り付けられた
記憶領域１０２、１０３及び１０４を有する。ＣＣＩＲ
６０１フォーマットのビデオデータにおいては、２つの
Ｙ値は、２つの隣接する画素間の画素データを構成する
それぞれのＵ値とＶ値の間に配置される。従って、シス
テムメモリ１６０におけるＹ値の記憶領域１０６は、そ
れぞれＵ値の記憶領域１０３とＶ値の記憶領域１０４と
比して２倍の大きさを有する。
ータを格納するためにそれぞれ隣接して割り付けられた
記憶領域１０２、１０３及び１０４を有する。ＣＣＩＲ
６０１フォーマットのビデオデータにおいては、２つの
Ｙ値は、２つの隣接する画素間の画素データを構成する
それぞれのＵ値とＶ値の間に配置される。従って、シス
テムメモリ１６０におけるＹ値の記憶領域１０６は、そ
れぞれＵ値の記憶領域１０３とＶ値の記憶領域１０４と
比して２倍の大きさを有する。
【００１６】分離されたＹ、Ｕ及びＶデータを従来のビ
デオアクセレレータにとって望ましいフォーマットに合
成するためには、ホストＣＰＵ１１０は、最初に、Ｙデ
ータが格納されたシステムメモリの記憶領域１０２から
２バイトのデータを読み出し、これらのバイトの１つを
ホストＣＰＵ１１０における３２ビットのダブルワード
レジスタ内の異なるバイト位置にシフトする。次に、ホ
ストＣＰＵは、システムメモリ１６０におけるＵ値の記
憶領域１０３から１バイトのＵデータを読み出し、次い
で、システムメモリ１６０におけるＶ値の記憶領域１０
４から１バイトのＶデータを読み出す。その後、ホスト
ＣＰＵは、分離されたＹ、Ｕ及びＶデータをＹＵＶ４：
２：２でフォーマットされたダブルワードに合成して、
順次ディスプレイメモリ１３０に転送する。
デオアクセレレータにとって望ましいフォーマットに合
成するためには、ホストＣＰＵ１１０は、最初に、Ｙデ
ータが格納されたシステムメモリの記憶領域１０２から
２バイトのデータを読み出し、これらのバイトの１つを
ホストＣＰＵ１１０における３２ビットのダブルワード
レジスタ内の異なるバイト位置にシフトする。次に、ホ
ストＣＰＵは、システムメモリ１６０におけるＵ値の記
憶領域１０３から１バイトのＵデータを読み出し、次い
で、システムメモリ１６０におけるＶ値の記憶領域１０
４から１バイトのＶデータを読み出す。その後、ホスト
ＣＰＵは、分離されたＹ、Ｕ及びＶデータをＹＵＶ４：
２：２でフォーマットされたダブルワードに合成して、
順次ディスプレイメモリ１３０に転送する。
【００１７】
【発明が解決しようとする課題】このようなバイトのシ
フト操作は、Pentium （登録商標）プロセッサのような
プロセッサにとって特に効率のいいものでなく、システ
ムの機能は低下する。ＣＰＵサイクルの大部分がデータ
を再編成する（即ち、コンポーネントＹＵＶデータの画
素順次フォーマットへの再編成）ために使用されるから
である。その上、システムメモリ１６０の互いに隣接し
ない記憶領域から分離Ｙ、Ｕ及びＶデータを読み出すこ
とは、ランダムアクセスメモリサイクルの大部分を占
め、バスに差し渡す（バスの使用許可を求める）ための
ページサイクルを確保できず、より一層、システムの機
能が低下することとなる。
フト操作は、Pentium （登録商標）プロセッサのような
プロセッサにとって特に効率のいいものでなく、システ
ムの機能は低下する。ＣＰＵサイクルの大部分がデータ
を再編成する（即ち、コンポーネントＹＵＶデータの画
素順次フォーマットへの再編成）ために使用されるから
である。その上、システムメモリ１６０の互いに隣接し
ない記憶領域から分離Ｙ、Ｕ及びＶデータを読み出すこ
とは、ランダムアクセスメモリサイクルの大部分を占
め、バスに差し渡す（バスの使用許可を求める）ための
ページサイクルを確保できず、より一層、システムの機
能が低下することとなる。
【００１８】ＰＣＩバスシステムにおいては、ホストＣ
ＰＵ１１０における内部キャッシュで分割された読み出
しサイクルの合成が可能である。しかし、前記プロセッ
サと読み出しサイクルは、システム１００でのＰＣＩバ
ス構成におけるバーストサイクルの有効利用を妨げる。
ＰＵ１１０における内部キャッシュで分割された読み出
しサイクルの合成が可能である。しかし、前記プロセッ
サと読み出しサイクルは、システム１００でのＰＣＩバ
ス構成におけるバーストサイクルの有効利用を妨げる。
【００１９】一旦、ＹＵＶ４：２：２がフォーマットさ
れたダブルワードがホストＣＰＵ１１０内に入力される
と、図６Ｂに示すように、ラスタースキャン（画素順
次）に則したフォーマットでディスプレイメモリ１３０
に格納される。ディスプレイメモリ１３０は、例えば、
Windows （商標）のグラフィカル・ユーザ・インターフ
ェース（ＧＵＩ）データ等のグラフィックデータを格納
するためのグラフィック記憶領域２０１と、例えばCirr
us Logic MotionVideo（商標）方式の動画像を具現する
ビデオデータを格納するための１つあるいはそれ以上の
ビデオバッファ２０２及び２０３を有する。２つのビデ
オバッファ２０２及び２０３は、ディスプレイ１８０上
でのアーティファクト（雑音状の画像）の発生を防止す
るために設置される。
れたダブルワードがホストＣＰＵ１１０内に入力される
と、図６Ｂに示すように、ラスタースキャン（画素順
次）に則したフォーマットでディスプレイメモリ１３０
に格納される。ディスプレイメモリ１３０は、例えば、
Windows （商標）のグラフィカル・ユーザ・インターフ
ェース（ＧＵＩ）データ等のグラフィックデータを格納
するためのグラフィック記憶領域２０１と、例えばCirr
us Logic MotionVideo（商標）方式の動画像を具現する
ビデオデータを格納するための１つあるいはそれ以上の
ビデオバッファ２０２及び２０３を有する。２つのビデ
オバッファ２０２及び２０３は、ディスプレイ１８０上
でのアーティファクト（雑音状の画像）の発生を防止す
るために設置される。
【００２０】ホストＣＰＵ１１０が、ディスプレイ１８
０に画像を表示させるために使用されるディスプレイメ
モリ１３０の同じ領域に同時に書き込む場合、このよう
な書込み動作は、ディスプレイ上で肉眼で確認すること
ができる。ユーザーは、例えば、ビデオゲームにおい
て、画像が描かれているときや激しい画面の移り変わり
において、しばしばディスプレイメモリ１３０へのＣＰ
Ｕの書き込み動作に気づくであろう。
０に画像を表示させるために使用されるディスプレイメ
モリ１３０の同じ領域に同時に書き込む場合、このよう
な書込み動作は、ディスプレイ上で肉眼で確認すること
ができる。ユーザーは、例えば、ビデオゲームにおい
て、画像が描かれているときや激しい画面の移り変わり
において、しばしばディスプレイメモリ１３０へのＣＰ
Ｕの書き込み動作に気づくであろう。
【００２１】従来のディスプレイコントローラにおいて
は、このような現象を、ビデオデータのダブルバッファ
リングによって回避するようにしている。互いに分離さ
れたビデオバッファ２０２及び２０３は、連続するフレ
ームのビデオデータを格納するためにディスプレイメモ
リ１３０内に割り付けられる。ホストＣＰＵは、他方の
ビデオバッファ２０３から読み出されたデータがディス
プレイ１８０に出力されている間に、ディスプレイメモ
リ１３０の一方のビデオバッファ２０２に書き込む。Ｍ
ＰＥＧビデオデータは、通常は、３５２×２４０画素に
分解され、また、いくつかのサイズに拡大しても最大の
分解数が、例えば、１０２４×７６８画素であることか
ら、このような２つのバッファリングは、大容量のディ
スプレイメモリ１３０は必要としない。
は、このような現象を、ビデオデータのダブルバッファ
リングによって回避するようにしている。互いに分離さ
れたビデオバッファ２０２及び２０３は、連続するフレ
ームのビデオデータを格納するためにディスプレイメモ
リ１３０内に割り付けられる。ホストＣＰＵは、他方の
ビデオバッファ２０３から読み出されたデータがディス
プレイ１８０に出力されている間に、ディスプレイメモ
リ１３０の一方のビデオバッファ２０２に書き込む。Ｍ
ＰＥＧビデオデータは、通常は、３５２×２４０画素に
分解され、また、いくつかのサイズに拡大しても最大の
分解数が、例えば、１０２４×７６８画素であることか
ら、このような２つのバッファリングは、大容量のディ
スプレイメモリ１３０は必要としない。
【００２２】表示データのダブルバッファリングにおけ
る一つの問題は、２つのビデオバッファ２０２及び２０
３に対して選択的にそれぞれの書き込みタイミング（サ
イクル）と読み出しタイミング（サイクル）の切り替え
をホストＣＰＵ１１０とディスプレイコントローラ１２
０に通告するメカニズムが設置されなければならないこ
とである。もし、ディスプレイコントローラ１２０にお
いて、ホストＣＰＵ１１０が書き込みを行っているビデ
オバッファ２０２又は２０３と同じビデオバッファから
ディスプレイデータを読み出すとすると、ダブルバッフ
ァリングによる改善効果は半減する。ビデオバッファ２
０２又は２０３のうちの一つに対する書き込みサイクル
が完全に終了した上で、ディスプレイコントローラ１２
０は、ビデオバッファ２０２及び２０３のうち、他のビ
デオバッファから読み出すための切り替え信号を出力す
る必要がある。
る一つの問題は、２つのビデオバッファ２０２及び２０
３に対して選択的にそれぞれの書き込みタイミング（サ
イクル）と読み出しタイミング（サイクル）の切り替え
をホストＣＰＵ１１０とディスプレイコントローラ１２
０に通告するメカニズムが設置されなければならないこ
とである。もし、ディスプレイコントローラ１２０にお
いて、ホストＣＰＵ１１０が書き込みを行っているビデ
オバッファ２０２又は２０３と同じビデオバッファから
ディスプレイデータを読み出すとすると、ダブルバッフ
ァリングによる改善効果は半減する。ビデオバッファ２
０２又は２０３のうちの一つに対する書き込みサイクル
が完全に終了した上で、ディスプレイコントローラ１２
０は、ビデオバッファ２０２及び２０３のうち、他のビ
デオバッファから読み出すための切り替え信号を出力す
る必要がある。
【００２３】ＹＵＶがフォーマットされたダブルワード
は、ディスプレイメモリ１３０のビデオバッファ２０２
又は２０３に画素順次のビデオフォーマットで格納され
る。ディスプレイコントローラ１２０は、ディスプレイ
メモリ１３０のビデオバッファ２０２又は２０３に格納
されている画素順次のＹＵＶデータから容易にビデオ画
像を生成する。
は、ディスプレイメモリ１３０のビデオバッファ２０２
又は２０３に画素順次のビデオフォーマットで格納され
る。ディスプレイコントローラ１２０は、ディスプレイ
メモリ１３０のビデオバッファ２０２又は２０３に格納
されている画素順次のＹＵＶデータから容易にビデオ画
像を生成する。
【００２４】一方、プロセッサでのソフトウェアによる
ＭＰＥＧ複合化処理において、負荷の高い一つの処理
は、システムメモリ１６０におけるＹ、Ｕ及びＶの面デ
ータを画素順次のフォーマットでディスプレイメモリ１
３０に変換転送する処理である。プロセッサでのソフト
ウェアによるＭＰＥＧ複合化処理において、負荷の高い
他の処理は、色差データ（Ｕ、Ｖ）を記憶領域に対して
垂直方向にアップサンプルアクセスすることである。Ｍ
ＰＥＧフォーマットにて符号化されたデータは、再生結
果を表示させる事実上の画素の数と同じ数の輝度サンプ
ル（バイト）を有する。しかしながら、再生される色差
サンプル（Ｕ及びＶ）は、水平方向及び垂直方向におい
て、例えば、Ｙデータの各２×２ブロックに対してそれ
ぞれ一対のＶデータとＵデータというように、間引きサ
ンプル（サブサンプル）される。
ＭＰＥＧ複合化処理において、負荷の高い一つの処理
は、システムメモリ１６０におけるＹ、Ｕ及びＶの面デ
ータを画素順次のフォーマットでディスプレイメモリ１
３０に変換転送する処理である。プロセッサでのソフト
ウェアによるＭＰＥＧ複合化処理において、負荷の高い
他の処理は、色差データ（Ｕ、Ｖ）を記憶領域に対して
垂直方向にアップサンプルアクセスすることである。Ｍ
ＰＥＧフォーマットにて符号化されたデータは、再生結
果を表示させる事実上の画素の数と同じ数の輝度サンプ
ル（バイト）を有する。しかしながら、再生される色差
サンプル（Ｕ及びＶ）は、水平方向及び垂直方向におい
て、例えば、Ｙデータの各２×２ブロックに対してそれ
ぞれ一対のＶデータとＵデータというように、間引きサ
ンプル（サブサンプル）される。
【００２５】ＭＰＥＧ符号化技術は、一対の色差サンプ
ル（Ｕ、Ｙ）毎の２次元パターン（２×２画素）におけ
る４つの輝度サンプルのブロックに基づいて画素データ
を符号化する。色差サンプル（Ｕ、Ｖ）は、実際には２
×２画素ブロックの中心からサブサンプルされる。伸長
処理において、色差データ（Ｕ、Ｖ）は複写され、ＹＵ
Ｖ４：２：２フォーマットの２画素のグループ間に色差
サンプルが作成される。
ル（Ｕ、Ｙ）毎の２次元パターン（２×２画素）におけ
る４つの輝度サンプルのブロックに基づいて画素データ
を符号化する。色差サンプル（Ｕ、Ｖ）は、実際には２
×２画素ブロックの中心からサブサンプルされる。伸長
処理において、色差データ（Ｕ、Ｖ）は複写され、ＹＵ
Ｖ４：２：２フォーマットの２画素のグループ間に色差
サンプルが作成される。
【００２６】図６Ｃは、水平方向及び垂直方向へのサブ
サンプリングによって、補間されたＵ及びＶ値がどのよ
うに書き込まれるかを示したものである。図６Ｃは、デ
ィスプレイメモリ１３０に格納されたＹ、Ｕ及びＶ値を
示す。データが画素順次のフォーマット（走査線に沿っ
た並び）に従ってディスプレイメモリ１３０に格納する
ことは、水平方向にＵ及びＶデータを挿入することと比
例して容易である。しかし、Ｕ及びＶデータは、水平方
向及び垂直方向において共にサブサンプルされるため、
Ｕ及びＶデータを垂直方向に書き入れる（あるいは複写
する）必要がある。
サンプリングによって、補間されたＵ及びＶ値がどのよ
うに書き込まれるかを示したものである。図６Ｃは、デ
ィスプレイメモリ１３０に格納されたＹ、Ｕ及びＶ値を
示す。データが画素順次のフォーマット（走査線に沿っ
た並び）に従ってディスプレイメモリ１３０に格納する
ことは、水平方向にＵ及びＶデータを挿入することと比
例して容易である。しかし、Ｕ及びＶデータは、水平方
向及び垂直方向において共にサブサンプルされるため、
Ｕ及びＶデータを垂直方向に書き入れる（あるいは複写
する）必要がある。
【００２７】従って、例えば、図６Ｃに示すように、ビ
デオデータの一つ置きのライン毎に隣接する他のライン
におけるＵ及びＶデータを書き入れる（あるいは複写す
る）必要があり、図６Ｃにおいて、＊値で示す領域にＵ
及びＶ値が作成される。しかも、このような垂直方向の
補間処理は、水平方向への補間処理よりも非常に困難で
ある。隣接するラインからのデータは、特定のラインに
ついてのデータがディスプレイメモリ１３０に格納され
るタイミングよりも遅く複写（又は補間）して格納する
必要がある。
デオデータの一つ置きのライン毎に隣接する他のライン
におけるＵ及びＶデータを書き入れる（あるいは複写す
る）必要があり、図６Ｃにおいて、＊値で示す領域にＵ
及びＶ値が作成される。しかも、このような垂直方向の
補間処理は、水平方向への補間処理よりも非常に困難で
ある。隣接するラインからのデータは、特定のラインに
ついてのデータがディスプレイメモリ１３０に格納され
るタイミングよりも遅く複写（又は補間）して格納する
必要がある。
【００２８】このような隣接するＵ及びＶ値の格納処理
は、大容量の記憶領域又はレジスタ空間（レジスタ数や
ビット数）が必要であり、煩雑なデータ処理が必要であ
る。従って、復号化された色差（Ｕ、Ｖ）データの転送
に係るホストＣＰＵ１１０とディスプレイメモリ１３０
間のデータのバンド幅（転送ビット数）を低減して、デ
ィスプレイコントローラ１２０内でのこのようなデータ
の複写を行うことが望ましい。
は、大容量の記憶領域又はレジスタ空間（レジスタ数や
ビット数）が必要であり、煩雑なデータ処理が必要であ
る。従って、復号化された色差（Ｕ、Ｖ）データの転送
に係るホストＣＰＵ１１０とディスプレイメモリ１３０
間のデータのバンド幅（転送ビット数）を低減して、デ
ィスプレイコントローラ１２０内でのこのようなデータ
の複写を行うことが望ましい。
【００２９】本発明はこのような課題を考慮してなされ
たものであり、ホストＣＰＵで行われていたＭＰＥＧデ
ータの復号化処理のうち、負荷の高い処理をディスプレ
イコントローラ内にて行うことにより、ホストＣＰＵで
の処理を緩和させ、高性能なＣＰＵの機能を最大限に活
用できるようにしたディスプレイコントローラ及び復号
化支援方法を提供することを目的とする。
たものであり、ホストＣＰＵで行われていたＭＰＥＧデ
ータの復号化処理のうち、負荷の高い処理をディスプレ
イコントローラ内にて行うことにより、ホストＣＰＵで
の処理を緩和させ、高性能なＣＰＵの機能を最大限に活
用できるようにしたディスプレイコントローラ及び復号
化支援方法を提供することを目的とする。
【００３０】また、本発明の他の目的は、ディスプレイ
コントローラでのコンポーネントＹＵＶデータから画素
順次のフォーマットへの変換処理を効率よく行うことが
できるディスプレイコントローラ及び復号化支援方法を
提供することにある。
コントローラでのコンポーネントＹＵＶデータから画素
順次のフォーマットへの変換処理を効率よく行うことが
できるディスプレイコントローラ及び復号化支援方法を
提供することにある。
【００３１】また、本発明の他の目的は、いままで予備
とされていた記憶領域を有効利用することにより、前記
変換処理の効率化を図ることができるディスプレイコン
トローラ及び復号化支援方法を提供することある。
とされていた記憶領域を有効利用することにより、前記
変換処理の効率化を図ることができるディスプレイコン
トローラ及び復号化支援方法を提供することある。
【００３２】
【課題を解決するための手段】本発明は、ＭＰＥＧデー
タを復号化するホストプロセッサを支援するディスプレ
イコントローラを有して構成されている。本発明のディ
スプレイコントローラは、ホストＣＰＵから画素順次で
ないビデオフォーマットのＹＵＶデータを受け取り、前
記ＣＰＵではなく、ディスプレイコントローラ内におい
て、画素順次への並び替えという煩雑な処理を行うよう
にする。加えて、本発明のディスプレイコントローラ
は、内部ＢＩＴＢＬＩＴエンジン（将来において一般的
となる進歩したＳＶＧＡディスプレイコントローラ）を
用い、ＢＩＴＢＬＩＴ演算によってＵ及びＶデータを模
写（複製）するように、Ｕ及びＶデータを一つのライン
から隣接するラインにコピーする。バイトマスクは、隣
接するライン上のＹデータを上書きから保護する。ＢＩ
ＴＢＬＩＴ演算の最後で、ディスプレイコントローラ
は、フレームバッファが新しいデータによって満杯にな
ったことを示す信号を発生する。そして、ディスプレイ
コントローラは、新たに書き込まれたフレームバッファ
に対する読み出し動作に自動的に切り換える。
タを復号化するホストプロセッサを支援するディスプレ
イコントローラを有して構成されている。本発明のディ
スプレイコントローラは、ホストＣＰＵから画素順次で
ないビデオフォーマットのＹＵＶデータを受け取り、前
記ＣＰＵではなく、ディスプレイコントローラ内におい
て、画素順次への並び替えという煩雑な処理を行うよう
にする。加えて、本発明のディスプレイコントローラ
は、内部ＢＩＴＢＬＩＴエンジン（将来において一般的
となる進歩したＳＶＧＡディスプレイコントローラ）を
用い、ＢＩＴＢＬＩＴ演算によってＵ及びＶデータを模
写（複製）するように、Ｕ及びＶデータを一つのライン
から隣接するラインにコピーする。バイトマスクは、隣
接するライン上のＹデータを上書きから保護する。ＢＩ
ＴＢＬＩＴ演算の最後で、ディスプレイコントローラ
は、フレームバッファが新しいデータによって満杯にな
ったことを示す信号を発生する。そして、ディスプレイ
コントローラは、新たに書き込まれたフレームバッファ
に対する読み出し動作に自動的に切り換える。
【００３３】
【発明の実施の形態】図１、図２及び図３に示すよう
に、ディスプレイコントローラ３２０は、ＰＣＩバス１
５０に接続されており、このＰＣＩバス１５０は、ＰＣ
Ｉバスプロトコルのために３２ビットのアドレッシング
で４Ｇバイト以上の使用が可能な１６Ｍバイトのアドレ
ス空間が割り当てられている。ディスプレイコントロー
ラ３２０には、ＰＣＩバスプロトコルの一部として基底
アドレス（基準アドレス）が設けられている。好ましい
実施の形態として、ディスプレイコントローラ３２０
は、４Ｍバイトのディスプレイメモリ１３０を有する。
に、ディスプレイコントローラ３２０は、ＰＣＩバス１
５０に接続されており、このＰＣＩバス１５０は、ＰＣ
Ｉバスプロトコルのために３２ビットのアドレッシング
で４Ｇバイト以上の使用が可能な１６Ｍバイトのアドレ
ス空間が割り当てられている。ディスプレイコントロー
ラ３２０には、ＰＣＩバスプロトコルの一部として基底
アドレス（基準アドレス）が設けられている。好ましい
実施の形態として、ディスプレイコントローラ３２０
は、４Ｍバイトのディスプレイメモリ１３０を有する。
【００３４】ディスプレイコントローラ３２０は、ＰＣ
Ｉバスが異なったバイト配列（即ち、バイ・エンディア
ン・サポート）を使用する種々のタイプのプロセッサで
使用されるように、バイトスワッピングモードが組み込
まれている。ＹＵＶビデオデータをシステムメモリ１６
０からディスプレイメモリ１３０に対して高速でラスタ
スキャンに適用した配列にするために、ＹＵＶデータを
システムメモリ１６０からディスプレイメモリ１３０に
転送するためのプレーナ方法論を使用することもでき
る。
Ｉバスが異なったバイト配列（即ち、バイ・エンディア
ン・サポート）を使用する種々のタイプのプロセッサで
使用されるように、バイトスワッピングモードが組み込
まれている。ＹＵＶビデオデータをシステムメモリ１６
０からディスプレイメモリ１３０に対して高速でラスタ
スキャンに適用した配列にするために、ＹＵＶデータを
システムメモリ１６０からディスプレイメモリ１３０に
転送するためのプレーナ方法論を使用することもでき
る。
【００３５】従来のＰＣＩバスシステムにおいて、メモ
リを有する全てのデバイスは、ＰＣＩメモリ空間に割り
付けられている。ディスプレイコントローラ３２０のよ
うなデバイスは、ＰＣＩ仕様によって定義された特定の
アドレス位置（例えば１０Ｈ）にＰＣＩ構成のレジスタ
５１１が設けられている。ＰＣＩ構成のレジスタに格納
されたアドレスは、ディスプレイメモリ１３０のための
基底アドレスとなる。
リを有する全てのデバイスは、ＰＣＩメモリ空間に割り
付けられている。ディスプレイコントローラ３２０のよ
うなデバイスは、ＰＣＩ仕様によって定義された特定の
アドレス位置（例えば１０Ｈ）にＰＣＩ構成のレジスタ
５１１が設けられている。ＰＣＩ構成のレジスタに格納
されたアドレスは、ディスプレイメモリ１３０のための
基底アドレスとなる。
【００３６】ホストＣＰＵ１１０は、システム起動時に
メモリ管理ルーチン（の一部）で行われる処理のように
ＰＣＩ構成のレジスタ５１１に基底アドレスを読み込
む。ＰＣＩ構成のレジスタ５１１に格納されたアドレス
は、ディスプレイコントローラ３２０におけるリニア・
フレーム・バッファ又はリニア・メモリ空間のためのア
ドレス参照ポイントとなる。
メモリ管理ルーチン（の一部）で行われる処理のように
ＰＣＩ構成のレジスタ５１１に基底アドレスを読み込
む。ＰＣＩ構成のレジスタ５１１に格納されたアドレス
は、ディスプレイコントローラ３２０におけるリニア・
フレーム・バッファ又はリニア・メモリ空間のためのア
ドレス参照ポイントとなる。
【００３７】従来のＰＣＩバスシステムのディスプレイ
コントローラにおいては、たとえ、大部分のディスプレ
イコントローラにおける現状のメモリが４Ｍバイトしか
使用していなくても、価値あるアドレス空間として１６
Ｍバイトが要求されている。要求された１６Ｍバイト
は、４つのほぼ同一の領域に分けられる。要求された１
６Ｍバイト領域における各４Ｍバイト領域は、それぞれ
同一の４Ｍバイトの物理的なディスプレイメモリとして
直接割り付けられ得る。
コントローラにおいては、たとえ、大部分のディスプレ
イコントローラにおける現状のメモリが４Ｍバイトしか
使用していなくても、価値あるアドレス空間として１６
Ｍバイトが要求されている。要求された１６Ｍバイト
は、４つのほぼ同一の領域に分けられる。要求された１
６Ｍバイト領域における各４Ｍバイト領域は、それぞれ
同一の４Ｍバイトの物理的なディスプレイメモリとして
直接割り付けられ得る。
【００３８】従来においては、最初の４Ｍバイトのアド
レス空間は、バイト配列を変えることなく、ディスプレ
イメモリに対する通常のメモリ書込みに使用される。２
番目の４Ｍバイトのアドレス空間は、種々のＣＰＵの形
式に応じてワードの切り換えやバイト再配列に使用され
る。換言すれば、ホストＣＰＵ１１０が２番目の４Ｍバ
イト領域（あるいはアパーチャー）にデータを書き込ん
だ場合、ディスプレイコントローラ１２０は、ディスプ
レイメモリ１３０にデータを格納する前に、該データを
ワードベース（単位）で再配列する。
レス空間は、バイト配列を変えることなく、ディスプレ
イメモリに対する通常のメモリ書込みに使用される。２
番目の４Ｍバイトのアドレス空間は、種々のＣＰＵの形
式に応じてワードの切り換えやバイト再配列に使用され
る。換言すれば、ホストＣＰＵ１１０が２番目の４Ｍバ
イト領域（あるいはアパーチャー）にデータを書き込ん
だ場合、ディスプレイコントローラ１２０は、ディスプ
レイメモリ１３０にデータを格納する前に、該データを
ワードベース（単位）で再配列する。
【００３９】同様に、３番目の４Ｍバイトのアドレス領
域は、他の形式のＣＰＵによって行われたバイト配列間
をも補償する（バイト配列をも補間する）ために、ダブ
ルワードベース（単位）で他の形式のバイトスワッピン
グに使用される。従来のディスプレイコントローラ１２
０において、４番目の４Ｍバイトのアドレス領域は予備
とされている。しかしながら、様々な事象において、全
ての４Ｍバイト領域は、最後には物理的なディスプレイ
メモリ１３０の同じ４Ｍバイト領域に割り付けられる。
域は、他の形式のＣＰＵによって行われたバイト配列間
をも補償する（バイト配列をも補間する）ために、ダブ
ルワードベース（単位）で他の形式のバイトスワッピン
グに使用される。従来のディスプレイコントローラ１２
０において、４番目の４Ｍバイトのアドレス領域は予備
とされている。しかしながら、様々な事象において、全
ての４Ｍバイト領域は、最後には物理的なディスプレイ
メモリ１３０の同じ４Ｍバイト領域に割り付けられる。
【００４０】図２に示すように、本発明においては、メ
モリアドレス領域４１０は、ディスプレイメモリ１３０
の上述した４番目のリニアアドレス領域（即ち、ＣＲ３
Ｅ［４］＝１とＣＲ３Ｅ［３：１］＝０００）として使
用可能である。領域４１０は、ディスプレイメモリ１３
０の物理的な４Ｍバイト領域に割り付けられる。領域４
１０のアドレスは、基底アドレスとして１０Ｈを含むＰ
ＣＩ構成のレジスタ５１１によるアドレス設定によって
正確に決定される。従って、ディスプレイメモリにおけ
る４Ｍバイトのアドレス領域は、｛ＰＣＩの基底アドレ
ス（１０Ｈ）＋１２Ｍバイト｝から｛ＰＣＩの基底アド
レス（１０Ｈ）＋１６Ｍバイト−１バイト｝の領域に割
り付けられる。
モリアドレス領域４１０は、ディスプレイメモリ１３０
の上述した４番目のリニアアドレス領域（即ち、ＣＲ３
Ｅ［４］＝１とＣＲ３Ｅ［３：１］＝０００）として使
用可能である。領域４１０は、ディスプレイメモリ１３
０の物理的な４Ｍバイト領域に割り付けられる。領域４
１０のアドレスは、基底アドレスとして１０Ｈを含むＰ
ＣＩ構成のレジスタ５１１によるアドレス設定によって
正確に決定される。従って、ディスプレイメモリにおけ
る４Ｍバイトのアドレス領域は、｛ＰＣＩの基底アドレ
ス（１０Ｈ）＋１２Ｍバイト｝から｛ＰＣＩの基底アド
レス（１０Ｈ）＋１６Ｍバイト−１バイト｝の領域に割
り付けられる。
【００４１】４Ｍバイトの４番目のリニア領域４１０
は、更に、図２に示すように、４つの１Ｍバイト領域４
１１、４１２、４１３及び４１４に区画される。各１Ｍ
バイト領域４１１、４１２、４１３及び４１４は、物理
的なディスプレイメモリ１３０の１番目あるいは最初の
１Ｍバイトの領域に相当する。これら１Ｍバイト領域内
における３つの隣接する領域に、Ｙ、Ｕ及びＶデータが
配列される。
は、更に、図２に示すように、４つの１Ｍバイト領域４
１１、４１２、４１３及び４１４に区画される。各１Ｍ
バイト領域４１１、４１２、４１３及び４１４は、物理
的なディスプレイメモリ１３０の１番目あるいは最初の
１Ｍバイトの領域に相当する。これら１Ｍバイト領域内
における３つの隣接する領域に、Ｙ、Ｕ及びＶデータが
配列される。
【００４２】ホストＣＰＵ１１０は、それぞれの領域４
１１、４１２、４１３及び４１４における各Ｙ領域にＹ
データをＰＣＩバス１５０を介して転送する。ＣＰＵ１
１０は、Ｙデータを、コンポーネントＹＵＶモードで、
かつ、システムメモリ１６０内のページモードアクセス
の場合と同様のＰＣＩバーストサイクル（クロック）で
転送する。しかし、ディスプレイコントローラ３２０
は、図４に示すように、画素順次のフォーマットで受け
入れられた（変換された）Ｙデータをディスプレイメモ
リ１３０内に格納する。
１１、４１２、４１３及び４１４における各Ｙ領域にＹ
データをＰＣＩバス１５０を介して転送する。ＣＰＵ１
１０は、Ｙデータを、コンポーネントＹＵＶモードで、
かつ、システムメモリ１６０内のページモードアクセス
の場合と同様のＰＣＩバーストサイクル（クロック）で
転送する。しかし、ディスプレイコントローラ３２０
は、図４に示すように、画素順次のフォーマットで受け
入れられた（変換された）Ｙデータをディスプレイメモ
リ１３０内に格納する。
【００４３】ディスプレイコントローラ３２０は、入力
Ｙデータについてアドレス変換を行うことにより、受け
入れられたＹデータを１バイト単位に、ラインに沿って
連続する奇数バイトの位置に配置する。これにより、ホ
ストＣＰＵがディスプレイメモリ１３０に対して連続的
なコンポーネントＹＵＶ配列に含まれるＹデータを転送
するのにも拘わらず、実際には、Ｙデータは、画素順次
のフォーマットでディスプレイメモリ１３０に格納され
る。
Ｙデータについてアドレス変換を行うことにより、受け
入れられたＹデータを１バイト単位に、ラインに沿って
連続する奇数バイトの位置に配置する。これにより、ホ
ストＣＰＵがディスプレイメモリ１３０に対して連続的
なコンポーネントＹＵＶ配列に含まれるＹデータを転送
するのにも拘わらず、実際には、Ｙデータは、画素順次
のフォーマットでディスプレイメモリ１３０に格納され
る。
【００４４】同様に、Ｕ及びＶデータは、ホストＣＰＵ
１１０からディスプレイメモリ１３０に転送されたと
き、ディスプレイコントローラ３２０によって画素順次
のフォーマットで格納される。ディスプレイコントロー
ラ３２０は、図４に示すように、１つ置きの走査線単位
における４番目のバイト毎の位置（２番目のバイトの位
置を先頭とする）にＵデータを配置する。同様に、ディ
スプレイコントローラ３２０は、図４に示すように、１
つ置きの走査線単位における４番目のバイト毎の位置
（４番目のバイトの位置を先頭とする）にＶデータを配
置する。
１１０からディスプレイメモリ１３０に転送されたと
き、ディスプレイコントローラ３２０によって画素順次
のフォーマットで格納される。ディスプレイコントロー
ラ３２０は、図４に示すように、１つ置きの走査線単位
における４番目のバイト毎の位置（２番目のバイトの位
置を先頭とする）にＵデータを配置する。同様に、ディ
スプレイコントローラ３２０は、図４に示すように、１
つ置きの走査線単位における４番目のバイト毎の位置
（４番目のバイトの位置を先頭とする）にＶデータを配
置する。
【００４５】図４は、ディスプレイメモリ１３０に対し
てＣＣＩＲ６０１（ＹＵＶ４：２：２）のフォーマット
で３ラインのＹＵＶデータを書き込むためのフォーマッ
トを示す。図４で示すＹＵＶデータは、Ｙａ，ｂ（又は
Ｖａ，ｂ又はＵａ，ｂ）の形態で表現されており、ここ
で、ａは垂直方向の位置（ライン番号）を表し、ｂは水
平方向の位置を表す。図５は、システムメモリ１６０内
におけるＹＵＶソースデータの配置を示す。
てＣＣＩＲ６０１（ＹＵＶ４：２：２）のフォーマット
で３ラインのＹＵＶデータを書き込むためのフォーマッ
トを示す。図４で示すＹＵＶデータは、Ｙａ，ｂ（又は
Ｖａ，ｂ又はＵａ，ｂ）の形態で表現されており、ここ
で、ａは垂直方向の位置（ライン番号）を表し、ｂは水
平方向の位置を表す。図５は、システムメモリ１６０内
におけるＹＵＶソースデータの配置を示す。
【００４６】表示サイズとして解像度Ｘｒ×Ｙｒ画素
（Ｘｒは垂直方向の解像度、Ｙｒは水平方向の解像度）
を想定したとき、Ｙ、Ｕ及びＶデータの位置は、 Ｙａ，ｂ：この場合、ａ＝１からＸｒまでの範囲，ｂ＝
１からＹｒまでの範囲 Ｕａ，ｂ：この場合、ａ＝１からＸｒ／２までの範囲，
ｂ＝１からＹｒ／２までの範囲 Ｖａ，ｂ：この場合、ａ＝１からＸｒ／２までの範囲，
ｂ＝１からＹｒ／２までの範囲 従って、システムメモリ１６０における各Ｕ及びＶ平面
は、図４に示すように、ディスプレイメモリ１３０に２
回書き込まれることになる。図４は、３２ビットのディ
スプレイコントローラ５２０でバイト平面を使用してシ
ステムメモリ１６０からディスプレイメモリ１３０に３
ラインに関するＹＵＶ４：２：２データを書き込んだ状
態を示す。各ダブルワードのデータのアドレスは、図４
に示されており、ここに、 Ｓ：ビデオ・ウィンドウ・バッファ（２０２又は２０
３）の先頭アドレス Ｐ：ダブルワードにおけるウィンドウ・ライン・オフセ
ット ｎ：Ｘｒ／２（ビデオ・ウィンドウ幅の１／２） である。
（Ｘｒは垂直方向の解像度、Ｙｒは水平方向の解像度）
を想定したとき、Ｙ、Ｕ及びＶデータの位置は、 Ｙａ，ｂ：この場合、ａ＝１からＸｒまでの範囲，ｂ＝
１からＹｒまでの範囲 Ｕａ，ｂ：この場合、ａ＝１からＸｒ／２までの範囲，
ｂ＝１からＹｒ／２までの範囲 Ｖａ，ｂ：この場合、ａ＝１からＸｒ／２までの範囲，
ｂ＝１からＹｒ／２までの範囲 従って、システムメモリ１６０における各Ｕ及びＶ平面
は、図４に示すように、ディスプレイメモリ１３０に２
回書き込まれることになる。図４は、３２ビットのディ
スプレイコントローラ５２０でバイト平面を使用してシ
ステムメモリ１６０からディスプレイメモリ１３０に３
ラインに関するＹＵＶ４：２：２データを書き込んだ状
態を示す。各ダブルワードのデータのアドレスは、図４
に示されており、ここに、 Ｓ：ビデオ・ウィンドウ・バッファ（２０２又は２０
３）の先頭アドレス Ｐ：ダブルワードにおけるウィンドウ・ライン・オフセ
ット ｎ：Ｘｒ／２（ビデオ・ウィンドウ幅の１／２） である。
【００４７】システムメモリ１６０からのＹＵＶのソー
スデータは、図５に示すように格納される。システムメ
モリ１６０内において、ＹＵＶデータは、図６Ａに示す
従来と同様の形態で、分離されたＹ、Ｖ及びＵ領域７０
１、７０２及び７０３に格納されている。
スデータは、図５に示すように格納される。システムメ
モリ１６０内において、ＹＵＶデータは、図６Ａに示す
従来と同様の形態で、分離されたＹ、Ｖ及びＵ領域７０
１、７０２及び７０３に格納されている。
【００４８】図４は、ディスプレイコントローラ３２０
によってディスプレイメモリ１３０の内容がどのように
現されるかを示す。ホストＣＰＵは、Ｙ、Ｕ及びＶデー
タをＰＣＩバス１５０を通じてコンポーネントＹＵＶモ
ードで格納するが、最初のＹデータ（１フレーム間）と
それに続くＶデータ（１フレーム間）及びＵデータを
（１フレーム間）を隣接して転送すべく、Ｙ、Ｕ及びＶ
データを４番目の領域を通じてディスプレイメモリ１３
０に書き込む。このような転送技術は、ホストＣＰＵ１
１０がシステムメモリ１２０からＰＣＩバーストサイク
ルモードと同様のページモードの読出しサイクルを利用
することを許容する。
によってディスプレイメモリ１３０の内容がどのように
現されるかを示す。ホストＣＰＵは、Ｙ、Ｕ及びＶデー
タをＰＣＩバス１５０を通じてコンポーネントＹＵＶモ
ードで格納するが、最初のＹデータ（１フレーム間）と
それに続くＶデータ（１フレーム間）及びＵデータを
（１フレーム間）を隣接して転送すべく、Ｙ、Ｕ及びＶ
データを４番目の領域を通じてディスプレイメモリ１３
０に書き込む。このような転送技術は、ホストＣＰＵ１
１０がシステムメモリ１２０からＰＣＩバーストサイク
ルモードと同様のページモードの読出しサイクルを利用
することを許容する。
【００４９】ホストＣＰＵがデータを４番目の領域に書
き込んでいる間に、ディスプレイコントローラ３２０
は、受け入れられたＹデータを自動的に２バイト毎に取
り出して、それらのデータを図４に示すＢＹＴＥ０とＢ
ＹＴＥ１のバイト領域に書き込む。ディスプレイメモリ
１３０は、ダブルワードベース（例えば一度に４バイ
ト）で読み出される。従来においては、ダブルワードの
各バイトをバイトレーンとして読み出すことが知られて
いる。即ち、６４ビットグラフィックコントローラは、
連続したアドレスに２つのダブルワードを含むように、
また、それらの中に４バイト領域を有するように意図さ
れている。従来におけるＩＢＭのＥＧＡ／ＶＧＡコント
ローラは、バイト平面のようなバイトレーンに当てはめ
るようにしている。
き込んでいる間に、ディスプレイコントローラ３２０
は、受け入れられたＹデータを自動的に２バイト毎に取
り出して、それらのデータを図４に示すＢＹＴＥ０とＢ
ＹＴＥ１のバイト領域に書き込む。ディスプレイメモリ
１３０は、ダブルワードベース（例えば一度に４バイ
ト）で読み出される。従来においては、ダブルワードの
各バイトをバイトレーンとして読み出すことが知られて
いる。即ち、６４ビットグラフィックコントローラは、
連続したアドレスに２つのダブルワードを含むように、
また、それらの中に４バイト領域を有するように意図さ
れている。従来におけるＩＢＭのＥＧＡ／ＶＧＡコント
ローラは、バイト平面のようなバイトレーンに当てはめ
るようにしている。
【００５０】ディスプレイコントローラ３２０は、ホス
トＣＰＵによって供給されたアドレスを受け、そのアド
レスを１ビットシフトし、それにより、ＰＣＩバスから
のソースデータのワードを受け取り、その結果データを
ディスプレイメモリ１３０内の実際の物理的アドレスに
格納する。各アドレスは、ディスプレイメモリ１３０に
満杯に、かつ一列に整列されたダブルワード若しくは４
バイトのデータから得る。他に採りうる実施の形態とし
ては、他のより大きなバス及び（又は）メモリ幅を使用
することであり、そのディスプレイメモリのメモリ幅と
しては６４ビットの大きさ（並列の２ダブルワード）が
考えられる。
トＣＰＵによって供給されたアドレスを受け、そのアド
レスを１ビットシフトし、それにより、ＰＣＩバスから
のソースデータのワードを受け取り、その結果データを
ディスプレイメモリ１３０内の実際の物理的アドレスに
格納する。各アドレスは、ディスプレイメモリ１３０に
満杯に、かつ一列に整列されたダブルワード若しくは４
バイトのデータから得る。他に採りうる実施の形態とし
ては、他のより大きなバス及び（又は）メモリ幅を使用
することであり、そのディスプレイメモリのメモリ幅と
しては６４ビットの大きさ（並列の２ダブルワード）が
考えられる。
【００５１】ＹＵＶ４：２：２データの各ダブルワード
は、連続するダブルワードの平面に応じて拡がる。各ダ
ブルワードの最初のバイト（ＢＹＴＥ０）には、平面内
の１番目の輝度（Ｙ）データが配置される。各ダブルワ
ードの２番目のバイト（ＢＹＴＥ１）には、平面内の２
番目の輝度（Ｙ）データが配置される。３番目のバイト
（ＢＹＴＥ２）には、平面内の色データ（Ｖ）が配置さ
れる。最後のバイト（ＢＹＴＥ３）には、平面内の色デ
ータ（Ｕ）が配置される。ＰＣＩバス１５０からのデー
タが４番目の領域を通じてディスプレイメモリ１３０に
書き込まれたとき、ディスプレイコントローラ３２０
は、メモリ書込みが、図２に示すように、４Ｍバイトビ
デオ領域の特定の１Ｍバイト領域に相当する領域におけ
る先頭の５１２ｋバイトのアドレス領域において発生し
ていることを認識する。その領域内のアドレスがメモリ
コントローラ５２０によって認識されたとき、ディスプ
レイコントローラ３２０内のバスインターフェース装置
５２５は、ＰＣＩバス１５０からのデータを２バイト毎
（あるいはダブルワード毎）に受け取る。
は、連続するダブルワードの平面に応じて拡がる。各ダ
ブルワードの最初のバイト（ＢＹＴＥ０）には、平面内
の１番目の輝度（Ｙ）データが配置される。各ダブルワ
ードの２番目のバイト（ＢＹＴＥ１）には、平面内の２
番目の輝度（Ｙ）データが配置される。３番目のバイト
（ＢＹＴＥ２）には、平面内の色データ（Ｖ）が配置さ
れる。最後のバイト（ＢＹＴＥ３）には、平面内の色デ
ータ（Ｕ）が配置される。ＰＣＩバス１５０からのデー
タが４番目の領域を通じてディスプレイメモリ１３０に
書き込まれたとき、ディスプレイコントローラ３２０
は、メモリ書込みが、図２に示すように、４Ｍバイトビ
デオ領域の特定の１Ｍバイト領域に相当する領域におけ
る先頭の５１２ｋバイトのアドレス領域において発生し
ていることを認識する。その領域内のアドレスがメモリ
コントローラ５２０によって認識されたとき、ディスプ
レイコントローラ３２０内のバスインターフェース装置
５２５は、ＰＣＩバス１５０からのデータを２バイト毎
（あるいはダブルワード毎）に受け取る。
【００５２】ＹデータがＰＣＩバス１５０を通じて送ら
れるとき、そのダブルワードの最初の２バイトは、ディ
スプレイメモリ１３０のアドレスＳオフセット０のアド
レスに送られる。次の２バイトは、そのダブルワードか
ら取り出され、２回目のメモリサイクルは、オフセット
が１だけ増加したアドレスに対して行われ、前記次の２
バイトは、図４に示すように、ディスプレイメモリ１３
０の次のダブルワードのアドレスに書き込まれる。
れるとき、そのダブルワードの最初の２バイトは、ディ
スプレイメモリ１３０のアドレスＳオフセット０のアド
レスに送られる。次の２バイトは、そのダブルワードか
ら取り出され、２回目のメモリサイクルは、オフセット
が１だけ増加したアドレスに対して行われ、前記次の２
バイトは、図４に示すように、ディスプレイメモリ１３
０の次のダブルワードのアドレスに書き込まれる。
【００５３】そして、ＰＣＩバス１５０からの５１２ｋ
バイトのアドレス領域は、ディスプレイメモリ１３０の
１Ｍバイトに値する直接の割り付け、あるいは実質的に
４つの２５６ｋバイトの平面（又はバイトレーン）のメ
モリの直接の割り付けが行われるように効果的に２倍に
拡大される。これにより、各平面又はバイトレーンは、
１Ｍバイトのリニアアドレス領域を有することとなる。
しかしながら、ダブルワードのひとかたまりのアドレス
は、１Ｍバイトを４つに分けられたものであり、また、
各バイトレーン又はバイト平面は、２５６ｋバイトのダ
ブルワードアドレスである。従って、４つのバイト平面
は、図２に示すように、共に１Ｍバイトの価値を有する
リニアバイトの形態を有する。
バイトのアドレス領域は、ディスプレイメモリ１３０の
１Ｍバイトに値する直接の割り付け、あるいは実質的に
４つの２５６ｋバイトの平面（又はバイトレーン）のメ
モリの直接の割り付けが行われるように効果的に２倍に
拡大される。これにより、各平面又はバイトレーンは、
１Ｍバイトのリニアアドレス領域を有することとなる。
しかしながら、ダブルワードのひとかたまりのアドレス
は、１Ｍバイトを４つに分けられたものであり、また、
各バイトレーン又はバイト平面は、２５６ｋバイトのダ
ブルワードアドレスである。従って、４つのバイト平面
は、図２に示すように、共に１Ｍバイトの価値を有する
リニアバイトの形態を有する。
【００５４】ディスプレイメモリ１３０における４Ｍバ
イト領域を４つの１Ｍバイト領域に分割することは、デ
ィスプレイコントローラ３２０内のハードウェアにとっ
て更に有利となる。ところで、本発明の技術的思想の範
囲では、１つの隣接する領域のアドレスを提供する。そ
の領域は、例えば、割り付けられた最初の２Ｍバイトの
領域は、物理的メモリの４Ｍバイトに相当する。しかし
ながら、ディスプレイメモリが物理的メモリの１Ｍバイ
ト程度で構成されているのであれば、４つのバイトレー
ンが提示される。
イト領域を４つの１Ｍバイト領域に分割することは、デ
ィスプレイコントローラ３２０内のハードウェアにとっ
て更に有利となる。ところで、本発明の技術的思想の範
囲では、１つの隣接する領域のアドレスを提供する。そ
の領域は、例えば、割り付けられた最初の２Ｍバイトの
領域は、物理的メモリの４Ｍバイトに相当する。しかし
ながら、ディスプレイメモリが物理的メモリの１Ｍバイ
ト程度で構成されているのであれば、４つのバイトレー
ンが提示される。
【００５５】ディスプレイコントローラ３２０での演算
の一例を示す。例えば、ディスプレイメモリ１３０は、
１Ｍバイトのディスプレイメモリを有し、ディスプレイ
コントローラ３２０は、画素深度（階調）が８ビット／
画素の１０２４×７６８のグラフィクスモードで演算を
行う。３５２×２４０画素の解像度を有するビデオ画像
は、ホストＣＰＵ１１０でのソフトウェア処理によって
ＹＵＶデータに復号化されて、図６Ａに示すように、シ
ステムメモリ１６０に格納される。
の一例を示す。例えば、ディスプレイメモリ１３０は、
１Ｍバイトのディスプレイメモリを有し、ディスプレイ
コントローラ３２０は、画素深度（階調）が８ビット／
画素の１０２４×７６８のグラフィクスモードで演算を
行う。３５２×２４０画素の解像度を有するビデオ画像
は、ホストＣＰＵ１１０でのソフトウェア処理によって
ＹＵＶデータに復号化されて、図６Ａに示すように、シ
ステムメモリ１６０に格納される。
【００５６】この例でのＹ値の数は、３５２×２４０又
は８４４８０バイト（８ビット／Ｙサンプル）である。
Ｕ及びＶバイトの数は、各々１７６×１２０又は２１１
２０であり、各Ｙ値の２×２ブロックの中に一対のＵ、
Ｖがある。ビデオウィンドウラインのオフセットは、各
ビデオライン間の任意のサイズを表し、望ましくは、ビ
デオウィンドウイメージのライン長と同じ数かあるいは
それよりも大きい数である。この例では、１ライン長
は、実際の３５２画素のライン長が必要とする長さより
も８バイト長い、例えば３６０バイトが選ばれる。
は８４４８０バイト（８ビット／Ｙサンプル）である。
Ｕ及びＶバイトの数は、各々１７６×１２０又は２１１
２０であり、各Ｙ値の２×２ブロックの中に一対のＵ、
Ｖがある。ビデオウィンドウラインのオフセットは、各
ビデオライン間の任意のサイズを表し、望ましくは、ビ
デオウィンドウイメージのライン長と同じ数かあるいは
それよりも大きい数である。この例では、１ライン長
は、実際の３５２画素のライン長が必要とする長さより
も８バイト長い、例えば３６０バイトが選ばれる。
【００５７】ウィンドウの先頭アドレスは、ディスプレ
イメモリ１３０内でビデオバッファがどの位置に配置さ
れるかを示す。この例では、ディスプレイメモリ１３０
のための１Ｍバイトの物理的ＤＲＡＭであり、表示解像
度は、画素深度が８バイトのグラフィクスモードで１０
２４×７６８画素である。これにより、ディスプレイメ
モリ１３０における実際のグラフィクス部分は、ディス
プレイメモリ１３０の最初の７６８ｋバイトを占有し、
その７６８ｋバイトを越える有効な残存部分がビデオバ
ッファである。
イメモリ１３０内でビデオバッファがどの位置に配置さ
れるかを示す。この例では、ディスプレイメモリ１３０
のための１Ｍバイトの物理的ＤＲＡＭであり、表示解像
度は、画素深度が８バイトのグラフィクスモードで１０
２４×７６８画素である。これにより、ディスプレイメ
モリ１３０における実際のグラフィクス部分は、ディス
プレイメモリ１３０の最初の７６８ｋバイトを占有し、
その７６８ｋバイトを越える有効な残存部分がビデオバ
ッファである。
【００５８】そして、ディスプレイコントローラ３２０
は、表示画像のビデオ部分とグラフィクス部分のために
ディスプレイメモリ１３０において２つに分離された領
域を読み出す。２つの領域は、異なる色空間（例えばグ
ラフィクスのための８ビット／画素やビデオのための２
４ビット／画素）であり、これは、従来技術として知ら
れている。ＹＵＶデータがディスプレイメモリ１３０に
転送されるとき、１つのフレームの最初のＹアドレス
は、２つ（７６８ｋバイト／２）に分離されたウィンド
ウ先頭アドレスに設定される。この領域において、最初
の５１２ｋバイトのＹ値のアドレス空間は、アドレス変
換処理によって効果的に２つの領域に拡張、さらには１
ｋバイトのアドレス空間が付加されて拡張される。これ
により、ディスプレイコントローラは、ＰＣＩバス１５
０からのアドレスをアドレス変換処理を通じて正確にフ
レームバッファが指示されるように２つに分離する。
は、表示画像のビデオ部分とグラフィクス部分のために
ディスプレイメモリ１３０において２つに分離された領
域を読み出す。２つの領域は、異なる色空間（例えばグ
ラフィクスのための８ビット／画素やビデオのための２
４ビット／画素）であり、これは、従来技術として知ら
れている。ＹＵＶデータがディスプレイメモリ１３０に
転送されるとき、１つのフレームの最初のＹアドレス
は、２つ（７６８ｋバイト／２）に分離されたウィンド
ウ先頭アドレスに設定される。この領域において、最初
の５１２ｋバイトのＹ値のアドレス空間は、アドレス変
換処理によって効果的に２つの領域に拡張、さらには１
ｋバイトのアドレス空間が付加されて拡張される。これ
により、ディスプレイコントローラは、ＰＣＩバス１５
０からのアドレスをアドレス変換処理を通じて正確にフ
レームバッファが指示されるように２つに分離する。
【００５９】３５２バイトのＹデータは、１ラインに沿
って書き込まれる。これにより、アドレス領域は、｛７
６８ｋバイト／２｝から｛７６８ｋバイト／２＋３５
１｝となる。ビデオバッファ空間のウィンドウラインの
アドレスオフセットは、Ｙデータを次のラインの先頭か
ら与えるために、先のラインの先頭アドレスに付加され
る。この処理は、この例におけるビデオウィンドウの大
きさ、即ち、２４０ラインだけ続けられる。
って書き込まれる。これにより、アドレス領域は、｛７
６８ｋバイト／２｝から｛７６８ｋバイト／２＋３５
１｝となる。ビデオバッファ空間のウィンドウラインの
アドレスオフセットは、Ｙデータを次のラインの先頭か
ら与えるために、先のラインの先頭アドレスに付加され
る。この処理は、この例におけるビデオウィンドウの大
きさ、即ち、２４０ラインだけ続けられる。
【００６０】次に、Ｖデータは、アドレス｛７６８ｋバ
イト／４＋５１２ｋバイト｝から書き込まれる。１ライ
ンのＶデータは、例えば１７６ｋバイト分書き込まれ
る。そして、そのウィンドウラインのアドレスオフセッ
ト（例えば３６０バイト）は、後でＶデータが満たされ
る１ブランクを残すために、ビデオデータの１ラインを
スキップさせた先頭アドレスに向かって２回更新され
る。これにより、１２０ラインのＶデータは、図４に示
すように、ディスプレイメモリ１３０における１つ置き
のラインに満たされることになる。
イト／４＋５１２ｋバイト｝から書き込まれる。１ライ
ンのＶデータは、例えば１７６ｋバイト分書き込まれ
る。そして、そのウィンドウラインのアドレスオフセッ
ト（例えば３６０バイト）は、後でＶデータが満たされ
る１ブランクを残すために、ビデオデータの１ラインを
スキップさせた先頭アドレスに向かって２回更新され
る。これにより、１２０ラインのＶデータは、図４に示
すように、ディスプレイメモリ１３０における１つ置き
のラインに満たされることになる。
【００６１】Ｕデータは、上述したＶデータの場合と同
様の手法、即ち、後で補間されるＶデータの空白部分を
１ライン置きに残すように、アドレス｛７６８ｋバイト
／４＋（５１２ｋバイト＋２５６ｋバイト＋７６８ｋバ
イト）｝から書き込まれる。
様の手法、即ち、後で補間されるＶデータの空白部分を
１ライン置きに残すように、アドレス｛７６８ｋバイト
／４＋（５１２ｋバイト＋２５６ｋバイト＋７６８ｋバ
イト）｝から書き込まれる。
【００６２】ＹＵＶデータのコンポーネントＹＵＶデー
タから画素順次の記録フォーマットへの変換によって、
ディスプレイコントローラ３２０は、ホストＣＰＵでの
細かいサイクルによる煩雑な処理を緩和させる。更に、
本発明の技術は、今まで使われていなかったディスプレ
イメモリのアドレス領域を利用するため、ディスプレイ
コントローラ３２０は、ＰＣＩバス標準並びにディスプ
レイコントローラのソフトウェア及びハードウェアでの
適合性（相性）をそのまま引き継ぐことになる。
タから画素順次の記録フォーマットへの変換によって、
ディスプレイコントローラ３２０は、ホストＣＰＵでの
細かいサイクルによる煩雑な処理を緩和させる。更に、
本発明の技術は、今まで使われていなかったディスプレ
イメモリのアドレス領域を利用するため、ディスプレイ
コントローラ３２０は、ＰＣＩバス標準並びにディスプ
レイコントローラのソフトウェア及びハードウェアでの
適合性（相性）をそのまま引き継ぐことになる。
【００６３】図３は、ディスプレイコントローラ３２０
のブロック図である。本発明の構成及び方法は、ディス
プレイコントローラ３２０の１つあるいはそれ以上の構
成要素によって具現される。本実施の形態に係るディス
プレイコントローラ３２０は、ＢＩＴＢＬＩＴエンジン
５１３、Ｉ2 Ｃポート５１４、ＣＲＴＣ／ディスプレイ
・パイプライン５１５及びメモリコントローラ５２０で
構成されている。これらの各構成要素は、メモリコント
ローラ５２０を通じてディスプレイメモリ１３０にデー
タを転送する。
のブロック図である。本発明の構成及び方法は、ディス
プレイコントローラ３２０の１つあるいはそれ以上の構
成要素によって具現される。本実施の形態に係るディス
プレイコントローラ３２０は、ＢＩＴＢＬＩＴエンジン
５１３、Ｉ2 Ｃポート５１４、ＣＲＴＣ／ディスプレイ
・パイプライン５１５及びメモリコントローラ５２０で
構成されている。これらの各構成要素は、メモリコント
ローラ５２０を通じてディスプレイメモリ１３０にデー
タを転送する。
【００６４】図３において、コントローラ３２０は、シ
ステムバス（ＰＣＩバス）１５０を通じてホストＣＰＵ
に接続されている。メモリ構成のレジスタ５１１は、デ
ィスプレイメモリ１３０の構成を示すデータ値を格納す
る。このようなデータ値は、リセット時にＢＩＯＳ・Ｒ
ＯＭ５６０から読み込まれ、あるいはホストＣＰＵでプ
ログラムされる。メモリ構成のレジスタ内のデータ値
は、ディスプレイメモリ１３０内のビデオバッファ２０
２及び２０３の位置を示す。メモリコントローラ５２０
は、ディスプレイメモリ１３０のメモリアドレスに転送
されるＸＹ座標のビットブロックを転送するために、こ
れらのデータ値を利用する。
ステムバス（ＰＣＩバス）１５０を通じてホストＣＰＵ
に接続されている。メモリ構成のレジスタ５１１は、デ
ィスプレイメモリ１３０の構成を示すデータ値を格納す
る。このようなデータ値は、リセット時にＢＩＯＳ・Ｒ
ＯＭ５６０から読み込まれ、あるいはホストＣＰＵでプ
ログラムされる。メモリ構成のレジスタ内のデータ値
は、ディスプレイメモリ１３０内のビデオバッファ２０
２及び２０３の位置を示す。メモリコントローラ５２０
は、ディスプレイメモリ１３０のメモリアドレスに転送
されるＸＹ座標のビットブロックを転送するために、こ
れらのデータ値を利用する。
【００６５】ディスプレイコントローラ３２０には、Ｂ
ＩＴＢＬＩＴエンジン５１３として知られている機構を
設置することができる。ディスプレイコントローラ３２
０内に設置されているＢＩＴＢＬＩＴエンジン５１３
は、操作中にビット・アラインド・ブロック転送として
知られているディスプレイメモリ１３０のある部分から
他の部分へのデータブロックの高速転送を許容する。
ＩＴＢＬＩＴエンジン５１３として知られている機構を
設置することができる。ディスプレイコントローラ３２
０内に設置されているＢＩＴＢＬＩＴエンジン５１３
は、操作中にビット・アラインド・ブロック転送として
知られているディスプレイメモリ１３０のある部分から
他の部分へのデータブロックの高速転送を許容する。
【００６６】ビット・アラインド・ブロック転送（ＢＩ
ＴＢＬＩＴ）は、任意サイズの矩形画像をディスプレイ
のある部分から他の部分へと移動させる、即ち、いくつ
かの論理演算でデータを目的とする場所（複写先）に書
き込むというデータ処理を行うためのメカ二ズムを提供
する一般的な演算子である。例えば、ＯＲ演算は、背景
としてのグラフィカル画像を保持するために行われる。
この演算は、ＢＩＴＢＬＩＴエンジン５１３によって行
われる。この能力を備えたディスプレイコントローラ３
２０は、ＢＩＴＢＬＩＴエンジンやＢＩＴＢＬＩＴアク
セレレータを備えたディスプレイコントローラとして参
照される。
ＴＢＬＩＴ）は、任意サイズの矩形画像をディスプレイ
のある部分から他の部分へと移動させる、即ち、いくつ
かの論理演算でデータを目的とする場所（複写先）に書
き込むというデータ処理を行うためのメカ二ズムを提供
する一般的な演算子である。例えば、ＯＲ演算は、背景
としてのグラフィカル画像を保持するために行われる。
この演算は、ＢＩＴＢＬＩＴエンジン５１３によって行
われる。この能力を備えたディスプレイコントローラ３
２０は、ＢＩＴＢＬＩＴエンジンやＢＩＴＢＬＩＴアク
セレレータを備えたディスプレイコントローラとして参
照される。
【００６７】本発明のディスプレイコントローラ３２０
におけるＢＩＴＢＬＩＴエンジン５１３は、他の目的に
使用するなどのように、ディスプレイコントローラ３２
０内に将来の標準として備わっており、垂直方向への書
き入れを行うためにＵ及びＶデータを複製するように構
成されている。従来の図６Ｃを参照して示すように、本
発明におけるディスプレイコントローラ３２０のＢＩＴ
ＢＬＩＴエンジン５１３は、ライン１の画素順次のＹＵ
Ｖデータをディスプレイメモリ１３０に含まれるライン
２に複写する。
におけるＢＩＴＢＬＩＴエンジン５１３は、他の目的に
使用するなどのように、ディスプレイコントローラ３２
０内に将来の標準として備わっており、垂直方向への書
き入れを行うためにＵ及びＶデータを複製するように構
成されている。従来の図６Ｃを参照して示すように、本
発明におけるディスプレイコントローラ３２０のＢＩＴ
ＢＬＩＴエンジン５１３は、ライン１の画素順次のＹＵ
Ｖデータをディスプレイメモリ１３０に含まれるライン
２に複写する。
【００６８】バイトマスクは、ＢＩＴＢＬＩＴ演算での
複写先の領域におけるデータのいくつかのバイトをダブ
ルワード単位上の他のバイトから個別的にプロテクトす
るために利用される。これにより、ＢＩＴＢＬＩＴエン
ジン５１３は、複写元から複写先に送られる各ダブルワ
ードの１番目のバイトと３番目のバイト（即ち、Ｙ値）
を複写先に実質的に上書きせずに、２番目のバイトと４
番目のバイトのみを実質的に上書きするという演算を行
う。
複写先の領域におけるデータのいくつかのバイトをダブ
ルワード単位上の他のバイトから個別的にプロテクトす
るために利用される。これにより、ＢＩＴＢＬＩＴエン
ジン５１３は、複写元から複写先に送られる各ダブルワ
ードの１番目のバイトと３番目のバイト（即ち、Ｙ値）
を複写先に実質的に上書きせずに、２番目のバイトと４
番目のバイトのみを実質的に上書きするという演算を行
う。
【００６９】隣接するラインにＵ及びＶ（色差）値を複
写することは、ＭＰＥＧデータを完全に復号化する上で
十分な処理である。人間の目は、色に対する感度が輝度
よりも高くないため、Ｕ及びＶデータの複写（又は補
間）によって、いくつかの色歪みが発生したとしても、
表示画面上で目立つことはない。
写することは、ＭＰＥＧデータを完全に復号化する上で
十分な処理である。人間の目は、色に対する感度が輝度
よりも高くないため、Ｕ及びＶデータの複写（又は補
間）によって、いくつかの色歪みが発生したとしても、
表示画面上で目立つことはない。
【００７０】他に採りうる実施の形態においては、Ｕ及
びＶデータは、上述した技術を用いて水平方向に複写さ
れる。２番目のＢＩＴＢＬＩＴ演算において、隣接する
ライン（複写元）からのＵ及びＶデータが、その複写さ
れたＵ及びＶデータ（複写先）と合成されることによっ
て、補間されたＵ及びＶ値が作成され、書き込まれる。
びＶデータは、上述した技術を用いて水平方向に複写さ
れる。２番目のＢＩＴＢＬＩＴ演算において、隣接する
ライン（複写元）からのＵ及びＶデータが、その複写さ
れたＵ及びＶデータ（複写先）と合成されることによっ
て、補間されたＵ及びＶ値が作成され、書き込まれる。
【００７１】ホストＣＰＵにおけるソフトウェアのＭＰ
ＥＧ復号化演算処理は、Ｕ及びＶデータの単一フレーム
への転送を終えたとき、ＰＣＩバス１５０を通じてディ
スプレイコントローラに３２０にそのデータ転送が完了
したことを示す信号を発生する。そのとき、ディスプレ
イコントローラ３２０は、ＢＩＴＢＬＩＴエンジン５１
３に対して色差データ（Ｕ、Ｖ）を１つ置きの走査線に
複写を行うことを指令する。このＢＩＴＢＬＩＴ演算
は、ホストＣＰＵでの次のフレームのためのデータの並
び替え及び復号処理と並行して行われ、これによって、
ビデオ再生動作ためのより高度のビットの操作支援を提
供する。
ＥＧ復号化演算処理は、Ｕ及びＶデータの単一フレーム
への転送を終えたとき、ＰＣＩバス１５０を通じてディ
スプレイコントローラに３２０にそのデータ転送が完了
したことを示す信号を発生する。そのとき、ディスプレ
イコントローラ３２０は、ＢＩＴＢＬＩＴエンジン５１
３に対して色差データ（Ｕ、Ｖ）を１つ置きの走査線に
複写を行うことを指令する。このＢＩＴＢＬＩＴ演算
は、ホストＣＰＵでの次のフレームのためのデータの並
び替え及び復号処理と並行して行われ、これによって、
ビデオ再生動作ためのより高度のビットの操作支援を提
供する。
【００７２】そのＢＩＴＢＬＩＴ演算が完了したとき、
ＢＩＴＢＬＩＴエンジン５１３は、それに同期して、メ
モリコントローラ５２０に対してディスプレイメモリ１
３０のビデオバッファ２０２及び２０３間の切り替えを
行うための指令を出す。これにより、ディスプレイコン
トローラ３２０でのディスプレイ１８０に対する読出し
データの出力のための正確な切り替え動作が継続され
る。仮に、ディスプレイコントローラ３２０がホストＣ
ＰＵからの完了信号に基づいてビデオバッファ２０２及
び２０３の切り替えを行うのであれば、出力データはゆ
がめられ、ディスプレイコントローラ３２０は、ビデオ
バッファ２０２及び２０３内のそのゆがめられたデータ
に基づいてＢＩＴＢＬＩＴ演算を行うことになる。
ＢＩＴＢＬＩＴエンジン５１３は、それに同期して、メ
モリコントローラ５２０に対してディスプレイメモリ１
３０のビデオバッファ２０２及び２０３間の切り替えを
行うための指令を出す。これにより、ディスプレイコン
トローラ３２０でのディスプレイ１８０に対する読出し
データの出力のための正確な切り替え動作が継続され
る。仮に、ディスプレイコントローラ３２０がホストＣ
ＰＵからの完了信号に基づいてビデオバッファ２０２及
び２０３の切り替えを行うのであれば、出力データはゆ
がめられ、ディスプレイコントローラ３２０は、ビデオ
バッファ２０２及び２０３内のそのゆがめられたデータ
に基づいてＢＩＴＢＬＩＴ演算を行うことになる。
【００７３】ビデオバッファの切り替え動作は、ホスト
ＣＰＵ１０１によって行われ得る。しかしながら、この
ような技術においては、ホストＣＰＵは、ディスプレイ
コントローラ３２０に対して、ＢＩＴＢＬＩＴ演算によ
るＵ及びＶデータの複写がいつ行われたかを定期的に問
い合わせをして、ビデオバッファ２０２及び２０３の切
り替え指令を行なう必要がある。このように、ディスプ
レイコントローラ３２０は、該ホストＣＰＵ１１０をよ
り一層、他のタスク（処理）から解放する。ホストＣＰ
Ｕ１１０は、該ホストＣＰＵ１１０がビデオバッファ２
０２及び２０３のいずれかにデータを書き込む際の準備
段階において、ビデオバッファ２０２及び２０３をチェ
ックするだけでよい。このとき、ホストＣＰＵ１１０
は、有効なビデオバッファを確認するためにチェックす
ることになる。
ＣＰＵ１０１によって行われ得る。しかしながら、この
ような技術においては、ホストＣＰＵは、ディスプレイ
コントローラ３２０に対して、ＢＩＴＢＬＩＴ演算によ
るＵ及びＶデータの複写がいつ行われたかを定期的に問
い合わせをして、ビデオバッファ２０２及び２０３の切
り替え指令を行なう必要がある。このように、ディスプ
レイコントローラ３２０は、該ホストＣＰＵ１１０をよ
り一層、他のタスク（処理）から解放する。ホストＣＰ
Ｕ１１０は、該ホストＣＰＵ１１０がビデオバッファ２
０２及び２０３のいずれかにデータを書き込む際の準備
段階において、ビデオバッファ２０２及び２０３をチェ
ックするだけでよい。このとき、ホストＣＰＵ１１０
は、有効なビデオバッファを確認するためにチェックす
ることになる。
【００７４】このように、ソフトウェアによるＭＰＥＧ
復号器（復号化処理）は、ディスプレイコントローラ３
２０において、ビデオバッファ２０２及び２０３の一方
から、既に処理が完了したフレームのデータを再生して
いる間に、ビデオバッファ２０２及び２０３の他方を指
定してデータを書き込む。
復号器（復号化処理）は、ディスプレイコントローラ３
２０において、ビデオバッファ２０２及び２０３の一方
から、既に処理が完了したフレームのデータを再生して
いる間に、ビデオバッファ２０２及び２０３の他方を指
定してデータを書き込む。
【００７５】以上、本発明に係る実施の形態及び種々の
変形例を詳細に説明してきたが、本発明は、上述の実施
の形態に限らず、この発明の要旨を逸脱することなく、
種々の構成を採り得ることはもちろんである。
変形例を詳細に説明してきたが、本発明は、上述の実施
の形態に限らず、この発明の要旨を逸脱することなく、
種々の構成を採り得ることはもちろんである。
【００７６】
【発明の効果】以上説明したように、本発明に係るディ
スプレイコントローラ及び復号化支援方法によれば、ホ
ストＣＰＵで行われていたＭＰＥＧデータの復号化処理
のうち、負荷の高い処理をディスプレイコントローラ内
にて行うようにしているため、ホストＣＰＵでの処理を
緩和させ、高性能なＣＰＵの機能を最大限に活用でき
る。
スプレイコントローラ及び復号化支援方法によれば、ホ
ストＣＰＵで行われていたＭＰＥＧデータの復号化処理
のうち、負荷の高い処理をディスプレイコントローラ内
にて行うようにしているため、ホストＣＰＵでの処理を
緩和させ、高性能なＣＰＵの機能を最大限に活用でき
る。
【００７７】また、ディスプレイコントローラでのコン
ポーネントＹＵＶデータから画素順次のフォーマットへ
の変換処理を効率よく行うことができ、しかも、いまま
で予備とされていた記憶領域を有効利用するようにして
いるため、前記変換処理の効率化を図ることができる。
ポーネントＹＵＶデータから画素順次のフォーマットへ
の変換処理を効率よく行うことができ、しかも、いまま
で予備とされていた記憶領域を有効利用するようにして
いるため、前記変換処理の効率化を図ることができる。
【図１】本発明のディスプレイコントローラでソフトウ
ェア上のＭＰＥＧ復号化を行うコンピュータシステムの
各構成要素の配置を示すブロック図である。
ェア上のＭＰＥＧ復号化を行うコンピュータシステムの
各構成要素の配置を示すブロック図である。
【図２】ＹＵＶデータを格納するために、ＰＣＩが配置
される部分のメモリアドレスレンジを、図１に示すディ
スプレイメモリ１３０のアドレスレンジにて割り付けた
状態を示すメモリマップである。
される部分のメモリアドレスレンジを、図１に示すディ
スプレイメモリ１３０のアドレスレンジにて割り付けた
状態を示すメモリマップである。
【図３】図１に示すディスプレイコントローラ３２０の
一形態を示すブロック図である。
一形態を示すブロック図である。
【図４】図１に示すディスプレイメモリ１３０内での
Ｙ、Ｕ及びＶ成分の格納状態を示す図である。
Ｙ、Ｕ及びＶ成分の格納状態を示す図である。
【図５】図１に示すシステムメモリ１６０内でのＹ、Ｕ
及びＶデータの格納状態を示す図である。
及びＶデータの格納状態を示す図である。
【図６】図６Ａは、従来のソフトウェアによるＭＰＥＧ
復号化処理によって、Ｙ、Ｕ及びＶデータがシステムメ
モリに対してどのように格納されるかを示す図であり、
図６Ｂは、従来のソフトウェアによるＭＰＥＧ復号化処
理によって、Ｙ、Ｕ及びＶデータが画素順次形態でディ
スプレイメモリにどのように格納されるかを示す図であ
り、図６Ｃは、従来のソフトウェアによるＭＰＥＧ復号
化処理において必須とされるＵ及びＶデータのディスプ
レイメモリに対する垂直方向の書き入れによるＵ及びＶ
データの格納形態を示す図である。
復号化処理によって、Ｙ、Ｕ及びＶデータがシステムメ
モリに対してどのように格納されるかを示す図であり、
図６Ｂは、従来のソフトウェアによるＭＰＥＧ復号化処
理によって、Ｙ、Ｕ及びＶデータが画素順次形態でディ
スプレイメモリにどのように格納されるかを示す図であ
り、図６Ｃは、従来のソフトウェアによるＭＰＥＧ復号
化処理において必須とされるＵ及びＶデータのディスプ
レイメモリに対する垂直方向の書き入れによるＵ及びＶ
データの格納形態を示す図である。
【図７】マイクロプロセッサ、ＭＰＥＧデコーダ、ディ
スプレイコントローラ及びディスプレイメモリ間の関係
を示す従来のパーソナルコンピュータの概略ブロック図
である。
スプレイコントローラ及びディスプレイメモリ間の関係
を示す従来のパーソナルコンピュータの概略ブロック図
である。
１１０…ホストＣＰＵ １３０…ディスプレ
イメモリ １５０…ＰＣＩバス １６０…システムメ
モリ １８０…ディスプレイ ３２０…ディスプレ
イコントローラ ７０１…Ｙ領域 ７０２…Ｖ領域 ７０３…Ｕ領域
イメモリ １５０…ＰＣＩバス １６０…システムメ
モリ １８０…ディスプレイ ３２０…ディスプレ
イコントローラ ７０１…Ｙ領域 ７０２…Ｖ領域 ７０３…Ｕ領域
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 11/00 - 11/22
H04N 9/00 - 9/78
Claims (16)
- 【請求項１】データバスからＹＵＶ成分のフォーマット
によるビデオデータを受け取って、画素順次のフォーマ
ットによるビデオデータとしてディスプレイメモリに格
納するディスプレイコントローラであって、 データバスに接続され、ＹＵＶ成分のフォーマットによ
るビデオデータと予め決められたアドレス領域に対応す
るビデオデータのアドレスを受け取るバスインターフェ
ース手段と、 前 記バスインターフェース手段に接続され、ＹＵＶ成分
のフォーマットによる輝度データおよび色差データの連
続的なデータ列であるビデオデータと予め決められたア
ドレス領域に対応するビデオデータのアドレスを受け取
り、前記ビデオデータを画素順次のフォーマットでディ
スプレイメモリに格納するために、ディスプレイメモリ
に割り付けられた所定のメモリアドレスアパーチャーに
従って個々の輝度データおよび色差データを所定の記憶
領域に割り振るディスプレイメモリコントローラと、を
有し、 前記ビデオデータは、輝度データと色差データを有し、 前記ＹＵＶ成分のフォーマットは、輝度データの第１隣
接ブロックと色差データの少なくとも第２隣接ブロック
を有し、 前記ディスプレイメモリコントローラは、前記輝度デー
タの第１隣接ブロックをディスプレイメモリ内の少なく
とも１つのバイトレーンに格納し、 前記ディスプレイメモリコントローラは、前記色差デー
タの少なくとも第２隣接ブロックをディスプレイメモリ
内の少なくとも他のバイトレーンに格納 することを特徴
とするディスプレイコントローラ。 - 【請求項２】請求項１記載のディスプレイコントローラ
において、 前記輝度データの第１隣接ブロックは、１フレームの輝
度データからなることを特徴とするディスプレイコント
ローラ。 - 【請求項３】請求項２記載のディスプレイコントローラ
において、 前記色差データの少なくとも第２隣接ブロックは、１フ
レームの色差データからなることを特徴とするディスプ
レイコントローラ。 - 【請求項４】請求項３記載のディスプレイコントローラ
において、 前記少なくとも１つのバイトレーンは、隣接するバイト
レーンとで複数の対を構成し、 前記複数対のバイトレーンの各対は、１フレームのビデ
オデータにおける１ラインの輝度データの対を格納する
ためのものであることを特徴とするディスプレイコント
ローラ。 - 【請求項５】請求項４記載のディスプレイコントローラ
において、 前記少なくとも１つのバイトレーンは、隣接するバイト
レーンとで複数の対を構成し、 前記複数対のバイトレーンの各対は、１フレームのビデ
オデータにおける１ラインの色差データの対を格納する
ためのものであることを特徴とするディスプレイコント
ローラ。 - 【請求項６】請求項５記載のディスプレイコントローラ
において、 前記色差データは、１つ置きのライン毎における前記複
数対のバイトレーンの各対に格納され、更に、ディスプ
レイコントローラは、ディスプレイメモリ内にデータブ
ロックを転送するためのビットブロック転送エンジンを
有し、 前記ビットブロック転送エンジンは、色差データを１つ
置きのライン毎における前記多数対のバイトレーンから
対応する隣接ラインの前記多数対のバイトレーンに複写
することを特徴とするディスプレイコントローラ。 - 【請求項７】請求項６記載のディスプレイコントローラ
において、 前記ビットブロック転送エンジンは、前記ディスプレイ
メモリコントローラにおける１フレーム分のビデオデー
タのディスプレイメモリへの格納処理が完了した後に色
差データを複写することを特徴とするディスプレイコン
トローラ。 - 【請求項８】請求項７記載のディスプレイコントローラ
において、 前記ディスプレイコントローラは、前記バスインターフ
ェースを通じてビットブロック転送処理の完了を示す信
号をホストプロセッサに出力することを特徴とするディ
スプレイコントローラ。 - 【請求項９】ホストプロセッサにおいて部分的に復号化
されたビデオデータの復号化処理を支援するための復号
化支援方法であって、 ディスプレイコントローラにおいて、ＹＵＶ成分のフォ
ーマットによる輝度データおよび色差データの連続的な
データ列であるビデオデータと予め決められたアドレス
領域に対応するビデオデータのアドレスを受け取るステ
ップと、 前記ビデオデータを画素順次のフォーマットとしてディ
スプレイメモリに格納するために、ディスプレイメモリ
に割り付けられた所定のメモリアドレスアパーチャーに
従って個々の輝度データおよび色差データを所定の記憶
領域に割り振るステップであって、前記ビデオデータ
は、輝度データと色差データを有し、前記ＹＵＶ成分の
フォーマットは、輝度データの第１隣接ブロックと色差
データの少なくとも第２隣接ブロックを有し、ディスプ
レイメモリコントローラを用いて、輝度データの第１隣
接ブロックをディスプレイメモリ内の少なくとも１つの
バイトレーンに格納し、更に、色差データの少なくとも
第２隣接ブロックをディスプレイメモリ内の少なくとも
他のバイトレーンに格納するステップと、 を有することを特徴とする復号化支援方法。 - 【請求項１０】請求項９記載の復号化支援方法におい
て、 前記輝度データの第１隣接ブロックは、１フレームの輝
度データからなることを特徴とする復号化支援方法。 - 【請求項１１】請求項１０記載の復号化支援方法におい
て、 前記色差データの少なくとも第２隣接ブロックは、１フ
レームの色差データからなることを特徴とする復号化支
援方法。 - 【請求項１２】請求項１１記載の復号化支援方法におい
て、 前記少なくとも１つのバイトレーンは、隣接するバイト
レーンとで複数の対を構成し、 前記複数対のバイトレーンの各対は、１フレームのビデ
オデータにおける１ラインの輝度データの対を格納する
ためのものであることを特徴とする復号化支援方法。 - 【請求項１３】請求項１２記載の復号化支援方法におい
て、 前記少なくとも１つのバイトレーンは、隣接するバイト
レーンとで複数の対を構成し、 前記複数対のバイトレーンの各対は、１フレームのビデ
オデータにおける１ラインの色差データの対を格納する
ためのものであることを特徴とする復号化支援方法。 - 【請求項１４】請求項１３記載の復号化支援方法におい
て、 前記格納ステップは、更に、前記色差データを１つ置き
のライン毎における前記複数対のバイトレーンの各対に
格納するステップと、 ディスプレイコントローラ内におけるビットブロック転
送エンジンにおいて、色差データを１つ置きのライン毎
における前記多数対のバイトレーンから対応する隣接ラ
インの前記多数対のバイトレーンに複製（複写）するス
テップを有することを特徴とする復号化支援方法。 - 【請求項１５】請求項１４記載の復号化支援方法におい
て、 前記ビットブロック転送エンジンは、前記ディスプレイ
メモリコントローラにおける１フレーム分のビデオデー
タのディスプレイメモリへの格納処理が完了した後に色
差データを複写することを特徴とする復号化支援方法。 - 【請求項１６】請求項１５記載の復号化支援方法におい
て、 前記バスインターフェースを通じてビットブロック転送
処理の完了を示す信号をホストプロセッサに出力するス
テップを有することを特徴とする復号化支援方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/619203 | 1996-03-21 | ||
| US08/619,203 US6005546A (en) | 1996-03-21 | 1996-03-21 | Hardware assist for YUV data format conversion to software MPEG decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084557A JPH1084557A (ja) | 1998-03-31 |
| JP3442252B2 true JP3442252B2 (ja) | 2003-09-02 |
Family
ID=24480887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06875797A Expired - Lifetime JP3442252B2 (ja) | 1996-03-21 | 1997-03-21 | ソフトウェアによるｍｐｅｇデコーダに対してｙｕｖデータフォーマット変換を支援するハードウェア |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6005546A (ja) |
| EP (1) | EP0797181B1 (ja) |
| JP (1) | JP3442252B2 (ja) |
| AT (1) | ATE395680T1 (ja) |
| DE (1) | DE69738678D1 (ja) |
| TW (1) | TW376479B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005546A (en) * | 1996-03-21 | 1999-12-21 | S3 Incorporated | Hardware assist for YUV data format conversion to software MPEG decoder |
| US5859651A (en) * | 1996-08-19 | 1999-01-12 | International Business Machines Corporation | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing |
| US6212680B1 (en) * | 1998-03-04 | 2001-04-03 | Kabushiki Kaisha Toshiba | Multi-channel electronic programming guide and soft picture-in-picture acquisition for use with digital television |
| US6798420B1 (en) | 1998-11-09 | 2004-09-28 | Broadcom Corporation | Video and graphics system with a single-port RAM |
| US7446774B1 (en) | 1998-11-09 | 2008-11-04 | Broadcom Corporation | Video and graphics system with an integrated system bridge controller |
| US6927783B1 (en) | 1998-11-09 | 2005-08-09 | Broadcom Corporation | Graphics display system with anti-aliased text and graphics feature |
| US6853385B1 (en) | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| US6573905B1 (en) | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
| US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
| US6661422B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US6469744B1 (en) * | 1999-07-06 | 2002-10-22 | Hitachi America, Ltd. | Methods and apparatus for encoding, decoding and displaying images in a manner that produces smooth motion |
| US9668011B2 (en) | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
| US6538656B1 (en) | 1999-11-09 | 2003-03-25 | Broadcom Corporation | Video and graphics system with a data transport processor |
| US8913667B2 (en) | 1999-11-09 | 2014-12-16 | Broadcom Corporation | Video decoding system having a programmable variable-length decoder |
| US6738424B1 (en) | 1999-12-27 | 2004-05-18 | Objectvideo, Inc. | Scene model generation from video for use in video processing |
| US6507350B1 (en) * | 1999-12-29 | 2003-01-14 | Intel Corporation | Flat-panel display drive using sub-sampled YCBCR color signals |
| US6674479B2 (en) * | 2000-01-07 | 2004-01-06 | Intel Corporation | Method and apparatus for implementing 4:2:0 to 4:2:2 and 4:2:2 to 4:2:0 color space conversion |
| KR100374567B1 (ko) * | 2000-09-29 | 2003-03-04 | 삼성전자주식회사 | 컬러 디스플레이장치를 구비한 휴대용 이동 전화기의 컬러디스플레이 구동장치 |
| US20020191104A1 (en) * | 2001-03-26 | 2002-12-19 | Mega Chips Corporation | Image conversion device, image conversion method and data conversion circuit as well as digital camera |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| US7009655B2 (en) | 2002-07-23 | 2006-03-07 | Mediostream, Inc. | Method and system for direct recording of video information onto a disk medium |
| GB0304807D0 (en) * | 2003-03-03 | 2003-04-09 | Cambridge Internetworking Ltd | Data protocol |
| US7667710B2 (en) | 2003-04-25 | 2010-02-23 | Broadcom Corporation | Graphics display system with line buffer control scheme |
| US7271812B2 (en) | 2003-09-18 | 2007-09-18 | Seiko Epson Corporation | Method and apparatus for color space conversion |
| US20050062755A1 (en) * | 2003-09-18 | 2005-03-24 | Phil Van Dyke | YUV display buffer |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| US7304646B2 (en) * | 2004-08-19 | 2007-12-04 | Sony Computer Entertainment Inc. | Image data structure for direct memory access |
| US8243340B2 (en) * | 2006-02-23 | 2012-08-14 | Microsoft Corporation | Pre-processing of image data for enhanced compression |
| US20080055327A1 (en) * | 2006-09-06 | 2008-03-06 | Barinder Singh Rai | Highly Efficient Display FIFO |
| US8922571B2 (en) * | 2012-09-11 | 2014-12-30 | Apple Inc. | Display pipe request aggregation |
| US9117299B2 (en) | 2013-05-08 | 2015-08-25 | Apple Inc. | Inverse request aggregation |
| US9471955B2 (en) | 2014-06-19 | 2016-10-18 | Apple Inc. | Multiple display pipelines driving a divided display |
| US9865205B2 (en) * | 2015-01-19 | 2018-01-09 | Himax Technologies Limited | Method for transmitting data from timing controller to source driver and associated timing controller and display system |
| US10565160B1 (en) * | 2015-09-21 | 2020-02-18 | Amazon Technologies, Inc. | Managing state changes of modeled objects in a three dimensional virtual environment |
| CN107146269B (zh) * | 2017-04-10 | 2021-04-13 | 贵阳朗玛信息技术股份有限公司 | 一种图像填充方法及系统 |
| CN111835994B (zh) * | 2019-04-16 | 2022-09-20 | 瑞昱半导体股份有限公司 | 多通道视频处理方法与系统 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2782631B2 (ja) * | 1989-12-14 | 1998-08-06 | キヤノン株式会社 | 画像信号処理方法 |
| US5428389A (en) * | 1990-06-14 | 1995-06-27 | Fuji Photo Film Co., Ltd. | Image data storage/processing apparatus |
| US5249164A (en) * | 1990-06-27 | 1993-09-28 | Koz Mark C | Digital color tv for personal computers |
| FR2664779B1 (fr) * | 1990-07-13 | 1993-06-11 | Europ Rech Electr Lab | Procede de traitement d'un signal video. |
| WO1993020513A1 (en) * | 1992-04-07 | 1993-10-14 | Chips And Technologies, Inc. | Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems |
| US5461420A (en) * | 1992-09-18 | 1995-10-24 | Sony Corporation | Apparatus for coding and decoding a digital video signal derived from a motion picture film source |
| JP2594750B2 (ja) * | 1992-12-31 | 1997-03-26 | 現代電子産業株式会社 | 高画質テレビジョンのメモリアドレスコントロールおよびディスプレイコントロール装置 |
| KR950006768B1 (ko) * | 1992-12-31 | 1995-06-22 | 현대전자산업주식회사 | 라스터 포멧 콘버터 회로 |
| US5446860A (en) * | 1993-01-11 | 1995-08-29 | Hewlett-Packard Company | Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register |
| JP3084175B2 (ja) * | 1993-06-18 | 2000-09-04 | シャープ株式会社 | 画像圧縮装置 |
| US5459516A (en) * | 1993-07-16 | 1995-10-17 | Goldstar Co., Ltd. | Video motion compensation apparatus |
| US5666137A (en) * | 1993-08-06 | 1997-09-09 | Intel Corporation | Packed YUV9 format for interleaved storage and efficient processing of digital video data |
| US5553220A (en) * | 1993-09-07 | 1996-09-03 | Cirrus Logic, Inc. | Managing audio data using a graphics display controller |
| US5604514A (en) * | 1994-01-03 | 1997-02-18 | International Business Machines Corporation | Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation |
| US5450130A (en) * | 1994-03-30 | 1995-09-12 | Radius Inc. | Method and system for cell based image data compression |
| US5642139A (en) * | 1994-04-29 | 1997-06-24 | Cirrus Logic, Inc. | PCMCIA video card |
| US5821919A (en) * | 1994-04-29 | 1998-10-13 | Intel Corporation | Apparatus for table-driven conversion of pixels from YVU to RGB format |
| US5495291A (en) * | 1994-07-22 | 1996-02-27 | Hewlett-Packard Company | Decompression system for compressed video data for providing uninterrupted decompressed video data output |
| EP0710033A3 (en) * | 1994-10-28 | 1999-06-09 | Matsushita Electric Industrial Co., Ltd. | MPEG video decoder having a high bandwidth memory |
| US6067098A (en) * | 1994-11-16 | 2000-05-23 | Interactive Silicon, Inc. | Video/graphics controller which performs pointer-based display list video refresh operation |
| JP3489228B2 (ja) * | 1994-12-13 | 2004-01-19 | ソニー株式会社 | 画像記憶装置 |
| US5611041A (en) * | 1994-12-19 | 1997-03-11 | Cirrus Logic, Inc. | Memory bandwidth optimization |
| US5815168A (en) * | 1995-06-23 | 1998-09-29 | Cirrus Logic, Inc. | Tiled memory addressing with programmable tile dimensions |
| US5699277A (en) * | 1996-01-02 | 1997-12-16 | Intel Corporation | Method and apparatus for source clipping a video image in a video delivery system |
| US6005546A (en) * | 1996-03-21 | 1999-12-21 | S3 Incorporated | Hardware assist for YUV data format conversion to software MPEG decoder |
-
1996
- 1996-03-21 US US08/619,203 patent/US6005546A/en not_active Expired - Lifetime
-
1997
- 1997-03-04 TW TW086102702A patent/TW376479B/zh not_active IP Right Cessation
- 1997-03-15 AT AT97104446T patent/ATE395680T1/de not_active IP Right Cessation
- 1997-03-15 DE DE69738678T patent/DE69738678D1/de not_active Expired - Lifetime
- 1997-03-15 EP EP97104446A patent/EP0797181B1/en not_active Expired - Lifetime
- 1997-03-21 JP JP06875797A patent/JP3442252B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-29 US US09/430,370 patent/US6353440B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0797181B1 (en) | 2008-05-14 |
| EP0797181A2 (en) | 1997-09-24 |
| JPH1084557A (ja) | 1998-03-31 |
| US6353440B1 (en) | 2002-03-05 |
| TW376479B (en) | 1999-12-11 |
| ATE395680T1 (de) | 2008-05-15 |
| US6005546A (en) | 1999-12-21 |
| DE69738678D1 (de) | 2008-06-26 |
| EP0797181A3 (en) | 1998-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442252B2 (ja) | ソフトウェアによるｍｐｅｇデコーダに対してｙｕｖデータフォーマット変換を支援するハードウェア | |
| US6466220B1 (en) | Graphics engine architecture | |
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| US6310657B1 (en) | Real time window address calculation for on-screen display | |
| US5859651A (en) | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing | |
| US5559954A (en) | Method & apparatus for displaying pixels from a multi-format frame buffer | |
| US6798418B1 (en) | Graphics subsystem including a RAMDAC IC with digital video storage interface for connection to a graphics bus | |
| US6172669B1 (en) | Method and apparatus for translation and storage of multiple data formats in a display system | |
| US9129581B2 (en) | Method and apparatus for displaying images | |
| US5557302A (en) | Method and apparatus for displaying video data on a computer display | |
| US5345554A (en) | Visual frame buffer architecture | |
| JPH06303423A (ja) | 複合様式・複合信号源映像信号結合システム | |
| US5943065A (en) | Video/graphics memory system | |
| US6614449B1 (en) | Method and apparatus for video graphics antialiasing using a single sample frame buffer and associated sample memory | |
| US5977947A (en) | Method and apparatus for resizing block ordered video image frames with reduced on-chip cache | |
| JPH02230386A (ja) | 音響表示発生器 | |
| JPH05183757A (ja) | 画像処理方法及び装置 | |
| US6223268B1 (en) | System and method for writing specific bytes in a wide-word memory | |
| US20080030520A1 (en) | Deep Pixel Pipeline | |
| US6323868B1 (en) | System and method for frame and field memory access in a wide-word memory | |
| JPH07262367A (ja) | デジタル画像信号処理装置および方法 | |
| JPH10210501A (ja) | デジタルスチルカメラのメモリ制御回路 | |
| US6747661B1 (en) | Graphics data compression method and system | |
| TWI484472B (zh) | 顯示影像之方法及裝置 | |
| JP3611815B2 (ja) | ビデオデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |