TWI291102B - Sender to receiver request retry method and apparatus - Google Patents

Description

1291102 玖、發明說明： 【發明所屬之技術領域】 本發明係關於設備之間通信且，更特定言之，本發明係 關於由於一衝突情形而拒絕一指令需求或其他所需求之運 行後對一通信需求之管理。 【先前技術】 在典型多處理器系統中，使用系統匯流排對將要由處理 器處理之指令進行通信。視—給定Pu(處理器單⑺或引入 需求之其他匯流排主控器之狀態而定，對一給定指令之回 應可爲-指示，即由於某些衝突情形目前無法處理⑼ 令。接著發出需求之i>U必須”重試I，該指令。衫，: 刻重：將導致發生活鎖情形，進而降低匯流排之效能。 先前技術中緩解該問題之已知方法係使發出需求之單元 二重新發出指令前延遲”隨機”量之時間。該方法帶來之： 碭在於.在一些情況下隨機時間可能太而 上關鍵之情況下隨機時間則可能太長。 -他才呆作 需=試間隔與待執行之指令類型及/或 日手Tti成該運行雲卡十7么匕^ 里4 逆仃而求之可此性的其他因子相 !重試機制可爲了不同類型指令及/或爲了：定之：：需 =主控'器提供基於過去經驗的重試間隔之二:：匯 【發明内容】 苟心凋整。 本發明包含使用一馳制機制以允許 及/或與給定阳相關之通信而基於至少_:種：μ之指令 與重試間隔之過去經種類型之指令及 動怨反饋來調整處理器間之 90458.doc 1291102 指令重試通信。 【實施方式】 圖1展示一標爲10之組塊PU1 (處理器單元丨）及—標爲 之另一組塊PUN，該等兩個組塊之間之三個點指示可能還 有其他更多PU。在一需求重試處理中可能涉及之額外智慧 型代理裝置或設備包括諸如記憶體控制器14之組塊 '由組 塊16代表之1〇(輸入/輸出）設備及遠端主控器代理裝置組塊 18等。設備10至18中之每—個皆可稱爲—匯流排主控器。 任-匯流排主控器可經由—R0(需求輸出）連接提供輸出資 訊至一匯流排互連組塊20,並經由—RI(需求輪入）連接自匯 流排20接收資訊。另外，每個匯流排主控器皆可提供一輸 出回覆至一回應生成組塊22，並自該組塊22接收回應。組 塊22通常以聰明的方式結合所有匯流排主控器之回覆，且 將經結合之回應提供至每個匯流排主控器。 將結合圖1來討論圖2。如圖2中之流程圖所示，該等匯流 排主控器中之一個生成如組塊3〇所表示之需求。在先前技 術中，該需求通常是發送至另一匯流排主控器以要求其執 行某項操作（諸如儲存或自記憶體讀取資料）的指令。如隨後 之組塊32所示，匯流排互連組塊2〇將需求分配或提供至所 有匯流棑-主控器。然後，所有匯流排主控器根據需求來檢 驗其情況之狀態且提供一回覆至回應生成組塊22。 舉例而言，一匯流排主控器可要求在其他設備當前正使 用之資料庫中改變資料。在某些情況下，其他匯流排主控 為對該資料之使用可能會阻止此改變。在其他情況下，僅 90458.doc 1291102 僅需要使用該資料之其他匯流排主控器意識到其需要根據 所需求之改變來更新其資料。如組塊36所示，所有匯流排 主控器之回覆於組塊22中結合。如組塊38所示，將結合之 回應提供至所有匯流排主控器。 吕之需求指令已成功’則所有匯流排單元完成需求並更新 其狀態，如組塊42所示。另一方面，若回應中指示重試， 作爲此結合之回應的一部分’存在一指示：如重試組塊 4〇所示’是否必須在日後重試該需求。若指示無重試，換 則除了要求該運行之單元外之所有匯流排主控器會忽視此 需求，如組塊44所示。隨後發出需求之主控器藉由隨機生 成之時間來排列被延遲之需求，如組塊料所示。 組塊42和46中任一個一完成之後即返回組塊3〇，其中相 同或不同匯流排主控器可藉由另一單元發出運行需求。應 左思在未提供回覆（譬如匯流排被通信淹沒）情況下，當出現 逾時該發出需求之主控器會偵測到回應缺少，且該匯流排 主控為單元引發一檢錯停止或錯誤處理機制。 將結合圖1參看圖3。應注意··圖2中首先四個步驟（組塊 3〇 32、34及36)與圖3中標爲60、62、64與66之組塊完全 一致。然而本發明更改了回應生成單元22中之循環（如重試 組塊68所-示）及一隨後之生成目標延遲組塊7〇，以使得結合 回應向回應生成單元說明需要重試。 如目β將解釋的’若要求重試，則組塊22將判定一合適 之時間’在此時間中，應基於以下將解釋之不同因子而作 出重域需求。該過程接著繼續至組塊72，其中以與圖2大體 90458.doc 1291102 相同之方式將生成之回應提供至所有匯流排主控器。若在 組塊68中判定無需重試，則下一步驟同樣將該資訊提供至 組塊72令所表示之步驟。剩餘組塊74、％、乃和肋中之每 個之運行對應於標示爲組塊4〇、42、44和46之組塊中所 詳細表述之先前技術功能。 在一判定要求重試之實例中，作爲本發明之一部分，回 應生成組塊22爲發出需求之匯流排主控器生成—指定目標 延遲時間以重新嘗試發送一需求。在爲重試判定延遲時間 時，組塊22將檢驗由系統設計者所判定之因子，該等因子 將在最優化重試間財起到關鍵作用。需求之類型亦可爲 計時中的因子。可判定比讀取需求更早地重簡存需求: 可判定-删除資料需求比讀取或儲存需求較不關鍵或較爲 關鍵。另-因子可爲目前如何充分利用匯流排。因此，可 判定當匯流排被制少於9G%之容量時的重試間隔比當匯 流排被利用多餘90%之容量時的重試間隔短。在最近:間 中生成之重試數目亦可作爲—用於生成—建議重試間隔至 發出需求之主控器的因+。因此’若最近已發送大量重士式 回應，則對於給定類型事件而言，當前主控器之建議㈣ :隔可能比最近過去時間内之其他主控器建議重試間隔 ▲二_谓測到一，，懸而未決，，或其他活鎖情形，則其可 逐爲需要基於該因子增加重試時間。纟自其他主控器 應可指示在當前雲、复+ # 〜“求-成則不能完成其他運行。因 基於所使用之其他因子自正常所建 我 < 日f間中縮短建議重 90458.doc 1291102 5式時間。應、、Φ立 ， ^ 上所建議之因子並不排除用於確定—建 礒重4延遲可能所需要之其他因子。 份在延料，組塊22可使用（充當潜在實例）以下組 效。固疋延遲；（b)給定界限間之僞隨機延遲；⑷系統 之^不益（如匯流排利用、當前重試比率及懸而未決偵測） 離。Γ ’⑷所需求之運行類型；及⑷—待處理運行之狀 二右使用以上組份’則該系統可結合⑷與（b)以允許每個 4，田、 7南求具有一指定固定延遲。4當匯流排之 超過90%時，該建議重試延遲除了由其他因子所引起 之延遲外，還可具有另一固定延遲。 用，计异此建議重試延遲之另一方法係：每當指令流中 的重4百刀比超過5%時，結合一給定固定延遲來使用偽隨 機延遲（b)。若—讀取（feteh)錯過對―主要快取記憶體之存 取因此必須從記憶體讀取時，可使用—不同的計算方法。 在此情況下，由於待處理運行之狀態（意即⑷），所以很適 合將（a)與（b)結合。 由上文可知，很明顯建議重試延遲之 爲其可被系統效能因子所影響。當爲隨後之重試二重試 間P岡時’一更複雜之漸進式計算亦彳包括在先前情況下給 疋狀況集合出現成工六舌士七々μ 兄风力i忒之刖、與主控器必須進行之重試 數目相關的資料。 應注思，組塊70生成一"建議，，重試時間。使用術語"建議,， 是由於其他因子可能會阻止該發出需求之主控器於建議之 時間重試該需求指令。然而，在建議重試時間消逝後，主 90458.doc -10- 1291102 控器通常一旦方便即進行重試。 儘管本發明使用之主暴音U ) m 要貫例係用於指令重試，但是盆亦 可有利地用於其他情況，譬如傳輸資料封包。 此外’儘官僅僅將重試描述爲與已回應至其他匯流排主 控器之需求相連接，但是本發明包括爲超過一回覆逾時且 組塊22未偵測到回覆之情形調整該重試時間。 根據上文可推斷，由此本發明因此包含一機制，其以— 個或複數個因子、參數及/或事件之函數來改變重試間隔。 該等複數個因子可至少包括：當前系統效能、需求類型、 待處理運行狀態、待處理重試之當前數目、—預定之固定 間隔、-僞隨機間隔、一隨機間隔、重試需求之歷史記錄 及一基於懸而未決偵測之間隔。其進一步允許根據（漸進式 地）動態反饋調整重試間隔，因此使得可最優化重試間隔以 最小化重複重試之數目並同時最小化此間隔，並且因此減 少了專待時間。 儘官已參照特定實施例描述了本發明，但該描述並不意 味著對本發明之限定。一旦參照本發明的描述，熟習此項 技術者將瞭解所揭示之實施例之多種修改以及本發明之替 代之貫施例。因此吾人期望申請專利範圍將包括在本發明 之真實範疇及精神内的任何修改或實施例。 【圖式簡單說明】 爲了更全面瞭解本發明及其優勢，將參照附圖進行以上 泮細描述，其中： 圖1係大致展示一典型多處理器系統之部分間之互連以 90458.doc -11 - 1291102 用於解釋本發明的方塊圖； 圖2係一表示典型先前技術多處理器系統之重試機制的 流程圖；及 圖3係一用於描述一多處理器系統中本發明之重試機制 之高等級流程圖。 【圖式代表符號說明】 10 PU1

12 PUN 14 記憶體控制器 16 10(輸入/輸出）設備 18 遠端主控器代理裝置 20 匯流排互連 22 回應生成組塊 90458.doc -12-

Claims (1)

1291102 拾、申請專利範圍： 1. 一種用於在— 法，.其包含： 對稱多處理器中動態控制重試間隔之方 自一發出兩七 而衣之微處理器生成一第一需求以供一第二 微處理器處理·， 自該第二微處理哭 ^ 处里态生成一服務否決； 自°亥^出需求之微處理器生成一下一需求以供該第二 微處理器處理一來白兮赞 $ j 术目該第一需求之可變間隔；及 ”中。亥間隔由包含固定、假隨機、漸進式及懸而未決 2谓測之間隔之預選擇集合中之-個所判定。 2. 種用於在—多處理器系統中動態控制匯流排主控器之 間通^重試間隔之方法，其包含： 出需求之匯流排主控器生成一第一需求以供 自一 第二匯流排主控器處理； 在該發出需求之匯流排主控器處接收一指示，即該第 二匯流排主控器無法處理該需求；及 以基於成功重試需求之歷史記錄的時間間隔來重複 該需求。 3. 一種用於在一多處理器系統中控制設備之間通信重試間 隔之方法，其包含： 發出需求之設備生成一第一需求以供_第二設備 在該發出需求之設備處接收一指示，即該第二設備無 法運行該需求；及 1291102 求：土於忒而求類型之函數的一時間間隔重複該需 記錄的 4·如申請專利範圍第3項之方法，其中： σ亥重複需求間隔同時亦係 ^ ^ 」你成功重試需求之歷史 一函數。 5.如申請專利範圍第3項之方法，其中· 、复而求間隔同日守亦係待處理運行之該狀態之一函 數。 6·如申請專利範圍第3項之方法，其中： "出為求之5又備可爲處理器單元及代理裝置中之一 個0 7·種用於在一多處理器系統中控制通信重試間隔之方 法’其包含： 自I出需求之設備生成一第一需求以供一第二設備 運行； 偵測在一給定時期内尚未接收到對該需求之一肯定運 行回應；及 以一基於是否已偵測到一否定運行回應之一函數的— 時間間隔來重複該需求。 8· —種用於在一多處理器系統中控制設備之間通信重試間 隔之電腦程式産品，該電腦程式産品具有一其上配備有 一帶有電腦程式之媒體，該電腦程式包含： 用於自一發出需求之設備生成一第一需求以供一第二 設備運行之電腦程式碼； 90458.doc 1291102 用於在該發出需求之設備處接收一指示之電腦程式 碼，該指示係該第二設備無法運行該需求；及 於以一持續時間可變化之時間間隔來重複該需求之 电腦程式碼，其中該持續時間爲—複數個因子之函數。 9·-種用於控制設備之間通信重試間隔之裝置，其包含： 一通信匯流排； 、，二由该通“匯流排而相互對運行需求進行通信之複數 個處理器，且每個處理器包括—建議重試喊輸入； 包含該等處理器中之每一個之一部分並藉此生成關於 已接收之運行需求之否定及肯定運行回覆之回覆構件； 與該回覆構件及該等處理器中之每一個之該建議重試 回應輸入相連接之回應生成構件，—旦接收定運行 回覆，則操作該回應生成構件以生成—持續時間可改變 之建議需求重試間隔，該持續時間是—複數個因子之函 數。 H). -種用於控制設備之間通信重試間隔之方法，其包含： 經由-通信匯流排將一處理器間之需求發送至其 他處理器； 八 自每個與該需求有關之處理器生成一回覆· 在一回應生成器内合併所有該等 • ^口復^所包含之該資 一個或多個否 ’其中該建議 當該回應生成器接收對該需求之運行的 定回覆時，將一建議重試間隔回應公式化 90458.doc 1291102 品求重5式間隔之持續時 g 員寸間疋可變的且該持續時間是一 數個因子之函數。 "·如申請專利範圍第10項之方法，其中： 該4複數個因子包括去i 丁匕祜田刖糸統效能、需求類型、待肩 理運4亍之狀離、及拉^ rm ^ 1、 ^ ^ 重試之當前數目中之一個或I 個0 12. 13. 如申請專利範圍第10項之方法，其中：

對t基於-成功重試前之重試數目之因子之一給定集 σ而β °亥建δ義重试時間間隔自先前建議之時間間隔漸 進式地改變。 種用於在多處理器系統中控制設備之間通信重試間 隔之方法，其包含： 第一需求以供一第二設備 自一發出需求之設備生成一 運行；

在該孓出4求之设備處接收一指示，即該第二設備無 法運行該需求；及 以一持續時間可改變之時間間隔來重複該需求，且其 中該持續時間是一複數個因子之函數。 14·根據申請專利範圍第13項之方法，其中： 該等複數個因子包括當前系統效能、需求類型、待處 理運行狀態、待處理重試之當前數目、一預定之固定間 隔、一僞隨機間隔、一隨機間隔、重試需求之歷史記錄、 漸進式判定間隔及一基於懸而未決偵測之間隔中之一個 或多個因子。 90458.doc -4-