TWI287717B - Information processing device, process control method, and recording medium recorded with computer readable program - Google Patents

Description

1287717 ⑴

九、發明說明 【發明所屬之技術領域】 本發明係有關於資訊處理裝置、處理程序控制方法、 以及電腦程式。更詳言之，是有關於在有複數作業系統 (OS)同時動作的系統中，對應於對各0S所設定之邏輯分 割區而設定的邏輯處理器，以分時方式關連對應到實體處 理器而進行資料處理的資訊處理裝置、處理程序控制方法 ，以及電腦程式。 【先前技術】 在1個系統內搭載了複數作業系統（OS)的多重OS系統 中，各0S係可以執行彼此互異的處理程序，並且是將系 統上共通的硬體，亦即CPU或記憶體等，在時間系列上逐 次切換地利用，而進彳了處理。 複數0S的每個執行處理程序（工作）的排程，例如，係 藉由分割區管理軟體而執行。當1個系統內並存了 OS( α ) 與0S(/3 )之2個作業系統時，若令〇s ( α )的處理爲分割區A ，令〇S(/3 )的處理爲分割區B，則分割區管理軟體係會決 定分割區A與分割區B的執行排程，根據決定好的排程， 分配硬體資源而執行各OS中的處理。 揭露了多重0S型的系統中之工作管理的先前技術， 例如有專利文獻1。專利文獻1中，揭露了在複數的0S之 個別上所執行的工作管理中，爲了讓緊急性高的處理優先 處理所需之工作排程手法。 -4 - (2) (2) 1287717 率月日修 在此種多重〇 s系統中，各種資料處理的執行主體係 例如以分割區的方式而加以設定。具體而言，是設定了作 爲系統內接受資源分配之主體的邏輯分割區，對於邏輯分 割區，將實體處理器單元的使用時間、虛擬位址空間，甚 至記憶體空間等各式各樣的資源加以分配，適用了所分配 之資源，進行處理。邏輯分割區中，設定有對應於任一實 體處理器的邏輯性的處理器，執行以邏輯處理器爲基礎的 資料處理。邏輯處理器與實體處理器並非限於一對一的關 係，有時1個邏輯處理器是被關連對應至複數個實體處理 器，也有時複數個邏輯處理器是被關連對應至1個實體處 理器。 當使用邏輯處理器的複數處理是被平行處理的時候， 實體處理器，係被複數的邏輯處理器予以排程而被使用。 亦即，複數之邏輯處理器，係以分時（time sharing)方式進 行實體處理器的使用。 當複數個邏輯處理器所作之資料處理是使用了複數個 實體處理器而執行的情況下，進行邏輯處理器與實體處理 器的最佳對應關係之設定以及更新，是用來提高資料處理 效率的一種方法。又，一個實體處理器若經過長時間使用 ，則會因發熱而導致高溫等問題。因此，當有複數的實體 處理器存在時，理想構成爲，適宜地將它們予以切換利用 [專利文獻1]特開2003-345612號公報 (3)1287717 年月 曰修(产，換頁 【發明內容】 [發明所欲解決之課題] 本發明的目的，係提供一種資訊處理裝置、處理程序 控制方法以及電腦程式，在複數邏輯處理器所作之資料處 理是使用了複數實體處理器來執行的資料處理構成中，使 得邏輯處理器與實體處理器之最佳對應關係之設定及更新 成爲可能，實現高效率的資料處理、防止實體處理器之過 度持續利用。 本發明的目的，係提供一種資訊處理裝置、處理程序 控制方法以及電腦程式，其係設定了可適用於虛擬位址空 間、邏輯分割區位址（虛擬實體位址）空間、實體位址空間 之不同位址空間的位址轉換上的轉換表，並藉由適宜地執 行其更新處理，以進行最佳之邏輯處理器與實體處理器之 對應的設定、更新，實現高效率的資料處理。 [用以解決課題之手段] 本發明之第1側面係 一種資訊處理裝置，其特徵爲， 具有：控制0S，執行將複數邏輯處理器藉由分時 (time sharing)而關連對應至實體處理器之處理；和 客座OS(Guest 0S)，其係身爲邏輯處理器適用主體的 邏輯分割區之設定對象； 前述控制OS係執行： 身爲決定邏輯處理器與實體處理器之對應關係的位址 -6 - 1287717 ?'?, i. 18 ..: ·- ； ：-" ' . 轉換表，係 設定了邏輯分割區位址空間與實體位址空間之對應關 係的第1轉換表，與設定了被設定在客座O S側之虛擬位址 空間與實體位址空間之對應關係的第2轉換表，藉由執行 這2個位址轉換表之設定及更新處理，以進行邏輯處理器 與實體處理器之對應關係的設定及更新。 再者，本發明之資訊處理裝置之一實施樣態中，前述 控制〇 S係構成爲，除了取得基於邏輯分割區位址所決定 之前述第1轉換表之索引所對應之實體位址，並且還執行 基於虛擬位址所決定之前述第2轉換表之索引所對應之實 體位址的更新處理。 再者，本發明之資訊處理裝置之一實施樣態中，前述 控制OS係構成爲，在邏輯處理器與實體處理器之對應關 係的切換之際，除了執行處理，取得根據被對應關聯到實 體處理器之邏輯處理器所對應之前述第1轉換表的索引所 求出之實體位址，並將保持著已取得之實體位址的前述第 2轉換表的所有項目予以無效化；並且還執行處理，取得 要新增對應關連實體處理器的邏輯處理器所對應之前述第 1轉換表的索引，儲存下要進行對應建立之實體處理器的 實體位址資訊，以作爲該取得索引所對應之實體位址。 再者，本發明之資訊處理裝置之一實施樣態中，前述 實體位址，係爲實體處理器的MMIO暫存器之實體位址。 再者’本發明之資訊處理裝置之一實施樣態中，前述 控制0S係構成爲：以適用了丨個實體處理器之處理的持續

1287717 把 時間是已經達到了預定之閥値時間爲條件，而執行邏輯處 理器與實體處理器之對應變更處理，以進行實體處理器的 切換。 再者，本發明之資訊處理裝置之一實施樣態中，前述 控制OS係構成爲：以實體處理器的溫度是已經達到了預 定之閥値溫度爲條件，而執行邏輯處理器與實體處理器之 對應變更處理，以進行實體處理器的切換。 再者，本發明之資訊處理裝置之一實施樣態中，前述 控制OS係構成爲：以使得呈平行動作狀態之複數實體處 理器是被設定成連接在同一電力供給線上的實體處理器群 的方式，來執行設定邏輯處理器與實體處理器之對應關係 的處理。 再者，本發明之資訊處理裝置之一實施樣態中，前述 控制0S係構成爲：根據實體處理器對於被設定在資訊處 理裝置內之不同位置之記憶體的存取狀況，來設定邏輯處 理器與實體處理器之對應關係；且構成爲執行以下處理： 以使得位於越靠近實體處理器之位置的記憶體的存取頻繁 度爲越高的方式，來設定邏輯處理器與實體處理器之對應 關係。 再者，本發明之第2側面係 一種處理程序控制方法，係屬於在將邏輯處理器關連 對應至實體處理器以進行資料處理之構成中的處理程序控 制方法，其特徵爲，具有： 在身爲邏輯處理器適用主體的客座OS側上，設定邏

1287717 輯分割區之步驟；和 轉換表更新步驟，其係執行：設定了邏輯分割區位址 空間與實體位址空間之對應關係的第1轉換表，與設定了 被設定在客座0 S側之虛擬位址空間與實體位址空間之對 應關係的第2轉換表，這2個位址轉換表之設定或更新。 再者，本發明之處理程序控制方法之一實施樣態中， 前述轉換表更新步驟係含有：取得基於邏輯分割區位址所 決定之前述第1轉換表之索引所對應之實體位址之步驟； 和執行基於虛擬位址所決定之前述第2轉換表之索引所對 應之實體位址的更新處理的步驟。 再者，本發明之處理程序控制方法之一實施樣態中， 前述處理程序控制方法，係更構成爲，在邏輯處理器與實 體處理器之對應關係的切換之際，具有··執行處理，取得 根據已被關連對應到實體處理器之邏輯處理器所對應之前 述第1轉換表的索引所求出來的實體位址，並使保持著已 取得之實體位址的前述第2轉換表的所有項目無效化之步 驟；和執行處理，取得要新增對應關連實體處理器的邏輯 處理器所對應之前述第1轉換表的索引，並儲存下要進行 對應建立之實體處理器的實體位址資訊，以作爲該取得索 引所對應之實體位址的步驟。 再者，在本發明之處理程序控制方法之一實施樣態中 ，前述實體位址，係爲實體處理器的MMIO暫存器之實體 位址。 再者，本發明之處理程序控制方法之一實施樣態中， -9 - (7) (7) 1287717 96. 4. χ β 午片日修止替換頁 前述處理程序控制方法，係更以適用了 1個實體處理器之 處理的持續時間是已經達到了預定之閥値時間爲條件，而 執行邏輯處理器與實體處理器之對應變更處理，以進行實 體處理器的切換。 再者，本發明之處理程序控制方法之一實施樣態中， 前述處理程序控制方法，係更以實體處理器的溫度是已經 達到了預定之閥値溫度爲條件，而執行邏輯處理器與實體 處理器之對應變更處理，以進行實體處理器的切換。 再者，本發明之處理程序控制方法之一實施樣態中， 前述處理程序控制方法，更具有：以使得呈平行動作狀態 之複數實體處理器是被設定成連接在同一電力供給線上的 實體處理器群的方式，來執行設定邏輯處理器與實體處理 器之對應關係的處理之步驟。 再者，本發明之處理程序控制方法之一實施樣態中， 前述處理程序控制方法，係更具有：根據實體處理器對於 被設定在資訊處理裝置內不同位置之記憶體的存取狀況， 來設定邏輯處理器與實體處理器之對應關係之步驟；且執 行以下處理：以使得位於越靠近實體處理器之位置的記憶 體的存取頻繁度爲越高的方式，來設定邏輯處理器與實體 處理器之對應關係。 再者，本發明之第3側面係 一種電腦程式，係屬於在將邏輯處理器關連對應至實 體處理器以進行資料處理之構成中執行處理程序控制之電 腦程式，其特徵爲，具有： -10- (8) --—1287717 ^为日修正替換頁 在身爲邏輯處理器適用主體的客座0S側上，設定邏 輯分割區之步驟；和 轉換表更新步驟，其係執行：設定了邏輯分割區位址 空間與實體位址空間之對應關係的第1轉換表，與設定了 被設定在客座0S側之虛擬位址空間與實體位址空間之對 應關係的第2轉換表，這2個位址轉換表之設定或更新。 此外，本發明的電腦程式係爲，例如，對於能夠執行 各種程式碼的泛用電腦系統，可藉由電腦可讀取之形式來 加以提供之記憶媒體、通訊媒體，例如CD或FD、M0等記 億媒體，或者網路等通訊媒體，來進行提供的電腦程式。 藉由將此種程式以電腦可讀取的形式來進行提供，就可在 電腦系統上實現相應於程式之處理。 本發明的其他目的、特徵或優點，根據後述之本發明 的實施例或添附圖面，進行更詳細的說明即可理解。此外 ，本說明書中所謂的系統，係爲複數裝置的邏輯集合構成 ，各構成裝置並非侷限於只在同一框體內。 [發明效果] 若根據本發明之一實施例的構成，則在將邏輯處理器 關連對應至實體處理器而進行資料處理的構成中，設定了 可適用於虛擬位址空間、邏輯分割區位址（虛擬實體位址） 空間、實體位址空間之不同位址空間的位址轉換上的轉換 表，並藉由適宜地執行其更新處理，以進行最佳之邏輯處 理器與實體處理器之對應的設定、更新，而可實現高效率 -11 - 1287717 9& 4· 18

的資料處理。 若根據本發明之一實施例的構成，則由於是構成爲， 控制OS係適用了 2種位址轉換表，亦即，將邏輯分割區位 址（虛擬實體位址）空間轉換成實體位址空間的第1轉換表 ’與將虛擬位址空間轉換成實體位址空間的第2轉換表， 而執行轉換表之項目的設定以及更新處理，藉此來變更邏 輯處理器與實體處理器之對應關係，因此可隨著狀況來設 定、變更邏輯處理器-實體處理器之對應關係，且可隨著 資料處理序列而進行實體處理器之分時所致之資料處理， 而可執行有考慮到硬體的負荷、資料處理程式之樣態的最 佳資料處理。 若根據本發明之一實施例的構成，則例如可將實體處 理器的輪替處理、亦即遷移（migration)，藉由控制OS所致 之轉換表的更新來加以實現，而可抑制實體處理器持續使 用所導致的發熱。 又，若根據本發明之一實施例的構成，則例如在設定 成連接至不同電源供給線之實體處理器群的構成中，當複 數邏輯處理器是分別關連對應至不同實體處理器而平行地 執行處理程序的時候，藉由針對被連接在1條電源供給線 上的實體處理器來分別分配邏輯處理器，就可停止供電給 處於空轉狀態的實體處理器群’而可降低消費電力。 又，若根據本發明之一實施例的構成，則在裝置內具 有實體位置互異之複數記憶體的構成中’可以使得位於靠 近存取頻繁度高的記憶體之位置的實體處理器’是被關連 -12- 1287717 do) 對應至各處理程序所對應之邏輯處理器的方式，來執行:{立 址轉換表之更新。藉由該處理器對應建立處理，可實現杳 料存取的高速化，可以更高的效率來執行資料處理。 【實施方式】 以下將參照圖面，說明本發明之資訊處理裝置、處理 程序控制方法、以及電腦程式之細節。 φ 首先，參照圖1，說明本發明之資訊處理裝置的硬體 構成例。處理器模組1 01，係爲複數的處理器（Processing Unit)所構成的模組，會聽從 ROM(Read Only Memory；)l〇4 、HDD 123等中所記憶之程式，會執行聽令於作業系統（〇s :Operating System)、OS對應之應用程式等各種程式的資 料處理。關於處理器模組1 〇 1的細節，將在後段參照圖2來 說明。 圖形引擎1 02，係遵照從處理器模組1 0 1所輸入的指示 ® ，執行爲了向構成輸出部122之顯示元件進行畫面輸出所 需之資料生成、例如3 D圖形描繪處理。主記憶體 ~ (DRAM)103中，存放著處理器模組101中所執行的程式或 -其執行上會適宜變化的參數等。這些元件係藉由CPU匯流 排等所構成之主機匯流排1 1 1而彼此連接。 主機匯流排1 1 1，係透過橋接器105，而連接至 P CI(P eripheral Component Interconnect/Interface)匯流排 等之外部匯流排1 1 2。橋接器1 05係執行在主機匯流排1 1 1 、外部匯流排η 2間，以及控制器1 06、記憶卡1 07、其他 -13- 1287717

(11)

元件之間的資料輸出入控制。 輸入部121，係將來自鍵盤、指標器裝置等被使用者 操作之輸入裝置的輸入資訊進行輸入。輸出部122，係由 液晶顯示裝置或CRT(Cathode Ray Tube)等之影像輸出部 和揚聲器等聲音輸出部所構成。 HDD(Hard Disk Drive)123，係內藏硬碟，驅動硬碟 ，以使藉由處理器模組1 0 1所執行之程式或資訊進行記錄 或再生。 驅動器1 24，係將所被裝塡的磁碟、光碟、光磁碟、 或半導體記憶體等之可卸除式記錄媒體1 27中所記錄的資 料或程式予以讀出，將該資料或程式，供給至透過介面 1 1 3、外部匯流排1 1 2、橋接器1 05、及主機匯流排1 1 1而連 接的主記憶體（DRAM) 103。 連接埠125，係連接外部連接機器128的璋，具有USB 、：[EEE 1 3 94等之連接部。連接埠125，係透過介面113、外 部匯流排1 1 2、橋接器1 05及主機匯流排1 1 1，而連接至處 理器模組101等。通訊部126，係連接至網路，會執行來自 處理器模組101或HDD 12 3等所提供之資料的送訊、來自外 部之資料收訊。 其次，參照圖2，說明處理器模組的構成例。如圖2所 示，處理器模組2 0 0，係由：由複數主處理器所成之主處 理器群201、由複數子處理器所成之複數子處理器群202〜 2 On所構成。其個別都設有記憶體控制器、二次快取。各 子處理器群2 02〜20η之每一個例如係具有8個處理器單元 -14· 1287717 丨年…月’ .g修嫁泣督換頁 (12) !.......................................................； ，藉由縱橫式架構（cross bar architecture)，或分封交換式 網路等而連接。在主處理器群201的主處理器的指示下， 複數子處理器群202〜20η的1個以上之子處理器會被選擇 ，執行所定的程式。 各處理器群中所設置之記憶體流向控制器，係執行和 圖1所示的主記憶體1 03之間的資料輸輸出入控制；二次快 取，係當作各處理器群中的處理用資料之記憶領域而被利 用。 其次，參照圖3，說明本發明之資訊處理裝置中的作 業系統（OS)構成。本發明之資訊處理裝置係具有複數作業 系統（OS)共存的多重OS構成。具有如圖3所示的，帶有邏 輯性之階層構成的複數作業系統（〇 S)。 如圖3所示，在下位層中具有控制OS301、在上位層 中則設定有複數的客座OS 3 02、3 03及系統控制OS 304。控 制Ο S 3 0 1，係除了實現系統控制Ο S 3 04，同時還在參照圖1 、圖2說明過的處理器模組中實現了被將執行之1以上之處 理程序所適用之邏輯分割區，並執行將系統內的硬體資源 (作爲計算機資源的主處理器、子處理器、記憶體、裝置 等）分配給各邏輯分割區之處理。 客座OS302、303，例如係爲遊戲0S或Windows(註冊 商標）、Linux(註冊商標）等各種OS;是在控制OS301的控 制之下運作的OS。此外，圖3中，雖然只圖示了客座 OS302、303這2個客座OS，但客座OS係可設定成任意數目 -15- (13) (13) 1287717 年月日修止替换頁 客座OS302、303，係在被控制〇S301及系統控制 O S 3 0 4所設定而成之邏輯分割區內動作，會將分配給該邏 輯分割區的主處理器、子處理器、記憶體、裝置等硬體資 源予以適用而執行各種資料處理。 例如，客座〇S(a)302，會將分配給被控制〇S301及系 統控制OS304所設定而成之邏輯分割區2的主處理器、子 處理器、§己憶體、裝置等硬體資源加以適用，而執行客座 OS(a)302對應之應用程式305。又，客座〇s(b)303，係將 分配給邏輯分割區η的主處理器、子處理器、記憶體、裝 置等硬體資源加以適用，而執行客座OS(b) 3 03對應之應用 程式3 06。控制OS301，係提供客座〇S程式化介面以作爲 客座OS執行上所必須之介面。 系統控制OS3 04，係生成含有邏輯分割區管理資訊的 系統控制程式3 07，將以系統控制程式3 07爲基礎的系統之 動作控制，連同控制OS3 01 —倂加以執行。系統控制程式 3 〇7，係爲使用系統控制程式·程式化介面，而控制系統 原則（policy)的程式。系統控制程式·程式化介面，係從 控制OS301提供給系統控制OS3 04。例如資源分配的上限 値的設定等等，提供以程式所致之有彈性自訂化所需的手 段，就是系統控制程式3 07所擔任的角色。 系統控制程式307係可使用系統控制程式·程式化介 面，而控制系統的行爲。例如，可作成新的邏輯分割區， 並在該邏輯分割區上啓動新的客座0S。在有複數客座OS 動作的系統中，這些客座OS係按照系統控制程式中所預 -16 - (14) 1287717 先程式化的順序而被啓動。又，從客座os所提出的資源 分配要求在由控制OS301受理前會進行檢查，可依照系統 原則而加以修正，或將該要求直接拒絕。藉此，可以避免 特定的客座0S來獨佔資源。如此，將系統原則以程式方 式加以實現者，就是系統控制程式。 控制OS301係爲了系統控制OS304所需而分配了特別 的邏輯分割區（在圖中係爲邏輯分割區1)。控制0 S 3 0 1，係 在超管理器（hypervisor)模式下動作。客座OS係在監督器 (supervisor)模式下動作。系統控制0S、應用程式則是在 疑難（problem)模式（使用者模式）下動作。 邏輯分割區係爲接受系統內之資源分配的主體。例如 主記憶體103 (圖1參照）係被分割至數個領域，各個領域的 使用權是對邏輯分割區而給予。被分配給邏輯分割區的資 源種別係有以下： a) 實體處理器單元使用時間 b) 虛擬位址空間 c) 在邏輯分割區內動作的程式所能存取的記憶體 d) 控制OS用來管理邏輯分割區所需之記憶體 e) 事件埠 f) 裝置的使用權 g) 快取分割區 h) 匯流排使用權 如前述，客座OS係在邏輯分割區之中動作。客座〇S 係獨佔被分配給邏輯分割區的資源而執行各種資料處理。 -17- (15) (15) 1287717 ' .寧’… 許多情況下，在系統上動作的每個客座0 S都有被作成1個 邏輯分割區。各邏輯分割區是被賦予了唯一的識別子。系 統控制〇 S 3 04，係將識別子關連對應至作爲邏輯分割區管 理資訊而生成之系統控制程式而加以管理。 邏輯分割區，係藉由控制0 S 3 0 1及系統控制0 S 3 04而 生成。剛生成的邏輯分割區不帶有任何資源，也沒有設定 使用資源的限制。邏輯分割區中具有活動狀態和結束狀態 這兩種狀態。剛生成的邏輯分割區係爲活動狀態。根據在 邏輯分割區內動作的客座OS之要求，邏輯分割區會遷移 至結束狀態，被分配給邏輯分割區的所有邏輯處理器皆會 停止。 此外，邏輯處理器，係被分配給邏輯分割區的邏輯上 的處理器，是對應於任一實體處理器，亦即，圖2所示之 處理器群內的處理器。只不過，邏輯處理器與實體處理器 並非限於一對一的關係，有時1個邏輯處理器是被關連對 應至複數個實體處理器，也有時複數個邏輯處理器是被關 連對應至1個實體處理器。邏輯處理器與實體處理器的對 應建立，係由控制OS3 01來決定。 控制OS301，係具備限制各邏輯分割區所使用之資源 量的機能。客座OS 3 02、3 03是可不必和系統控制〇s 3 04進 行通訊，就能針對要進行分配/釋放之資源限制其使用量 〇 各邏輯分割區係具備控制訊號埠。邏輯分割區間的資 料交換/共享所必須之各種控制訊號會送到該埠。控制訊 -18- (16) ‘ Γ、' 广 < : ^ · f- . 1287717 '.·擎/ .. 號的例子舉例如下。 a) 邏輯分割區間事件埠的連接委託 b) 邏輯分割區間訊息通道的連接委託 c) 對共用記憶體區域的連接委託 來到各邏輯分割區的控制訊號係在控制訊號埠中被排 成佇列。佇列的深度，只要是記憶體資源所能容許的範圍 內，則無限制。佇列排列上所必須之記億體資源係從發送 了控制訊號的邏輯分割區中加以確保。爲了從該埠中取出 控制訊號，會呼叫客座OS程式化界面。當控制訊號到達 空的控制訊號埠時，可將事件送訊至任意的事件埠。事件 埠之指定係可藉由呼叫客座OS程式化界面而進行。 控制0S係對邏輯分割區，將實體子處理器予以抽象 化而成的邏輯子處理器，當作計算機資源（resource)而給 予。如前所述，由於實體子處理器和邏輯子處理器並非一 對一的對應關係，因此數目上不需要相同。爲了實現這點 ，控制OS必須要能因應所需而將一個實體子處理器關連 對應至複數個邏輯子處理器。 若邏輯子處理器的數目是多餘實體子處理器的數目， 則控制0S係將實體子處理器予以分時（time sharing)而進 行處理。爲此，邏輯子處理器係有可能隨著時間經過而重 複動作停止和動作繼續。客座〇S則可觀測這些狀態的變 化。 在資料處理執行之際’是設定了作爲系統內接受資源 分配之主體的邏輯分割區，對於邏輯分割區，將實體處理 -19- 1287717 -:τ.…π

^ ..... .—·'-.·*·.«.-··'-··— (17) 器單元的使用時間、虛擬位址空間，甚至記憶體空間等各 式各樣的資源加以分配，而執行適用了所分配之資源的處 理。邏輯分割區中，設定有對應於任一實體處理器的邏輯 性的處理器，執行以邏輯處理器爲基礎的資料處理。邏輯 處理器與實體處理器並非限於一對一的關係，有時1個邏 輯處理器是被關連對應至複數個實體處理器，也有時複數 個邏輯處理器是被關連對應至1個實體處理器。 • 當適用了邏輯處理器的複數處理被平行處理的時候， 實體處理器，係被複數的邏輯處理器予以排程而被使用。 亦即，複數之邏輯處理器，係以分時（time sharing)方式進 行實體處理器的使用。 參照圖4，說明分時所致之實體處理器的使用型態。 圖4(a)係對1個實體處理器，分配了對應於任一 OS的1個邏 輯處理器的處理形態。邏輯處理器（甲）是正在佔用實體處 理器（1)，邏輯處理器（乙）是正在佔用實體處理器（2)。 ® 圖4(b)係圖示了，對1個實體處理器分配複數個邏輯 處理器，執行分時所致之處理的處理形態。實體處理器1 ，係按照邏輯處理器（丙）θ (甲）-(丙甲）-(乙丙） —(乙）的順序而被分時（time sharing)，而執行對應於每個 邏輯處理器、亦即對應於任一 0S的處理。實體處理器2， 係按照邏輯處理器（乙）—（丁）—（乙）—（丁）->(丙）—（乙）—（ 甲）的順序而被分時（time sharing)，而執行對應於每個邏 輯處理器、亦即對應於任一 0 S的處理。 其次，參照圖5，說明實體處理器與邏輯處理器的對 -20-

1287717 (18) —----------------------------一·一 應。圖5中係圖示了主處理器401、和4個實體子處理器411 〜414之實體處理器構成，而且是藉由2個實體子處理器、 亦即實體子處理器（2)和實體子處理器（4)的分時處理而進 行動作之邏輯子處理器的時間序列。 圖5的例子中，實體子處理器（2)係藉由： 時間taO〜tal :邏輯子處理器（甲） 時間tal〜ta2:邏輯子處理器（乙） φ 時間ta2〜ta3 :邏輯子處理器（丙） 時間ta3〜：邏輯子處理器（甲） 的分時來分配各邏輯子處理器，在各個分配時間內， 各邏輯子處理器係執行適用了實體子處理器（2)之處理。 又，實體子處理器（4)係藉由： 時間tbO〜tbl :邏輯子處理器（乙） 時間tbl〜tb2:邏輯子處理器（丙） 時間tb2〜tb3:邏輯子處理器（甲） ® 時間tb3〜：邏輯子處理器（乙） 的分時來分配各邏輯子處理器，在各個分配時間內， '各邏輯子處理器係執行適用了實體子處理器（4)之處理。 # 各邏輯子處理器是藉由分時而執行利用了實體子處理 器之處理，並且在下個分配期間中，爲了繼續適用了實體 子處理器之資料處理，因此必須要保持著資料處理中斷時 的硬體狀態等的狀態資訊。該狀態資訊中，含有對應於圖 示的各實體子處理器之近端儲存區（Local Storage)資訊、 MMIO(Memory Mapped I/O，記憶體映射10)暫存器資訊。 -21 - (19) (19) 1287717 年▲月日修(0¾•替換頁 MMIO(記憶體映射10)，係爲用來進行記憶體映射所致之 硬體控制的輸出入控制機構，藉由利用了特定之記憶體位 b 置的寫入處理或讀取處理，而可進行硬體控制。 邏輯子處理器是被分配給實體子處理器的期間，在對 應於該邏輯子處理器的邏輯分割區位址空間內之領域上， 會被映射有反映著邏輯子處理器狀態的實體子處理器的 MMIO領域和近端儲存區（Local Storage)領域。 # 其次，參照圖6，說明本發明之資訊處理裝置中所定 義的位址空間，和位址轉換機構（mapping，映射）。 圖6所示係爲邏輯分割區位址（虛擬實體位址）空間50 i 、虛擬位址空間502、實體位址空間503，以及作爲各位址 空間之位址轉換機構的轉換表，將邏輯分割區位址（虛擬 實體位址）空間501轉換成實體位址空間503的第1轉換表 521、將虛擬位址空間502轉換成實體位址空間503的第2轉 換表5 22。 ® 邏輯分割區位址（虛擬實體位址）空間5 0 1，係將實體 位址空間503予以抽象化而成的位址空間，在系統控制程 Λ 式生成了邏輯分割區的同時便被作成。邏輯分割區位址（ - 虛擬實體位址）空間501中，含有可被邏輯處理器存取的領 域。邏輯分割區位址（虛擬實體位址）空間501，係如先前 參照圖3所說明，例如對每個對應於客座0S而設定之邏輯 分割區加以設定。 虛擬位址空間502，例如，係爲可被客座OS直接利用 的虛擬性位址空間。客座OS係可因應需要而新產生出虛 -22- (20) (20) 1287717 年匕月…日修正替換頁 擬位址空間，若有必要則亦可在邏輯分割區內生成複數個 虛擬位址空間。實體位址空間503，係爲真實位址空間。 該位址，係爲了在匯流排上指定存取對象所用。 各位址空間的位址轉換上，係適用了位址轉換表52 1 、5 22。第1轉換表521，係將邏輯分割區位址（虛擬實體位 址）空間，轉換成實體位址空間503。參照圖7，說明第1轉 換表的構成例。 φ 第1轉換表，係如圖7所示，將邏輯分割區位址（虛擬 實體位址）空間的分頁號碼當成索引，而被設定成具有可 參照對應之實體位址空間之分頁的構成的表格。作爲實體 位址空間的分頁號碼，係設定了實體子處理器的MMIO暫 存器的實體位址等，根據所設定之實體位址就可將特定之 實體子處理器加以特定出來。另一方面，作爲索引的邏輯 分割區位址（虛擬實體位址）空間的分頁號碼，係可從邏輯 子處理器進行存取，根據第1轉換表的對應，而將邏輯子 ® 處理器與實體子處理器關連對應關係。 可根據索引（邏輯分割區位址（虛擬實體位址）空間的 分頁號碼）而參照的實體位址空間的分頁號碼（實體子處理 < 器的MMIO暫存器之實體位址），係設定了表示「有效之實 體位址、或項目是無效」的値（null)，而該値係可受控制 OS的控制而隨時更新。 其次，參照圖8，說明第2轉換表的構成。第2轉換表 ，係將虛擬位址空間5 02轉換成實體位址空間5 0 3的表格， 是將虛擬位址空間的分頁號碼當成索引，而設定成帶有可 -23- (21) (21) 1287717 ”' P -二. 、k Λ 4… ::. 參照對應之實體位址空間之分頁的構成的表格。作爲實體 位址空間的分頁號碼，係設定了實體子處理器的ΜΜΙΟ暫 存器的實體位址等，根據所設定之實體位址就可將特定之 實體子處理器加以特定出來。另一方面，作爲索引的虛擬 位址空間的分頁號碼，係可從客座0S來存取，而執行根 據第2轉換表之對應所特定出來之實體子處理器所致之處 理。 φ 可根據索引（虛擬位址空間的分頁號碼）而參照的實體 位址空間的分頁號碼（實體子處理器的ΜΜΙΟ暫存器之實體 位址），係設定了表示「有效之實體位址、或項目是無效 」的値（null)，而該値係可受控制OS的控制而隨時更新。 其次，參照圖9、圖1 0，說明控制〇 S所執行之第1轉 換表、第2轉換表之項目更新處理序列。藉由該更新處理 ，就可設定對應於邏輯分割區的邏輯處理器與實體處理器 之對應關係。 ® 依照圖9的流程來說明表格之項目的更新處理序列。 首先，步驟S 1 0 1中，根據邏輯分割區位址（虛擬實體位址） 來計算第1轉換表的索引。邏輯分割區位址（虛擬實體位址 〃 ），係如先前參照圖3所說明過的，例如係爲對每個對應於 客座〇 S而設定之邏輯分割區所設定之位址空間中的位址 ，可求出對應於該位址的第1轉換表的索引。步驟S1 02中 ，根據已求出之索引，而從第1轉換表中求出實體位址。 參照圖10說明該處理。根據邏輯分割區位址（虛擬實 體位址）610而求出第1轉換表620的索引[qqqqq]621，而獲 -24- (22) (22)1287717 得該索引[qqqqq]621所被關連對應到之實體位址 [uuuuu]6 22。邏輯分割區位址（虛擬實體位址）610，係例如 圖3所示之客座0S之一個中所被設定之邏輯分割區所對應 之位址空間的位址，是對應於邏輯分割區之邏輯子處理器 6〇〇所能利用之位址。 其次，在步驟S103中，根據虛擬位址而計算出第2轉 換表的索引，在步驟S1 04中，更新第2轉換表。 參照圖10說明該處理。根據虛擬位址63 0而求出第2轉 換表640的索引[aaaaa]641，並將該索引[aaaaa]641所被對 應到之實體位址，更新成[uuuuu]642。其結果爲，可從邏 輯分割區位址（虛擬實體位址）610進行存取的實體子處理 器，和可從虛擬位址存取的實體子處理器，如圖1 0所示， 係被設定成同一實體子處理器650。虛擬位址63 0，也是例 如圖3所示之客座OS之一個中所被設定之邏輯分割區中所 被設定之虛擬位址空間的位址，所對應之位址空間的位址 ，係爲對應於邏輯分割區之邏輯子處理器600所能利用之 位址。 藉由該轉換表的更新，邏輯子處理器和實體子處理器 的對應便被設定，被關連對應至邏輯分割區的邏輯子處理 器，就可執行適用了被第1轉換表、第2轉換表所關聯到之 實體子處理器的處理。 其次，針對邏輯子處理器之切換處理，參照圖1 1之流 程，及圖12、圖13所示之具體的處理例來說明。該處理係 例如針對在圖3所示的在客座OS對應之邏輯分割區上的執 -25-

1287717 (23) 行資料處理的邏輯處理器所對應之實體處理器，解除邏輯 處理器-實體處理器的對應，以將新的實體處理器關連對 應至其他邏輯處理器之處理的方式而執行。亦即，是作爲 變更邏輯處理器與實體處理器的對應關係的處理而執@2 處理。此外，該處理係被控制0S所執行。 首先，在步驟S201中，會將變更對應關係的實體子處 理器所被分配之邏輯子處理器所對應之第1轉換表的索弓丨 加以取得，在步驟S 2 0 2中，根據所取得之索引而取得實體 位址。 參照圖1 2說明該處理。令變更對應關係的實體子處理 器爲實體子處理器a701。實體子處理器a7〇l所被分配之邏 輯子處理器^ 702所對應之第1轉換表703的索引，係爲窜 引[qqqqq]7〇4。步驟S2〇i中，取得該索引[qqqqq]704,步 驟S202中’根據取得之索引[qqqqq]7〇4而取得實體位址 [uuuuu] 7 0 5 ° 其次，在步驟S2〇3中，將第2轉換表之中，保有該當 實體位址、亦即實體位址[uuuuu]的所有項目，設定成無 效[null]。參照圖12來加以說明。將第2轉換表71〇之中， 保有該當實體位址、亦即實體位址[uuuuu]的項目71 1，設 定成無效[null]。此外，圖12中，雖然正在保持實體位址 [UUUUU]的項目係僅圖示出1個，但該項目有時會是複數存 在；當爲複數存在時，則所有的項目都會被設定成無效 [null]。藉由該處理，在邏輯子處理器^ 702所致之處理當 中，就會無法適用實體子處理器a7 01。 -26· 1287717 96. 4： Γ8

(24) 其次，步驟S2 04中，將欲新增分配實體子處理器的邏 輯子處理器所對應之第1轉換表的索引加以取得；步驟 S205中，把將要進行新分配之實體子處理器的MMIO暫存 器之實體位址，存放至第1轉換表內。 參照圖13說明該處理。假設欲將實體子處理器a701新 分配給邏輯子處理器/5 721。步驟S204之處理，係爲將邏 輯子處理器yS 721所對應之第1轉換表703的索引、亦即索 引[rrrrr]722加以取得之處理。步驟S205之處理，係將實 體子處理器a701的MMIO暫存器之實體位址[uuuuu]723， 存放至第1轉換表703之處理。 藉由該處理，實體子處理器a7 01係被設定成對應於邏 輯子處理器/3 72 1的對應關係，邏輯子處理器石721所致的 處理便會接續執行。 其後，會執行參照圖1 1所說明過的項目更新。參照圖 14說明該處理。根據虛擬位址83 0而求出第2轉換表840的 索引[bbbbb]841，並將該索引[bbbbb]841所被對應到之實 體位址，更新成[xiuuuu]842。其結果爲，可從邏輯分割區 位址（虛擬實體位址）8 10進行存取的實體子處理器，和可 從虛擬位址存取的實體子處理器，如圖1 4所示，係被設定 成同一實體子處理器a701。 以上雖然說明了將實體處理器分配和目前所被分配之 邏輯處理器爲不同的邏輯處理器之情形，但，反之，亦可 對邏輯處理器而分配和目前所分配之實體處理器爲不同的 實體處理器。如圖15所示，藉由在第1轉換表620中存放實 -27-

1287717 (25) 體子處理器b651的MMIO暫存器之實體位址[vvvvv]622， 就可將實體子處理器b651分配給邏輯子處理器α 600。 此外，此種實體處理器的切換，例如，係被可執行以 作爲用來防止已適用1個實體處理器的資料處理持續執行 時的過熱所需之處理器切換控制處理。控制OS係可構成 爲，當1個實體處理器的持續使用時間，已經到達了預先 設定之最大持續處理器使用時間時，則執行參照圖1 5所說 明過之處理器切換處理，來變更邏輯-實體處理器的對應 關係，以進行適用了新的實體處理器之處理。 例如圖16所示的處理器模組200，各子處理器群202〜 2 On中具有計時器單元252〜25η之構成，藉由計時器單元 2 52〜2 5η，來計測各子處理器群202〜20ri之作爲子處理器 單元的實體處理器中所執行之處理的處理時間，一旦經過 了 一定時間則將邏輯處理器與實體處理器的對應關係加以 變更即可。構成圖16所示之各子處理器單元的各實體處理 器之附近，設置溫度感測器271〜273、281〜283，偵測各 處理器的溫度上升，當達到預定之閥値溫度時則進行邏輯 處理器與實體處理器之對應關係的切換處理，藉此可以防 止過度之溫度上升。 作爲邏輯處理器與實體處理器之對應關係的切換處理 構成，係可爲：依據各子處理器群202〜20η中所被設定之 計時器單元252〜25η所致的時間計測，每到一定時間便進 行切換的時間依存型之處理器切換處理構成；和在構成各 子處理器單元之各實體處理器的附近設置溫度感測器271 28- (26) (26) 1287717 9IVS曰修‘體頁 〜2 73、281〜283，藉由其感測各處理器的溫度上升，當 到達預定閥値溫度時，則進行邏輯處理器與實體處理器之 對應切換的溫度依存型之處理器切換處理構成；之中的任 何一者，或者可以兩者並行而執行之構成。邏輯處理器與 實體處理器之對應關係的切換，係藉由參照圖1 5所說明過 的處理器切換來執行。 圖17係圖示了，每到一定時間便切換邏輯處理器與實 體處理器之對應關係的時間依存型之處理器切換處理的槪 念圖。圖17(a)〜（c)係分別圖示了，每到預先設定之時間 間隔（ti)時進行切換的邏輯處理器與實體處理器的對應關 係。例如， (a) 時間TO上的邏輯處理器與實體處理器之對應關係 爲· 邏輯處理器α =實體處理器a 邏輯處理器/3=實體處理器b 邏輯處理器7 =實體處理器c (b) 從時間TO起經過時間ti後的時間T1上的邏輯處理器 與實體處理器之對應關係爲： 邏輯處理器r =實體處理器a 邏輯處理器α=實體處理器b 邏輯處理器/3=實體處理器c (c) 從時間T1起經過時間ti後的時間T2上的邏輯處理器 與實體處理器之對應關係爲： 邏輯處理器/S =實體處理器a -29· (27) 1287717 邏輯處理器r=實體處理器b

邏輯處理器α =實體處理器C 其後也是每經過時間（ti)而重複（a)— (b)— (c)，以執 行切換對應關係的處理。 圖18係用來說明藉由構成各子處理器單元的各實體處 理器之附近所設置之溫度感測器2 7 1〜2 7 3、2 8 1〜2 8 3 (參 照圖1 6)，來偵測各處理器的溫度上升，當達到預定之閥 値溫度時，則切換邏輯處理器與實體處理器之對應之構成 的溫度依存型之處理器切換處理的槪念圖。圖1 8(a)〜（c) 係分別圖示了，響應於處理器之溫度而進行切換的邏輯處 理器與實體處理器的對應關係。 例如（a)所示，邏輯處理器與實體處理器之對應關係 爲·· 邏輯處理器α ==實體處理器a 邏輯處理器3=實體處理器b 邏輯處理器r =實體處理器c 當如此設定的時候，若實體子處理器a達到了預先設 定之閥値溫度以上的高溫時’則將與溫度最高的實體子處 理器a呈對應關係的邏輯子處理器α ，和溫度最低的實體 子處理器b呈對應關係的邏輯子處理器/3的對應關聯予以 交換，而如（b)所示’使得邏輯處理器與實體處理器的對 應關係變成： 邏輯處理器Θ =實體處理器a 邏輯處理器^ =實體處理器b -30 - (28) 1287717 邏輯處理器r =實體處理器c 之設定。藉由該處理，一旦執行高處理負荷之處理程 序’則預測之邏輯處理器α對應之處理會被從實體處理器 a切換至實體處理器b而執行，因此可以防止邏輯處理器α 對應之處理持續在1個實體處理器上執行所導致的溫度過 度上升。 又，不需要以溫度感測器所致之處理器溫度上升之偵 測爲契機來進行對應變更，亦可使用前述之計時器單元， 每隔一定時間，來將溫度最高的實體處理器，和溫度最低 的實體處理器之間，進行對應之交換即可。藉由此種處理 器切換處理（遷移處理），可防止單一處理經過長時間連續 使用所導致的溫度過大上升。 本發明之構成中，如上述，由於是構成爲，控制0 S 係適用了 2種位址轉換表，亦即，將邏輯分割區位址（虛擬 實體位址）空間轉換成實體位址空間的第1轉換表，與將虛 擬位址空間轉換成實體位址空間的第2轉換表，而執行轉 換表之項目的設定以及更新處理，藉此來變更邏輯處理器 與實體處理器之對應關係，因此可隨著狀況來設定、變更 邏輯處理器-實體處理器之對應關係，且可隨著資料處理 序列而進行實體處理器之分時所致之資料處理，而可執行 有考慮到硬體的負荷、資料處理程式之樣態的最佳資料處 理。 又，若從對應於客座0S等而設定之邏輯分割區側來 看，即使藉由轉換表之變更而變更了實體處理器，仍可使 -31 · 1287717 絕 v'y .… 、 ‘ .：r、‘.· . . ：rw.+卜 -,. * (29) 邏輯分割區側的處理維持繼續執行，因此在客座OS側上 可以用相同於適用了 1個實體處理器持續執行處理的處理 ΐ哀境來進行資料處理。 其次’參照圖1 9來說明，在將邏輯處理器與實體處理 器關連對應之際，將初期或後發性之不良實體處理器，從 實體處理器對應建立對象中加以除外之構成的例子。 在搭載了複數實體處理器的裝置中，有時會不幸含有 從當初就無法執行資料處理的不良實體處理器，或是會含 有後發性變成無法執行資料處理的不良實體處理器的情形 。要將這類不良實體處理器，從邏輯處理器之對應建立對 象中加以排除。 圖19中係圖示了，搭載有4個實體處理器a〜d的裝置 例。對於這些實體處理器，執行分配邏輯處理器之處理。 此處，假設實體處理器c，是初期性或後發性變成不良而 在資料處理機能上會導致缺陷或效率降低。 此時，作爲邏輯處理器α〜5之對應建立對象的實體 處理器，是設定成只會對實體處理器a，b，d進行設定， 並將實體處理器c，從邏輯處理器之對應建立對象中加以 屏除。如前所述，由於實體處理器和邏輯處理器並非一對 一的對應關係，因此數目上不需要相同。 執行將邏輯處理器對應至實體處理器之處理的控制 〇S，係將不良的實體處理器屏除在對應建立對象外，而 構成前述之決定邏輯處理器與實體處理器之對應關係的位 址轉換表，而僅將正常的實體處理器賦予對應至邏輯處理 -32- (30) (30) 'Μ.—l 1287717 器。當含有初期不良之實體處理器的情況下，係設定了將 自當初起就不良的實體處理器從對應建立對象中除外後所 成的位址轉換表；而在後發性實體處理器不良發生時，則 執行位址轉換表之更新處理，變更設定成將後發性不良的 實體處理器從邏輯處理器之對應建立對象中除外後所成之 位址轉換表。 如此，藉由不使用不良的實體處理器，只使用正常的 實體處理器之構成，就可實現資料處理上不會發生錯的裝 置。又，例如在安裝了內建η個實體處理器之晶片的裝置 中，也可以藉由僅將m個實體處理器（n>m)設爲邏輯處理 器之對應建立對象，使其看起來像是只具備正常的m個處 理器之裝置。 此外，當可預想到複數實體處理器中會含有所定比率 之不良實體處理器的情況下，理想爲，將搭載了 η個實體 處理器之裝置上所執行的資料處理程式，例如，設計成只 會適用m個（n>m)處理器來執行處理的程式。藉由如此構 成，若有n-m個不良處理器是在初期或後發性發生時，仍 可毫無問題地執行資料處理。 其次，參照圖20，說明將邏輯處理器與實體處理器的 對應，基於各實體處理器與利用電源之關係而進行設定之 構成例。具備複數實體處理器的裝置中，有時來自電源的 電力供給線是被設定給共通的實體處理器群。例如圖 2 0(A)所示的例子中係構成爲，實體處理器a和實體處理器 b是透過1個電力供給線901而接受來自電源A的電力供給 -33- (31) 1287717 ，實體處理器C和實體處理器d則是透過另1個電力供給線 9 02而接受來自電源B的電力供給。 此種裝置構成中，例如在某資料處理時間中，被邏輯 處理器所對應到之實體處理器b與實體處理器d是同時地執 行資料處理，而實體處理器a與實體處理器c則呈空轉狀態 的情況下，則需要從電源A、B兩者透過電力供給線90 1、 9 02來進行電力供給。 如此，當兩個電源及電力供給線都利用的時候，是較 只利用一方之電力供給線時消耗較多的電力。因此，理想 上，當同時動作之實體處理器的數目較少的時候，讓利用 之電源或電力供給線的數量儘可能地減少，在降低消費電 力上是較爲理想的設定。 執行將邏輯處理器對應至實體處理器之處理的控制 OS，係根據各實體處理器和所利用之電源的關係，來決 定各邏輯處理器所對應到之實體處理器，而執行前述位址 轉換表的設定、變更處理。例如圖20(B)所示，在具有被 不同電力供給線901、902所連接之實體處理器a〜d，2個 實體處理器a、b是被連接在1個電源及電力供給線901上， 2個實體處理器c、d是被連接在另1個電源及電力供給線 9 02上的構成當中，當被賦予對應至邏輯處理器而需要同 時動作的實體處理器是只有2個的情況下，則僅將邏輯處 理器賦予對應至被一方電力供給線所連接之實體處理器。 圖示的例子中，是假設將邏輯處理器關連對應至實體 處理器c與實體處理器d而進行資料處理之構成。藉由該設 -34- 年月 1287717 (32) 定，實體處理器a、b係變成空轉狀態，亦即非動作狀態， 而不需要進行電力供給，而可以變成只需透過電力供,給線 9 02來進行電力供給，因此可使消費電力降低。

執行把邏輯處理器關連對應至實體處理器之處理 制OS，係參照預先記憶在記憶體中的各實體處理器與電 源的對應關係表，以使得各處理時間上要設成ON的電、源 、電力供給線數儘可能地減少的方式，來進行決定邏輯處 > 理器與實體處理器之對應關係的位址轉換表的設定或變M 。藉由進行如此控制，就可實現消費電力的降低。 其次，參照圖21〜圖23，說明有關基於邏輯處理器在 所被對應之實體處理器上的資料處理中所利用之記憶體， 和實體處理器之位置關係，而設定邏輯處理器與實體處理 器之對應的構成例。 圖21所示的裝置，係某資訊處理裝置所具有之4個實 體處理器a〜d，和裝置內的記憶體X、記憶體γ。各實體 處理器a〜d上的資料處理中，各處理器係因應需要而對記 憶體X、記憶體Y進行存取。記憶體X與記憶體γ，係在資 訊處理裝置內’位於彼此離間的位置，各實體處理器係透 過裝置內的匯流排9 1 1，而進行對記憶體X、記憶體γ進行 存放資料或讀取資料的資料傳送。 針對記憶體存取處理，或透過匯流排的資料傳送處理 進行考察時可發現，實體處理器與記憶體的距離在實體上 越爲靠近者’越能實現高效率的匯流排利用，而可縮短存 取時間、處理時間。 -35- 单4月7 %修(斧正替換頁 1287717 (33) 執行把邏輯處理器關連對應至實體處理器之處理的控 制OS，係會將邏輯處理器所被對應之、執行各種處理程 序之實體處理器的記憶體存取狀況，加以偵測。控制0S ，係隨著存取狀況，而將位於靠近存取頻繁度較高的記憶 體附近位置的實體處理器，對各處理程序所對應之邏輯處 理器進行對應建立。 監視部92 1，係監視著：對應於各種處理程序而設定 之邏輯處理器，和用來執行對應於邏輯處理器之處理程序 的實體處理器的對應關係，及各實體處理器的記億體存取 狀況。此外，圖中雖然只以一個方塊來代表監視部92 1， 但監視處理係將對各實體處理器個別設定之硬體所計數之 記憶體存取次數，藉由控制0S所執行的監視程式而加以 取得的處理方式而被執行。參照圖22說明具體例。 圖22(B)所示係在某資料處理序列中所被執行的邏輯 處理器與實體處理器之對應建立，和實體處理器之記憶體 存取樣態。各實體處理器a〜d，係分別對記憶體X、記憶 體Y執行存取。記憶體X和記憶體Y，係被配置在裝置內彼 此離間之實體位置的記憶體。記憶體X，係位於靠近實體 處理器a、b的位置；記憶體Y，係位於靠近實體處理器c、 d的位置。 圖22(A)係圖示了，如圖22(B)所示之邏輯處理器與實 體處理器之對應關係的資料處理中，控制0S所執行的監 視處理，亦即監視部92 1的監視執行結果所取得之資料例 。監視資料，係含有：實體處理器與邏輯處理器之對應關 -36- 1287717 . 係，和對於各實體處理器所執行之記憶體X與記憶體Y的 存取次數之記錄資料。 例如，實體處理器a係被關連對應至邏輯處理器α而 執行邏輯處理器α對應之處理程序，該處理程序執行處理 中，記錄了對記憶體X存取了 20次、對記憶體Υ存取了 7次 。針對其他實體處理器也是同樣地，所被賦予對應之邏輯 處理器，和對各記憶體的存取數，都會被--記錄下來。 此外，執行監視的期間，係可以進行各種設定，可設定特 定之處理程序的執行期間，或者，在預先設定的時間等等 〇 如參照圖22(B)所說明過的，實體處理器a與實體處理 器b，係與記憶體X之實體距離是較與記憶體γ之實體距離 爲近；另一方面，實體處理器c與實體處理器d，係與記憶 體Y之實體距離是較與記憶體X之實體距離爲近。爲了實 現有效率的匯流排利用、縮短存取時間、處理時間等，各 實體處理器係被設定成位於越靠近存取數多的記憶體的位 置是越爲理想。 圖22(A)所示的監視結果中，被關連對應至邏輯處理 器α的實體處理器a，係記憶體X的存取數爲[20]、記憶體 Y的存取數爲[7]，亦即對較靠近實體處理器a之記憶體X的 存取數’是多於對較遠之記憶體Y的存取數，因此可以說 ，藉由將邏輯處理器α對應到實體處理器a而執行處理程 序，就可執行有效率的處理。 可是’被關連對應至邏輯處理器y的實體處理器b， - 37· 1287717 f- v一一^卞、 了“ -λ. _.. ,λ . 土昏換 in (35) . ________..... 係記憶體X的存取數爲[2]、記憶體Y的存取數爲[25]，亦 即對較靠近實體處理器b之記憶體X的存取數，是少於對 較遠之記憶體Y的存取數，因此可以推測’藉由將邏輯處 理器7對應到實體處理器b而執行處理程序，會導致效率 降低。 又，被關連對應至邏輯處理器A的實體處理器c，係 記憶體X的存取數爲[5]、記憶體Y的存取數爲[30]，亦即 對較靠近實體處理器c之記憶體X的存取數’是多於對較遠 之記憶體Y的存取數，因此可以說’藉由將邏輯處理器/3 對應到實體處理器c而執行處理程序，就可執行有效率的 處理。 再者，被關連對應至邏輯處理器6的實體處理器d， 係記憶體X的存取數爲[12]、記憶體Y的存取數爲[5]，亦 即對較靠近實體處理器d之記憶體Y的存取數，是少於對 較遠之記憶體X的存取數，因此可以推測，藉由將邏輯處 理器5對應到實體處理器d而執行處理程序，會導致效率 降低。 控制0 S係根據這些監視結果，而在下次同一控制Ο S 執行時，變更邏輯處理器與實體處理器的對應關係。亦即 ，隨著實體處理器的記憶體存取狀況，而將位於靠近存取 頻繁度較高的記憶體附近位置的實體處理器，對各處理程 序所對應之邏輯處理器進行對應關係更新。如前述，控制 OS係藉由位址轉換表的更新，而可任意設定邏輯處理器 與實體處理器之對應關係，根據監視結果，以使得位於存 -38- 1287717 (36)

取頻繁度較高的記憶體附近位置的實體處理器，是對各處 裡程序所對應之邏輯處理器進行對應的方式，來執行位址 轉換表的更新。 從圖22(A)所示的監視結果可以判斷， 實體處理器a:邏輯處理器α 實體處理器c:邏輯處理器/3 是沒有問題的對應，但 φ 實體處理器b:邏輯處理器r 實體處理器d:邏輯處理器5 的對應關係，是會導致資料傳送等之處理效率降低的 對應關係。控制〇 S，係隨著位址轉換表的更新，而將這 些邏輯處理器與實體處理器的對應關係加以變更，而將位 於存取頻繁度較高的記憶體附近位置的實體處理器，對各 處理程序所對應之邏輯處理器進行對應建立。 參照圖23，說明更新處理後的邏輯處理器與實體處理 ® 器之對應關係，與記憶體存取頻繁度的關係。控制0S ’ 係藉由位址轉換表的更新，而變更邏輯處理器與實體處理 '器的對應關係。亦即，以使得位於存取頻繁度較高的記億 •體附近位置的實體處理器，是對各處理程序所對應之邏輯 處理器進行對應的方式，而執行位址轉換表的更新。 藉由該處理，就會進行如圖23(C)所示， 實體處理器a:邏輯處理器α 實體處理器b:邏輯處理器5 實體處理器c:邏輯處理器/3 -39- (37) (37) 1287717 ¥ :月、修正替換頁 mtm -r一〜綱，丨ι_ 丨丨 實體處理器d:邏輯處理器r 之各對應的建立。 在該對應中當執行了和參照圖22所說明過之處理程序 相同之處理程序時，各實體處理器的記憶體存取的監視結 果，就變成圖23(D)所示之結果， 被對應關聯至邏輯處理器α的實體處理器a ’和 被對應關聯至邏輯處理器5的實體處理器b ’ 之各實體處理器，係對位於較近位置之記憶體X的存 取數，多於對位於較遠位置之記憶體Y的存取數’而可實 現高處理效率的處理。 同樣地， 被對應關聯至邏輯處理器/3的實體處理器c，和 被對應關聯至邏輯處理器7的實體處理器d， 之各實體處理器，係對位於較近位置之記憶體Y的存 取數，多於對位於較遠位置之記憶體X的存取數，而可實 現高處理效率的處理。 如此，執行把邏輯處理器對應至實體處理器的控制 OS，是響應於有關邏輯處理器所被對應到的各實體處理 器的記憶體存取狀況，而執行位址轉換表之更新，以變更 邏輯處理器與實體處理器的對應關係。亦即，以使得位於 存取頻繁度較高的記憶體附近位置的實體處理器，是對各 處理程序所對應之邏輯處理器進行對應的方式，而執行位 址轉換表的更新。藉由該處理，可實現資料存取的高速化 ，可以更高的效率來執行資料處理。 -40- 1287717 L苹V曰修⑻^替換頁 (38) 以上參照了特定的實施例，詳述本發明。可是在此同 時’在不脫離本發明之要旨的範圍內，當業者當然可完成 該實施例的修正或代用。亦即，例示的型態僅爲揭露本發 明所用者，並不可作爲限定解釋。在判斷本發明之要旨時 ，應參酌申請專利範圍欄中的記載。 此外，本說明書中所說明過的一連串之處理係可藉由 硬體或軟體，或是兩者的複合構成來執行。在以軟體來執 > 行處理的時候，是可將記錄著處理序列的程式，安裝至組 裝有專用硬體的電腦內的記憶體中而執行，或者，將程式 安裝至可執行各種處理的泛用電腦來執行之。 例如，程式係可預先記錄在作爲記錄媒體的硬碟或 ROM(Read Only Memory)內。或者，程式係可事先暫時或 永久性地，存放（記錄）在軟碟、CD-R〇M(Compact Disc Read Only Memory)，MO(Magneto optical)碟片，DVD( Digital Versatile Disc)、磁碟、半導體記憶體等可移除式 I 記錄媒體中。此類可移除式記錄媒體，係可以所謂的套裝 軟體的方式來提供。 此外，程式係除了如上述般的可移除式記錄媒體安裝 至電腦以外，也可從下載網站，以無線傳送至電腦，或透 過LAN (Local Area Network)、網際網路這類網路而以有線 傳送至電腦；並在電腦上，接收這些傳送過來的程式，安 裝至內建的硬碟等記錄媒體中。 此外，說明書所記載的各種處理，係不只能按照所記 載之時間系列而被執行，亦可因應執行處理之裝置的處理 -41 - •V；：l i. •V；：l i.

1287717 (39) 能力或需要，而平行地或個別的執行。又，本說明書中所 謂的系統，係爲複數裝置的邏輯集合構成，各構成裝置並 非侷限於只在同一框體內。 [產業上利用之可能性] 如以上所說明，若根據本發明之一實施例的構成，則 在將邏輯處理器關連對應至實體處理器而進行資料處理的 構成中，設定了可適用於虛擬位址空間、邏輯分割區位址 (虛擬實體位址）空間、實體位址空間之不同位址空間的位 址轉換上的轉換表，並藉由適宜地執行其更新處理，以進 行最佳之邏輯處理器與實體處理器之對應的設定、更新， 而可實現高效率的資料處理。 若根據本發明之一實施例的構成，則由於是構成爲， 控制OS係適用了 2種位址轉換表，亦即，將邏輯分割區位 址（虛擬實體位址）空間轉換成實體位址空間的第1轉換表 ，與將虛擬位址空間轉換成實體位址空間的第2轉換表， 而執行轉換表之項目的設定以及更新處理，藉此來變更邏 輯處理器與實體處理器之對應關係，因此可隨著狀況來設 定、變更邏輯處理器-實體處理器之對應關係，且可隨著 資料處理序列而進行實體處理器之分時所致之資料處理， 而可執行有考慮到硬體的負荷、資料處理程式之樣態的最 佳資料處理。 若根據本發明之一實施例的構成，則例如可將實體處 理器的輪替處理、亦即遷移（migration)，藉由控制0S所致 -42-

1287717 (40) 之轉換表的更新來加以實現，而可抑制實體處理器持續使 用所導致的發熱。 又，若根據本發明之一實施例的構成，則例如在設定 成連接至不同電源供給線之實體處理器群的構成中’當複 數邏輯處理器是分別關連對應至不同實體處理器而平行地 執行處理程序的時候，藉由針對被連接在1條電源供給線 上的實體處理器來分別分配邏輯處理器，就可停止供電給 處於空轉狀態的實體處理器群，而可降低消費電力。 又，若根據本發明之一實施例的構成，則在裝置內具 有實體位置互異之複數記憶體的構成中，可以使得位於靠 近存取頻繁度高的記憶體之位置的實體處理器，是被關連 對應至各處理程序所對應之邏輯處理器的方式，來執行位 址轉換表之更新。藉由該處理器對應建立處理，可實現資 料存取的高速化，可以更高的效率來執行資料處理。 【圖式簡單說明】 [圖1]本發明之資訊處理裝置之構成例的圖示。 [圖2]本發明之處理器模組之構成例的圖示。 [圖3]本發明之資訊處理裝置的作業系統構成之說明 圖。 [圖4]分時所致之邏輯處理器與實體處理器之對應建 立處理的說明圖。 [圖5]邏輯處理器和實體處理器之對應建立處理的說 明圖。 -43- (41) (41) 1287717 .:妒 i· 一 m 平月日修正替換頁 [圖6]本發明之資訊處理裝置中所適用的位址空間及 作爲位址轉換機構的轉換表的說明圖。 [圖7]本發明之資訊處理裝置中所適用之第1轉換表之 構成例的說明圖。 [圖8]本發明之資訊處理裝置中所適用之第2轉換表之 構成例的說明圖。 [圖9]轉換表之項目的更新處理之程序的說明流程圖 [圖ίο]轉換表之項目的更新處理之具體處理的說明圖 [圖11 ]邏輯處理器-實體處理器之對應關係的更新處 理之程序的說明流程圖。 [圖12]邏輯處理器-實體處理器之對應關係的更新處 理之具體處理的說明圖。 [圖13]邏輯處理器-實體處理器之對應關係的更新處 理之具體處理的說明圖。 [圖14]邏輯處理器-實體處理器之對應關係的更新處 理之具體處理的說明圖。 [圖15]邏輯處理器-實體處理器之對應關係的更新處 理之具體處理的說明圖。 [圖1 6 ]具有計時器及溫度感測器之處理器模組的構成 例圖。 [圖1 7 ]時間依存型之邏輯處理器-實體處理器對應關 係之切換處理構成的說明圖。 -44- 1287717 ’曰修(χί正替換買 (42) 一 [圖18]溫度依存型之邏輯處理器-實體處理器對應關 係之切換處理構成的說明圖。 [圖19]把初期或後發性不良的實體處理器，從邏輯處 理器之對應建立對象中予以排除之構成例的說明圖。 [圖20]根據實體處理器與利用電源之關係，而決定邏 輯處理器與實體處理器之對應的構成例之說明圖。 [圖2 1]根據實體處理器之存取樣態而決定邏輯處理器 與實體處理器之對應的例子說明圖。 [圖22]根據實體處理器之存取樣態而決定邏輯處理器 與實體處理器之對應的例子說明圖。 [圖23]根據實體處理器之存取樣態而決定邏輯處理器 與實體處理器之對應的例子說明圖。 【主要元件符號說明】 101 處理器模組 102 圖形引擎 103 主記憶體（dram) 1 04 ROM 105 橋接器 106 控制器 107 記憶卡 111 主機匯流排 1 12 外部匯流排 1 13 介面 -45- 1287717

(43)

121 輸入部 122 輸出部 123 HDD 124 驅動器 125 連接埠（USB等等） 126 通訊部 127 可移除式記錄媒體 128 外部連接機器 200 處理器模組 201 〜20η 主處理器群 301 控制0 S 302 客座OS(a) 303 客座OS(b) 304 系統控制〇 S 305 客座〇S(a)應用程式 306 客座〇S(b)應用程式 307 系統控制程式 401 主處理器 41 1 實體子處理器（1) 412 實體子處理器（2) 413 實體子處理器（3) 414 實體子處理器（4) 501 邏輯分割區位址（虛擬實體位址）空間 -46- (44) 9v. 4-.

虛擬位址空間 實體位址空間 第1轉換表 第2轉換表 邏輯子處理器 邏輯分割區位址（虛擬實體位址） 第1轉換表 虛擬位址 第2轉換表 實體子處理器 索引 實體位址 索引 實體位址 實體子處理器a 邏輯子處理器α 第1轉換表 索引 實體位址 第2轉換表 實體位址 實體子處理器b 邏輯子處理器冷 -47- (45) (45)

索引 實體位址 邏輯分割區位址（虛擬實體位址） 虛擬位址 第2轉換表 索引 實體位址 計時器單元 計時器單元 溫度感測器 溫度感測器 溫度感測器 溫度感測器 溫度感測器 溫度感測器 電力供給線 電力供給線 匯流排 監視部 -48-

Claims (1)

1287717 w^rrn~—— 年月日修(/)正替換頁 (1) —------------—____ 十、申諳專利範圍 1 · 一種資訊處理裝置，係屬於至少具有··至少1個實 體處理器、和儲存複數作業系統（os)或程式的儲存手段、 和將處理器所處理之資訊或資料加以記億並提供工作區域 的複數記憶體的資訊處理裝置，其特徵爲， 具有：控制作業系統（os)，執行將邏輯處理器藉由分 時（time sharing)而關連對應至實體處理器之處理；和 φ 客座作業系統（Guest 0S)，其係身爲邏輯處理器適用 主體的邏輯分割區設定對象； 前述控制作業系統（OS)係構成爲： 身爲決定邏輯處理器與實體處理器之對應關係的位址 轉換表，係 設定了邏輯分割區位址空間與實體位址空間之對應關 係的第1轉換表，與設定了被設定在客座作業系統（os)側 之虛擬位址空間與實體位址空間之對應關係的第2轉換表 • ，藉由執行這2個位址轉換表之設定及更新處理，以進行 邏輯處理器與實體處理器之對應關係的設定及更新。 • 2·如申請專利範圍第1項所記載之資訊處理裝置，其 -中， 前述控制作業系統（0S)係構成爲： 除了取得基於邏輯分割區位址所決定之前述第1轉換 表之索引所對應之實體位址，並且還執行基於虛擬位址所 決定之前述第2轉換表之索引所對應之實體位址的更新處 理。 -49- 1287717 ΐ月曰修{粟)正替換頁 I·— mmmrnrnm^ju__ (2) 3 ·如申請專利範圍第1項所記載之資訊處理裝置，其 中， 前述控制作業系統（0S)係構成爲： 在邏輯處理器與實體處理器之對應關係的切換之際， 除了執行處理，取得根據被對應關連到實體處理器之 邏輯處理器所對應之前述第1轉換表的索引所求出來的實 體位址，並使保持著已取得之實體位址的前述第2轉換表 > 的所有項目無效化；並且還 執行處理’取得要新增對應關連實體處理器之邏輯處 理器所對應之前述第1轉換表的索引，儲存下要進行對應 關連之實體處理器的實體位址資訊，以作爲該取得索引所 對應之實體位址。 4 ·如申請專利範圍第1〜3項中之任一項所記載之資訊 處理裝置，其中，前述實體位址，係爲實體處理器的記憶 體映射輸出輸入（Memory Mapped Input/Output，MMIO)暫 > 存器之實體位址。 5 ·如申請專利範圍第1項所記載之資訊處理裝置，其 中， 前述控制作業系統（0S)係構成爲： 以「適用了 1個實體處理器之處理的持續時間是已經 達到了預定之閥値時間」爲條件，執行邏輯處理器與實體 處理器之對應變更處理，以進行實體處理器的切換。 6 ·如申請專利範圍第1項所記載之資訊處理裝置，其 中， -50- (3) (3) 葛一t.—rr 1287717 前述控制作業系統（os)係構成爲： 以「實體處理器的溫度是已經達到了預定之閥値溫度 」爲條件’執行邏輯處理器與實體處理器之對應變更處理 ，以進行實體處理器的切換。 7 ·如申請專利範圍第1項所記載之資訊處理裝置，其 中， 前述控制作業系統（OS)係構成爲： • 以使得呈平行動作狀態之複數實體處理器是被設定成 連接在同一電力供給線上的實體處理器群的方式，來執行 設定邏輯處理器與實體處理器之對應關係的處理。 8 ·如申請專利範圍第1項所記載之資訊處理裝置，其 中， 前述控制作業系統（OS)係構成爲： 根據實體處理器對於被設定在資訊處理裝置內不同位 置之記憶體的存取狀況，來設定邏輯處理器與實體處理器 • 2對應關係； 且構成爲執行以下處理：以使得位於越靠近實體處理 器之位置的記憶體的存取頻繁度爲越高的方式，來設定邏 輯處理器與實體處理器之對應關係。 9 · 一種處理程序控制方法，係屬於至少具有：至少1 個實體處理器、和儲存複數作業系統（〇 S)或程式的儲存手 段、和將處理器所處理之資訊或資料加以記憶並提供工作 區域的複數記憶體，並將邏輯處理器關連對應至實體處理 器以進行資料處理之資訊處理裝置中的處理程序控制方法 -51 · (4) (4)1287717 ，其特徵爲，具有： 在身爲邏輯處理器適用主體的客座作業系統（0S)側上 ，設定邏輯分割區之步驟；和 轉換表更新步驟，其係執行：設定了邏輯分割區位址 空間與實體位址空間之對應關係的第1轉換表，與設定了 被設定在前述客座作業系統（0S)側之虛擬位址空間與實體 位址空間之對應關係的第2轉換表，這2個位址轉換表的設 定或更新。 1 〇·如申請專利範圍第9項所記載之處理程序控制方法 ，其中， 前述轉換表更新步驟係含有： 取得基於邏輯分割區位址所決定之前述第1轉換表之 索引所對應之實體位址之步驟；和 執行基於虛擬位址所決定之前述第2轉換表之索引所 對應之實體位址的更新處理的步驟。 1 1 .如申請專利範圍第9項所記載之處理程序控制方法 ，其中， 前述處理程序控制方法，係更構成爲， 在邏輯處理器與實體處理器之對應關係的切換之際， 具有： 執行處理，取得根據已被關連對應到實體處理器之邏 輯處理器所對應之前述第1轉換表的索引所求出來的實體 位址，並使保持已取得之實體位址的前述第2轉換表的所 有項目變成無效化之步驟；和 -52- (5) (5) 1287717 资士贵一 年月.3修玉替挨萬:: 執行處理··取得要新增對應關連實體處理器之邏輯處 理器所對應之前述第1轉換表的索引，儲存下要進行對應 關連之實體處理器的實體位址資訊，以作爲該取得索引所 對應之實體位址之步驟。 1 2.如申請專利範圍第9〜11項中之任一項所記載之處 理程序控制方法’其中’前述實體位址，係爲實體處理器 的日己憶體映射輸出輸入（Memory Mapped Input/Output MMIO)暫存器之實體位址。 13·如申請專利範圍第9項所記載之處理程序控制方法 ，其中， 前述處理程序控制方法，係更 以「適用了 1個實體處理器之處理的持續時間是已經 達到了預定之閥値時間」爲條件，執行邏輯處理器與實體 處理器之對應變更處理，以進行實體處理器的切換。 14.如申請專利範圍第9項所記載之處理程序控制方法 ，其中， 前述處理程序控制方法，係更 以「實體處理器的溫度是已經達到了預定之閥値溫度 」爲條件，執行邏輯處理器與實體處理器之對應變更處理 ，以進行實體處理器的切換。 1 5 ·如申請專利範圍第9項所記載之處理程序控制方法 ，其中， 前述處理程序控制方法，更具有： 以使得呈平行動作狀態之複數實體處理器是被設定成 -53- 1287717 举夤％修(吏)正替換貢j (6) ——— 連接在同一電力供給線上的實體處理器群的方式，來執行 設定邏輯處理器與實體處理器之對應關係之處理的步驟。 16.如申請專利範圍第9項所記載之處理程序控制方法 ，其中， 前述處理程序控制方法，係更 具有：根據實體處理器對於被設定在資訊處理裝置內 不同位置之記憶體的存取狀況，來設定邏輯處理器與實體 處理器之對應關係之步驟； 且執行以下處理：以使得位於越靠近實體處理器之位 置的記憶體的存取頻繁度爲越高的方式，來設定邏輯處理 器與實體處理器之對應關係。 1 7 · —種記錄有處理程序控制程式之電腦可讀取之記 錄媒體，該程式係屬於在將邏輯處理器關連對應至實體處 理器以進行資料處理之構成中，執行處理程序控制之程式 ，其特徵爲，具有： 在身爲邏輯處理器適用主體的客座作業系統（0S)側上 ，設定邏輯分割區之步驟；和 轉換表更新步驟，其係執行：設定了邏輯分割區位址 空間與實體位址空間之對應關係的第1轉換表，與設定了 被設定在客座作業系統（OS)側之虛擬位址空間與實體位址 空間之對應關係的第2轉換表，這2個位址轉換表的設定或 更新。 -54- 1287717 第簡 lgu :该為符圈件表元代之 定圈:指表 圈案代表本本代 定一二 ^ ((七

八、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：無 鬌 -3-