KR20170111462A - 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법 - Google Patents

다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법 Download PDF

Info

Publication number
KR20170111462A
KR20170111462A KR1020160036967A KR20160036967A KR20170111462A KR 20170111462 A KR20170111462 A KR 20170111462A KR 1020160036967 A KR1020160036967 A KR 1020160036967A KR 20160036967 A KR20160036967 A KR 20160036967A KR 20170111462 A KR20170111462 A KR 20170111462A
Authority
KR
South Korea
Prior art keywords
core
conversion table
assigned
processor
physical identifier
Prior art date
Application number
KR1020160036967A
Other languages
English (en)
Other versions
KR102509986B1 (ko
Inventor
유동훈
이강웅
Original Assignee
삼성전자주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020160036967A priority Critical patent/KR102509986B1/ko
Priority to US15/469,828 priority patent/US10713095B2/en
Publication of KR20170111462A publication Critical patent/KR20170111462A/ko
Application granted granted Critical
Publication of KR102509986B1 publication Critical patent/KR102509986B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5022—Mechanisms to release resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)

Abstract

다중 코어 프로세서를 제어하는 방법에 있어서, 적어도 하나의 프로세스(process) 각각에 적어도 하나의 코어를 할당하는 단계; 각각의 프로세스에 대하여, 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자(logical ID)를 물리 식별자(physical ID)로 변환하는 변환 테이블(translation table)을 생성하는 단계; 및 각각의 프로세스에 대하여 생성된 각각의 변환 테이블을 이용하여 각각의 프로세스를 제어하는 단계; 를 포함하는 방법이 개시된다.

Description

다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법 {MULTI-CORE PROCESSOR AND METHOD FOR CONTROLLING THEREOF}
다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법에 관한 것으로서, 특히 코어들을 관리하는 방법에 관한다.
다중 코어(Multi-Core)는 두 개 이상의 독립 코어를 단일 집적 회로로 이루어진 하나의 패키지로 통합한 것이다. 다중 코어 프로세서는 2개 이상의 프로세서를 포함한 집적회로이다. 다중 코어 프로세서에서의 코어는 프로세서 회로의 핵심 부분에서 캐시 메모리를 제외하는 반도체 회로 부분이다. 그러나 공유가 아닌 코어 전용의 캐시 메모리는 코어에 포함된 것이 많다. 다중 코어와 비슷한 기술로서 동시 멀티스레딩(SMT)이 있다. 하지만, 이는 실제로는 하나의 코어를 사용한다는 점에서 다중 코어 기술과 근본적으로 다르다. 다중 코어는 소비 전력과 발열을 낮추는 것을 목적으로, 코어마다 동작 전압이나 클럭 속도를 임의로 제어하며 유휴(idle)상태를 포함한 동작 상태를 제어하는 제품도 있다. 이에, 프로세서 성능의 최적화를 위해 다중 코어를 할당 및 재할당하는 방법을 효율적으로 구현하기 위한 다양한 시도들이 진행되고 있다.
다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법을 제공한다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
일 측면에 따르면, 다중 코어 프로세서를 제어하는 방법은, 적어도 하나의 프로세스(process) 각각에 적어도 하나의 코어를 할당하는 단계; 상기 각각의 프로세스에 대하여, 상기 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자(logical ID)를 물리 식별자(physical ID)로 변환하는 변환 테이블(translation table)을 생성하는 단계; 및 상기 각각의 프로세스에 대하여 생성된 각각의 상기 변환 테이블을 이용하여 상기 각각의 프로세스를 제어하는 단계; 를 포함한다.
또한, 상기 적어도 하나의 프로세스는 제1 프로세스를 포함하고, 상기 제어하는 단계는, 상기 제1 프로세스에 할당된 적어도 하나의 코어를 다른 코어로 변경하는 단계; 및 상기 제1 프로세스에 할당된 상기 적어도 하나의 코어가 다른 코어로 변경된 경우, 상기 제1 프로세스에 대한 변환 테이블을 수정하는 단계; 를 포함할 수 있다.
또한, 상기 제1 프로세스에 할당된 적어도 하나의 코어는 제1 코어를 포함하고, 상기 코어를 다른 코어로 변경하는 단계는, 상기 제1 코어에 포함된 정보를 상기 제1 프로세스에 할당되지 않은 코어들 중 하나인 제2 코어에 복사하는 단계; 상기 제1 프로세스에 대한 상기 제1 코어의 할당을 해제하는 단계; 및 상기 제2 코어를 상기 제1 프로세스에 할당하는 단계; 를 포함할 수 있다.
또한, 상기 변환 테이블을 수정하는 단계는, 상기 제1 프로세스에 대한 변환 테이블에 포함된 상기 제1 코어의 물리 식별자를 상기 제2 코어의 물리 식별자로 수정하는 단계; 를 포함할 수 있다.
또한, 상기 적어도 하나의 프로세스는 제2 프로세스를 포함하고, 상기 제2 코어는 상기 제2 프로세스에 할당된 적어도 하나의 코어 중 하나이고, 상기 코어를 다른 코어로 변경하는 단계는, 상기 제2 코어에 포함된 정보를 상기 제1 코어에 복사하는 단계; 상기 제2 프로세스에 대한 상기 제2 코어의 할당을 해제하는 단계; 및 상기 제1 코어를 상기 제2 프로세스에 할당하는 단계; 를 더 포함할 수 있다.
또한, 상기 변환 테이블을 수정하는 단계는, 상기 제1 프로세스에 대한 변환 테이블에 포함된 상기 제1 코어의 물리 식별자를 상기 제2 코어의 물리 식별자로 수정하는 단계; 및 상기 제2 프로세스에 대한 변환 테이블에 포함된 상기 제2 코어의 물리 식별자를 상기 제1 코어의 물리 식별자로 수정하는 단계; 를 포함할 수 있다.
또한, 상기 변환 테이블을 생성하는 단계는, 상기 적어도 하나의 프로세스에 포함된 제1 프로세스에 대한 제1 변환 테이블을 생성하는 단계; 상기 제1 변환 테이블을 메모리에 저장하도록 제어하는 단계; 및 상기 제1 프로세스에 할당된 적어도 하나의 코어 내부의 레지스터에 상기 제1 변환 테이블이 저장된 메모리 주소를 저장하는 단계; 를 포함할 수 있다.
또한, 상기 적어도 하나의 프로세스는 제1 프로세스를 포함하고, 상기 제어하는 단계는, 상기 제1 프로세스에 대한 변환 테이블을 이용하여 상기 제1 프로세스에 할당된 적어도 하나의 코어 사이의 통신을 수행하는 단계; 를 포함할 수 있다.
다른 측면에 따르면, 복수의 코어를 포함하는 다중 코어 프로세서는, 적어도 하나의 프로세스 각각에 적어도 하나의 코어를 할당하고, 상기 각각의 프로세스에 대하여, 상기 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자를 물리 식별자로 변환하는 변환 테이블을 생성하는 코어 관리부; 및 상기 각각의 프로세스에 대하여 생성된 각각의 상기 변환 테이블을 이용하여 상기 각각의 프로세스를 제어하는 제어부; 를 포함한다.
또 다른 측면에 따르면, 상기 다중 코어 프로세서를 제어하는 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
도 1은 일 실시 예에 따라 다중 코어 프로세서를 제어하는 방법을 나타내는 흐름도이다.
도 2는 일 실시 예에 따른 다중 코어 프로세서를 도시한 구성도이다.
도 3은 일 실시 예에 따른 컴퓨팅 장치를 도시한 도면이다.
도 4는 일 실시 예에 따른 변환 테이블을 도시한 도면이다.
도 5는 일 실시 예에 따라 다중 코어 프로세서를 제어하는 것을 설명하기 위한 도면이다.
도 6은 일 실시 예에 따라 프로세스에 할당된 코어를 다른 코어로 변경하는 방법을 나타낸 흐름도이다.
도 7은 일 실시 예에 따라 프로세스에 할당된 코어를 다른 코어로 변경하는 것을 설명하기 위한 도면이다.
도 8은 일 실시 예에 따라 프로세스 간에 코어를 교환하는 방법을 나타낸 흐름도이다.
도 9는 일 실시 예에 따라 프로세스 간에 코어를 교환하는 것을 설명하기 위한 도면이다.
본 실시예들에서 사용되는 용어는 본 실시예들에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 기술분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 임의로 선정된 용어도 있으며, 이 경우 해당 실시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 실시예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 실시예들의 전반에 걸친 내용을 토대로 정의되어야 한다.
실시예들에 대한 설명들에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 실시예들에 기재된 “...부”, “...모듈”의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
본 실시예들에서 사용되는 “구성된다” 또는 “포함한다” 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
하기 실시예들에 대한 설명은 권리범위를 제한하는 것으로 해석되지 말아야 하며, 해당 기술분야의 당업자가 용이하게 유추할 수 있는 것은 실시예들의 권리범위에 속하는 것으로 해석되어야 할 것이다. 이하 첨부된 도면들을 참조하면서 오로지 예시를 위한 실시예들을 상세히 설명하기로 한다.
도 1은 일 실시 예에 따라 다중 코어 프로세서를 제어하는 방법을 나타내는 흐름도이다.
단계 102에서, 다중 코어 프로세서는 적어도 하나의 프로세스(process) 각각에 적어도 하나의 코어를 할당한다. 프로세스는 다중 코어 프로세서에서 적어도 하나의 코어를 이용하여 실행되는 프로그램을 의미할 수 있다. 프로세스는 스케쥴링(scheduling)의 대상이 되는 작업(task)과 같은 의미로 사용될 수 있다.
구체적으로, 프로세스는 컴퓨터에서 연속적으로 실행되고 있는 컴퓨터 프로그램을 의미할 수 있다. 프로그램은 일반적으로 하드 디스크 등에 저장되어 있는 실행코드를 뜻하고, 프로세스는 프로그램을 구동하여 프로그램 자체와 프로그램 상태가 메모리 상에서 실행되는 작업 단위를 지칭할 수 있다. 예를 들어, 프로세스는 애플리케이션 또는 가상 머신일 수 있으나, 이에 제한되지 않는다.
단계 104에서, 다중 코어 프로세서는 각각의 프로세스에 대하여 변환 테이블을 생성한다. 변환 테이블은 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자(logical ID)를 물리 식별자(physical ID)로 변환하는 테이블이다.
변환 테이블은 논리 식별자 필드 및 물리 식별자 필드를 포함할 수 있다. 또는, 변환 테이블은 물리 식별자 필드만을 포함할 수 있다. 이 경우, 물리 식별자 필드를 지시하는 인덱스를 논리 식별자로 이용할 수 있다.
단계 106에서, 다중 코어 프로세서는 생성된 각각의 변환 테이블을 이용하여 각각의 프로세스를 제어한다. 보다 상세하게 설명하면, 다중 코어 프로세서는 제1 프로세스에 대하여 생성된 변환 테이블을 이용하여 제1 프로세스에 할당된 적어도 하나의 코어 사이의 통신을 수행할 수 있다. 예를 들어, 제1 프로세스에 할당된 적어도 하나의 코어는 제1 코어 및 제2 코어를 포함할 수 있다. 이때, 제1 코어는 제2 코어의 논리 식별자를 이용하여 제2 코어에 메시지를 전송할 수 있다. 예를 들어, 제1 코어는 제2 코어의 논리 식별자를 이용하여 제2 코어에 대한 ICI(Inter-Core Interrupt)를 전송할 수 있다. 다중 코어 프로세서는 제1 프로세스에 대하여 생성된 변환 테이블(translation table)을 이용하여 제2 코어의 논리 식별자를 제2 코어의 물리 식별자로 변환(translate)할 수 있다. 다중 코어 프로세서는 제2 코어의 물리 식별자를 이용하여 ICI를 제2 코어에 전달할 수 있다.
도 2는 일 실시 예에 따른 다중 코어 프로세서를 도시한 구성도이다. 도 1에서 설명한 다중 코어 프로세서를 제어하는 방법은 도 2에 도시된 다중 코어 프로세서(200)를 제어하는 데 이용될 수 있으며, 도 2에 도시된 다중 코어 프로세서(200)는 도 1에 도시된 동작을 수행할 수 있다.
도 2를 참조하면, 다중 코어 프로세서(200)는 코어 관리부(210) 및 제어부(220) 를 포함한다. 한편, 도 2에 도시된 다중 코어 프로세서(200)에는 실시예들과 관련된 구성요소들만이 도시되어 있다. 따라서, 도 2에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 다중 코어 프로세서(200)에 더 포함될 수 있음을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.
다중 코어 프로세서(200)는 복수의 코어들을 포함한다. 코어 관리부(210) 및 제어부(220)가 수행하는 동작은 다중 코어 프로세서(200)에 포함된 적어도 하나의 코어에 의해 수행될 수 있다. 또한, 코어 관리부(210) 및 제어부(220)가 수행하는 동작은 다중 코어 프로세서(200)에 포함된 별도의 하드웨어에 의해 수행될 수도 있다.
코어 관리부(210)는 적어도 하나의 프로세스 각각에 적어도 하나의 코어를 할당한다. 그리고, 코어 관리부(210)는 각각의 프로세스에 대하여, 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자를 물리 식별자로 변환하는 변환 테이블을 생성한다.
코어 관리부(210)는 프로세스에 할당된 하나 이상의 코어를 다른 코어로 변경할 수 있다. 예를 들어, 코어 관리부(210)는 제1 프로세스에 할당된 코어를 다른 코어로 변경할 수 있다. 나아가서, 코어 관리부(210)는 제1 프로세스에 새로운 코어를 추가적으로 할당할 수도 있다.
제1 프로세스에 할당된 코어를 다른 코어로 변경하는 경우, 코어 관리부(210)는 제1 프로세스에 대한 변환 테이블을 수정할 수 있다. 프로세스에 할당된 코어를 다른 코어로 변경하는 구체적인 설명 및 변환 테이블을 수정하는 구체적인 설명은 이하 도 6내지 도 9에서 후술될 것이다.
코어 관리부(210)는 생성된 변환 테이블을 메모리에 저장하도록 제어할 수 있다. 코어 관리부(210)는 변환 테이블이 저장된 메모리 주소를 코어 내부의 레지스터에 저장할 수 있다. 메모리는 다중 코어 프로세서(200)에 포함된 것일 수도 있고, 다중 코어 프로세서(200)의 외부에 위치하는 것일 수도 있다.
제어부(220)는 각각의 프로세스에 대하여 생성된 각각의 변환 테이블을 이용하여 각각의 프로세스를 제어한다. 예를 들어, 제어부(220)는 변환 테이블을 이용하여 코어들 사이의 통신을 수행하도록 제어할 수 있다. 구체적으로, 제어부(220)는 변환 테이블을 이용하여 코어들이 메시지 또는 ICI를 전송하도록 제어할 수 있다.
도 3은 일 실시 예에 따른 컴퓨팅 장치를 도시한 도면이다.
컴퓨팅 장치(300)는 제1 코어(310), 제2 코어(320) 및 메모리(330)를 포함할 수 있다. 메모리(330)는 주 메모리일 수 있다. 예를 들어, 메모리(330)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 RAM(Random Access Memory)에 해당되거나, 또는 ROM(Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory) 등에 해당될 수 있고, 메모리(330)의 종류는 제한되지 않는다.
컴퓨팅 장치(300)는 제1 코어(310) 및 제2 코어(320)를 포함할 수 있다. 컴퓨팅 장치(300)는 제1 프로세스에 제1 코어(310)를 포함하는 적어도 하나의 코어를 할당할 수 있다.
컴퓨팅 장치(300)는 제1 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자를 물리 식별자로 변환하는 제1 변환 테이블(332)을 생성할 수 있다. 컴퓨팅 장치(300)는 제1 변환 테이블(332)을 메모리(330)에 저장하도록 제어할 수 있다.
컴퓨팅 장치(300)는 제1 프로세스에 할당된 적어도 하나의 코어 내부의 레지스터에 제1 변환 테이블(332)이 저장된 메모리 주소를 저장할 수 있다. 예를 들어, 컴퓨팅 장치(300)는 제1 코어(310)내부의 레지스터(312)에 제1 변환 테이블(332)이 저장된 메모리 주소를 저장할 수 있다.
한편, 컴퓨팅 장치(300)는 제2 프로세스에 제2 코어(320)를 포함하는 적어도 하나의 코어를 할당할 수 있다. 컴퓨팅 장치(300)는 제2 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자를 물리 식별자로 변환하는 제2 변환 테이블(334)을 생성할 수 있다. 컴퓨팅 장치(300)는 제2 변환 테이블(334)을 메모리(330)에 저장하도록 제어할 수 있다.
컴퓨팅 장치(300)는 제2 프로세스에 할당된 적어도 하나의 코어 내부의 레지스터에 제2 변환 테이블(334)이 저장된 메모리 주소를 저장할 수 있다. 예를 들어, 컴퓨팅 장치(300)는 제2 코어(320) 내부의 레지스터(322)에 제2 변환 테이블(334)이 저장된 메모리 주소를 저장할 수 있다.
도 4는 일 실시 예에 따른 변환 테이블을 도시한 도면이다.
도 4를 참조하면, 변환 테이블(400)은 논리 식별자 필드(410) 및 물리 식별자 필드(420)를 포함할 수 있다. 도 4를 참조하면, 변환 테이블(400)은 논리 식별자 필드(410)를 위한 별도의 메모리 공간을 포함하지 않을 수 있다. 예를 들어, 변환 테이블(400)은 물리 식별자 필드(420)를 위한 메모리 공간만을 포함하고, 물리 식별자 필드(420)를 지시하기 위한 인덱스를 논리 식별자로서 활용할 수 있다.
위와 다르게, 변환 테이블(400)은 논리 식별자 필드(410)를 위한 별도의 메모리 공간을 포함할 수도 있다. 도 4에 도시된 변환 테이블(400)은 예시를 위한 것일 뿐이고, 변환 테이블(400)의 형태는 제한되지 않는다.
도 4를 참조하면, 다중 코어 프로세서(200)는 하나의 프로세스에 8개의 코어를 할당할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 하나의 프로세스에 물리 식별자가 0 내지 7인 8개의 코어를 할당할 수 있다. 이때, 물리 식별자 필드(420)를 지시하는 인덱스가 0 내지 7이므로, 다중 코어 프로세서(200)는 0 내지 7을 논리 식별자로서 사용할 수 있다. 다만, 다중 코어 프로세서(200)에 포함되는 코어의 수 및 각각의 프로세스에 할당될 수 있는 코어의 수는 제한되지 않는다.
변환 테이블(400)에서, 논리 식별자 0은 물리 식별자 3에 대응하고, 논리 식별자 1은 물리 식별자 1에 대응할 수 있다. 논리 식별자와 물리 식별자를 대응하는 방식은 제한되지 않으며, 논리 식별자와 물리 식별자가 동일할 수도 있다. 한편, 물리 식별자 필드(420)에 물리 식별자를 저장하는 순서는 제한되지 않으며, 무작위로 저장할 수도 있고, 순차적으로 저장할 수도 있다.
다중 코어 프로세서(200)는 각 코어의 논리 식별자에 대한 정보를 제공할 수 있다. 하지만, 다중 코어 프로세서(200)는 각 코어의 물리 식별자에 대한 정보를 프로세스에게 제공하지 않을 수 있다. 구체적으로, 다중 코어 프로세서(200)는 변환 테이블(400)에 대한 접근 권한을 프로세스에게 부여하지 않을 수 있다.
예를 들어, 다중 코어 프로세서(200)는 프로세스에게 변환 테이블(400)이 저장된 메모리 주소를 저장한 레지스터에 대한 접근 권한을 부여하지 않을 수 있다. 왜냐하면, 프로세스가 각 코어의 물리 식별자(420)에 대한 정보를 획득하고, 변환 테이블(400)을 수정할 수 있는 권한을 부여받은 경우, 다중 코어 프로세서(200)가 전체 코어를 관리하기 어려워질 수 있기 때문이다.
따라서, 다중 코어 프로세서(200)는 각 프로세스에 대해서는 변환 테이블(400)에 대한 접근 권한을 부여하지 않을 수 있다. 결국, 프로세스는 논리 식별자만을 이용하여 코어들을 제어할 수 있다. 다중 코어 프로세서(200)는 프로세스의 제어 명령에 포함된 논리 식별자를 물리 식별자로 변환하여, 코어들이 제어 명령을 수행하도록 할 수 있다.
예를 들어, 프로세스는 논리 식별자가 0인 코어가 논리 식별자가 6인 코어에 대하여 메시지를 전송하도록 할 수 있다. 다중 코어 프로세서(200)는 변환 테이블(400)을 활용하여, 논리 식별자 0을 물리 식별자 3으로 변환하고, 논리 식별자 6을 물리 식별자 2로 변환할 수 있다. 따라서, 다중 코어 프로세서(200)는 물리 식별자가 3인 코어가 물리 식별자가 2인 코어에 대하여 메시지를 전송하도록 할 수 있다.
한편, 다중 코어 프로세서(200)는 프로세스에 할당된 적어도 하나의 코어를 다른 코어로 변경하고, 변환 테이블(400)을 수정할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 적어도 하나의 코어를 다시 매핑(remapping)할 수 있다. 다중 코어 프로세서(200)는 프로세스에 물리 식별자 7을 갖는 코어 대신 물리 식별자 9를 갖는 코어를 재할당할 수 있다. 이때, 다중 코어 프로세서(200)는 물리 식별자 7을 갖는 코어에 대한 할당을 해제하고, 물리 식별자 9를 갖는 코어를 할당할 수 있다. 즉, 다중 코어 프로세서(200)는 변환 테이블(400)의 물리 식별자 필드(420)에 포함된 물리 식별자 7을 물리 식별자 9로 수정할 수 있다. 이후에 프로세스가 논리 식별자 3을 갖는 코어를 제어하고자 하는 경우, 물리 식별자 9를 갖는 코어가 제어 명령을 수행할 수 있다.
도 5는 일 실시 예에 따라 다중 코어 프로세서를 제어하는 것을 설명하기 위한 도면이다.
도 5를 참조하면, 다중 코어 프로세서(200)는 물리 식별자가 0 내지 7인 코어들을 포함할 수 있다(이하에서 물리 식별자가 n인 코어는 코어 n으로 지칭한다). 도 5에 도시된 리소스 매니저(520)는 도 2에 도시된 코어 관리부(210) 및 제어부(220)에 대응할 수 있다.
리소스 매니저(520)는 저-레벨 런타임 환경(low-level Runtime Environment)에서 동작할 수 있다. 또한, 제1 프로세스(530) 및 제2 프로세스(540)는 고-레벨 런타임 환경(high-level Runtime Environment)에서 동작할 수 있다.
리소스 매니저(520)는 코어 0 내지 코어 7 중 적어도 하나의 코어에서 동작할 수 있다. 또한, 리소스 매니저(520)는 별도의 하드웨어에서 동작할 수도 있다. 리소스 매니저(520)는 조립(coarse-grained) 리소스 매니저일 수 있다.
제1 프로세스(530) 및 제2 프로세스(540)는 각각의 스케쥴러(532 및 542)를 포함할 수 있다. 스케쥴러(532 및 542)는 각 프로세스의 동작을 스케쥴링할 수 있다. 스케쥴러(532 및 542)는 리소스 매니저(520)와 달리 고-레벨 런타임 환경에서 동작하므로, 리소스 매니저(520)와 다른 접근 권한을 부여받을 수 있다. 예를 들어, 리소스 매니저(520)는 변환 테이블(534 및 544)에 접근할 수 있지만, 스케쥴러(532 및 542)는 변환 테이블(534 및 544)에 접근하지 못할 수 있다.
리소스 매니저(520)는 제1 프로세스(530)에 코어 4(515) 및 코어 5(516)를 할당할 수 있다. 리소스 매니저(520)는 제1 변환 테이블(534)을 생성할 수 있고, 메모리에 제1 변환 테이블(534)을 저장할 수 있다. 리소스 매니저(520)는 코어 4(515) 및 코어 5(516) 내부에 포함된 레지스터에 제1 변환 테이블(534)의 메모리 주소를 저장할 수 있다.
리소스 매니저(520)는 제1 변환 테이블(534)을 이용하여 제1 프로세스(530)를 제어할 수 있다. 한편, 리소스 매니저(520)는 제1 프로세스(530) 및 제1 프로세스(530)의 스케쥴러(532)에 대하여 코어 4(515) 및 코어 5(516)내부에 포함된, 제1 변환 테이블(534)의 메모리 주소를 저장한 레지스터에 대한 접근 권한을 부여하지 않을 수 있다. 따라서, 제1 프로세스(530) 및 제1 프로세스(530)의 스케쥴러(532)는 제1 프로세스(530)에 할당된 코어의 물리 식별자를 알지 못할 수 있다. 제1 프로세스(530) 및 제1 프로세스(530)의 스케쥴러(532)는 논리 식별자를 기준으로 하여 0번 코어 및 1번 코어에 대한 제어 명령을 전송할 수 있다. 리소스 매니저(520)는 제1 변환 테이블(534)을 이용하여 각각 코어 4(515) 및 코어 5(516)에 대하여 제어 명령을 전달할 수 있다.
리소스 매니저(520)는 제2 프로세스(540)에 코어 0(511) 및 코어 1(512)를 할당할 수 있다. 리소스 매니저(520)는 제2 변환 테이블(544)을 생성하고, 메모리에 제2 변환 테이블(544)을 저장할 수 있다. 리소스 매니저(520)는 코어 0(511) 및 코어 1(512) 내부에 포함된 레지스터에 제2 변환 테이블(544)의 메모리 주소를 저장할 수 있다.
리소스 매니저(520)는 제2 변환 테이블(544)을 이용하여 제2 프로세스(540)를 제어할 수 있다. 한편, 리소스 매니저(520)는 제2 프로세스(540) 및 제2 프로세스(540)의 스케쥴러(542)에 대하여 코어 0(511) 및 코어 1(512) 내부에 포함된, 제2 변환 테이블(544)의 메모리 주소를 저장한 레지스터에 대한 접근 권한을 부여하지 않을 수 있다. 따라서, 제2 프로세스(540) 및 제2 프로세스(540)의 스케쥴러(542)는 제2 프로세스(540)에 할당된 코어의 물리 식별자를 알지 못할 수 있다. 제2 프로세스(540) 및 제2 프로세스(540)의 스케쥴러(542)는 논리 식별자를 기준으로 하여 0번 코어 및 1번 코어에 대한 제어 명령을 전송할 수 있다. 리소스 매니저(520)는 제2 변환 테이블(544)을 이용하여 각각 코어 1(512) 및 코어 0(511)에 대하여 제어 명령을 전달할 수 있다.
도 6은 일 실시 예에 따라 프로세스에 할당된 코어를 다른 코어로 변경하는 방법을 나타낸 흐름도이다. 예를 들어, 다중 코어 프로세서(200)는 제1 프로세스에 할당된 제1 코어를 제1 프로세스에 할당되지 않았던 코어들 중 하나인 제2 코어로 변경할 수 있다.
단계 602에서, 다중 코어 프로세서(200)는 제1 프로세스에 할당된 적어도 하나의 코어를 정지시킬 수 있다. 이때, 다중 코어 프로세서(200)는 제1 프로세스에 할당된 모든 코어의 클럭을 정지시킬 수 있다.
단계 604에서, 다중 코어 프로세서(200)는 제1 코어에 포함된 정보를 제2 코어에 복사할 수 있다. 이때, 다중 코어 프로세서(200)는 제1 코어에 포함된 휘발성 정보들을 제2 코어에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 제1 코어 내부의 레지스터들에 저장된 정보를 제2 코어 내부의 레지스터들에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 제1 코어에 포함된 캐시 정보를 제2 코어에 복사할 수 있다. 이와 같은 경우, 다중 코어 프로세서(200)는 제1 코어의 캐시 정보를 초기화(flush)하고, 라이트백(write-back)을 수행할 수 있다.
단계 606에서, 다중 코어 프로세서(200)는 제1 프로세스에 대한 제1 코어의 할당을 해제할 수 있다. 또한, 다중 코어 프로세서(200)는 제2 코어를 제1 프로세스에 할당할 수 있다.
단계 608에서, 다중 코어 프로세서(200)는 제1 프로세스에 대한 변환 테이블을 수정할 수 있다. 이때, 다중 코어 프로세서(200)는 제1 프로세스에 대한 변환 테이블에 포함된 제1 코어의 물리 식별자를 제2 코어의 물리 식별자로 수정할 수 있다.
도 7은 일 실시 예에 따라 프로세스에 할당된 코어를 다른 코어로 변경하는 것을 설명하기 위한 도면이다.
도 7을 참조하면, 다중 코어 프로세서(200)는 코어 0(511) 내지 코어 7(518)을 포함할 수 있다. 다중 코어 프로세서(200)에 포함된 8개의 코어는 두 개의 블록들로 나뉘어져 있을 수 있다. 예를 들어, 코어 0(511) 내지 코어 3(514)이 하나의 블록에 포함되고, 코어 4(515) 내지 코어 7(518)이 하나의 블록에 포함되어 있을 수 있다.
예를 들어, 다중 코어 프로세서(200)는 제1 프로세스에 코어 4(515) 및 코어 5(516)를 할당하고, 제1 프로세스에 대한 변환 테이블(712)을 생성할 수 있다. 변환 테이블(712)에서 논리 식별자 0은 코어 4(515)에 대응하고, 논리 식별자 1은 코어 5(516)에 대응할 수 있다.
다중 코어 프로세서(200)는 제1 프로세스에 할당한 적어도 하나의 코어를 다른 코어로 변경할 수 있다. 즉, 다중 코어 프로세서(200)는 제1 프로세스에 코어 2(513) 및 코어 3(514)을 다시 할당할 수 있다. 도 5에 도시된 바와 마찬가지로, 제2 프로세스가 코어 0(511) 및 코어 1(512)를 사용하고 있을 수 있다. 이 경우, 제1 프로세스에 코어 2(513) 및 코어 3(514)을 할당하고, 코어 4(515) 및 코어 5(516)에 대한 할당을 해제함으로써, 다중 코어 프로세서(200)는 코어 4(515) 내지 코어 7(518)이 포함된 블록을 유휴 상태(또는 절전 상태)로 전환시킬 수 있다. 다중 코어 프로세서(200)는 코어 0(511) 내지 코어 3(514)를 활성화시키고, 코어 4(515) 내지 코어 7(518)을 유휴 상태로 전환함으로써, 다중 코어 프로세서(200)의 소비 전력을 줄일 수 있다.
각 프로세스는 논리 식별자만을 이용하므로, 다중 코어 프로세서(200)는 각 프로세스에 코어 변경에 관련된 정보를 제공하지 않고, 변환 테이블만을 수정할 수 있다. 따라서, 각 프로세스는 코어 변경 전후에 동일한 제어 명령을 이용하여 코어들을 제어할 수 있다. 다중 코어 프로세서(200)는 변경된 변환 테이블을 이용하여, 각 프로세스의 제어 명령에 포함된 논리 식별자를 변경된 코어의 물리 식별자로 변환하여, 각 프로세스를 수행하도록 제어할 수 있다.
코어를 다시 할당하는 구체적인 방법은 다음과 같다. 다중 코어 프로세서(200)는 제1 프로세스에 할당된 코어 4(515) 및 코어 5(516)을 정지시킬 수 있다. 예를 들어, 다중 코어 프로세서(200)는 코어 4(515) 및 코어 5(516)의 클럭을 정지시킬 수 있다.
다중 코어 프로세서(200)는 코어 4(515)에 포함된 정보를 코어 2(513)에 복사할 수 있다. 다중 코어 프로세서(200)는 코어 4(515)에 포함된 휘발성 정보들을 코어 2(513)에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 코어 4(515) 내부의 레지스터들에 저장된 정보를 코어 2(513) 내부의 레지스터들에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 코어 4(515)에 포함된 캐시 정보를 코어 2(513)에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 코어 4(515)의 캐시 정보를 초기화하고, 라이트백을 수행할 수 있다.
결국, 다중 코어 프로세서(200)는 제1 프로세스에 대한 코어 4(515)의 할당을 해제하고, 다중 코어 프로세서(200)는 코어 2(513)를 제1 프로세스에 할당할 수 있다.
마찬가지로, 다중 코어 프로세서(200)는 코어 5(516)에 포함된 정보를 코어 3(514)에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 제1 프로세스에 대한 코어 5(516)의 할당을 해제하고, 코어 3(514)을 제1 프로세스에 할당할 수 있다.
다중 코어 프로세서(200)는 변환 테이블(712)을 수정할 수 있다. 수정된 변환 테이블(722)을 참조하면, 다중 코어 프로세서(200)는 변환 테이블(712)에 포함된 코어 4(515)의 물리 식별자인 4를 코어 2(513)의 물리 식별자인 2로 수정할 수 있다. 마찬가지로, 다중 코어 프로세서(200)는 변환 테이블(712)에 포함된 코어 5(516)의 물리 식별자인 5를 코어 3(514)의 물리 식별자인 3으로 수정할 수 있다.
도 8은 일 실시 예에 따라 프로세스 간에 코어를 교환하는 방법을 나타낸 흐름도이다.
다중 코어 프로세서(200)는 제1 프로세스에 할당된 코어와 제2 프로세스에 할당된 코어를 교환할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 제1 프로세스에 할당된 제1 코어와 제2 프로세스에 할당된 제2 코어를 교환할 수 있다.
단계 802에서, 다중 코어 프로세서(200)는 제1 프로세스 및 제2 프로세스에 할당된 코어를 정지할 수 있다. 다중 코어 프로세서(200)는 제1 프로세스에 할당된 코어 및 제2 프로세스에 할당된 코어 전부의 클럭을 정지시킬 수 있다.
단계 804에서, 다중 코어 프로세서(200)는 제1 코어에 포함된 정보를 제2 코어에 포함된 정보와 교환할 수 있다. 다중 코어 프로세서(200)는 제1 코어에 포함된 정보를 제2 코어에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 제2 코어에 포함된 정보를 제1 코어에 복사할 수 있다. 이때, 다중 코어 프로세서(200)는 제1 코어에 포함된 휘발성 정보들을 제2 코어에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 제1 코어 내부의 레지스터들에 저장된 정보를 제2 코어 내부의 레지스터들에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 제1 코어에 포함된 캐시 정보를 제2 코어에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 제1 코어의 캐시 정보를 초기화하고, 라이트백을 수행할 수 있다. 마찬가지로, 다중 코어 프로세서(200)는 제2 코어에 포함된 휘발성 정보들을 제1 코어에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 제2 코어에 포함된 캐시 정보를 제1 코어에 복사할 수 있다.
단계 806에서, 다중 코어 프로세서(200)는 코어를 다시 할당할 수 있다. 다중 코어 프로세서(200)는 제1 프로세스에 대한 제1 코어의 할당을 해제할 수 있다. 또한, 다중 코어 프로세서(200)는 제2 프로세스에 대한 제2 코어의 할당을 해제할 수 있다. 다중 코어 프로세서(200)는 제2 코어를 제1 프로세스에 할당하고, 제1 코어를 제2 프로세스에 할당할 수 있다.
단계 808에서, 다중 코어 프로세서(200)는 제1 프로세스에 대한 변환 테이블 및 제2 프로세스에 대한 변환 테이블을 수정할 수 있다. 다중 코어 프로세서(200)는 제1 프로세스에 대한 변환 테이블에 포함된 제1 코어의 물리 식별자를 제2 코어의 물리 식별자로 수정할 수 있다. 마찬가지로, 다중 코어 프로세서(200)는 제2 프로세스에 대한 변환 테이블에 포함된 제2 코어의 물리 식별자를 제1 코어의 물리 식별자로 수정할 수 있다.
도 9는 일 실시 예에 따라 프로세스 간에 코어를 교환하는 것을 설명하기 위한 도면이다.
다중 코어 프로세서(200)는 제1 프로세스에 코어 4(515) 및 코어 5(516)를 할당할 수 있다. 또한, 다중 코어 프로세서(200)는 제1 프로세스에 대한 변환 테이블(922)을 생성할 수 있다. 변환 테이블(922)에서 논리 식별자 0은 코어 4(515)에 대응하고, 논리 식별자 1은 코어 5(516)에 대응할 수 있다.
또한, 다중 코어 프로세서(200)는 제2 프로세스에 코어 0(511) 및 코어 1(512)를 할당할 수 있다. 또한, 다중 코어 프로세서(200)는 제2 프로세스에 대한 변환 테이블(912)을 생성할 수 있다. 변환 테이블(912)에서, 논리 식별자 0은 코어 1(512)에 대응하고, 논리 식별자 1은 코어 0(511)에 대응할 수 있다.
다중 코어 프로세서(200)는 제1 프로세스에 할당한 적어도 하나의 코어와 제2 프로세스에 할당한 적어도 하나의 코어를 교환할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 제1 프로세스에 할당한 코어 4(515)와 제2 프로세스에 할당한 코어 1(512)을 교환할 수 있다.
다중 코어 프로세서(200)는 제1 프로세스에 할당된 코어 4(515) 및 코어 5(516)를 정지시킬 수 있다. 이때, 다중 코어 프로세서(200)는 코어 4(515) 및 코어 5(516)의 클럭을 정지시킬 수 있다. 또한, 다중 코어 프로세서(200)는 제2 프로세스에 할당된 코어 0(511) 및 코어 1(512)을 정지시킬 수 있다. 이때, 다중 코어 프로세서(200)는 코어 0(511) 및 코어 1(512)의 클럭을 정지시킬 수 있다.
다중 코어 프로세서(200)는 코어 4(515)에 포함된 정보를 코어 1(512)에 복사할 수 있다. 다중 코어 프로세서(200)는 코어 4(515)에 포함된 휘발성 정보들을 코어 1(512)에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 코어 4(515) 내부의 레지스터들에 저장된 정보를 코어 1(512) 내부의 레지스터들에 복사할 수 있다. 다중 코어 프로세서(200)는 코어 4(515)에 포함된 캐시 정보를 코어 1(512)에 복사할 수 있다. 예를 들어, 다중 코어 프로세서(200)는 코어 4(515)의 캐시 정보를 초기화하고, 라이트백을 수행할 수 있다.
마찬가지로, 다중 코어 프로세서(200)는 코어 1(512)에 포함된 정보를 코어 4(515)에 복사할 수 있다. 다중 코어 프로세서(200)는 코어 1(512)에 포함된 휘발성 정보들을 코어 4(515)에 복사할 수 있다. 또한, 다중 코어 프로세서(200)는 코어 1(512)에 포함된 캐시 정보를 코어 4(515)에 복사할 수 있다.
다중 코어 프로세서(200)는 제1 프로세스에 대한 코어 4(515)의 할당을 해제할 수 있다. 또한, 다중 코어 프로세서(200)는 제2 프로세스에 대한 코어 1(512)의 할당을 해제할 수 있다. 다중 코어 프로세서(200)는 코어 4(515)를 제2 프로세스에 할당할 수 있다. 또한, 다중 코어 프로세서(200)는 코어 1(512)을 제1 프로세스에 할당할 수 있다.
다중 코어 프로세서(200)는 제1 프로세스에 대한 변환 테이블(922)을 수정할 수 있다. 수정된 변환 테이블(924)을 참조하면, 다중 코어 프로세서(200)는 변환 테이블(922)에 포함된 코어 4(515)의 물리 식별자인 4를 코어 1(512)의 물리 식별자인 1으로 수정할 수 있다.
마찬가지로, 다중 코어 프로세서(200)는 제2 프로세스에 대한 변환 테이블(912)을 수정할 수 있다. 수정된 변환 테이블(914)을 참조하면, 다중 코어 프로세서(200)는 변환 테이블(912)에 포함된 코어 1(512)의 물리 식별자인 1을 코어 4(515)의 물리 식별자인 4로 수정할 수 있다.
본 실시예들에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(Read-Only Memory), RAM(Random-Access Memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 실시예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
본 실시예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
본 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
200: 다중 코어 프로세서
210: 코어 관리부
220: 제어부

Claims (17)

  1. 다중 코어 프로세서를 제어하는 방법에 있어서,
    적어도 하나의 프로세스(process) 각각에 적어도 하나의 코어를 할당하는 단계;
    상기 각각의 프로세스에 대하여, 상기 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자(logical ID)를 물리 식별자(physical ID)로 변환하는 변환 테이블(translation table)을 생성하는 단계; 및
    상기 각각의 프로세스에 대하여 생성된 각각의 상기 변환 테이블을 이용하여 상기 각각의 프로세스를 제어하는 단계; 를 포함하는, 방법.
  2. 제1 항에 있어서, 상기 적어도 하나의 프로세스는 제1 프로세스를 포함하고,
    상기 제어하는 단계는,
    상기 제1 프로세스에 할당된 적어도 하나의 코어를 다른 코어로 변경하는 단계; 및
    상기 제1 프로세스에 할당된 상기 적어도 하나의 코어가 다른 코어로 변경된 경우, 상기 제1 프로세스에 대한 변환 테이블을 수정하는 단계; 를 포함하는, 방법.
  3. 제2 항에 있어서, 상기 제1 프로세스에 할당된 적어도 하나의 코어는 제1 코어를 포함하고,
    상기 코어를 다른 코어로 변경하는 단계는,
    상기 제1 코어에 포함된 정보를 상기 제1 프로세스에 할당되지 않은 코어들 중 하나인 제2 코어에 복사하는 단계;
    상기 제1 프로세스에 대한 상기 제1 코어의 할당을 해제하는 단계; 및
    상기 제2 코어를 상기 제1 프로세스에 할당하는 단계; 를 포함하는, 방법.
  4. 제3 항에 있어서, 상기 변환 테이블을 수정하는 단계는,
    상기 제1 프로세스에 대한 변환 테이블에 포함된 상기 제1 코어의 물리 식별자를 상기 제2 코어의 물리 식별자로 수정하는 단계; 를 포함하는, 방법.
  5. 제3 항에 있어서, 상기 적어도 하나의 프로세스는 제2 프로세스를 포함하고,
    상기 제2 코어는 상기 제2 프로세스에 할당된 적어도 하나의 코어 중 하나이고,
    상기 코어를 다른 코어로 변경하는 단계는,
    상기 제2 코어에 포함된 정보를 상기 제1 코어에 복사하는 단계;
    상기 제2 프로세스에 대한 상기 제2 코어의 할당을 해제하는 단계; 및
    상기 제1 코어를 상기 제2 프로세스에 할당하는 단계; 를 더 포함하는, 방법.
  6. 제5 항에 있어서, 상기 변환 테이블을 수정하는 단계는,
    상기 제1 프로세스에 대한 변환 테이블에 포함된 상기 제1 코어의 물리 식별자를 상기 제2 코어의 물리 식별자로 수정하는 단계; 및
    상기 제2 프로세스에 대한 변환 테이블에 포함된 상기 제2 코어의 물리 식별자를 상기 제1 코어의 물리 식별자로 수정하는 단계; 를 포함하는, 방법.
  7. 제1 항에 있어서, 상기 변환 테이블을 생성하는 단계는,
    상기 적어도 하나의 프로세스에 포함된 제1 프로세스에 대한 제1 변환 테이블을 생성하는 단계;
    상기 제1 변환 테이블을 메모리에 저장하도록 제어하는 단계; 및
    상기 제1 프로세스에 할당된 적어도 하나의 코어 내부의 레지스터에 상기 제1 변환 테이블이 저장된 메모리 주소를 저장하는 단계; 를 포함하는, 방법.
  8. 제1 항에 있어서, 상기 적어도 하나의 프로세스는 제1 프로세스를 포함하고,
    상기 제어하는 단계는,
    상기 제1 프로세스에 대한 변환 테이블을 이용하여 상기 제1 프로세스에 할당된 적어도 하나의 코어 사이의 통신을 수행하는 단계; 를 포함하는, 방법.
  9. 복수의 코어들을 포함하는 다중 코어 프로세서에 있어서,
    적어도 하나의 프로세스 각각에 적어도 하나의 코어를 할당하고, 상기 각각의 프로세스에 대하여, 상기 각각의 프로세스에 할당된 적어도 하나의 코어에 대한 논리 식별자를 물리 식별자로 변환하는 변환 테이블을 생성하는 코어 관리부; 및
    상기 각각의 프로세스에 대하여 생성된 각각의 상기 변환 테이블을 이용하여 상기 각각의 프로세스를 제어하는 제어부; 를 포함하는, 다중 코어 프로세서.
  10. 제9 항에 있어서, 상기 적어도 하나의 프로세스는 제1 프로세스를 포함하고,
    상기 코어 관리부는,
    상기 제1 프로세스에 할당된 하나 이상의 코어를 다른 코어로 변경하고, 상기 제1 프로세스에 할당된 상기 적어도 하나의 코어가 다른 코어로 변경된 경우, 상기 제1 프로세스에 대한 변환 테이블을 수정하는, 다중 코어 프로세서.
  11. 제10 항에 있어서, 상기 제1 프로세스에 할당된 적어도 하나의 코어는 제1 코어를 포함하고,
    상기 코어 관리부는,
    상기 제1 코어에 포함된 정보를 상기 제1 프로세스에 할당되지 않은 코어들 중 하나인 제2 코어에 복사하고, 상기 제1 프로세스에 대한 상기 제1 코어의 할당을 해제하고, 상기 제2 코어를 상기 제1 프로세스에 할당하는, 다중 코어 프로세서.
  12. 제11 항에 있어서, 상기 코어 관리부는,
    상기 제1 프로세스에 대한 변환 테이블에 포함된 상기 제1 코어의 물리 식별자를 상기 제2 코어의 물리 식별자로 수정하는, 다중 코어 프로세서.
  13. 제11 항에 있어서, 상기 적어도 하나의 프로세스는 제2 프로세스를 포함하고,
    상기 제2 코어는 상기 제2 프로세스에 할당된 적어도 하나의 코어 중 하나이고,
    상기 코어 관리부는,
    상기 제2 코어에 포함된 정보를 상기 제1 코어에 복사하고, 상기 제2 프로세스에 대한 상기 제2 코어의 할당을 해제하고, 상기 제1 코어를 상기 제2 프로세스에 할당하는, 다중 코어 프로세서.
  14. 제13 항에 있어서, 상기 코어 관리부는,
    상기 제1 프로세스에 대한 변환 테이블에 포함된 상기 제1 코어의 물리 식별자를 상기 제2 코어의 물리 식별자로 수정하고, 상기 제2 프로세스에 대한 변환 테이블에 포함된 상기 제2 코어의 물리 식별자를 상기 제1 코어의 물리 식별자로 수정하는, 다중 코어 프로세서.
  15. 제9 항에 있어서, 상기 복수의 코어 각각은, 내부에 상기 변환 테이블의 주소를 저장하기 위한 레지스터를 포함하고;
    상기 코어 관리부는,
    상기 적어도 하나의 프로세스에 포함된 제1 프로세스에 대한 제1 변환 테이블을 생성하고, 상기 제1 변환 테이블을 메모리에 저장하도록 제어하고, 상기 제1 프로세스에 할당된 적어도 하나의 코어 내부의 레지스터에 상기 제1 변환 테이블이 저장된 메모리 주소를 저장하는, 다중 코어 프로세서.
  16. 제9 항에 있어서, 상기 적어도 하나의 프로세스는 제1 프로세스를 포함하고,
    상기 제어부는,
    상기 제1 프로세스에 대한 변환 테이블을 이용하여 상기 제1 프로세스에 할당된 적어도 하나의 코어 사이의 통신을 수행하는, 다중 코어 프로세서.
  17. 제1 항 내지 제8 항 중 어느 한 항의 방법을 구현하기 위한 프로그램이 기록된 컴퓨터로 판독가능한 기록 매체.
KR1020160036967A 2016-03-28 2016-03-28 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법 KR102509986B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160036967A KR102509986B1 (ko) 2016-03-28 2016-03-28 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법
US15/469,828 US10713095B2 (en) 2016-03-28 2017-03-27 Multi-core processor and method of controlling the same using revisable translation tables

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160036967A KR102509986B1 (ko) 2016-03-28 2016-03-28 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법

Publications (2)

Publication Number Publication Date
KR20170111462A true KR20170111462A (ko) 2017-10-12
KR102509986B1 KR102509986B1 (ko) 2023-03-14

Family

ID=59898015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160036967A KR102509986B1 (ko) 2016-03-28 2016-03-28 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법

Country Status (2)

Country Link
US (1) US10713095B2 (ko)
KR (1) KR102509986B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10915330B2 (en) * 2017-12-19 2021-02-09 Advanced Micro Devices, Inc. Pseudo-random logical to physical core assignment at boot for age averaging
WO2019134066A1 (en) * 2018-01-02 2019-07-11 Intel Corporation Hardware-based virtualization of input/output (i/o) memory management unit
KR20200095103A (ko) 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
JP7448550B2 (ja) 2019-02-14 2024-03-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロッキング・インジケータを使用した有向割り込みの仮想化方法、システム、プログラム
WO2020164820A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt virtualization
CN113412473A (zh) 2019-02-14 2021-09-17 国际商业机器公司 具有中断表的用于多级虚拟化的定向中断
EP3924818A1 (en) 2019-02-14 2021-12-22 International Business Machines Corporation Directed interrupt for multilevel virtualization
EP3924821A1 (en) 2019-02-14 2021-12-22 International Business Machines Corporation Directed interrupt virtualization with running indicator
TWI759677B (zh) 2019-02-14 2022-04-01 美商萬國商業機器公司 用於具有回退之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
TWI727607B (zh) 2019-02-14 2021-05-11 美商萬國商業機器公司 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
TWI764082B (zh) 2019-02-14 2022-05-11 美商萬國商業機器公司 用於經引導中斷虛擬化之中斷信號之方法、電腦系統及電腦程式產品
KR20200117256A (ko) * 2019-04-03 2020-10-14 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
JP2022537944A (ja) * 2019-06-12 2022-08-31 ニューヨーク ユニバーシティ イン アブダビ コーポレーション マルチコア処理システムに領域分割認識プロセッサを割り当てるためのシステム、方法及びコンピュータアクセス可能媒体
KR20210081088A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 메모리 컨트롤러를 포함하는 스토리지 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040148603A1 (en) * 2003-01-24 2004-07-29 Baylis Charles G Technique for reaching consistent state in a multi-threaded data processing system
US20120266179A1 (en) * 2011-04-14 2012-10-18 Osborn Michael J Dynamic mapping of logical cores
US20130067132A1 (en) * 2011-09-08 2013-03-14 Jayakrishna Guddeti Increasing Turbo Mode Residency Of A Processor
JP2016001417A (ja) * 2014-06-12 2016-01-07 株式会社日立製作所 計算機システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977688B2 (ja) 1992-12-18 1999-11-15 富士通株式会社 マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
JP3713312B2 (ja) * 1994-09-09 2005-11-09 株式会社ルネサステクノロジ データ処理装置
GB2368932B (en) 2000-11-02 2003-04-16 Siroyan Ltd Register file circuitry
US7000051B2 (en) 2003-03-31 2006-02-14 International Business Machines Corporation Apparatus and method for virtualizing interrupts in a logically partitioned computer system
US7669203B2 (en) * 2003-12-19 2010-02-23 Intel Corporation Virtual multithreading translation mechanism including retrofit capability
US8286162B2 (en) 2005-12-30 2012-10-09 Intel Corporation Delivering interrupts directly to a virtual processor
US7769938B2 (en) 2007-09-06 2010-08-03 Intel Corporation Processor selection for an interrupt identifying a processor cluster
US8856794B2 (en) * 2009-10-13 2014-10-07 Empire Technology Development Llc Multicore runtime management using process affinity graphs
US8566492B2 (en) 2009-12-31 2013-10-22 Intel Corporation Posting interrupts to virtual processors
US20110197004A1 (en) * 2010-02-05 2011-08-11 Serebrin Benjamin C Processor Configured to Virtualize Guest Local Interrupt Controller
US9690694B2 (en) 2011-09-27 2017-06-27 Sandisk Technologies, Llc Apparatus, system, and method for an address translation layer
KR101431898B1 (ko) 2012-06-22 2014-08-26 하이디스 테크놀로지 주식회사 액정퍼짐조절 패턴부를 이용한 액정적하장치 및 방법
KR20140044596A (ko) 2012-10-05 2014-04-15 삼성전자주식회사 멀티 코어 프로세서를 구비한 컴퓨팅 시스템 및 그것의 로드 밸런싱 방법
US8954658B1 (en) * 2013-09-27 2015-02-10 Avalanche Technology, Inc. Method of LUN management in a solid state disk array
CN105210038B (zh) 2013-05-15 2018-10-30 英派尔科技开发有限公司 核亲和性位掩码变换
US10070120B2 (en) 2014-09-17 2018-09-04 Qualcomm Incorporated Optical see-through display calibration
US9842082B2 (en) * 2015-02-27 2017-12-12 Intel Corporation Dynamically updating logical identifiers of cores of a processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040148603A1 (en) * 2003-01-24 2004-07-29 Baylis Charles G Technique for reaching consistent state in a multi-threaded data processing system
US20120266179A1 (en) * 2011-04-14 2012-10-18 Osborn Michael J Dynamic mapping of logical cores
US20130067132A1 (en) * 2011-09-08 2013-03-14 Jayakrishna Guddeti Increasing Turbo Mode Residency Of A Processor
JP2016001417A (ja) * 2014-06-12 2016-01-07 株式会社日立製作所 計算機システム

Also Published As

Publication number Publication date
US10713095B2 (en) 2020-07-14
US20170277571A1 (en) 2017-09-28
KR102509986B1 (ko) 2023-03-14

Similar Documents

Publication Publication Date Title
KR20170111462A (ko) 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법
US9135126B2 (en) Multi-core re-initialization failure control system
KR100992034B1 (ko) 동적 논리적 파티션 기능을 갖는 컴퓨팅 환경에서의 컴퓨터메모리 관리
JP5295228B2 (ja) 複数のプロセッサを備えるシステム、ならびにその動作方法
US8301717B2 (en) Extended virtual memory system and method in a computer cluster
US20110119674A1 (en) Scheduling method, scheduling apparatus and multiprocessor system
US9110734B2 (en) Power-constrained compiler code generation and scheduling of work in a heterogeneous processing system
US11720993B2 (en) Dynamic kernel memory space allocation
US11656908B2 (en) Allocation of memory resources to SIMD workgroups
JP2006127462A (ja) 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US10013264B2 (en) Affinity of virtual processor dispatching
KR20090018068A (ko) 컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체
WO2006035729A1 (ja) 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US11954419B2 (en) Dynamic allocation of computing resources for electronic design automation operations
WO2011147727A1 (en) Improved register allocation for simultaneous multithreaded processors
JP2017162522A (ja) マルチコアシステムのインターラプト割り当て方法及び装置
US20190034239A1 (en) Dynamic Thread Mapping
US10481951B2 (en) Multi-queue device assignment for application groups
GB2572248A (en) Resource allocation
WO2012127534A1 (ja) バリア同期方法、バリア同期装置及び演算処理装置
Kehne et al. GPrioSwap: towards a swapping policy for GPUs
JP2006039821A (ja) マルチプロセッサ搭載システムｌｓｉの制御方法
Scolari Partitioning Deep Cache Hierarchies in Software for Predictable Performance

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant