TWI287421B - Communication circuit module - Google Patents

Description

1287421 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種高頻電路模組，尤有關於一種具有改良 式接地平面結構之高頻電路模組。 【先前技術】 近年來，随著各種行動通訊產品不斷微小化，其内部的高 頻電路也不斷朝高積集度的目標發展。因此，利用高介電材料 來做為電路結構的基板已成為一主要的趨勢。然而，對設計者 而言，在高介電杖料上設計高頻電路卻存在著相當大的問題。 I 具鳟來說，如第1A:圖所示.，習知高頻電路結構100由基 板1 〇 1所組成’其包含接地平面102與103、以及電路結構中 的彳政帶綠（stripline) 104。此結構之等效電路圖如第1β圖所 · : 不’對於微帶線104來說，在訊號傳遞之X方向上存在一串聯 之電感L與電阻R效應，而z方向上則存在一並聯之阻抗^ 與電容c效應。此寄生之並聯電容量與基板1〇1之介電常數、 有關，當介電常數ε增加時，並聯電容量會隨之上升，微帶線 之特性阻抗（ lmpedance)也將因此而降低，而對線路設計者產 生了，計上之限制。因此，若利用高介電材料做為基板，則其 對於高頻訊號所產生之寄生效應（即寄生電容），將比傳統低 - 介電材料更為嚴重，且更難以處理。 、^而且，由於並聯電容量增加，因此為了維持此微帶線的阻 抗，必然要使用更細的線寬才得以維持原阻抗。然而，在現今 的製程中，線寬設計目前仍存在有極大的限制。 再者j為了更進一步提高高頻電路之積集度，往往需要利 用多層之鬲介電材料基板，而此結構更加強了寄生效應。如第 2圖所不，傳統多層高頻電路模組2〇〇由多層高介電材料基板 201所組成，其包含二電路結構2〇4與2〇5，此電路結 板201上之微帶線所構成。此外，在高頻電路模組2⑻之最^ 層基板201之下表面設有一主要參考接地平面2〇2。而為了避 •1287421 免電路結構204與2〇5夕戸弓欲il 電路之間塗佈一特定相干擾的問題，必須在此二 接批分杜赤兩0 平面2〇3,此接地平面203可 ，兀件或电路間之屏蔽作用。接著參考第3圖所示之 布圖，對於電路結構205中之微帶線2〇 接地平面加且其上方為開放空間（ 存下方= 生電容量較小。另一方面，對於 ，、所產生之寄 而言，由於其上方與下方tH、"：構2〇4巾之微帶線晨 203、2〇2,且其上下方/板；^在者互不連接的接地平面 隹仏六—I 基板均具有一高介電常數ε1，因此電 地存在於微帶線2_之兩側，如此將導致非常大的寄生 可⑦:匕:开;多層之電路結構，由於各電路結構之間 ，將；為嚴重，勢必會大幅降低高頻電路模組之效能。= 寄生電容，但由於目前的製程技術無、 降，因此’如何在無須減小微帶線線寬 寄生電容量，成為現今高頻電路設計 者亟欲達成之目標。 【發明内容】 能 1有511，本發明的目的即是在於提供一種通訊電路模 /、° '低所產生之寄生效應，增進電路結構運作之效 依本發明-種通訊電路模組，具有至少—第—電路結 弟r電路結構、至少—阻擔層、至少-第-接地 、’至〉、一第二接地平面。第一電路結構位於至少一第一 ΐίϋϊ電路結構位於至少一第二基板上。第-基板 接：一ΐΐί:堆疊基板。阻擋層之—側與該堆疊基板相 ==阻擋層之介電常數值低於該第-基板及該第二基 板的介電常數值。第一接地平面位於該 1287421 且：二第广接地平面位於該阻擋層之另-側， 接也平面與该第二接地平面電連接。 面上依二發:广通訊電路模組，位於一外部系統之-側 一此回頻電路模組具有至少一第一電路結 —電路結構及至少一第一接士 甘士分诊 第 ::部系統之另-側面上的至少_第:接:面: 電;::統:，值低於該第-基板及該第=的ΐ 結構位於至少一第路於-=-基板上’第二電路 一堆聂Α杯兮第一基板與該第二基板構成 相接；％一：唛基板之一側面係與該外部系統之該側面 構之間。 地平面位於該第-電路結構與該第二電路結 容量精月之通訊電路模組，可有效降低所產生之寄生電 ^，改善整體之效能，並可區分電 漏及互相干擾之效果。 ⑨醫止«及 由於本發明之電路模組不會有寄生電容之產生，因此電路 =:基板可以採用介電常數較高之材質製作，以大幅縮小電 路、、、，構各層厚度，進而縮小電路模組的尺寸。 【實施方式】 第4圖為依據本發明一實施例之通訊電路模組彻之剖面 ㈣5圖為第4圖中之電場分布示意圖，照第*圖，該 電路模組400係由—電路區搬與—阻擋層彻所構成， ”中該阻擋層偏之介電常數值低於該電路區402之基板420 时電常數值。通訊電路模組彻可以是高頻電路模組、藍牙 模組或無線通訊模組。 忒電路d 402係由數層基板42〇堆疊而成，且具有電路結 構410、412以及接地平面4〇6。基板42〇之材料可以是低介電 吊數材料、陶曼材料、有機高分子材料、石夕材料或高介電常數 .1287421 材料。接地平面406係位於電路結構41〇、412之間。在本實 例令’電路結構410、412為數位電路、高功率電路、低功率 電路、類比電路或微帶線。另外，該電路區4〇2之一側面上也 可以形成元件422a、422b，該元件422a、他與電路結構* i 〇 _電性連接。該元件仙、422b可以是未内埋於基板42〇内的電 阻、電感、電容、處理器或控制器。 .· 該阻擋層404 一側面與該電路區402的基板420 一側面相 接觸，該阻擋層404另一侧面則形成有接地平面4〇8及連接墊 • 414、416。該阻㈣4〇4之材料只要是介電常數值低於該基板 420的介電常數值即可，可以是低介電常數材料、陶兗材料、 * 有機高分子材料、矽材料或高介電常數材料。 — 、該接地平面408可經由連接部418而與該接地平面4〇6電 性連接，如此接地平® 408可經由連接冑418而延伸至電路區 402内無電路的區域，進而可在不增加通訊電路模組彻尺寸 的情形下，大幅增加接地平面的作用面積。而且，該接地平面 408亦可藉由接地平面槪對電路結構4i〇、4i2進行電磁遮 蔽’而避免電路結構410、412間的相互干擾。接地平面侧、 〜4⑽之材質可以疋金屬、碳纖或其他導電材質。 該連接墊414、416係與電路結構41〇、412電性連接，用 以使電路結構410、412與外部系統電連接。 #著’請參照第5圖所示之電場分布示意圖，由於電路結 構410所處基板的介電常數遠大於外界空氣的介電常數（約為 1)，因此電路結構41G所產生之電場會密集於接地平面概 附近。再者，由於電路結構412所處基板的介電常數也大於阻 播層的介電常數’因此電路結構412所產生之電場也會密集於 接地平面406附近。而在本發明中，接地平面4〇6受到來自電 1287421 路，構4H)、412㈣場影響，而感應產生之電流會迅速經連 接部4丨8傳導至接地平面彻，進而導離通訊電路模組彻， 且不會產生寄生電容。 ^由於本發明之電路模組不會有寄生電容之產生，因此電路 模組之基板可以採用介電常數較高之材f製作，以大幅縮小電 路t構各層厚度，進而縮小電路模組的尺寸。 另外，第6圖所示為本發明其他實施例之通訊電路模組 400a與外系統5〇〇之示意圖。在此實施例中，通訊電路模組 她之基板42G與外部系統5⑼之材f相異，其中該外部系統 500之介電常數值低於該基板42〇的介電常數值。 該外部系統500表面有電路結構5〇2a及接地平面5〇2fe， 電路結構502a與接地平面5〇2b可以位於同一平面或相異平 面。外部系統500可以是印刷電路板。 通訊電路模組40〇a之電路結構41〇、412係經由連接部 418b而與外部系統之電路結構電連接。電路結構 410、412與電路結構5〇2a電連接的方式可以直接利用連接部 418b電連接，也可以經由連接墊々Igc、5〇4b相互電連接，也 可以在連接部外部系統後再以連接墊電連接。再者，通訊電路 杈組400a之接地平面4〇6係經由連接部418、418&電連接至外 部系統500之接地平面5〇2b，以構成一完整的接地平面。接地 平面406與接地平面5〇2b電連接的方式可以直接利用連接部 418、418a電連接，也可以經由連接墊41&、5〇乜相互電連接， 也可以在連接部418a貫穿接地平面502b後再以連接墊5〇4電 連接。 在此實施例中係相部分接地平面形成於外部系統上，並以 介電常數值較低的外部系統作為電路模組的阻擋層，因此此實 1287421 施例之電路模組不僅可以大幅降低模組間的 幅縮小電路模組的尺寸。 胥谷更了大 很明顯地，熟悉本技藝者在不離開本發明之精神與範圍 内，當可對本發明進行各種修改與變化。因此，所有與隨附之 申請專利範圍意義相等之變化均應包含於本發明之中。 【圖式簡單說明】 第1A圖為習知高頻電路結構之示意圖； 第1B圖為第ία圖之等效電路圖； 第2圖為習知多層高頻電路模組之剖面圖； 第3圖為第2圖中之電場分布示意圖； 第4圖為依據本發明一實施例之通訊電路模組之剖面圖； 第5圖為第4圖中之電場分布示意圖； 第6圖為本發明其他實施例之通訊電路模組與外部系統 之示意圖。 【主要元件符號說明】 100 高頻電路結構 101 :基板 102 接地平面 103 :接地平面 104 微帶線 200 :高頻電路模組 201 基板 202 :接地平面 203 接地平面 204 :電路結構 204a •微帶線 205 :電路結構 205a •微帶線 400、400a ··通訊電路模組 402 ： 電路區 404 :阻擋層 406、 408、502b :接地平面 410、412、502a :電路結構 414、 416、418c、504、504a、 504b :連接墊 418、 418a、418b :連接部 420 :基板 422a 、422b :元件 500 :外部系統

Claims (1)

1287421 十、申請專利範圍·· h 一種通訊電路模組，包括： 至少一第一電路結構，位於至少一第一基板上； 〃 第一基板構成一堆疊基板； 至=一阻擋層，該阻擋層之一侧與該堆疊基板相接觸； 敗姓^少一第一接地平面，位於該第一電路結構與該第二電 路、、、吉構之間；以及 f少一第二接地平面，位於該阻擋層之另一側，且該第 土平面與該第二接地平面電連接。 請專利範圍第1項所述之通訊電路模組，其中該通 模組 ㈣—高頻電路模組、—藍牙模㈣—無線通訊 一】.如申請專利範圍帛】項所述之通訊電路模組，其中該第 :板之材質係為低介電常數材料、陶瓷材料、有機高分子 材枓、矽材料或高介電常數材料。 一 ^如中請專利範圍第！項所述之通訊電路模組，其中該第 材二板2貝係f低介電常數材料、陶竟材料、有機高分子 材料、石夕材料或高介電常數材料。 範圍第1項所述之通訊電路模組，其中該第 電路或微帶線。 類比 」·如中請專利範圍第i項所述之通訊電路模組，其中該第 一電路結構係為數位電路、高功率 電路或微帶線。 …電路、低功率電路、類比 7·如申請專利範圍第i項所述之通訊電路模組，更包括至 > 一元件，位於該堆疊基板之另一側。 8_、如申請專利範圍第7項所述之通訊電路模組，其中該元 件係為電阻、電感、電容、處理器或控制器。 ^ •1287421 9’如申請專利範圍第1項所述之通訊電路模組，其中該第 一接地平面之材質為金屬或碳纖。 如申請專利範圍第1項所述之通訊電路模組，其中該 第一接地平面之材質為導電材質。 11β如申睛專利範圍第1項所述之通訊電路模組，其中該 第二接地平面之材質為金屬或碳纖。 如申睛專利範圍第1項所述之通訊電路模組，其中該 第二接地平面之材質為導電材質。 ·如申睛專利範圍第1項所述之通訊電路模組，其中該 擋層之材貝係為低介電常數材料、陶究材料、有機高分子 材料或矽材料。 ° 阳如申凊專利範圍第1項所述之通訊電路模組，其中該 阻擒層係為一印刷電路板。 15二如申睛專利範圍第1項所述之通訊電路模組，更包括 丄ΐ接墊，位於該阻擋層之另一側面，分別與該第-電 路、、、°構及該第二電路結構電連接。 阻=如人中請專利範圍第1項所述之通訊電路模組，其中該 =層之介電常數值低於該第—基板及該第二基板的介電常 17. 括 種通訊電路模組，位於一外部系統之一側面上，包 至少一第一電路結構，位於至少一第一美板上· 基板二少；第二電路結構，位於至少-第二i板上’，該第- :兮二弟一基板構成一堆疊基板，該堆疊基板之-側面传 與該外部系統之該側面相接觸；以及 糸 路結^之少^第—接地平面’位於該第—電路結構與該第二電 -第面錢外料統之另—側面上的至少 12 1287421 18·如申請專利範圍第17項所述之通訊電路描έ 該通訊電路模組係為一高頻電路模組一=，其中 通訊模組。 |才拉、、且或一無線 19.如申請專利範圍第17項所述之通$ 該第-基板之材質係為低介電常數材心= 组古其中 分子材料、矽材料或高介電常數材料。 枓、有機高 ，申請專利範圍第17項所述之通訊電路模植 2 f板之材質係為低介電常數材料、 料、機： 刀子材料、矽材料或高介電常數材料。 有機间 如申請專利範圍第17項所述之通訊 2:!路結構係為數位電路、高功率電路、低功率電路 類比電路或微帶線。 瓜刀手電路、 該Γ二雷t申請專利範圍帛17項所述之通訊電路模組，其中 «μ第—電路結構係為數位、^ ^ ^ ^ ^ ^ ^ 類比電路或微帶線。 。力μ路、低功率電路、 23·如申請專利範圍第17項所述之诵邛雷枚^ ^ 括至少-元件，位於該堆疊基板項之斤另 電… 該元件係m專t圍第23項所述之通訊電路模組，其中 ，、為電阻、電感、電容、處理器或控制器。 該第-接：專利範圍第17項所述之通訊電路模組，其中 弟接地千面之材質為金屬或碳纖。 兮』6·接請專利範圍· 17項所述之通訊電路模組，其中 該弟一接地平面之材質為導電材質。 γ 該二接圍/ 17項所述之通訊電路模組，其中 十面之材質為金屬或碳纖。 今第-申明專利範圍第17項所述之通訊電路模組，其中 °亥:9-接地平，之材質為導電材質。 該夕Γ邱备？請專利範圍第17項所述之通訊電路模組，其中 ’、、、、之材質係為低介電常數材料、陶瓷材料、有機高 13 1287421 分子材料或矽材料。 兮々kt/如申請專利範圍第17項所述之通訊電路模組，直中 為：部糸統係為一印刷電路板。 ，、中 括小—如>申請專利範圍第17項所述之通訊電路模組，更包 證—二一第一連接墊，位於該堆疊基板之該側面，分別盥該 3、路結構及該第二電路結構電連接。 括^2|、如申請專利範圍第31項所述之通訊電路模組，更包 夕一第二連接墊，位於該外部系統之該側面，盥 一連接墊電連接。 弟 ·如申睛專利範圍第17項所述之通訊電路模組，更包 f少一第三連接墊，位於該外部系統之該側面，分別與該 電路結構及該第二電路結構電連接。 34_如申請專利範圍第17項所述之通訊電路模組，更包 M一第三電路結構，位於該外部系統上，該第三電路結 〃该第一電路結構及該第二電路結構電連接。 ▲ 35.如申請專利範圍第Π項所述之通訊電路模組，其中 =卜部系統之介電常數值低於該第-基板及該第二基板的介 电吊數值。

14