TWI283459B - Non-volatile memory and method of fabricating thereof - Google Patents

Description

1283459 14164twf.doc/c 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種非揮發性記憶體及其製造方 法，且特別是有關於一種能增加資料保存能力的非&發性 記憶體及其製造方法。 ^ 【先前技術】 目刖非揮發性記憶體中常見的是一種稱為Γ快閃記 憶體」的可電抹除可程式唯讀記憶體(Electrically Emsab°ie

Programmable Read Only Memory，EEPROM)，其具有可 進行多次資料之存入、讀取、抹除等動作，且存入^資料 在斷電後也不會消失之優點，所以已成為個人電腦和電子 設備所廣泛採用的一種記憶體元件。 典型的快閃記憶體係以摻雜的多晶石夕作為浮置閘極 (Floating Gate)與控制閘極(Control Gate)。當記憶體進行 寫入程式(Program)時，注入浮置閘極的電子會均勻分布 於整個多晶矽浮置閘極層之中。然而，當多晶矽浮置閘極 層下方的穿随氧化層有缺陷存在時，就容易造成元件的漏 電流，影響元件的可靠度。 因此，為了解決快閃記憶體漏電流之問題，目前改採 一種用電荷捕捉層取代多晶矽浮置閘極的非揮發性記憶 體，其係稱為「石夕·氧化物_氮化物_氧化物_石夕(s〇N〇s)j 記憶體。因為矽_氧化物_氮化物_氧化物_矽記憶體具有〜 氧化物氮化物-氧化物(oxide被ride-〇xide，簡稱〇N〇)介 電結構’其中氮化物層係作為電荷捕捉層（electrode 1283459 14164twf.doc/c trapping layer)使用。一般可藉由氧化物-氮化物氧化物介 電結構之底氧化層的通道熱電子(channei hot electron，簡 稱CHE)注入而被寫入。另一方面，藉由氧化物氮化物一 氧化物介電結構之底氧化層的穿隨增大熱電洞(tunneiing enhanced hot hole，簡稱TEHH)注入而被抹除。所以矽氡 化物-氮化物-氧化物·>ε夕記憶體能克服電流泡漏的問題。 但疋’ Pii著元件尺寸不斷縮小，上述石夕-氧化物_氮化物_ 氧化物·石夕記憶體中的電荷捕捉層内容易發生電荷遷移失 誤的問題。 因此’近來出現一種電荷捕捉發生在字元閘極兩側 的氧化物-氮化物_氧化物介電結構(如圖丨所示）中，有效 解決了這個問題。 清參照圖1 ,其係繪示習知一種電荷陷入於字元閘極 兩侧之氧化物-氮化物-氧化物介電結構的非揮發性記憶體 剖面圖。此矽-氧化物-氮化物-氧化物石夕(SONOS)非揮發 性記憶體包括一半導體基底1〇〇、一閘氧化層11〇、一字 元閘極120、一淺摻雜區13〇、一底介電層14〇、一電荷 捕捉層150、一頂介電層160、數個控制閘極間隙壁170、 一，極/汲極區180。底介電層14〇、電荷捕捉層15〇與一 頂介電層160形成一氧化物氮化物-氧化物(0N0)結構。 其=，明顯可以看出電荷是被捕抓於字元閘極12〇兩_ 電荷捕捉層150中，因此可以避免因元件縮小造成之電 遷移問題。 然而，因為氧化矽與氮化矽熱膨脹係數的不同，導 1283459 14164twf.doc/c 致製k過程巾在子元間極12Q之垂直轉肖處的氧化物_氮 化物氧化物(ΟΝΟ)結構特別容易產生結構缺陷，而使得 ，存的1：荷沿著此結構上的缺陷泡漏出去。另—方面，電 街儲f於堆電層結構的垂直轉角處，會使得垂直轉角 處電何強度增加，而因尖端放電的現象造成電性上的問 題0 【發明内容】 •匕本&明的目的就是在提供一種非揮發性半導 體的製ieU ’可避免因結構上的缺陷而 以增進資料保存能力。 戈局 能 H、2明的再—目的是提供—種非揮發性半導體，可 力(大端放電而造成電性上的問題，以增進資料保存 導體_目Μ提供—種提供—種非揮發性半 漏的可改善結構上產生缺陷而造成的電流茂 漏的問碭，以增進資料保存的能力。 ρ方I·=明的另—目的是提供"種非揮發性半導體，可 能力因為X端放電所產生的電性問題，以增進#料保存的 提供ίίΓ提揮發性記憶體的製造方法，首先 化層上;成-第二;:二閉=第接=間氧 依_场成—底介電層、—電荷捕捉層與-頂介電層 7 1283459 14164twf.doc/c 並覆蓋閘氧化層及字元閘極。繼之，在基底上形第一 導體層並覆蓋頂介電層。然後，回兹刻第二導體層^ 字70閘極之侧壁上形成數個控侧極間隙壁， 極兩側之基底中形成一源極/汲極區。 ' 甲 依照本發明較佳實施賴狀_發性 造方法，其中圖案化第-導體層的方法包括先在 層上形成-圖案化光阻層。接著，進行一钱刻 此餘刻製㈣先❹氣作為反應氣體源進行第—階^ Ξ 與氯作為反應氣體源進行第二階^ 理以1成具有底腳的字元閘極。 本發明另提出-種非揮發性記憶體，包括一基底、 一I字元閘極、—底介電層、—電荷捕捉層、 :頂介電層、數個控咖極_壁及—源極/祕區。其 :閘=係配置於基底上。字元閘極係配置於閘氧化 i覆^ί子疋閘極具有—底腳。底介電層配置於基底上 :•。電荷捕捉層配置於_ 西？番=層置於電荷捕捉層上。數個控制間極間隙壁 兩側之極之側壁上”原極/汲極區配置於字元閘極 务；再提出"'種非揮發性記憶體的製造方法，首 尋底’再於基底上形成一間氧化層。接著，在間 一第一導體層。然後，圖案化第-導體層， 來：：其广:上成底部具有一曲率的一字元閘極。接下 土氐依-人形成一底介電層、一電荷捕捉層與一頂 12834認祕。c/c 介電層並覆盖閘氧化層及字元閘極。繼之，在基底上妒成 一第二導體層並覆蓋頂介電層。然後，回蝕刻第二導體芦， 以在字元閘極之侧壁上形成數個控制閘極間隙壁。然^， 在字元閘極兩側之基底中形成一源極/彡及極區。 依照本發明較佳實施例所述之非揮發性記憶體的製 造方法，其中圖案化第一導體層的方法包括先在第一導體 層上形成一圖案化光阻層。接著，進行一蝕刻製程，其中 此蝕刻製程係先使用氣作為反應氣體源進行第一階段處 理，再使用氫溴酸與氣作為反應氣體源進行第二階段處 理’以形成底部具有一曲率的字元閘極。 、依照本發明較佺實施例所述之非揮發性記憶體的製 造方法，其中曲率之曲率中心位於字元閘極的外部。 本發明又提出一種非揮發性記憶體，包括一基底、 一閘氧化層、底部具有一曲率的一字元閘極、一底介電層、 一電荷捕捉層、一頂介電層、數個控制閘極間隙壁及源極 /汲極區。其中，閘氧化層係配置於基底上，而字元閘極 係配置於閘氧化層上。底介電層配置於基底上並覆蓋閘氧 化層及字元閘極。電荷捕捉層配置於底介電層上。頂介電 層配置於電荷捕捉層上。數個控制閘極間隙壁配置於字元 閘極之侧壁上。源極/汲極區配置於字元閘極兩側之基底 中。 一 依照本發明較佳實施例所述之非揮發性記憶體，其 中曲率之曲率中心位於字元閘極的外部。 利用本發明所提出非揮發性記憶體的製造方法，可 1283459 14164twf.doc/c ^造出在字元_底部具有—曲率或是具有—底腳的結 才因此可有效改善電n爲的問題^除此之外，本發明 所提出的非揮發性記憶體亦能防止電荷在電荷捕捉層ί的 遷移現象。 為讓本發明之上述和其他目的、特徵和優點能更明 I貝易懂’下文轉較佳實補，並配合所_式，作詳細 說明如下。 【實施方式】 罕父住賞％例的非揮發相 ▼-不本發明 吕己憶體之製造流程剖面圖。 請參照圖2，首先提供一半導體基底200，再於半琴 二底200上形成數個隔離結構2〇2。其中，隔離結構2〇 方法’例如是於半導體基底細上紐行一微影臺 、、>程以化成數個溝渠(未繪示），再進行一化學氣相沉泰 積―隔離材料層（為後續形成之隔離結構202之前身 川、滿」冓渠/之後，進行一回蝕刻製程，以形成隔離結相 於F 2G2於半導體基底2()()上定義出記痕 ^二，、型金氧半導體區29〇及p型金氧半導體區 進行播雜製程，以調整各區域的起始值電壓204、 m 2Q9。拉从 成二、 接耆’進行另一掺雜製程，以於記憶胞區开 ^ P型井區206、於n型金氧半導體區形成一 p型井屋 Α、+、1於Ρ型金氧半導體區形成一 η型井區296。其中， 月』~雜製程例如是離子植人法或是歸散法。 此外’本發明的目的在提出—種非揮發型記憶體# 1283459 14164twf.doc/c 製造方法，n S金氧半導體製程與p縣氧半導體製 戶^屬技術領域具有通常知識者所熟之，故在本文中不再= 隨後，請參照圖3，於半導體基底2〇〇上形成 化層210並覆蓋隔離結構2〇2,閘氧化層21〇形成的方法， 例如是化學氣相沉積法。然後，氧化層21()上形成一 第一導體層220 ’其材質例如是摻雜多晶矽。 接著，請同時參照圖4及圖5，圖案化第—導> 220 ,以於閘氧化層21〇上形成具有一底腳222的字曰 極224。其中’形成此字元閘極224的方法例如是先於二 -導體層220上形成-圖案化光阻層23〇。接著，— 個製程，且祕難_如是由兩·處理所構成;^ 如先以氣氣作為反應氣體源進行第ϋ段處理，這二 氯通常是躲多㈣_，錢__可在綱製程門 用來保護多晶補壁’所以如欲形成本發明特有的字S 極224，則可在第二階段處理中加入氣演酸一起進= 刻，以形成-具有-底腳222的字元 224。此 極224的頂部寬度226小於底部寬度⑽。 f 述餘刻製㈣可形成其它輯的字抑極1 所示^下來，於Ρ型井區挪内進行χ = 一淺摻雜區208，上述摻雜製程例如是離子植入法。办成 之後，請參照圖6’移除圖案化光阻層咖。° 在半導體基底2GG上，依次形成—底介電層24q、:^ 捕捉層25G與-頂介電層26α，以組成—氧化物氮化物- 11 1283459 14164twf.doc/c 氧化物(ΟΝΟ)結構並覆蓋閘氧化層21〇及字元閘極224。 其中，底介電層240與頂介電層260形成的方法，例如是 熱氧化法或是化學氣相沉積法。電荷捕捉層250形成的方 法，例如是化學氣相沉積法。 、接下來請參照圖7，在半導體基底200上形成一第二 導體層270並覆蓋頂介電層26〇 ,其材質例如是摻雜多晶 矽，形成的方法例如是化學氣相沉積法。 一繼之，請參照圖8，回蝕刻第二導體層270 ,以在字 =問極224之侧壁上形成數個控制閘極間隙壁272，並暴 ，出邛刀頂介電層260。然後，進行一摻雜製程，以在字 1閘極224兩侧之半導體基底綱中形成源極/汲極區 280，此摻雜製程例如是離子植入法，摻質例如是砷。 而圖9係繪不本發明另—較佳實施例的非揮發性託 體ί:面圖。請參照圖9 ’這個實施例中的非揮發性安 =^圖8之_最大差異是在字元閘極224，的結構， 小於底部寬度228，。而形成mf4’㈣部寬度226 實施—仿，科224,的方法與前- 使用氫漠源進行第-階段處理，* 形成-具有行第二階段處理… 12 1283459 14164twf.doc/c 依照本發明所提出之非捧發性記憶體的製造方法， 不論是形成如圖8所示具有一底腳222的字元閘極224或 是圖9中底部具有一曲率的字元閘極224，，其皆可因為 結構上的特徵，減少底介電層240、電荷捕捉層250及頂 介電層260在進行熱製程時因熱膨脹係數的不同所產生的 缺陷，而改善電流洩漏的情形。 ^請繼續參照圖9，本實施例之非揮發性記憶體還包括 一半導體基底200、隔離結構202、閘氧化層210、字元 間極224’、底介電層240、電荷捕捉層250、頂介電層260、 控制閘極間隙壁272及源極/汲極區28〇。其中，半導體 基底200的材質，例如是摻雜多晶矽。隔離結構2〇2配置 在半導體基底200中，例如是淺溝渠隔離結構，係用以定 義出記憶胞區204、η型金氧半導體區29〇與p型金氧半 導體區，且分別配置相對應的p型井區2〇6型井區2料 與P型井區296。在另一較佳實施例中，可選擇配置一 n 型井區於記憶胞區204内。此外，閘氧化層21〇係配置於 半導體基底20()上，其材質例如是氧化⑦。字元閘極224, 化層210上。而在另一實例中，更可在字元閘 兩侧之基底200内配置淺摻雜區208，以減少熱電 效應’其摻雜型悲例如為摻質的η型摻雜。 嘗問底介騎240配置於半導體基底200上並覆 層2Η)及字元_ 224，，底介電層施之材質 夕。電荷捕捉層25G則配置於底介電層240上， 、材質例如是氮化，頂介電層配置於電荷捕捉層25〇 1283459 14164twf.doc/c 氧切。底介電層24G、電荷捕捉層250 ;冓，二二次6CM系組成一氧化物-氮化物-氧化物(0N0)結 =話，電荷會被捕捉到0N0結構増 介㈣荷捕㈣250係被底介電層240與頂 最好i厘電隔絕。因此，底介電層240與頂介電層260 最子夠厚，以使陷入電荷捕捉層25〇 不 随過底介電層24。與頂介電層·。料料A易穿 而控制間極間_ 272配置於字元問極似，之側壁 源極=控制資料的存取，其材質例如是摻雜多晶矽。 1'##配置於字元閘極224,兩側之基底中， 八払悲例如是以砷為摻質的丄型摻雜。 综上所述，本發明至少具有下列優點： 底腳非揮發性記憶體中的字元閘極因為具有-化物數7^/广具有一曲率’所以在進行熱製程期間，氧 :陷化物(0N0)結構不會因膨服係數不同而發 力及因而造成電賴漏，所以能夠增加資料儲存的能 且有i 提出之非揮發性記髓中的字元閘極因為 i術在底部具有—曲率，所以其底部並非如習知 打呈=直4 ’因此可以避免尖端放電所造成的電流泡 漏，以增加資料儲存的持久性。 的位之轉雜記賴，目為電荷被捕捉 物-氧化物 斤了^減夕電何在電荷捕捉層中流動 1283459 14164twf.doc/c 所產生的遷移現象。 雖然本發奸崎佳實施顯S如上，然其並非用 以限^本發明，任何熟f此技藝者，料麟本發社精 神=範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1係繪示習知一種電荷陷入於字元閘極兩側之氧 化物_氮化物-氧化物介電結構的非揮發性記憶體剖面圖。 圖2到圖8係緣示本發明一較佳實施例的非揮發性 鲁 記憶體之製造流程剖面圖。 圖9係繪示本發明另一較佳實施例的非揮發性記憶 體之剖面圖。 【主要元件符號說明】 100、200 :半導體基底 110、210 :閘氧化層 120、224、224’ ：字元閘極 130、208 :淺摻雜區 140、240 :底介電層 ® 150、250 :電荷捕捉層 ΙόΟ、200 :頂介電層 170、272 :控制閘極間隙壁 180、280 :源極/汲極區 202 :隔離結構 204 :記憶胞區 15 1283459 14164twf.doc/c 20ό、294 : p型井區 220、270 :導體層 222 :底腳 226、226’、228、228’ ：寬度 230 :圖案化光阻層 290: η型金氧半導體區 292 : ρ型金氧半導體區 296: η型井區

16

Claims (1)

1283459 14164twf.doc/c 十、申請專利範圍： 1·一種非揮發性記憶體的製造方法，包括： 提供一基底； 在該基底上形成一閘氧化層； 在該閘氧化層上形成一第一導體層； 圖案化該第一導體層 一底腳的一字元閘極； 以於該閘氧化層上形戍具有 在該基底上触形成-底介電層、—電荷捕捉層鱼 一頂介電層並覆蓋該閘氧化層及該字元閘極； 在該基底上形成-第二賴層域蓋_介電層； 回餘刻該第二導體層，以在該字元_之侧壁上形 成多數個控制閘極間隙壁；以及 在該字元·兩侧之該基底巾形成—源極極區。 2.如申請專職圍第丨項所述之非揮發性記憶體的製 造方法’其中圖案化該第一導體層的方法包括： 在該第一導體層上形成一圖案化光阻層；以及 進行一蝕刻製程，該蝕刻製程係由一第一階段處理 與一第二階段處理所構成，其中 S亥第一階段處理係使用氯作為反應氣體源；以及 該第二階段處理係使用氣與氫溴酸作為反應氣體 源0 3·如申請專利範圍第2項所述之非揮發性記憶體的製 造方法，其中進行該蝕刻製程之後更包括去除該圖案化光 阻層。 17 1283459 14164twf.doc/c 4. 如U#!j範圍第1項所述之非 造方法，射該電荷她層之㈣包贼^祕體的製 5. 如申請專利範圍第！項所述之 的 造方法，其中在該閑氧化層上形成該第一導 包括在該基底巾形❹數個隔離結構，以=一樣 區、-η型金氧半導體區與—p型金氧半導體區/ Ί 、6·如f請專觀㈣5項所述之非揮發性記憶體的製 造方法’其巾該些隔離結構包括淺溝渠隔離結構。 、7·如中請專利範圍第5項所述之非揮發性記憶體的製 造方法，其中在該基底中形成該些隔離結構之後，更包括 於該記憶胞區、該η型金氧半導體區與該p型金氧半導體 Q刀別形成p型井區、ρ型井區與η型井區。 8·如申請專利範圍第1項所述之非揮發性記憶體的製 造方法，其中在形成該字元閘極之後，更包括在該字元閘 極兩側之該基底中形成一淺摻雜區。 9·一種非揮發性記憶體，包括： 一基底； 一閘氧化層，係配置於該基底上； 一字元閘極，係配置於該閘氧化層上，其中該字元 閘極具有一底腳； 一底介電層，配置於該基底上並覆蓋該閘氧化層及 該字元閘極； 一電荷捕捉層，配置於該底介電層上； 一頂介電層，配置於該電荷捕捉層上； 1283459 14164twf.doc/c •多數個控制閑極間隙壁，配置於該字元閘極之侧壁 上，以及 -源極/汲極區，配置於該字元雜_之該基底中。 申請專·㈣9項所述之非揮發性記憶體， 八中该電何捕捉層之材質包括氮化矽。 ^如申請專利範圍第9項所述之非揮發性記憶體， 更匕括配置於該基底中之多數個隔離結構。 二2.!°申請專利範圍第9項所述之非揮發性記憶體， 其中该些隔離結構包括淺溝渠隔離結構。 “13，申5胃專她㈣11項所述之非揮發性記憶體， ^。括在該些隔離結構區之間配置一記憶胞區、一 η型金 氧半導體區與一Ρ型金氧半導體區。 14·如申明專利範圍第13項所述之非 記 記憶胞區、該_金氧半導體區與該二 +導體區/刀別配置Ρ财區、Ρ型井區與η型井區。 =·如申料利範圍第9項所述之非揮發性記憶體， 尤括配置於該字元·_彳之該基助之—祕雜區。 16·—種非揮發性記憶體的製造方法，包括· 提供一基底； 在該基底上形成一閘氧化層； 在該閘氧化層上形成一第一導體層； 圖案化該第-導體層，以於該閘氧化層上形成底部 具有一曲率的一字元閘極； 在該基底上依次形成—底介制、—電荷捕捉層與 12834說·Μ 一頂介電層並覆蓋該閘氧化層及該字元閘極； 在該基底上形成一第二導體層並覆蓋該頂介電層； 回蝕刻該第二導體層，以在該字元閘極之侧壁上形 成多數個控制閘極間隙壁；以及 在該字元閘極兩侧之該基底中形成一源極/汲極區。 17·如申請專利範圍第16項所述之非揮發性記憶體的 製造方法，其中圖案化該第一導體層的方法包括： 在該第一導體層上形成一圖案化光阻層；以及 進行一蝕刻製程，該蝕刻製程係由一第一階段處理 與一第一階段處理所構成，其中 該第一階段處理係使用氯作為反應氣體源；以及 該第二階段處理係使用氯與氫溴酸作為反應氣體 源。 18·如申請專利範圍第16項所述之非揮發性記憶體的 製造方法’其中進行該蝕刻製程之後更包括去除該圖案化 光阻層。 19·如申請專利範圍第ι6項所述之非揮發性記憶體的 製造方法，其中該曲率之曲率中心位於該字元閘極的外 部。 20.如申請專利範圍第16項所述之非揮發性記憶體的 製造方法，其中該電荷捕捉層之材質包括氮化矽。 21·如申請專利範圍第16項所述之非揮發性記憶體的 製造方法，其中在該閘氧化層上形成該第一導體層之前， 更包括在基底中形成多數個隔離結構，以定義出一記憶胞 20 1283459 14164twf.doc/c 區、一n型金氧半導體區與一p型金氧半導體區。 22·如申請專利範園第21項所述之非揮發性記憶體的 製造方法，其中該些隔離結構包括淺溝渠隔離結構二 23·如申請專利範圍第21項所述之非揮發性記憶體的 製造方法’其中在該基底中形成該些隔離結構之後，更包 括於該記憶胞區、該n型金氧半導體區與該p型金氧半導 體區分別形成p型井區、P型井區與n型井區。 24·如申請專利範圍第16項所述之非揮發性記憶體的 製造方法，其中在形成該字元閘極之後，更包括在該字元 閘極兩侧之該基底中形成一淺摻雜區。 25·—種非揮發性記憶體，包括： 一基底； 一閘氧化層，係配置於該基底上； 一字元閘極，係配置於該閘氧化層上，其中該字元 閘極之底部具有一曲率； 二一底介電層，配置於該基底上並覆蓋該閘氧化層及 該字元閘極；曰 一電荷捕捉層，配置於該底介電層上； 一頂介電層，配置於該電荷捕捉層上； 多數個控制閘極間隙壁，配置於該字元閘極之侧辟 上；以及 一源極/汲極區，配置於該字元閘極兩侧之該基底中。 26·如申請專利範圍第25項所述之非揮發性記憶體， 其中該曲率之曲率中心位於該字元閘極的外部。 21 1283459 14164twf.doc/c 27. 如申請專利範圍第25項所述之非揮發性記憶體， 其中該電荷捕捉層之材質包括氮化矽。“ 28. 如申請專利範圍第25項所述之非揮發性記憶體， 更包括配置於該基底中之多數個隔離結構。 29. 如申請專利範圍第28項所述之非揮發性記憶體， 其中该些隔離結構包括淺溝渠隔離結構。 ㈠30·如申睛專利範圍第28項所述之非揮發性記憶體， 更^括在該些隔離結構區之間配置一記憶胞區'一化型金 氧半導體區與一p型金氧半導體區。 •如申請專利顧第3()項所述之非揮發性記憶體， 更L括於該記憶胞區、該n型金氧半導體區與該p型金氧 半導體區分瓶置？财區、卩型井區與n型井區。 32·如申請專利範圍第25項所述之非揮發性記憶體， 更包括配置於該字元閘極兩侧之該基底内之一淺摻雜區。 22