TWI283070B - Method of fabricating low temperature polysilicon thin film transistor - Google Patents

Description

^ 1283070 九、發明說明： 【發明所屬之技術領域】 尤指 本發明係提供一種低溫多晶矽薄膜電晶體的製作方法， -種同時製作一 PMOS以及一 NMOS薄膜電晶體的製作方法 【先前技術】 隨著科技的曰新月異，輕薄、省電、可攜帶式的智慧型資訊 產品已經充斥了我們的生活空間，顯示器在其間扮演了相當重要 的角色，不論是手機、個人數位助理或是筆記型電腦，均需要顯 示态作為人機溝通的介面。然而現今已大量生產的非晶石夕薄膜電 晶體液晶顯示器(a-Si TFT LCD)，由於載子移動率的限制，要進一 步達到輕薄、省電、高晝質的需求已經有所困難，取而代之的將 會疋低溫多晶石夕(low temperature polysilicon，LTPS)薄膜電晶體液 晶顯示器。 請參考圖一，圖一為一低溫多晶矽薄膜電晶體液晶顯示器 〇LTPS TFT-LCD)l〇之結構示意圖。如圖一所示，低溫多晶秒薄膜 電晶體液晶顯示器1〇主要包含有一基板12，基板12上設有一像素 陣列區14、掃描線驅動電路區16以及一資料線驅動電路區18。其 1283070 中像素陣顺14上另設有複數條平簡狀掃描肋以及複數條 彼此平行抛錄各掃描、松的資躲24，且每—雜描線辦 母一條資料線24均分別定義出一像素(pixei)26，而每一像素％皆另 包含有-薄膜電晶體28與-儲存電容(storage eapadtOT) 3()。_般而 言，像素陣列區14所採用的薄膜電晶體28多為電性表現較佳之 nm〇s薄膜電晶體’而掃m峰區16與資彳慎轉區18内則均 另分別包含有複數個LTPS CMOS TFT(未顯示），用來當作邏輯電 路(logic circuit)元件，以將標準的驅動積體電路(IC)整合於液晶顯 示面板之上，並進一步降低生產成本及縮短模組處理時間。 以下僅以一同時製作一 PM0S以及一 NM0S薄膜電晶體的方 法為例，來說明習知技術中低溫多晶矽薄膜電晶體的製作方法。 請參考圖二至圖七，圖二至圖七為習知製作上閘極(t〇pgate)結構 之低溫多晶矽薄膜電晶體的製作方法示意圖。如圖二所示，習知 的低溫多晶矽薄膜電晶體係製作於基板12上，且基板12表面包含 有一第一區域40與一第二區域5〇,以分別用來形成一pM〇s薄膜電 晶體以及一 NM0S薄膜電晶體。 習知方法是先於基板12上形成一緩衝層(1^知1町句32，以避 免基板12中雜質在後續製程中向上擴散而影響所形成之薄膜電晶 體品質，接著於緩衝層32表面形成一非晶矽薄膜(未顯示），再藉由 • 1283070 -準分子雷射再結晶製程將該非晶㈣麟融後再結晶為一多晶 石夕薄膜(未顯示）’隨後再藉由—黃光_刻製程將所形成之多晶石夕 薄膜圖案化，以於第-區域懈第二區域测分別形成一多晶石夕 島(polysilicon island)34。 如圖三所示’接著進行一化學氣相沉積製程或一熱氧化製 程’以於緩衝層32上形成—閘極絕緣層(剛励論giayer)36， 並覆蓋於工乡祕糾之上。隨後再於祕絕緣料上形成一導 電層’並财-黃紐侧製程將該導電層圖案化，以於第一區 域40以及第二區域50内分別形成一第一閘極38以及一第二間極 42。 之後如圖四所示，進行一第一 _離子佈植製程，利用第一閑 極38與第二閘極42為罩幕’以於第一閘極38與第二閘極42周圍之 多晶石夕島3納形成輕摻驗極44。如圖五所示，接著形成一第一 光阻層45 ’覆蓋於第二區域5〇 ’再對第—區域⑽進行—p型離子佈 植製程’以於第-閘極38兩側之多祕島34_成二p型摻雜區， 作為-第-源極46以及-第-汲極48。其中，第—祕妨、第一 汲極48以及第一閘極38將共同組成一pM〇s電晶體6〇。 在移除第一光阻層45後，接著如圖六所示，形成一圖案化之 1283070 弟一^光阻層51，以於弟一區域50内預定形成源極或;:及極之第二光 阻層51中形成孔洞52，然後進行一N型離子佈植製程，將N型離子 經由孔洞52植入下方之多晶矽島34,以形成型重摻雜區，作為 一第二源極54以及第二汲極56，其中第二源極54、第二汲極56、 第二閘極42以及輕摻雜汲極44將共同組成一NMOS電晶體70。 然後如圖七所示，先移除第二光阻層51，再形成一介電層58 覆蓋於所形成之PMOS電晶體6〇與NMOS電晶體70上，並於介電層 58中形成複數個接觸插塞62，以分別電連結第一源極恥、第一汲 極48、第二祕54以及帛二&極56，賴可再職麵細進行 進-步之電連線製程，以將所形成之NM()Sf晶體7_pM()s電晶 體6〇屯連接於掃描線I6、資料線18、儲存電細或像素電極等其 他電路元件。 以習知技術來製作包含有輕摻雜沒極之薄膜電晶體時(如前述 之NMOS電晶體）’通⑽先池之齡進行離子佈植，以 於閘極_之多祕島㈣成輕雜汲極，隨後再麵—圖案化 之光阻層遮蓋住部分#近閘極_摻騎極，再進行—重劑量的 離子佈植製程，來形·極歧極，然爾著元件線寬越來越小’ ^利料光製程精確地定義出輕摻雜汲極44之位置也越來越困 、很4產生對位偏差或不精準等問題，而影響低溫多晶石夕薄 8 1283070 膜電晶體之電性表現。因此，要如柯 7改善低溫多晶矽薄膜電晶體 之製作方法，實為當前之重要研究課題。 【發明内容】 本發明之主要目的在於提供-種低溫多__電晶體的製 作方法，法可姻自行解的方式定義出輕摻紐極之位 置’以解決習知技術中之問題。 本發明之最佳實施_了 _種於—基板上製作不同導電 型式薄膜電晶體的方法，該基板表面包含有—第—區域與一第二 區域，係分別用來形成-PM0S薄膜電晶體以及一應⑽薄膜電晶 體。首先於該基板之該第一區與該第二區上分別形成一多晶矽 島’再形成一閘極絕緣層覆蓋於各該多晶石夕島以及該基板上，再 於第-區域以及第二區域内分別形成一第一閘極以及一第二閘 極’設於關極絕緣層上，紐先進行—_軒雜製程，以於 "亥第-閘極以及該第二閘極兩侧之各該多祕島形成—輕掺雜沒 極，再對第—區域進行？獅子絲雜，崎該第-f雜周圍之 夕曰曰夕島内形成一第一源極以及一第一汲極，接著再選擇性形成 -保護層畴於該第—祕與該第二卩雜之上方與觀，並進行 一第二離子佈植製程，以於該第二雕厢之多晶⑦島内分別形 *1283070 成一第二源極以及一第二汲極。 ^ 本發明中製作低溫多晶矽薄膜電晶體的方法，係利用自行對 準的方式來定義出輕摻雜汲極之位置，故可有效改善對位不精準 問題。此外，本發明並提供一種具有複合式閘極之低溫多晶石^薄 膜電晶體製作方法，可使該輕摻雜汲極位於該複合式閘極之下 方’以提升低溫多晶矽薄膜電晶體之電性表現。 【實施方式】 在本發明之最佳實施例中，係以一包含有一PMOS以及一 NMOS電晶體的低溫多晶矽互補式金氧半導體薄膜電晶體(1〇w temperature polysilicon complementary metal oxide semiconductor thin film transistor)為例，來說明本發明的低溫多晶矽薄膜電晶體製 作方法’然而本發明之應用並不侷限於此，而可以應用於低溫複 晶矽薄膜電晶體液晶顯示器(LTPSTFT-LCD)中顯示陣列區、掃描 線驅動電路區、以及資料線驅動電路區等各區域内之PM〇s與 NM0S薄膜電晶體的製作。 請參考圖八至圖十三，圖八至圖十三為本發明製作低溫多晶 矽薄膜電晶體之方法示意圖。如圖八所示，本實施例中所揭露之 • 1283070 低溫多晶石夕互補式金氧半導體薄膜電晶體係製作於一基板⑴ 上，且基板112表面包含有一第一區12〇與一第二區13〇，以分別用 來形成一PMOS薄臈電晶體以及一NM〇s薄膜電晶體。首先於基板 ⑴上形成-緩衝層(bufferlayer)n4，以避免基板ιΐ2中雜質在後 績製程中向上擴散而影響所形成之薄膜電晶體品質，接著於缓衝 層114表面之帛區域12〇以及第二區域13〇内分卿成一多晶石夕 島(polysilicon island)l 16。 其中在製作多晶秒島116時，除了可採用前述f知技術中之製 程方法外，亦可採用一可控制晶界位置的準分子雷射再結晶製 程’該方法係先於緩衝層114上形成一非晶石夕薄膜(未顯示"其中 該非晶石夕薄膜上並定義有至少一預定形成多晶石夕島m之主動區 域之後於忒非晶石夕薄膜上方形成一遮罩層(masklayer)，並進行 一第一頁光暨蝕刻製程，以移除該主動區域内之該遮罩層，然後 再進行-準分子雷射再結晶製程，使第一區域120與第二區域130 内之該非晶㈣膜再結晶為—多晶⑪薄膜，再糊—第二黃光暨 蝕刻製程移除該遮罩層與該非晶矽薄膜，以於第一區域120與第二 區域130内分別形成一多晶矽島116。 如圖九所不，接著進行一化學氣相沉積製程，以於緩衝層116 上形成一閘極絕緣層(gate insulating layer)118，並覆蓋於二多晶矽 11 1283070 島116上。隨後再於閘極絕緣層118上形成一第一導電層(未顯示）， =第-導電層上方形成—圖案化之第—光阻層(未顯示），以於該 *區域與該第二區域内分別定義—第—閘極⑵與—第二間極 之圖案’再進行-餘刻製程，以於第一區域⑽與第二區域⑽ /刀另％成第-閘極122與第二閘極124。在去除第一光阻層之 後，接著進行-第-N型離子佈植製程，_第—閘極122與第二 閘極124為罩幕，以於第—_122與第二_124顺之多晶石夕島 116内同時形成輕摻雜汲極126。 如圖十所示，接著形成—第二光阻層132，覆蓋於第二區域 請，再對第—區域12G進行—P型離子佈植製程。由於此-P型離 子佈植製程之佈植劑量遠超過該第一_離子佈植製程，因此將會 於第-閘極122兩側之多晶石夕島116内形成二？型摻雜區，作為一第 -源極m以及-第-汲極136。其中第一源極134、第一汲極136 以及弟一閘極122將共同組成一pmos電晶體140。 如圖十-所示’在移除第二光阻層132後，隨即於第一區域120 與第二區域130内選擇性地(selectively)形成一自行對準 (Self-aligmnentM呆護層142，以分別包覆於第一閘極122與第二問極 124之上表面與側壁。 12 1283070 在本發明之較佳實施例中，第一閘極122、第二閘極124均為 鋁(A1)金屬閘極，而保護層142則係由一第二導電層所構成，其製 作方法係先於基板112表面形成一先趨層(precursor layer)，例如金 (Au)等金屬，並覆蓋於閘極絕緣層us、第一閘極122以及第二閘 極124上’且該先趨層將會與金屬閘極相反應而形成金銘合金，以 使包覆於第一閘極122與第二閘極124上表面及側壁之該先趨層進 行反應生成保護層142，隨後再移除未反應之該先趨層，以於第一 閘極122與第二閘極124表面形成一自行對準之保護層142。其中， 由於保護層142同樣由一導電材質所構成，因此將會與預先形成之 第一閘極122或第二閘極124共同構成一複合式閘極，使得輕摻雜 汲極126會位於該複合式閘極之下方，這將能有效提昇薄膜電晶體 之電性表現。此外，自行對準形成的保護層⑷亦可為一不導電之 材料，但此時保護層142的功能便僅侷限在用來作為丽〇3電晶體 150之輕摻雜汲極126的罩幕層。 如圖十二所示’接著再形成一第三光阻層143覆蓋於第-區威 120上、’並對第二區域13〇進行一第二_離子佈植製程，利用保護 層I42為罩幕層，保護下方之輕摻雜汲極—，並於未覆蓋有保護 層142的多晶石夕島116内形成二_重摻雜區，作為-第二細44 以及一弟二汲極146。其中第二源極144、第二汲極146、第二閘極 124以及輕摻雜汲極126將共同喊—NMOS電晶體祝。其中 13 1283070 NMOS電晶體150並可與PMOS電晶體140共同構成一 CM〇s電晶 體，以作為邏輯電路(logic circuit)元件。 如圖十三所示，接著再移除第三光阻層143，並形成一介電層 148覆蓋於所开>成之PMOS電晶體140與1SHVIOS電晶體150上，並於 介電層148中形成複數個接觸插塞丨52分別電連結於第一源極 134、第一汲極136、第二源極144以及第二汲極146，隨後可再對 接觸插塞152進行進-步之電連、線製程，以將所形成之PM〇s電晶 體M0與NMOS電晶體15〇電連接於掃描、線、資料線、儲存電容或 像素電極等其他電路元件。 值知注意的是以上雖以一 PMOS電晶體以及一包含有輕摻雜 汲極之NMOS電晶體來綱本發明之低溫多祕細電晶體製作 方法’然*本發明並稀於此，可藉纽變植人離子的導電型態 而形成-NMOS電晶體以及—包含有輕摻雜汲極之pM〇s電晶 體’由於鄕财法除了植人軒的導電鶴與麵實施例相反 外’其餘製程步驟均十分近似，應為熟習該項技藝者可根 說明輕綠料知，故在此不予㈣。 ^ 與習知技術相較，本發明係利用一自行對準製程，選聲时 成一保· _於各_之上表面及觀，之後再崎保護層為》 14 1283070 罩幕，來進行後續源/汲極之製作，故能精確地定義一聰仍或 PMOS電晶體巾輕摻雜汲極之區域大小與位置，有效解料知技術 中易發生之對位不準問題，進而增加低溫多晶⑧薄膜電晶體製程 之可靠度。此外，本發明更揭露一種利用一第二導電層作為保護 層，以與第-導電層共_成—複合式閘極的方法，藉由該第二 導電層(保護層)來加大閘極所佔_，使得先前形成的輕換雜祕 將位於該複合式閘極的下方，這將進一步加速]^〇8電晶體之操作 效能，並提昇低溫多晶矽薄膜液晶顯示器的顯示品質。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所作之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。 【圖示之簡單說明】 圖一至圖七為習知製作低溫多晶石夕薄膜電晶體(LTPS TFT)之 方法示意圖。 圖八至圖十三為本發明製作低溫多晶矽薄膜電晶體(LTPS TFT)之方法示意圖。 15 1283070 【圖示之符號說明】 10 LTPS-TFT LCD 12 基板 14 像素陣列區 16 掃描線驅動電路 18 資料線驅動電路 22 掃描線 24 資料線 26 像素 28 低溫多晶矽薄膜電晶體 30 儲存電容 32 緩衝層 34 多晶矽島 36 閘極絕緣層 38 第一閘極 40 第一區域 42 第二閘極 44 輕摻雜汲極 45 第一光阻層 46 第一源極 48 第一没極 50 第二區域 51 第二光阻層 52 孔洞 54 第二源極 56 第二汲極 58 介電層 60 PMOS電晶體 62 接觸插塞 70 NMOS電晶體 112 基板 114 緩衝層 116 多晶秒島 118 閘極絕緣層 120 第一區域 122 第一閘極 124 第二閘極 126 輕摻雜没極 130 第二區域 16 •1283070 132 第二光阻層 134 136 第一汲極 140 142 保護層 143 144 第二源極 146 148 介電層 150 152 接觸插塞 第一源極 PMOS電晶體 第三光阻層 第二汲極 NMOS電晶體 17

Claims (1)

1. •1283070 十、申請專利範圍： 1 · 種低溫多晶石夕薄膜電晶體(low temperature polysilicon thin filmtransistor，LTPSTFT)的製作方法，該方法包含有下列步驟： 提供一基底(substrate)，該基底表面並定義有一第一區域以及 一弟—區域； 於該基底上方之該第一區域以及該第二區域内分別形成一多 晶石夕島(polysilicon island); 形成一閘極絕緣層(gate insulating layer)覆蓋於該基底及各該 多晶矽島上方； 於該閘極絕緣層上方形成一第一導電層； 於該第一導電層上方形成一圖案化之光阻層，以於該第一區 域與該第二區域内分別定義一第一閘極與一第二閘極； 進行一蝕刻製程，以於該第一區域與該第二區域内分別形成 該第一閘極與該第二閘極； 移除該光阻層； 進行-第-離子佈植製程，以於該第—閘極與該第二閑極周 圍分別形成輕摻雜汲極(light doped drain，LDD> ; 進行一第二離子佈植製程，以於該第一閘極周圍分別形成一 第一源極以及一第一汲極； 於該第一區域與該第二區域内，以自動對準的方气、阳 (selectively)形成一保護層分別包覆於該第一閘極與該第-門木 18 1283070 上方與側壁；以及 以於該第二閘極周圍分別形成一 進行一第三離子佈植製程， 第二源極以及一第二汲極。 2·如申請範圍第i項的方法， 且兮夂夕τ絲絲面包含有-緩衝層 μ夕阳島係形成於該緩衝層表面。 3. 如申請範圍第2項的方法，其中形成該多 下列步驟： 晶矽島之方法包含有 於=_層上形成_非祕薄膜，該非晶石續膜並定義有至少一 預疋形成該多晶矽島之主動區域； 於該非晶石夕薄膜上方形成-遮罩層(masklayer); 進Γ一第—黃光暨飿刻製程’以移除該主動區域内之遮罩層； 進仃準分子雷射再結晶製程，使該主動區域内之該非晶石夕薄膜 再結晶為一多晶秒薄膜；以及 ，丁第《光旦韻刻製程，以移除該遮罩層與該非晶石夕薄膜。 4.如申請範圍第1項的方法，其t該保護層係為-金屬層。 1如__項的方法，射選細臟保護層之方法包 含有下列步驟： 現 19 128307ο 形成一先趨層(precursor layer)覆蓋於該閘極絕緣層、該第一閘極以 及該第二閘極上，其中該先趨層將會與該金屬閘極反應，以使包 覆於該第一閘極與該第二閘極上方及側壁之該先趨層反應以生成 該金屬層；以及 移除未反應之該先趨層。 6·如申凊範圍第1項的方法，其中該第一離子佈植製程及該第二 離子佈植製程皆為N型離子佈植製程，而該第二離子佈植製程為p 型離子佈植製程。 7·如申請範圍第1項的方法，其中該第一離子佈植製程及該第二 離子佈植製私皆為p型離子佈植製程，而該第二離子佈植製程為N 型離子佈植製程。 8·種低溫多晶石夕薄膜電晶體(low temperature polysilicon thin mmtransistor，LTPSTFT)的製作方法，該方法包含有下列步驟： 提供一基底，該基底表面並定義有一主動區域； 於該基底表面之該主動區域内形成—多祕島(PGly silicon island)； 形成一閘極絕緣層覆蓋於該多晶矽島及該基底表面； 於該閘極絕緣層上方形成一第一導電層； 20 1283070 進行—第—黃光暨_製程，以將該第-導電層圖案化. 離询4f導電層兩败該多晶 夕溥Μ内形成輕摻雜汲極； ㈣_麵自動糊方式，選 (selectively)生成-第二導電層；以及 知—軸絲幕，進行n子佈植製程，以於 ” °式__分卿成-汲極以及-源極； & 該㈣綱期構成—複合式閘 μ吏物鳴幽饼顧合式_之正下方，明加該低 /皿相多晶梦電晶體之操作效能。 如申4圍第8項的方法，其中絲底表面另包含有一緩衝 層，且該多晶矽島係形成於該緩衝層表面。 10·如申睛乾圍第9項的方法，其中形成該多晶石夕島之方法包含有 下列步驟： 於該緩衝層上形成—非晶㈣膜，該非晶賴膜並定義有至少一 預疋形成该多晶石夕島之主動區域； 於該非晶⑪_上方形成—遮罩層(masklayer); 進仃-第-黃光懸難程，以移除該主祕域内之遮罩層； 進行準刀子雷射再結晶製程，使該主動區域内之該非晶矽薄膜 21 1283070 再結晶為^一多晶碎薄膜，以及 進行一第二黃光暨蝕刻製程，以移除該遮罩層與該非晶矽薄膜。 11.如申請範圍第8項的方法，其中形成該第二導電層之方法包含 有下列步驟： 形成一先趨層(precursor layer)覆蓋於該閘極絕緣層以及該第一導 電層上，其中該先趨層將與該第一導電層進行反應，以使包覆於 該第一導電層上方及側壁之該先趨層反應以形成該第二導電層； 以及 移除未反應之該先趨層。 十一、圖式： 22 -1283070 七、指定代表圖： (一） 、本案代表圖為:第_13_圖 (二） 、本案代表圖之元件代表符號簡單說明： % 112基板 114緩衝層 116多晶矽島 118 閘極絕緣層122 第一閘極 124 第二閘極 126輕摻雜汲極132 第二光阻層134 第一源極 136 第一汲極 142保護層 143 第三光阻層 144 第二源極 146 第二汲極 148 介電層 152接觸插塞 八、本案若有化學式時，請揭示最能顯示發明特徵的 化學式： 益 4