TWI282094B - Non-volatile memory element - Google Patents

Description

1282094 九、發明說明： 發明範疇 本發明係關於-種至少-個資料的非揮發儲存的記憶元件。 發明背景 資料或狀_雜發齡常絲成半導體電路所必需，非揮發記憬特 別合適用於容納小至中等的量，例如，做為實例，冗餘資料、㈣密 碼及自行測試結果，因而它們可重複地提供給使用者。 數種非揮發記憶元件為熟知本技藝者已知，做為其實例，可參考工且 書 Dietrich 版瓜及 Heinz 触ag 的"Mikr〇elefe〇nische 憶师SBN 3 221 _ 3，特別是1〇5至觸頁及122至127頁。非奸 記麵包括電可程式唯讀記憶體或EpR⑽，及具浮動閑技術的快閃記憶 體。鐵電及韻寫記顏亦為已知，這些記鐘財他們製造躺需要複 雜的方法步驟之共通缺點，其導致較高的製造成本。 非揮發記憶體的另-種形式使用可切斷的互連於集成半導體電路，一 般稱之為”溶絲”。寫至此種記憶體需要分割裝置，如雷射切斷機或產生高電 流的裝1因而此種記憶體本身的使用者總是不可能寫至該記憶體，此為 缺點特別疋當此種記憶體被用於移動系統。 ’可齡嶋增输生長在一 起的風險。結果，雌在記憶料被破壞且私為使得 發明概述 本發明係基於提供成本有效記憶元件及記憶元件裝置的問題，使得資 1282094 料儲存以簡單及可靠方式進行。 此問題可㈣根據社射請專·_特徵之轉發記憶 記憶元件裝置解決。 儲存至少-個資料的非揮發記航件 ^ 個弟一記憶胞元，第一 部份資料可寫至此及由此讀取且其具第 文U、TU —種依據第一部份資 料的方式被電不可逆向地改變），至少_個第 币一。己氐胞兀，第二部份資料可 寫至此及由此讀取且其具第二特徵(盆可 U7以種依據第二部份資料的方式被 電不可逆向地改變）’及齡至該第„記憶胞元及該第二記憶胞元的讀取裝 置’該記憶胞元以-種方式被設定使得該第_部份f料及該第二部份資料 皆以一種與資料相關的方式被決定， 、疋H㈣取裝置以_财式被設定使得 其由該第-部份資料與該第二部份資料的比較決定經儲存資料。 本發明的-個基本觀念在於該資料的冗餘儲存。在該記憶元件，由分 财可逆歧_第-記⑽元及鶴二記憶胞元的可電改㈣性儲存該 弟-部份資料於該f—記憶胞元及儲存該第二部份資料於該第二記憶胞 元。此雜徵為可物理·參數，此值種與個卿分f料相關的方式 不可逆地改變。此可由_量，如電導率，的降級而發生。為清楚地表示， 因而本發明亦基於在記憶體電路，更言之在第—記憶胞元及/或在該第 二記憶胞元不可逆降級操作的利用。 该第一部份資料及亦該第二部份資料以一種與要被儲存資料相關的 方式被定義。做為實例，該第一部份資料及該第二部份資料以他們的值的 規點對應於要被儲存資料，然而，該第一部份資料及/或該第二部份資料亦 1282094 了對應於要被儲存資料的互補值。 貧料何時要自該記憶元件讀取，此可由讀取裝置自該第一部份資料及 5亥弟二部份資料間的比較決定。 此裝置有利地確保儲存於記憶元件的資料的安全讀取，若該第一部份 貝料不再能夠被可靠地決定，例如，因無法控制物理方法的結果，則與該 第二部份資料的比較提供經儲存資料的安全顯示。 该記憶7L件裝置具許乡根據本發明的記憶元件，其餘合至該許多記 憶X件的選擇裝置’此選擇裝置以—種方式被設定使得資料可選擇性地儲 存於選自$多記憶元件的—個記航件或是自該記憶元件讀取。 因而，本發明的進-步基本觀念為具許多已提及的非揮發記憶元件的 a己kTG件裝置。藉由選擇裝置，許多f料可儲存於個別記憶元件。在二元 系、、充的貝例中’-個位兀因⑽存於—個記憶元件，因而更多的資料量可 被有利地儲存。 可藉由以專屬組件具體化的每一個記憶元件及驅動裝置實現記憶元 件裝置於包括許纽件的裝置。_，該記憶元件裝置亦可以單—半導體 電路· ’此單—轉體_在_ _方法_釘被有利地 製造。 本發明較佳細節可得自她巾請專利範圍。 在較佳發展中，第二部份資料為第一部份資料的互補值，在此情況 二該讀=以-财式被設定使得_存:諸_第_部份資料及該 弟一部伤資料間的差決定。 !282094 此處有利的是，特別為，該第一部份資料及該第二部份資料係由可改 變特徵的不同狀態儲存，干擾或不欲的外界影響因而不同程度地影響所儲 存部份資料。 較佳為，在此發展中，決定自該第一部份資料及該第二部份資料的資 料之讀取裝置以差紐的形式具齡，此具體實施例允許成本有效的 及間早的貫施。 在本叙明的一個具體實施例中，第一特徵及/或第二特徵為電阻元件的 導電率，此可憑藉導群可由—種與要被儲存部份髓相關的方式影響電 何載體區而被不可逆地改變而發生。此種電荷載體區的影響可由如熱載子 效應而引起。此裝置的一個優點為其可以習知半導體方法如CMOS容易地 製造。 在較佳發展中，電阻元件包括可電切斷互連，一般稱的料執，其可 -種與碰儲存部份資料侧的方式被破壞，此破壞相遍地因電遷移 的、、口果I生’進-步的原g為因電流熱作用的結果的熔絲軌崎化。在部 份資料儲存前及後的電阻值之卩日浦柯測量差於此騎·。若_軌被 切斷，則其導電率降至值零。 較佺實施例詳細說明 生。該電晶體的電荷載體通道因而以一種方式被影 在進一步具體實施例中，第-記憶胞元及/或第二記憶胞元皆里至少一 個電晶體，魏晶翻齡電流心—難要猶細份魏相關的方式 被降級’該飽和電流的降級因在該電晶體的閘極氧化物的熱栽子效應而發 響使得該電荷載體流被 1282094 在進-步健發展巾’根據本發明記憶元件_合至·取裝置及用做 保護由該讀取裝置蚊㈣料之暫翻。在此情況下，該讀取裝置的資料 輪出係連接至該暫存ϋ的輸人，此有魏減少至該記憶胞元的存取數至最 小值。該龍«減舰未縣_記憶胞满賴由該記憶胞元轉移 至該暫存器。至該記憶胞元的小數目存取使得其進—步降級可被儘可能地 防止。 卜較佳為，在寫人操作·，電流以與在讀取操作細不同的方向流 =電阻讀。因為祕的稍雛’於電晶體的電場分佈隨地變為不 %的，此放大簡和電流的降級，在_存值的讀取之情況下，直以與 當寫入資料時的電流相反的方向流動。此作用的原因係基於由_氧化物 的知傷及在由祕終端的額外場的損傷領域的通道流動讀的缺乏而造成 =亥電晶體的電荷«通道的有效轉。該降關而為制顯著的，若損 “閘極氧化物的電流在與飽和電流測量期間的電流的不同方向流動。 在替代發展中，該第-記憶胞元及/或第二織胞元具鳩元件，其防 止或允許紐以-種與輸人該切換元件的活化錢相關的方式流經個別元 件。 結果，可改㈣㈣_的私要影_樣地被防止，僅若部分資料被寫 至個別記憶胞70，献若資料由該讀取裝置決定，電流有利地流動。 在控制70件裝置的發展，多數記憶元件具共同讀取裝置，故需要成本的不 必要晶片區域可在如集成記憶f路的具體實補巾被節省。 第1圖顯示記憶胞元的電路結構，其巾該電晶_飽和f流之降級被利 1282094 用以儲存資料。該記憶元件具第一記憶胞元組101(以點線方式說明），其每 -個具擁有第-信號連接105的第一記憶胞元1〇3(以虛線方式說明)及擁有 第二信號連接107的第二記憶胞元1〇4(以虛線方式說明）。第二記憶胞元組 1〇2被說明為具第-信號連接106及第二信號連接108的電路區塊，其内部 - 構造相當於記憶胞元組101的内部構造，其可依所需被提供做為—些額外·-進一步記憶胞兀組，其皆具任何所欲數目的電晶體於該記憶胞元中。 第-記憶胞兀103及第二記憶胞元104分別包括許多電晶體⑽m、 112及113、114、115，其源極-沒極路徑係以串聯連接，經由在該第一記憶 胞兀103或在該第二記憶胞元104的源極姻亟路徑的串聯電路的個別信號 路徑連接該第一信號連接105至控制連接125。 該電晶體no、m、m及113、114、115的閘極端經由胞元選擇線路 接收來自解碼器109的存取控制輸出的存取控制信號。在此情況下，記憶 胞元組谢、1〇2被指定—個該解碼器-1〇9的個別存取控制輸出。該解碼器 109額外具活化健116的第一輸入及位址信號117的平行輸入。 要破健存資料信號的資料輸入118經由倒反器119連接至第一三態驅動鲁 器120的輸入及直接連接至第二三態驅動器121的輸入。該第一三態驅動 器m及該第二三態驅動器121藉由在個別禁止輸入提供的狀態控制信號 被抑制或打開，該狀態控繼號經由狀態控制輸人122引人該切換元件及 同樣地被送至該第- PMOS電晶體123的閑極端及送至該第二pM〇s電晶 體124的閑極端及亦送至控制連接125。該pM〇s電晶體123、以的個別 源極端以來自固定電壓源126的施用電壓VDD供康。 10 1282094 第一轉線路127連接該第—三__ 120的輪出至觸一 pM〇s 電晶體123的;:及極端、至第一作缺 。儿連接105、106及至差動放大器129的第 一電壓輸入。 第貝料線路⑶連接該第二三態驅動器⑵的輸出至該第二p刪 電晶請、账嫩㈣、職至_大㈣的第 一^電壓輸入。 輸出資料信號被提供於該差動放大器129的電壓輪出13〇，及被送至多 工器131的信號輸入。該多工器131具兩個信號輸出，其個別連接至兩個 破設定為㈣式正反器的暫存請、133的資料輪入。 在。亥夕马131的信號輸人所提供的輸出資料信號以—種與在該多工器⑶

A制輸人⑽b信號輸人_的柿碰。該控嶋人個職接至該解 碼器109的存取控制信號輸出。 A •在第！圖說明的記憶元件操作方法係基於Μ〇_τ電晶體的特別性 貝’ m〇sfet電晶體在操作進行期間進行飽和電流的降級，若當寫至記憶 兀件=電*具與在讀取經儲存資料時流經記憶胞元的電流不_方向或不 订遽航降級為特別顯著的。此現象與在其祕區域f晶體的不對 _傷有關。此作用藉由分別在第一記憶胞元ι〇3及第二 電晶體uo、m、112及m ” 04的 及113、114、115之串聯電路而被額外放大， 圖所說明。在本具體實施例中，每-個記，繼分別包括三個電晶體110、 111 、 112 及 113 、 il4 、 11c u5，同樣地可使用較多或較少電晶體每記憶胞元 1〇4 口亥第-錢胞元1〇3及該第二記憶胞元綱增加系統的敏感性。 1282094 泸、己11〇3、1〇4的資料藉由該差動放大器129差動地評估。 匕兀選擇線路由該解碼器1〇9 訊~ ’、’、動，基於位址信號117的位址資料項目 叹疋在胞元選擇線路的其中一、 、、 、存取控制“號為值邏輯T，若活化信號 16同樣地具值邏輯”Γ，，糸

、、土知，假设低於值邏輯”1”對應於電位VDD 值邏輯對應於零電位。 :麵馳額収義於下以更簡單表示，在此情況下，叫脈衝為暫 2’射’在嶋，物存在，柿糊_，此電位被 刀換轉壓伽，相對應地，在電連接的㈣脈衝為施用電位vdd，其 ^騎間_切換至零電位。該時_間及因而脈衝長度得自個別所欲 的作用及具不同長度。 藉存在㈣胞凡選擇線路的電位，在電晶體⑽、1H、112及⑴、 1〇1 ^ 1〇2 /馳及極雜的電荷載體通道被蝴，因而電流可流經源極·汲極路徑， 少二口己隱胞兀組1(U、102因而被活化。同時，因為該存取控制信號，該 將U虎路從自δ亥電壓輸出130切換至指定至該記憶胞元組皿、 102的暫存器132、133。 m為^至該記憶胞元組而、102，該記憶胞元組ΚΠ、丨〇2藉由位址信號 —破^擇。要被齡的:她說被提供於歸料輸人118，切換狀態由被 一二轉動器121被活化及該第一 pM〇s電晶體123及該第二pM〇s電晶 體24破關斷，該貧料輸入118因而連接至該第一信號連接祕、剛及該 12 1282094 第二信號連接107、108。要被儲存的資料信號的補償存在於第一信號連接 105、106，且要被儲存的資料信號的值存在於第二信號連接1〇7、108，值 邏輯’’Γ存在於通道連接125。為引用要被儲存記憶胞元組101、102的資料， 0-1-0脈衝被提供做為活化信號116，結果，該記憶胞元組1(U、102被活化 及電流流經該第一記憶胞元103或流經該第二記憶胞元104,此電流分別降 級該電晶體110、111、112及113、114、115的飽和電流，該活化信號116 的0-1-0脈衝長度被相對應地選擇以達到可測量降級。 為自該記憶胞元組101、102讀取資料，該記憶胞元組1(U、1〇2同樣地 由位址信號117選擇，讀取狀態由被設定為值邏輯”〇”的狀態控制信號建 立。結果’兩個三態驅動器12〇、121被抑制，且該第一 PMOS電晶體123 及該第二PMOS電晶體124被打開，值邏輯”1”存在於第一信號連接105、 106及亦在第二信號連接1〇7、1〇8，且值邏輯"〇”存在於通道連接125。若 该活化信號接著得到值邏輯”丨”，則分別在該經選擇該記憶胞元組1〇卜1〇2 的第一記憶胞元1〇3及第二記憶胞元104的電晶體no、U1、112及113、 114、115的閘極端打開，受限於飽和電流的電流可流動。根據該第一記憶 胞兀103及該第二記憶胞元1〇4的個別飽和電流及所提供傳導率，電壓越 過第一信號連接105、106及第二信號連接1〇7、108降低，在該第一信號 連接105、1〇6及該第二信號連接107、1〇8間的電壓差藉由差動放大器 、及、、、工由夕工态131儲存做為在該暫存器132、133的其中一個的值，口 要以供應電壓供應該暫存器132、133，自該記憶胞元組i(u、102儲存的資 料可由該暫存器132、133提供。 13 1282094 第2圖說明記憶元件的第二具體實施例，其與第丨圖不同在於讀取放大 器2〇1(以點線形式說明)之使用。該記憶胞元組10卜102以在第【圖所示 建造及同樣地經由解碼器應的存取控制輸出活化之。第2圖與第}圖同 樣地不同在於三態驅動器12〇、121由三態控制信號2〇2活化之，相反地， 通道連接125係連接至控制輸入2〇()。 該第-信號連接1〇5、應係連接至讀取放大器2〇1的線路127及該第 二信號連接1G7、108係雜至讀取放A|| 2G1的第三線路128。在該第一 線路127及該第二線路128的電位可藉由電晶體2〇3等化。為此目的，電 晶體203經由等化信號輸入2〇4切換或關斷。 · 而且，該第-線路127及該第二線路128經由NM〇s閃鎖加(以虛線 形式說明)及PMOS問鎖22〇(以虛線形式說明)彼此福合。該讀取放大器观 分別在第-輸出2〇5及第二輸出2〇6提供經儲存資料及關於其的互補。 該NMOS閃鎖210具包括兩個NM〇s電晶體211、212的反饋電晶體台。 在此情況下，個別-個該NM0S電晶體211、212的閘極端連接至個別另一 個該NMOS電晶體211、212的源極端。一$ 。一個NMOS電晶體叫的源極端鲁

14 1282094 的源極4及極路徑耦合至供應電壓VDD，該進一步切換電晶體223係以一種 與在第二供應輸入224藉由倒反器225提供的電壓信號相關的方式切換。 第3圖顯示在根據第2圖的具體實施例的記憶元件中的寫入及讀取操作 之性能’在寫入操作期間，首先在控制輸入200的信號被設定為值邏輯”丨”， 值邏輯”0’’存在於第一供應輸入214及第二供應輸入224及亦在等化信號輸 、 入204。讀取放大器2〇1因而未被活化。 記憶胞元組101、1〇2以藉由位址信號in選擇而寫入及藉由〇_1-〇脈衝 以活化信號116活化。同時，三態驅動器120、121由三態控制信號2〇2的 _ 0-1-0脈衝暫時打開，故對應於存在於資料輸入118的資料值及對應於其互 補的電位分別存在於該第一信號連接1〇5、1〇6及該第二信號連接1〇7、1〇8。 在寫入操作期間，該資料及其互補值藉由分別在電晶體110、111、U2及 113、114、115的飽和電流之不可逆變化而被引用至該經選擇該記憶胞元組 1(U、102。 為讀取包含於該記憶胞元組1〇1、1〇2的資料，該資料藉由位址信號117 選擇’在控制輸入200的電位被設定為值邏輯”〇”，具值邏輯”〇”的電位起初修 存在於第一供應輸入214及第二供應輸入224及亦存在於等化信號輸入 204。具有效值邏輯”〇”或值邏輯”丨”的任何信號被提供於資料輸入。 藉由三態控制信號202的0小〇脈衝，該第一線路127及該第二線路128由 至暫時產生的資料輸入的傳導連接而分別由值〇及1佔據，該第一線路127 及該第二線路128的電位藉由在等化信號輸入2〇4的0-1-0脈衝等量化，故 電位VDD/2存在於二者。 15 1282094 之後，存在於該經選擇該記憶胞元組101、102的資料由同時提供於活 化輸入116及亦提供於第一供應輸入214及第二供應輸入224的0-1-0脈衝 讀取。 第4圖顯不具可切斷熔絲的記憶元件中的電路結構，該電路與第丨圖不同 在於第-記憶胞το 103及第二記憶胞元KH的不同具體實補及亦在於控 制連接125被設定為零電位。

。亥第δ己丨思胞元1〇3及該第二記憶胞元1〇4分別包括活化電晶體4〇3、 404，其源秦沒極路徑分聰合該第一及該第二信號連接1〇5、觸、撕、 1〇8至薄互連(溶絲)4〇卜4〇2。該活化電晶體彻、4〇4的閘極端係連接至 該解碼器109的存取控制輸出。 一種寫入及讀取操作根據第丨圖所敘述的順序進行，流經薄互連類、 搬的電流破壞薄互連彻、4〇2及因而其導電率，該薄互連仙卜似的切 斷之可㈣IE1為該記憶元件的差別構造而為不顯著的，因為儲存於該記 憶元件的資料係由第-部份資料及第二部份資料的比較決定。 圖式簡單說明

藉由轉例方式提出且應連同所_式㈣之以下較佳實施例詳細 説明可對本發明更為理解，圖式中： 第1圖顯示根據本發明第—示例具體實施例的記憶胞元，其中該電晶 體的飽和電流之降級被細以儲存資料； 弟2圖顯示根據本發明第二示例呈體 丁H員如例的記憶元件，其中該電晶 體的飽和電流之降級被利用以儲存資料； 16 1282094 第3圖顯示在根據第2圖的記憶元件的寫入及讀取操作的性& 第4圖顯示根據本發明第三示例具體實施例的記憶元件，其具可切斷 熔絲。 主要元件符號說明 101、102記憶胞元組 103第一記憶胞元 104第二記憶胞元 105、106第一信號連接 107、108第二信號連接 110、111、112 電晶體 113 ' 114、115 電晶體 109解碼器 116活化信號 117位址信號 118資料輸入 119倒反器 120第一三態驅動器 121弟—二悲驅動器 122狀態控制輪入 123第一 PMOS電晶體 124第二PMOS電晶體 125控制連接 126固定電壓源 127第一資料線路 128第二資料線路 129差動放大器 130電壓輸出 131多工器 132、133暫存器 200控制輸入 201感應放大器 202三態控制信號 203電晶體 204等化信號輸入 205第一輸出 206第二輸出 210NMOS 問鎖 211、212NMOS 電晶體

17 1282094 213切換電晶體 220PMOS 閂鎖 223切換電晶體 225倒反器 403、404活化電晶體 214第一供應輸入 221、222PMOS 電晶體 224第二供應輸入 401、402薄互連

18

Claims (1)

1282094 十、申請專利範圍： 1·一種儲存至少一資料的非揮發記憶元件，其具有 •至少一第—記憶胞元(1〇3)，一第一部份資料可寫至此及由此讀取且其具 一以依據該第一部份資料的方式藉由影響電荷載體區被電不可逆地改變的 ' 第一特徵， •至少一第二記憶胞元(1〇4)，一第二部份資料可寫至此及由此讀取且其具 ~ 一以依據該第二部份資料的方式藉由影響電荷載體區被電不可逆地改變的 第二特徵，及 搞合至该第一記憶胞元(1〇3)及該第二記憶胞元(104)的一讀取裝置(129、 201)， 、 該記憶胞元以一種方式被設定使得該第一部份資料及該第二部份資料皆依 Φ 據該資料方式決定，及該讀取裝置(129、2〇1)係設定為使得其由該第一部份 資料與該第二部份資料的比較決定儲存的資料。 2·如申睛專利範圍第1項的記憶元件，該第二部份資料為該第一部份資料的 互補值，及該讀取裝置(129、201)係設定為使得其由該第一部份資料及該第 二部份資料間的差決定儲存於該記憶元件的資料。 3.如申請專利範圍第1項或第2項的記憶元件，該讀取裝置(129、2〇1)具有 一差動放大器(129)，以由該第一部份資料及該第二部份資料決定該資料。 4·如申凊專利範圍第1項或第2項的記憶元件，該第一記憶胞元(1〇3)及/或 該第二記憶胞元(104)皆具有一電晶體(no、m、112、113、114、115)且第 馨 一及/或第二特徵為該電晶體(11〇、nl、112、113、114、115)的源極-汲極 路徑的飽和電流。 5·如申凊專利範圍第1項或第2項的記憶元件，其具有耦合至該讀取裝置 (129、201)及用做儲存由該讀取裝(129、201)決定的資料之一暫存器(132、 133)。 口口 6.如申請專利範圍第1項或第2項的記憶元件，該第一記憶胞元(⑽及域 该第一记憶胞元(104)具有一切換元件(403、404)，其依據饋入該切換元件 (403、404)的活化信號而防止或允許一電流流經該第一記憶胞元(1〇3)。 7·一種具有多重如申請專利範圍第1項或第2項的記憶元件之記憶元件裝 19 1282094 日.便)正替換頁 置，具耦合至該多重記憶元件的一選擇裝置(109)，該選擇裝置係設定為使 得資料可被選擇地儲存於自該多重記憶元件選出的一記憶元件或是自該記 憶元件讀出。 8.如申請專利範圍第7項的記憶元件裝置，該多重記憶元件具有一共同讀取 裝置(129、201)。

20 1282094 七、指定代表圖·· (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明： 101、102記憶胞元組 103第一記憶胞元 104第二記憶胞元 105、106第一信號連接107 108第二信號連接 110、111、112電晶體 113、114、115 電晶體 116活化信號 118資料輸入 120第一三態驅動器 122狀態控制輸入 124第二PMOS電晶體 126固定電壓源 128第二資料線路 130電壓輸出 132、133暫存器 109解碼器 117位址信號 119倒反器 121第二三態驅動器 123第一 PMOS電晶體 125控制連接 127第一資料線路 129差動放大器 131多工器 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式 無0