TWI281545B - Methods and apparatus for characterizing board test coverage - Google Patents
Methods and apparatus for characterizing board test coverage Download PDFInfo
- Publication number
- TWI281545B TWI281545B TW092106380A TW92106380A TWI281545B TW I281545 B TWI281545 B TW I281545B TW 092106380 A TW092106380 A TW 092106380A TW 92106380 A TW92106380 A TW 92106380A TW I281545 B TWI281545 B TW I281545B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- board
- points
- characteristic
- connection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
1281545 玖、發明說明 發 應敘明:發明所屬 之技術領域、先前技術、内 '贫施方式及圓式簡單說明) 發明領域 明所屬之技術甸域】 二過去’由特定測試組合(suite)所提供之“電路板測 、’书疋以叙置範圍,,與“輛炊f闰,, 旦壯札图/、短路乾圍之方式測 里衣置範圍是測量作為1有工作、1 + ,、頁作/則喊之電路板之百分比 ’以及短路範圍是測量 下馮可接達電路板節點之百分比。 裝置範圍=置之數 裝置之總數 裝置範圍二點之數目 節點之總數 10 15 接達板測試範圍之模式之發展時期之職器可以 «电路板之所W叫卩,接達電路“點之大部 孓95-100%))。此等電路板之密度較小 於其較低操作頻率而有此寬& I1 ’且由 式是可接受的。 ^兄中,以上的模
【先前J 發明背景 在過去十年’電路板朝向受限制之 ,預期具有其節點少於2 i事貝上 、生 , 安運之电路板很快地將 遍。此接達受限之驅動因素包括· 、、曰 20 1 電路板密度增加(褒置/平方公分增加) *電路板佈局中之精緻線 之探測目標) 一間头何形狀(即,較小 1281545 玖、發明說明 挪陣列教置曰益增加之間距密度 ‘南頻信號要求準確佈局且提供無測試目標 *電路«點數目大於在任㈣試器上 測試接點數目數倍 5 π卩上之改變使得此“舊模式”電路板測試範圍之應用 最佳為困難,而在許多情形下沒有意義。 +此“舊”模式電路板測試範圍之可使驗受到新的與 非常不㈤測試方法(例如,自動光學檢查(a〇i)與自動X光 h查(AXI))到來之影響。許多新的測試方法對於某些瑕疲 10之測试非常良好,但受限於其可測試瑕疲之數目。因此, 越來^經常變得錯誤以假設具有工作測試之裝置為充分測 試之裝置。因此,電路板經常經歷不同的測試過程,其組 合界定用於特殊電路板之“測試組合,,(請參考第2圖)。 在以上所給定電路板測試範圍特徵化狀態,需要新的 15方法與裝置用於將電路板之測試範圍特徵化。 C 明内容3 發明概要 根據本發明之典範實施例,此用於將電路板測試範圍 特徵化之方法以計數此板可能有瑕疵之特性開始,而不論 20如何可以測試此等可能有瑕疵之特性。對於各所計數可能 瑕疯之特性而產生特性點數。各特性計數顯示測試組合是 否測試可能瑕疵之特性。將特性計數組合而將用於測試組 合之電路板測試範圍特徵化。 圖式簡單說明 1281545 玖、發明說明 在圖式t說明本發明作為計數與目前之較佳實施例。 第1圖說明用於將電路板測試範圍特徵化之方法; 第2圖說明瑕疲範圍,以及涵蓋此瑕庇範圍之測試器 之VENN圖式; 5 第3圖說明近端基礎短路模式之應用; 第4圖說明元件特性計數之典範組合; 第5圖祝明將電路板測試範圍顯示給使用者之典範方 式; 第6圖說明比較用於兩個測試組合之電路板測試範圍 10 所用之方法; 第7圖說明用於任意電阻器之對於測試技術之最大理 論元件PCOLA點數; 第8圖說明用於任意數位裝置之對於測試技術之最大 理論元件PCOLA點數;以及 15 ”-n圖說明用於將電路板測試範圍特徵化之裝置之 各種實施例。 I:實施方式]| 較佳實施例之詳細說明 在說明用於將電路板測試範圍特徵化之方法與裝置之 20 前,提供一些定數: 電路板測試範圍’,(或僅為“範圍,,)是顯示測試組 合之品質。 ‘‘瑕疫特性”為任何特性,其對標準不可接受地偏離 1281545 玫、發明說明 此荨瑕症的特性包括但不受限制·· *敞開之焊接接頭。 *具有不足、過量’或變料接之焊接接頭(可能具有 或沒有電性表現)。 ;*由_麟接、料接腳,«纽置狂麵造叙鱗。 *失效的(dead)裝置(例如:由於靜電放電所造成積體 電路之損壞,或是破壞之電阻器)。 *不正確設置之元件。 *遺失不見的元件。 10 15 *旋轉180。偏極化之元件。 *對準不良之元件(典型地橫向位移)。 可以藉由執行‘‘測試”以測試電路板之可能瑕疲之特 性。在此所界定之測試為任意複雜度之實驗,而如果㈣ 試凡件u元件集合)之特性與其相關之連接均可接受,則 此測試可通過。如果任何所測試之特性不可接受則此測試 失敗。簡單的測試可以測量單一電阻器之值。複雜的測試 可以在許多的元件中測試數千個連接。“測試組合”為測 试或測试之組合,其集合是設計用於充分測試電路板,以 致於此電路板可以執行纽領域巾細想要之功能。 程師典型地會問“當一項測試失敗時 ’,、思義為何? ”然而,此問題經常由於未預期之瑕癌之 ^互仙,或甚至此項測試以是否確實之蘢罩而模糊。 例如電路内.Circuit)測試以料簡單之數位裝置 20 1281545 玖、發明說明 吟,此項測試由於以下數個原因而失敗,包括: *它是錯誤的裝置; *在一或多個接腳上有敞開的焊接接頭; *此裝置失效; •上私裝置未能將瑕疲適當地去能。 …關於將電路板測試範圍特徵化,其更有意義是問“測 «式通過—其意義為何?”例如,如果一項簡單電阻器測試 通過,則可知為:此電阻器為存在,可以運作,是在正確 9 $阻|& g中’且具有未斷開(。卿)或短路⑽⑽)在一起 !〇 之連接。 第1圖顯示用於將電路板測試範圍特徵化之方法100。 此方法以计數1〇2用於電路板可能瑕症之特性而開始,而 不响如何測5式此等可能瑕疲之特性。對於所計數各可能瑕 疵之才寸f生而產生104特性點數。各特性點數顯示此測試組 15 σ已測4可能瑕/疵之特性。然後將特性點數組合_,而 對於此測試組合將電路板測試範圍特徵化。 31能瑕疵之特^: 可乂藉由將用於電路板之描述性資訊解析而計數電路 板之可月&瑕疲特性,其包括但不受限於:佈局資料(包括 2〇 χγ位置資料)、網路表列、材料清單(bin 〇f臟心⑷,及 /或電腦輔助設計(cad)資料。 總而3之,此等用於電路板之可能瑕疵特性包括“瑕 庇領域。第2圖說明此種瑕疫領域2〇〇,以及涵蓋此瑕疲 領域200之各測試器(測試器A、測試器B、以及測試器^之 10 1281545 玖、發明說明 VENN圖。雖然第2圖說明測試器之VENN圖。可以計數包 括瑕'疵領域200之可能瑕疲特性,而不論如何可以測試此 等可能瑕疵之特性。 對於^路板可以計數若干可能瑕疵之特性。在第i圖 5方法之實施例中,將可能瑕庇特性編組為‘‘元件特性,,與 連接特|±。-般相信此兩組令之特性構成超過電路板 可能瑕/疵特性之90%。 可將此等用於元件與連接之特性進一步細分為“基本 特性”與“品質特性”。基本特性是直接影響電路板操作 之特性。品質特性可能不會直接或立刻影響電路板之操作 ’但是有可能在某時點會影響(即’作為潛在之瑕旬,或 顯示在此問題惡化至影響基本特性之前應處理之事 15 如同在此所界定,“元件,,是設置於電路板上之任何 物件例如:被動元件(例如’電阻器或電感器)、積體電路 (C)連接為、散熱器、機械擷取器、條碼標藏、射頻干 擾(RFI)屏蔽、多晶片模組(MCM)、電阻器堆疊等。美本 上,任何列示於材料清單(B〇M)表中之特件是為足元件择块 大部份之元件採用電性褒置之形式)。然而請注意,職 或電阻器堆叠之内部元件典㈣不算作^件。雖铁以上所 ::示之元件均為有實體的,然而元件亦可為無實體的(例 快閃纪憶體或複雜可程式邏輯裝置⑴扎 、 担m.丑、/ # 下載’或 衣置鮮集之功能測試)。 20 1281545 坎、發明說明 在第1圖的實施例中,元件之基本特性包括:存在、 正確^向與活性。當然,存在是最重要的,因為Γ果此 兀件遺失不存在,财他三個特性亦無法估計。 10 15 20 凊注意此用於元件存在之測試通常意指此元件是正確 的兀件 '然而,較佳將存在與正確計數為兩個不同的特性 ,以致於當將電路板測試範圍特徵化時,對於元件之正確 性不會作不正確之假設。例如,可以從電阻器q量Μ 而決定此電阻元件是存在的。然而,相同的測試只可以部 份地評估是正確的電㈣存在⑼如,因為之 測試無法確定此電阻器是否為碳組成成份電阻器、繞線電 阻器、10瓦電阻器或(^瓦電阻器)。 ^ 當無法完全確定元件是在那兒時,可將存在判定為“ 部份測試”。例如’料在似與數位以接腳之間所連 接^曾壓電阻器而言,邊界掃猫測試可證實此接腳是保持 在円的位置。然而’如果此接腳為斷開或浮動,則此狀態 亦可發生。 八存在特性之子集合為“不存在特性,,。以相同的方式 令人期望決定此電路板之元件是測試用於存在,在某些情 2下令人期望確定此7^件不存在於電路板上⑼如,在此 f月形中所、给定之電路板不載以選擇,杜之元件)。 只有在破定此測試組合測試元件之存在後(或在同時) ’才作決定此測試是否測試元件之正確性。用於測試元件 方式包括·使用自動光學檢查(A0I)系統以讀取 印刷在元件上之辨識(ID)號碼,或執行邊界掃猫測試以讀 12 1281545 玖、發明說明 取被程式設計於1C中之辨識碼。 當無法完全石崔定此元件為正確時,可將正確性判定為 “部份測試,,。例如,考慮先前所討論之電阻器測量測試 Ο 5 $ —個基本元件特性是方向。此方向瑕疲典型地存在 作為以90度遞增之元件旋轉異常。可以有若干方式此測試 組合可測試元件之方向瑕疵。例如,A〇I系統可以尋找在 定位槽。自動X光檢查(Αχι)系統可以尋找偏極化晶 片電容器之方向。電路中測試(ICT)系統可以確認二極體 10 之極性。 此元件活性之特性可以包括所想要多的因素。在第i 圖方法之實施例中,活性代表整體功能,但並不意味此元 件執行功能足夠地好以達成任何特殊的目的。例如,如果 通過此邊界掃目苗連接測試,則此參加測試之元件必須為合 I5理地活性(即,其測試接連存取埠(TAP)良好,其TAP控制 器運作,其I/O接腳運作等)。如果74〇〇 4_NAND2_ NAND閘通過測試,則亦可假設1C之活性。而且,成功地 測!電阻器值亦顯示電阻器之整體功能(例如,此電阻器 未破裂,或未在内部短路或斷路)。 20 在第1圖方法之較佳實施例中,此所計數元件之唯一 口口貝斗寸性為7C件之對準。對準瑕庇包括··橫向位移相當小 的距離,旌坐& 和戍度’或橫向朝向(bill-boarding)(此裝置是 太干接在位,彳曰你丨a —1 j向一側而非與電路板齊平)。對準與方向 之不同在於,,μ* #丄、、任 此對準之瑕疵可能不會導致立刻的故障,但 13 W1545 坎、發明說明 會顯示退化過程問題或將來之可靠性問題。 ,乂上凡件之特性,在此一起有時稱為pc〇LA特性(即 存在、正確、方向、活性,以及對準)。第1圖之方法較 :汁數用於電路板以及可能其他之所有此等可能之嶋 十生Ο 纟本說明書之範圍内計數少於所有此等特性及 ^或不同之特性。此外,可以計數PCOLA特性集合中之不 同者用於電路板上不同的元件及/或元件型式。 #實體元件之特性 10 15 20 雖然已經介紹過“非實體元件”之觀念’此非實體元 件之純值得進一步討論。通常藉由添加一或多項活動而 只體之兀件與貫體兀件產生關聯。在快閃式或 下栽的情況中’此項活動是在電路板上執行程式之過程, 其將此等位元安裝於相關之實體元件中。一旦經辨識,可 將此非只H疋件與其特性處理作為電路板之“元件空間, 之—部份而用於電路板測試範圍特徵化之目的。以上所概 略描述之許多元件與連接之特性並不適用於非實體元件。 例如,只有存在與正確性(即,程式化之存在與程式化之 正確性)可應用至快閃式記憶體之下載。 元件型式之特 1 雖然PCOLA之元件特性被認為構成元件之可能瑕疵特 II之90 /〇或以上。此等特性之某一些對於特殊之元件型式 可此/又有思義。如果不需測試一特性,則無須將它計數。 其…果為,第1圖方法之實施例計數用於不同元件型式之 不同之可能瑕疵之特性。 14 1281545 玫、發明說明 有時候元件型式可能為未知, 。如果是此種情形, I型式之不同的可 5 導出元件型式)。 仁可以辨識封裝之型式 則第1圖<方法可以計數用 能 於不同封 瑕疲特性(目㈣常可㈣裝型式推 10 連接(典型)是如何將元件電性連接至 此」、連接是形成介於元件接卿與電路板節點餐之二^ 本沉明書之目的,將“接腳,,這字使用作 於 :置:於將元件連接至電路板,包括:接腳二 ::連二一妾觸。此烊接與…裝式心 如·· Φ二之凡件可以具有至電路板零或多個連接。例 '阻為只具有兩個連接,Ic可以具有數百個連接,以 及散熱片不具有連接。 乂 15 20 連接之锊例是光子連接(例如··介於光 光線接收裝置之Η夕、去^ 考丁衣置與 之間之連接’歧介於光線發射/接收 =先子連接器或讀之間之連接)。雖然並非電性連接, ;而使用光子連接以傳送信號。因此,在電路板上 射器是借助於弁_贲ρ ^ 收_二:而連:至光電接收器’此發射器接 、、_ ·、、、牛,而以電纜在其各終端具有連接。 成為以下討論因素之假設為,在將有價值之元 於電:板上之前,此空的電路板是“被知為良知,,。因^ 跡元件安裝於電路板時,並無内龜於電路板節點 跡权疲(例如··短路、斷路,或品質物件像是不當之特 15 1281545 玖、發明說明 欲阻抗)。 在第1圖方法之實施例令,此連接之基本特性包括: 短路、斷路與品質。 紐路是非所想要之連接。短路典型地是由裝附之瑕疵 J 士弓曲接腳與過度焊接所造成。因此,可以使用以接近 程度為基礎之模式(參考第3圖)以計數。如果兩個接腳(例 接腳A,B,C,D,E)是在所規定之“短路半徑之内, 、J匕們有機會成為連接不良,且兩個接腳之間之短路應被 ι〇计數為此電路板之可能瑕疵特性。以接近程度為基礎之短 路冲數可以使用以下而實施:(1)各接腳之χγ位置,(2)元 件所安裝電路板之側(頂部或底部),以及⑺有關於此元件 300疋女裂於表面或通孔之資訊。 由於紐路是兩個接腳反射式特性(即,如果接腳A對接 腳B紐路,則接腳3對接腳A短路),此短路測試組合之範 15圍是藉由只計數用於兩個接腳之一之短路作最低之估計。 ^田汁數紐路日守,可以將在短路半徑中之兩個接腳藉由 私路板佈局連接至相同的節點。因此,在此兩個接腳之間 可以似乎不存可能瑕疵之短路特性。然而,仍然可以存在 4曲之接腳或過度焊导妾,且接腳因此可以不適當之方式短 20路。因此,對於此等接腳仍可計數短路特性。只有某些測 試器可以測試此種短路特性,並且所辨識之瑕疵可以為良 性的。然而,此瑕疵可以警告可靠性問題或製程問題。 在過去,具有對於電路板所有節點接達存取之電性測 試器,可以測試各節點之對所有其他節點之電性獨立無關 16 1281545 玖、發明說明 (〜除非對於此寺節點存在可以適當短路之理由)。雖然是非 帛徹底,然而此等_ $ % r H式許多非常不可能之短路,因 ^費測試時間。現在對電路板節點之電性接達變 =限,而出現用於偵測短路新的技術。許多此等技術 疋針對電路板節點之子集合,且此等子集合典型地(但非 二W不相父。藉由使用以接近程度為基礎之模式以計數 了此之短路’此弟丨圖之方法可以將此等新技術短路 更佳的特徵化。 10 15 20 辦路(通常在此稱為“焊接接頭斷路”)是在連接中缺 乏連續。此斷路典型地是(如同於此情形中)例如在當介於 ㈣與其所連接電路板節點墊之間有無限大之直流⑽)阻 抗時’則為完全斷路。存在一種“電阻,,連接,其並非真 ^的断路(open)而在測試期間以電性方式無法察覺。為此 月之目的’而將根據此等電阻連接之可能瑕症計數為品 質連接特性。 σσ 在第1圖方法之較佳實施例中,此連接之唯一品質特 5計數為“焊接接m僅為“品質,,。焊接接頭 品質包括的瑕_如:過度焊接、焊接不足、㈣不良、、 空隙等。此等減典型地不會造成立刻(或永久)之斷路或 紐路。然而,它們顯示必須處理之製程問題與可靠性問題 。例如,焊接不足在電路板使用壽命中稍後會導致斷開: 焊接接頭。在相鄰接腳上之過度焊接會增加接腳之間之電 容,而有損其高速傳送信號之特徵。不當的潤濕或空隙會 導致連接中增加之電阻。某些品質瑕_如適當形成但破 17 1281545 玖、發明說明 疋,在計數用於連接之 如果沒有測試器可以測 路板測試範圍時最好將 裂之焊接接頭是非常難以測試。但 可能瑕疵特性中應考慮此等瑕疵。 試可能瑕疵之特性,則在當評估電 其揭露。 關於斷路與短路,岸咅 路,斤短路m甘 接典型地容易受到斷 -路/、有在與其他光子裝置之間為可能 果更換電纜時會發生。 k如同如 致Γ上所有的連接特性在此有時稱為SOQ特性(即,短 10 耐路以及品質)。此第1圖之方法較佳計數用於電路板 以及也許其他之此等可_寺性。然而,在本發明之範 圍内計數少於所有此等特性及/或不同的特性。此外,= 以對於在電路板上不同的元件及/或元件型式計數此 特性集合中不同者。 15 減第1圖之方法對於所計數之各可能瑕疲特性而產 生特性點數。各特性點數顯示測試組合測試可測試瑕疲特 性。 在簡化的計點系統中,此可能《之特性是被測試或 沒被測試。然而,此種簡單之計點經常無法充份揭示由不 20同測试組合所提供測試範圍中之變化。在第丨圖方法之實 施例中’此對於可能瑕以寺性之測試組合之測試計點為^ 完全測試、部份測試,或未測試。因此較容易將此等點數 組合,可將其轉換成等同之數字,例如: 未測試二0 18 1281545 玖、發明說明 部份測試二0.5 充份測試==1. 〇 如同在此說明中稍後將詳細說明,如果此特性是由在 測試組合中兩個或更多的測試所測試,則對於相同可能的 5瑕疵特性可以產生兩個或更多之特性點數。在此種情形中 ,應假設將此兩個部份測試之點數相加以產生完全測試之 點數。只有藉由分析以各此兩個測試所測試之範圍的情況 下才採用此種相加。藉由缺設(defauh)。因此,較為安全 使用MAX()功能將兩個特性點數組合。因此,例如,將兩 10個部份測試點數400、402(第4圖)組合以產生部份測試點數 4〇4。第4圖說明對應於相同元件之ICT與a〇i測試之 PCOLA點數之組合。 立件計數 如果此PCOLA特性是被計數者,則可將此被給定元件 15 20 ⑷之特性點數(dps)組合,以產生“最初元件點數”⑽^ 如下: RDS(d)=dps(P)+dps(C)+dps(0)+dps(L)+dps(A) 可以將個別的元件點數組合以產生電路板元件點數( 即顯示般性之測試組合元件範圍)。 可以比較用於相同電路板之不同測試組合之電路板元 件點數,以決定提供給此電路板各組合之相對測試範圍。 然後可以使用此等比較以選擇測試組合 其供用於此電 路板之合適測試範 時間、執行成本、 :二而叫’主意,由於例如:執行所需 執行之難易等因素,而能不會選擇提供 19 1281545 玖、發明說明 最佳” Γέ圍之測試組合。亦可以比較電路板元件點數, 而用於調整測試.组合成份之目的。例如,如果注意到某種 版疵疋在此領域中”,則對此瑕疵可能想要作額外的測 試。 5 對於給定的測試系統亦可比較電路板元件點數。以此 方式而可評估此測試系統能力之確實性,以利試用於相同 形式計數瑕疵之不同型式之電路板。 連接 如果此所計數之特性為S0Q特性,則可將用於給定連 10接(e)之特性點數(CPS)組合以產生“最初連接點數,,(RCS) 如下: RCS(c)= cps(S)+cps(0)-f-Cps(Q) 可以將個別連接點數組合以產生電路板連接點數(即 ’顯禦測試組合之一般連接範圍)。 15 類似於可以將電路板連接點數比較用於不同之測試組 合及/或電路板亦可比較電路板連接點數。 特性點數之產生 特性點數是由測試組合之測試推導而得。對於各測試 而决疋·( 1)此測試是有關於何種元件與連接,以及(2)此 2〇等元件與連接之可能瑕疵特性由此測試而測試得多好。以 下為用於由測試推導點數之一些典型公式。 兔提供電力之類比電性測試 以下是可以由未提供電力之類七測試系統所使用之定 義: & 20 1281545 玖、發明說明 測試—語句:用於類比内部電路,此為來源位準測試 語句其執行此測試(即,電阻器)。如果此測試產生器無法 產生合理之測試,則它在類比内部電路測試中對測試語句 詮釋。 衣置—限制·輸入於電路板佈局中之裝置之公差。 測試_限制:在測試來源中所規定之測試之高與低極 限,雖然此高與低限制需要個別地考慮,為了簡單起見, 匕們在以下的規則中被集體地處理。 對於電阻益、電容器、熔絲、跳線、電感器、場效應 1〇電晶體(FET)、二極體、以及zener二極體之點數為: 存在(P):如果(測試—語句未被註釋)則p=完全(測試) 正確性(C):如果(L)未測試),則c=部份(測試) 活性(L):如果(測試—限制< 18*裝置—限制)則[二完 全,否則如果(測試_語句未被註釋)則部份 方向(〇):如果((測試—型式為DIODE或ZENER或FET) 且(L >未測試)),則〇 =完全 短路(S):如果(p>未測試),則 標示—短路_範圍(節點—A,節點—B) 斷路(J0):如果(P>未測試),則裝置接腳點數】〇=完全 20 此標示_短路—範圍常式將任何相鄰接腳(節 點—A ’郎點_B)標示為完全測試,這包括 在目標裝置以外裝置上之接腳對。 對於電晶體(兩個二極體測試與一個BETA測試)之點數: 存在(P) ··如果((BE—二極體—語句未被註釋)則p =完全 21 1281545 玖、發明說明 ’否則如果(BE一二極體語句未被註釋)或 (BC一二極體—語句未被注釋)則P =部份 正確性(C):如果(L >未測試)則c二部份 活性(L):如果((BETA一測試—語句未被註釋)且(beta_ 5 測試—限制< 1·8* BETA—裝置—限制))則L = 元王’否則如果(BETA一測試_語句未被註釋 )則L =部份 方向(〇):如果(L>未測試)則〇=完全,否則如果(p> 未測試),則0=完全 在基極、射極,以及集極焊接接頭上之短路與斷路範 圍疋包括在以上用於二極體之測試中。 。月,主思在以上的計點中BE(基極/射極)與^〔(基極/ 集極)測試是PN接合測試,其檢查裝置之存在。使用二極 體測試以測試此接合,亦請注意BETA—測試〜語句測量對 15於兩個不同的基極電流值,測量電晶體之電流增益。 對於部件程序庫,包括但不受限於電阻器堆疊,可以 使用子(child)之點數以估計其親(parent)。因此, 存在(P) · P = <任何子之最佳存在點數> 正確性(C):如果(L>未測試),則C==部份 2〇 活性(L):如果(子-活性—測試_完全二子〜全體數目) 則^完全’否則如果(子〜活性」則試—完全 > 1)則L =部份 方向(〇):如果(L =完全)則〇 =完全 在子裝置接腳上短路與斷路範圍是包括於其子測試中 22 1545 玖 發明說明 t請注意子-活性—測試—完全等於子裝置計點^二完全之 =目。而且,所有—子—數目等於所有子裝置之數目,且不 5包括“未測試”之子裝置。“未測試裝置,,具有輸入於電 路板佈局中之“ NT”選擇。 對於開關(臨介測試-可以具有子測試)與電位計(具有 :個子測試之電阻器測試),在所有的子測試均已根據先 前提供之規則計點之後,則可以應用以下的規則: 存在(P) : p=<子之最佳存在點數> 0 正確性(C) ··如果(L〉未測試)則C二部份 活性(L):如果(完全—測試—子測試等於子測試—所有一
數目)則L號完全,否則如果(完全—測試_子 測試 > =丨)則L二部份 方向(0) : 0 = L 15 在經測試裝置之接腳上短路與斷路之範圍是包括於其 子測試中。 對於在並聯網路中之電容器,其等效電容為其裝置電 容值之和,各電容器以如下的方式評估: 存在(P):如果((測試—高—限制—裝置—高—限制)< (測試 m 〜低—限制)),則P二完全 短路(S):如果(P>未測試)則 標示—短路—範圍(節點—A,節點—B) 斷路(J0):如果(P>未測試)則兩個連接點數 J〇=完全 23 1281545 坎、發明說明 在上述式中’測試-高〜限制為電容器以及測試系統本 身之所期望測量誤差之累積公差之較高極限(以及測試—低 ''限制為相反)。裝置-高-限制為被測試裝置之正的公差加 上其額定值。節點一A與節點_B是在電容器接腳上的那些 5節點。 ,、有那些被確定用於存在測試之電容器有資格用於焊 接接頭短路與焊接接頭斷路範圍。並聯電容器沒有資格用 於所剩餘之正確性、活性與方向之特性之測試。 此用於旁通電谷為規則之含義為:只有大的低頻旁通 10 ^谷為會接文用於存在之點數。小的高頻電容器將對存在 &十點為未測試。例如: 1·考慮C1二500nF與C2=100nF並聯,兩者均具有10〇/〇 之公差。 對於C1,660-5 50 = 1 10 < 540,因此p =完全。 15 對於C2,660-1 10 二 550 > 540,因此 p=未測試。 2.考慮六個並聯之l〇〇nF電容器,均具有10%公差。 對於Cx,660-1 10 = 550 > 540,因此p =對於各電容 器為未測試。
Test Jet® 涓"式 20 TestJet®測試,對於在裝置上之各接腳測量在此接腳 與設置於此裝置封裝上感測板之間之電容。可以將此裝置 的一些接腳從此測試省略。Test Jet®之測試對各被測試裝 置計點為· 存在(P):如果(至少_測試—一接腳),則p =完全 24 1281545 玖、發明說明 斷路(J0):所有經測試接腳之點數J〇;=完全 在某些情形中由於有限之接達,丁以伽@之測量是經 由直接連接至在測試中裝置之串聯電阻器而實施。因此, 此串聯電阻器之特性被隱含地測試。只有在此串聯電阻器 5存在且連接的情形下,此接腳測量才可以通過。 口此,串聯電阻ϋ之存在繼承了經測試接腳之焊接接頭斷 路占數(即,电阻^之ρ =測試接腳之點數)。同樣地’ 對於電阻器各接腳之焊接接頭斷路特性是藉由接腳之測試 而隱含地測試。此用於串聯元件之焊接接頭斷路點數亦繼 10承此經測試裝置焊接接頭之J0點數(即,J〇=被測試接腳 之J0點數)。因此,在受限制之接達環境中,亦可測試此 在傳統上未被認為測試目標之裝置之特性。因此值得詢問 如果此測試通過是代表什麼意義? ”。 &性檢查 15 極性檢查測試通常包括用於多個電容器之子測試,且 可以計點如下: 存在(P) ·如果(裝置—測試—語句未被注釋),則 完全 存在(P):如果(裝置—測試—語句未被注釋),則 -0 〇=完全 接檢查測試 連接檢查測試通常包括用於多個裝置之子(sub)測試 則可以計點如下: 存在(P):如果(裝置—測試_語句未被注釋),則 25 1281545 坎、發明說明 P=完全 則所測試接腳點數 存在(JO) ··如果(P >未測試), 完全
魔術測言I ▲魔術測試是-種包括多個裝置測試之測試。此以下 =點取決於由編輯H對各裝置所計算之異f範圍數目了之 人特殊異常之值“2”表示此異常為可偵測與可診斷: 於特殊異常之值“1”表示此異常為可偵測。 10 15 20 存在(P):如果(所偵測之斷路> =1),則P==完全 正確性(C):如果(L >未測試)則C二部份 活性(L):如果((非常高> = 1)且(非常低〉叫)), 則L =部份 方向(〇):如果((測試-型式為FET)且(L>未測試) 則0 =部份 電路中之數位測試(除了邊界掃瞒之外)是由所備 剩試向量程序庫擷取,且紐 衣 、、二吊由於電路板佈局而修正。 於電路中之數位測試,可 J以將I置與連接特性計點如下· 存在(P):如果(接腳—輪出―切換>〇)則p=完全’ 正確性(C):如果(接胞j私r (要腳〜輪出—切換> 0#,jc =部份 方向(〇):如果(接腳—輪出—切換>〇)則〇=完全 存在(L)如果(接腳—輪出—切換〉〇)則完全 焊接接頭:如果(接腳人輪出)且(接腳_切換) 斷路(JO) ··則j〇=完全,X si , 70王,否則如果(切換—接腳—輪出 26 1281545 玖、發明說明 、牧判—掏入)且(接腳—切換D則 J 0 =部份 在、的式中’接腳-輸出-切換是被測試用於接收言 舁低尨唬之輸出(或雙向)接腳之數目。 輸入接腳斷路較佳永不較“部份”更佳計點,因為: ⑴異常模擬之樣式是非常稀少,且⑺由於佈局衝突(例如 ,接連之接腳)可將某些測試向量放棄。 貝丨j試 可以將邊界掃瞄電路中測 吩丁州忒汁點為間早之電路中數位 10 測試(參考supra)。 所有的邊界掃瞎測試包括測試接達蜂(tap)完整測試 ,其確保邊界掃目皆控制連接與鏈繞線在運作。因此,在以 下段落中所包3之各測試會包括有關於此測試内部結構之 所有瑕疲。對於在邊界掃目g鏈中各裝置,給予以下之點數 存在(0) ·· P==完全 正確性(C) ·如果(裝置具有1]〇碼)則c=完全,否則 c =部份 方向(0)·· 0 =完全 活性(L) ·· L =完全 斷路(JO) ·對於TCK、TMS、TDI、TDO接腳, J〇 =完全;對於TRST*與順變致能接腳, J 0二部份 fe 3 fe圍·檢查所有TAP與順變致能接腳,用於串聯 27 1281545 玖、發明說明 元件之fe合範圍(請參考在此說明中稍後 之隱含裝置範圍”)。 用於連接測試,點數: 斷路(JO)··對於各測試接腳,完全 對於各IS定高/低接腳或保持高/低接腳 ,JO=部份 隱含範圍:檢查所有用於电_- Μ ^人 男用於率聯凡件隱含範圍之經測試 之接腳 用於互連測試,點數: 10 斷路(JO):對於各經測試接腳,j〇=完全 對於各固定高/低接腳或保持高/低接腳 ’ J 0 =部份 短路⑻:對於所有經測試節點,標示—短4範圍() 15 應將經提供電力之節點加至此表,因為亦可 偵測到邊界掃晦節點與經提供電力節點 的短路。 隱含範圍:=於串聯元件隱含範圍之所有經測試 對於匯流線測試,點數: 20 焊接接頭斷路(J0):對於各經測試接腳,I完全 對於各固定高/低接聊或:持高 /低接腳,J0=部份 n 隱含範圍··檢查用於串聯 仟U、3粑圍之所有經 之接腳。 28 1281545 玖、發明說明 用於經提供電力之短路測試,點數: 短路(S):對於與矽節點8相連接之各未固定節點a, 標示—範圍(A,B) 隱含範圍:檢查用於串聯元件隱含範圍之所有經測試 5 之接腳。 此矽固定測試是測試目標之非_邊_掃瞄裝置。對於此 等叙置,可與數位化電路中裝置相同將裝置計點。因此 1 斷路(J0):對於各所使用之邊界掃瞄接腳,測試目標 10 裝置接腳,J0 =〈繼承目標裝置接腳之J0 值> 〇 隱含範圍:檢查用於串聯元件之隱含範圍之所有經測 試之接腳。 類比功能測試 15 施加於裝置之測試將接收PCOL與J0點數。施加於電 路功能的測試可被認為“非突體,,且如此地計點。 存在(P):如果(裝置_測試語句未被注釋)則p==完全 在以上的情形中,此裝置—測試—語句可以採用各種形 式。例如,許多類比供應電力測試包括對測量子(sub)測試 20之乎叫。其他的測試不包括子測試’且只作單一之測量。 因此需要各種標準以確定測試來源是否被注釋。例如,對 於具有子測試之測試,編釋器(compiler)可以尋找未注釋 之“測試”語句,以及對於未具有子測試之測試,編譯器 可以尋找未經注釋之“測量,,或“報造類比,,語句。此所 29 1281545 砍、發明說明 剩餘之PCOL與J〇特性可以計點如下: 正確性(C) ··如果(l>未測試)則部份 活性(L):如果(P>未測試)則部份 方向(0):如果(P >未測試)則〇 =完全 5 斷路⑼)·如果(P>未測試)則=對於所測試之接腳 為完全 請注意以上正確性與活性點假設,此測試對於裝置之 功能實施有意義之測量。 關於焊接接頭斷路,將此經測試接腳界定為連接至來 10源或偵測器。因此,如果實際上呼叫此子測試且其未被注 釋,則在子測試中所發現之連接只應被認為用於範圍。 試樣測試 假設試樣測試是良好地形成。這即是,假設製造過程 是依據在設置期間有關於裝置排序之規則。對於試樣測試 15 ,此代表是被界定為實際被測試之裝置。此代表是代 表組成成份其為不被測試之裝置。此代表是根據其型 式而計點’並且此代表之組成成份是如下記點·· 正確性(c): <組成成份繼承其代表之C等級> 隱含的裝t簌圍 zo 某些裝置由於有限的接達而不能由測試器直接地測試 ,但可以將其特性隱含地測試(例如,當看起來不相關的 測試通過時,可由此推論··除非一非目標之元件存在且連 接,否則此測試無法通過。 如果將測试來源經由_聯元件例如_聯終端電阻哭而 30 1281545 玖、發明說明 連接至被測試裝置’則該電阻器之存在藉由將此被測試裝 置測試而隱含測試。因此, 存在(p): p = <被測試裝置之存在點數> 如果此測試來源經由例如為率聯終端電阻器之串聯元 5 件而連接至被測試裝置’則此電阻器接腳之斷路特性是藉 由測試此被測試裝置而測試。此串聯元件之斷路特性繼承 此被測試裝置之斷路點數。因此, 斷路(J 0) · J 0 = <被測試裝置接腳之斷路點數> 自動X-光檢查(AXI)測詁 〇 AXI糸統注視電路板上密集之物件,例如導線焊接接 頭與在某些電容器中之鉅蕊,其某一些可以偏極化。Αχι 系統亦可評定焊接接頭之品質。此AXI系統亦可將一組問 題(例如,斷路)與遺漏裝置或對準問題相關。 斷路(J0):對於每一個被檢視的焊接接頭,點數 5 J〇=完全 存在(P):如果此裝置所有的接腳被檢視且相關聯,則 對於此裝置點數完全 短路(S):對於各被檢視之焊接接頭對,點數s =完全 對準(A):如果此裝置所有接腳被檢視且相關聯,則 Q 對於此裝置點數A二部份 焊接接頭品質(Q):對於各被檢視之焊接接頭,如果 測試到焊接不足/空隙或過度焊 接,則點數Q =部份,否則如果 測得焊接不足/空隙以及焊接過 31 1281545 玖、發明說明 度,則點數完全 對於挺電容器,如果檢視電容器則點數P二完全,且 如果檢視電容器之偏極化則點數方向(〇卜完全。几王且 重路板測 5 10 15 20 第5圖說明可以將電路板測試 ^ ^ , ± ^告給使用者 之方式。然而請注意第5圖最多只是作觀念說明,且 必要用作為說明可以提供給使用者之特定‘‘榮幕影像”又。 弟戰明“電路嫌剩,,作為樹之樹根 ”之-特殊實施例中,沒有單_顯示或“點數,,盆^ 甩路板測試範圍。而是電路板測試範圍是由電路板元件點 數與電路板連接點數(電路板 干犯固與電路板連接範圍 之顯示器)之組合所代表。此雷踗拓—I 按乾^ 甩路板70件點數顯示測試組 :以測試在電路板上所有元件之所有可能瑕疲特 性。同樣地’電路板連接點數顯示測試組合之能力,以測 滅在電路板上所有連接之所有可能瑕寂特性。 女果使用者想要更詳細地檢查電路板元件範圍,使用 者可以向鑽研至用於各種個別元件之點數(範圍顯示器)。 以替代的二式(未圖示)’使用者可以從電路板元件範圍向 下鑽研至“元件形式”,並且然後向下鑽研至個別元件。 對於各元件,使用者可以向下鑽研至元件之個別特性 如果想要的話,則可以止 貝JTU如先則况明將此等特性編組為“ 基本”特性與“品質,,特性。 類似於使用者可以更詳細地檢查元件範圍之方式,使 用者可以向下鑽研至用於欠 、所用衣各種個別連接及/或連接組(未 32 1281545 玖、發明說明 圖不)之點數(範圍顯示器)。對於各連接,使用者可以向下 錶研至個別連接之特性。如果想要的話,可以將此等特性 編組為“基本”特性與“品質,,特性。 第5圖更說明元件與連接之間之對應,由於此對應之 結果,可以對使用者提供選擇向下鑽研至元件範圍中,並 且然後超越以檢視用於特定元件(或者也許元件型式)之連 接範圍。 达蓋ί·=ζϋ之)電路板測詖綜.11| 以上之4又洛已經介紹了設計以測試相同電路板之用於 1〇兩個測試組合之比較測試範圍點數之觀念。第6圖更一般 性地把說明此觀念。作為方法6〇6用於比較兩個測試組合 之電路板測試範圍。此方法6〇〇以計數6〇2對於電路板可能 瑕疵之特性開始,而不考慮此兩個測試組合之一。對於各 測試組合,以此組合計點6〇4以響應此用於可能瑕疵特性 15之組合測試是否被計數。然後可以比較6〇6用於兩個組合 之相對應點數,以決定各組合提供給電路板之相對範圍。 里之最大點备 在將甩路板測試範圍特徵化中至少有兩種理論上“最 大…,占數t型式為有用。其為··⑴假設所有可能瑕庇特性 被充份測試而可達成之(元件與連接之)最大點數;以及⑺ 如果測4組合為確貫的話,由特定測試系統(或多個系統) 所可達成之最大點數。 假設所有可能瑕疵特性均充份測試所有可達成之最大 點數僅為: 20 1281545 玖、發明說明
MaXi(BDS) =對於所有的 d,Sum RDS(d) · (而BDS =電路板元件點數;且影響 RDS(d)之所有元件特性均已充份測試) Maxi(BCS) =對於所有的c,Sum RCS(c); 5 (而BCS二電路板連接點數,且影響 RCS(C)之所有連接特性均已充份測試) 以上之最大點數”在決定是否有超過測試組合範圍 之可能瑕疵特性時有用。然而,以上之最大值並未顯示是 否此瑕疵超過測試組合範圍之範圍,這是因為:(1)測試組 10合不確實,或(2)對於瑕疵之測試超過可供使用測試系統之 能力。因此,如果此測試組合為確實,則計算由特定測試 糸統(或多個系統)所可達成最大點數是有用的。此第二對 最大點數並未假設此等影響化1)8(€1)與RCS(c)之所有特性點 數均被完全測試,而是假設給定特定之測試系統(或多個 15系統),各特性點數達成其最大值。因此,
Max2(BDS)=對於所有的d , SumRDS(d); (給定特定之測試系統(或多個系統),將 影響RDS(d)之所有元件特性設定至其最 大值) Z〇 MaX2(BCS)=對於所有的 c ’ Sum RCS(c); (給定特定之測試系統(或多個系統),將 影響RCS之所有連接特性設定至其最大 值) 弟7圖說明對於任何電阻器之最大理論元件PCOLA點 34 1281545 玖、發明說明 數對於(VS)測試技術,以及第8圖說明對於任何數位裝置 之最大理論元件PCOLA點數對於於(v_試技術。如果有 任何方式所給定之測試系統可以對在討論中之特定元件: 式(例如在第7圖中之電阻器,與在第請中之數位裝置)達 5成完全或部份範圍,則可藉由將特性評定為“完全,,或“ 部份”而輕易地將在第7與8圖中之表格填滿。在填入第7 與8圖中之表時,典型地將不討論以下之問題(因為其注意 力焦點是在“理論,,最大值):與高值電容器並聯之低值 電容器之可測試性,或所給定IC具有由散熱裝置所覆蓋之 10 可讀取標鐵。
MaX2(BDS)與MaX2(BCS)之點數是相對於Αχι測試系統 而计异,則AXI PCOLA點數可以從第7與8圖掏取。然而, 如果MaxKBDS)與MaxdBCS)點數是相對於Αχι與Am以及 測試系統之組合而計算,則對於在第7與8_八〇1與八幻線 15之相對應?(:01^八點數可以使用MAX()功能而組合,然後可 以使用 MAX() PCOLA點 m十算 MaX2⑽8)與 MaX2(Bcs) 點數。在後者的情形中,請注意例如用於A〇I與Αχι測試 組合最大正確度點數為“完全”。 圍特徵化之奘署_ 2〇 第9圖說明用於將電路板測試範圍特徵化之裝置9〇〇之 第一實施例。裝置900包括:(1)裝置9〇2用於計數用於電路 板之可能瑕疵特性,而不考慮此等可能瑕疵特性如何可以 被測試’(2)裝置9G4 ’用次對所計數之各可能瑕,疵特性, 決定且計點此測試組合是否對可能瑕疵之特性進行測試, 35 1281545 玖、發明說明 以及(3)裝置906,用於將點數組合而將用於測試“之兩 路檢測試範圍特徵化。藉由例子,此裝置_可以制; 體、軔體、硬體,或其組合 5 10 15 之形式在此裝置之實施例中 ,各其凡件是在儲存於電腦可讀取儲存媒體(例如:CD_ ROM、PVD、軟磁碟、硬碟機、或記憶晶片)上之電腦可 讀取程式碼中實施。 第10圖說明用於將此電路板測試範圍特徵化之裝置之 第2實施例’此裝置是在儲存於電腦可讀取儲存媒體⑽上 之電腦可讀取程式碼1000、1012、1016、1018中實施。程 式碼讓之第一部份建立用於電路板之可能瑕疵特性之: 1008。此碼藉由將用於電路板之描述資訊⑽2解析,而汽 取用於電路板之元件與連接資訊,然後將此可能瑕鱗性 1004與所擷取之元件與連接資訊連接。程式碼之第二部份 1012將測試組合1010解析且從其擷取測試物件1〇14。各測 試物件1014包括測試之細節,以及由此測試所測試之元件 與連接之表。程式碼1016之第三部份,藉由辨識在各令之 共同το件與連接,將測試物件1〇14與可能瑕疵特性之表 1008中之項目連接。程式碼10丨8之第四部份將特性點數分 配給可能瑕疵特性之該表1008申之可能瑕疵特性,以響應 是否此在有關測試物件1014測試令對可能瑕疵特性進行測 試0 程式碼之此等部份並無必要為不同。因此,程式碼、 物件、常式等可以由各種碼之部份共用,並且取決於此碼 貫施之方式’此寻碼可以或多或少地被整合。 36 20 1281545 玖'發明說明 此由程式碼所存取之描述性 於電路板之XML佈局檔案之 可™用 採用其他形式,且可以一“/、^,此描述資訊可以
一 %路板碉路表、材料清單、c AD 貧料’或其他來源導出。 元件與連接資訊可以採 ^ ^ 禋形式。例如,元件資訊 接腳與節點資訊之形式。 K賴可以採用 10 此可能瑕疲特性是由程式碼將它與電路板之元件 接資訊連接,可關如從儲存元件與連接形心及盆;:能 «特性之«庫綠。然後來自„料庫之:^、可以 與用於特定電路板而辨識之元件與連接相連接。在第蝴 f:置之實施例中’此資料庫可以經由介面(例如顯示於電 腦螢幕上之圖形使用者介面(GUI)而更新。 與電路板之元件與連接有關之特性,可以包括辨識為 su㈣之PCOLA與S0Q特性之一些或全部。此外,不同的 可能瑕疮特性可以與不同的元件、封裝,及/或連接型式 相關聯。關於此連接之可能短路,程式碼可以藉由評估連 接至於此電路板描述資訊中所辨識之其他接腳及/或節點 之接近,而將此連接之短路特性與零或多個短路相闕聯。 在第10圖裝置的實施例中,將測試物件製成為xml物 件。然而,瞭解此項技術之人士可以體認,此測試物件可 以不同的方式維護。在此所使用之“物性,,不僅包括在“ 物件&向程式設計意義中之物件,而且包括任何的資訊 結構’其被維護用於以下之目的··追蹤測試細節,以及由 37 1281545 玖、發明說明 此測试所測试元件與連接之表之細p —第11圖。兄明用於將電路板剛試^圍特徵化之裝置之第 貝&例# a泣匕叙置是在健存於電腦可讀取儲存媒體 謂上之電腦可讀取程式碼⑽中實施。不同於在第ι〇圖 5中所說明的裝置,此在第_中所說明之裝置並未加入建 立此電路板之可能瑕疲特性之表。而是’程式石馬贈將現 有的測試組合與用於電路板之可能瑕疫特性表分析,並且 然後將特性點數分配給可能瑕症特性,以響應此測試組合 是否測試此等可能瑕疵特性。 1〇 纟第U®裝置之實施例中,特徵點數包括用於··完全 測試、部份測試、以及未測試之等同數值。 當-可能瑕症特性由在測試組合中兩個或更多之測試 所測試,且對於相同之可能瑕蔽特性存在兩個或更多特性 點數時,額外之程式碼可使fflMAX函數將兩個或更多的特 15性點數紐合。此程式碼亦可將所給定元件特性點數組合, 以產生用於給是元件之元件點#丈。同·也,程式碼可以將 所給定連接特性點數組合ϋ生用於給定連接之連接點 數。此程式碼亦可將所有元件特性點數組合,以產生電路 板元件點數,並且將所有連接特性點數組合,以產生電路 20 板連接點數。 凊注意此用於將電路板測試範圍特徵化之裝置並不需 要運轉時之測試資料。 雖然在此已詳細說明本發明之較佳實施例,應瞭解此 新穎之觀念可以變化地實施與使用,並且所附申請專利範 38 1281545 玖、發明說明 圍之用意可被設想為包括除了由習知技術所限制以處之此 等改變。 【圖式簡單說明】 第1圖說明用於將電路板測試範圍特徵化之方法; 5 第2圖說明瑕疵範圍,以及涵蓋此瑕疵範圍之測試器 之VENN圖式; 第3圖說明近端基礎短路模式之應用; 第4圖說明元件特性計數之典範組合; 第5圖說明將電路板測試範圍顯示給使用者之典範方式; 10 第6圖說明比較用於兩個測試組合之電路板測試範圍 所用之方法; 第7圖說明用於任意電阻器之對於測試技術之最大理 論元件PCOLA點數; 第8圖說明用於任意數位裝置之對於測試技術之最大 15 理論元件PCOLA點數;以及 第9-11圖說明用於將電路板測試範圍特徵化之裝置之 各種實施例。 【圖式之主要元件代表符號表】 100,600…方法 102,602…計數 104…產生 106···組合 200…瑕庇範圍 300…元件 400,402,404…部份測試點數 606…比較 900,902,904,906···裝置 1000,1100…電腦可讀取儲存媒體 1002…用於電路板之描述資訊 1004…部份瑕疯特性 1006…程式碼 1008…表 1010…測試組合 1012,1016,1018…程式碼 1014…測試物件 1020· "GUI 碼 1102…電腦可讀取程式碼 39
Claims (1)
1281545 拾、申請專利範圍 第92106380號申請案申請專利範圍修正本 95.1213 1. -種用於將電路板測試範圍特徵化之方法,其包括以 下步驟: ⑷計數用於電路板之可能瑕疵特性,而不考慮如 何可以測試此等可能瑕疵特性; (b)對於各所計數之可能瑕鋪性產生特性點數, 其顯不此測試組合是否測試此可能贼特性;以及
⑷將特性點數組合,w㈣於測試組合之電路板 測試範圍特徵化。 2·如申凊專利範圍第w之方法,其中至少部份藉由將用 於電路板之網表分析,而計數此等可能瑕&特性。 3·如申晴專利範圍第丨項之方法,其中至少部份藉由分析 用於電路板之材料清單,而計數此等可能瑕疫特性。 4·如申請專難圍第丨項之方法,其中至少部份藉由分析 於電路板之CAD資訊,而計數此等可能瑕龜特性。
5·如申請專利範圍第1項之方法,其中此所計數之可能瑕 疵特性包括元件特性與連接特性。 6·如申請專利範圍第5項之方法,其中此所計數之可能瑕 疵特性更包括非實體特性。 ★ 1專利把圍第6項之方法’其中非實體特性為程式 化之正確性。 •如申清專利範圍第1頊 項之方法,其中此所計數之可能瑕 症特性包括至少一 ― 以下之7L件特性、存在、正確性、 方向、活性,以及對準。 40 1281545 fe、申g靑專利箪货匱 9 ·如申請專利範圚筮 』摩巳囡弟1項之方法,其中此所計數之 疵特性包括你、 可把瑕 匕括攸以下所構成的組所選出之至少一 性:存在、正確性、方6 件特 f 方向、活性,以及對準。 1 〇 ·如申請專利範圊筮 軏圍弟1項之方法,其中此所計數之不间夕 可能雌特性是用於不同的㈣型式。 k 1 1 ·如申請專利範圚筮! τ5 > i 粑圍第1項之方法,其中此所計數之不同之 可能瑕症特性用於不同之封裝型式。 12·如申料鄕圍第w法,其巾此料數之 10
广此特性包括至少-個以下之連接特性:短路、斷路“ 以及品質。 13.如申請專利範圍第丨項之方法,其中此等所計數之可能 瑕疫特性包括由下所構成之組所選出之至少—連接特 性·紐路、斷路,以及品質。 14·如申.月專利靶圍第w之方法,其中特性點數包括用於 70王測忒、部份測試,以及未測試之等同數字。
A如申請專利範圍第1項之方法,其中當⑴可能瑕疲特性 是由在測試組合中兩個或更多的之測試進行測試時, 以及(11)對於相同的可能瑕疵特性產生兩個或更多的特 性點數時,則將特性點數組合以將電路板測試範圍特 徵化是包括··使用MAX函數將兩個或更多的特性點數 組合。 16.如申請專利範圍第丨項之方法,其中將特性點數組合而 將電路板測試範圍特徵化是包括:對於給定之元件, 將此元件之特性點數組合以產生元件點數。 41 1281545 拾、申請專利範圍 17·如申請專利範圍第丨項之方法,其中將特性點數組合而 將電路板測試範圍特徵化是包括:對於給定之連接, 將此連接之特性點數組合以產生連接點數。 18.如申研專利範圍第1項之方法,其中將特性點數組合而 將電路板測試範圍特徵化是包括: (a)將所有的元件特性點數組合,以產生電路板元 件點數;以及
(b)將所有的連接特性點數組合,以產生電路板連 接點數。 10 19·-種用於將電路板測試範圍特徵化之裝置,其包括: (a)電腦可讀取儲存媒體;以及 ()儲存於電腦可讀取儲存媒體上之電腦可讀取程 式碼,包括: 15 (1)用於建立電路板所用之可能瑕純性之表的 程式碼m碼:⑷分㈣於電路板之描述資訊, °用於電路板之%件與連接資訊,以及⑻將可能 瑕疲之特性與射桃之元件與連接資訊相關聯;
20 ()用於刀析測試組合且從它擷取測試物件之程 式碼;各測試物件包括:⑷測試細節以及⑻由此測 試所測試之元件與連接之表; ㈣藉由辨識在其各中之共心件與連接將測 物件與在可能瑕疵特 ιν β #丨生表中之項目相關聯之程式碼 Μ及 ()用於將特性點數分配給在該可能瑕疲特 性表 42 1281545 拾、申請專利範圍 中之可能瑕疵特性的程式碼,以響應此在相關測試物 件中之測試是否測試此等可能瑕疵特性。 20·如申請專利範圍第19項之裝置,其中此用於電路板之 描述資訊是用於電路板之XML佈局檔案。 5 21·如申請專利範圍第19項之裝置,其中至少一些連接與 連接資訊是由接腳與節點資訊所顯示。 22.如申請專利範圍第19項之裝置,其中: (a)此可以與所擷取連接資訊相關聯之可能瑕疵特 性是短路特性;以及 1〇 (b)此程式碼藉由評估此連接對於在電路板之描述 資訊中所辨識之其他接腳及/或節點之接近,而將連 接之短路特性或零個或更多之短路相關聯。 23·如申請專利範圍第19項之裝置,其中此用於建立可能 瑕疵特性表之程式碼,將不同的可能瑕疵特性與不同 15 的元件型式相關聯。 24·如申請專利範圍第19項之裝置,其中此用於建立可能 瑕疲特性表之程式碼,將不同的可能瑕疯特性與不同 的封裝型式相闕聯。 25·如申請專利範圍第19項之裝置,其中此測試物件是 20 XML物件。 26. 如申請專利範圍第19項之裝置,其中此可能㈣特性 包括由以下所構成之組所選出之至少一元件特性:存 在正確性、方向 '活性,以及對準。 27. 如申請專利範圍第19項之裝置,其中此可能瑕疫特性 43 1281545 拾、申請專利範圍 匕括由以下所構成之組所選出之至少一連接特性:短 路、斷路,以及品質。 8·種用於將電路板測試範圍特徵化之裝置,其包括: $ (句用於計數用於電路板之可能瑕疵特性的裝置, 而不考慮此等可能瑕疵特性如何可被測試; (b) 用於針對各所計數之可能瑕疵特性而決定一測 忒組合是否測試此可能瑕疵特性並將其計點之裝置; 以及 ^ (0用於將點數組合而將用於測試組合之電路板測 试範圍特徵化之裝置。 種用於將兩個測試組合所用之電路板測試範圍比較 之方法,其包括下列步驟: (a) 計數用於電路板之可能瑕疵特性,而不考慮此 兩個測試組合之任何一個; 15 (b)對於各測試組合,將此測試組合是^測試此等 所計數之可能瑕疵特性的情形計點;以及 (c) 比較用於此兩個測試組合之點數。 30·如申請專利範圍第29項之方法,其中所計數之該等可 能瑕疲特性包含: 20 (a)由以下特性所選出之元件特性:存在、正確性 、方向、活性、以及對準;以及 (b) 由以下特性所選出之連接特性:短路、斷路、 以及品質。 31·—種用於將電路板測試範圍特徵化之裝置,其包括: 44 Ϊ281545 拾、申請專利範圍 (a)電腦可讀取儲存媒體;以及 、(b)儲存於電腦可讀取儲存媒體上之電腦可讀取程 式馬其包括用於執行下列動作之程式碼··⑴分析用 5 力電路板之測試組合與可能瑕疲特性表,以及(ii)將特 I4生點數刀配給可能瑕疲特性,以響應此測試組合是否 測試此等可能瑕疵特性。 玟如申請專利範圍第31項之裝置,其中特性點數包括用 於·元全測試、部份測試,以及未測試之等同數值。 ⑺33.如中請專利範圍第31項之裝置,其中電腦可讀取程式 碼更包括程式碼用於:當此可能瑕疲特性由左測試組 。中之兩個或更多測試所測試,且對於相同的可能瑕 疫特性存在兩個或更多的特性點數時,使用ΜΑχ函數 將兩個或更多個特性點數組合。 34. 如申請專利範圍第31項之裝置,其中此電腦可讀取程 15 <碼更包括程式碼用於:將所給定元件之特性點數組 合,以產生用於給定元件之元件點數。 35. 如申請專利範圍第31項之裝置,其中此電腦可讀取程 式碼更包括程式碼用於:將所給定連接之特性點數組 合,以產生用於給定連接之連接點數。 36•如申請專利範圍第31項之裝置,其中此電腦可讀取程 式碼更包括程式碼用於:⑴將所有元件特性點數組合 以產生電路板元件點數,以及⑼將所有連接特性點數 組合以產生電路板連接點數。 45 1281545 陸、(一)、本案指定代表圖爲:第1匱 (二)、本代表圖之元件代表符號簡單說明: 100···方法 102…計數 104···產生 106···组合 柒、本案若有化學式時,請揭示最能顯示發明特徵的化 學式:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/233,767 US6948140B2 (en) | 2002-09-01 | 2002-09-01 | Methods and apparatus for characterizing board test coverage |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200404161A TW200404161A (en) | 2004-03-16 |
TWI281545B true TWI281545B (en) | 2007-05-21 |
Family
ID=31946360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092106380A TWI281545B (en) | 2002-09-01 | 2003-03-21 | Methods and apparatus for characterizing board test coverage |
Country Status (5)
Country | Link |
---|---|
US (1) | US6948140B2 (zh) |
CN (1) | CN1479111A (zh) |
DE (1) | DE10323230A1 (zh) |
SG (1) | SG118179A1 (zh) |
TW (1) | TWI281545B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6983166B2 (en) * | 2001-08-20 | 2006-01-03 | Qualcomm, Incorporated | Power control for a channel with multiple formats in a communication system |
US8725748B1 (en) * | 2004-08-27 | 2014-05-13 | Advanced Micro Devices, Inc. | Method and system for storing and retrieving semiconductor tester information |
US7970594B2 (en) * | 2005-06-30 | 2011-06-28 | The Mathworks, Inc. | System and method for using model analysis to generate directed test vectors |
US7536600B2 (en) * | 2006-05-26 | 2009-05-19 | Agilent Technologies, Inc. | Methods and apparatus for eliminating lower value tests for a unit under test, and for developing a plurality of different and synchronized test execution orders for testing a plurality of units under test |
US20080109780A1 (en) * | 2006-10-20 | 2008-05-08 | International Business Machines Corporation | Method of and apparatus for optimal placement and validation of i/o blocks within an asic |
CN102567551A (zh) * | 2010-12-14 | 2012-07-11 | 苏州工业园区谱芯科技有限公司 | 测试覆盖率的评估系统及其方法 |
CN102147823A (zh) * | 2011-01-27 | 2011-08-10 | 浪潮电子信息产业股份有限公司 | 一种pcb可测性快速标识方法 |
US8831901B2 (en) | 2011-06-15 | 2014-09-09 | Honeywell International Inc. | Methods systems and apparatus for ranking tests used to identify faults in a system |
EP3082000B1 (de) * | 2015-04-15 | 2020-06-10 | dSPACE digital signal processing and control engineering GmbH | Verfahren und system zum testen eines mechatronischen systems |
CN108627755A (zh) * | 2017-03-22 | 2018-10-09 | 株洲中车时代电气股份有限公司 | 一种电路板全过程测试覆盖率分析方法 |
CN108627716B (zh) * | 2017-03-22 | 2021-08-31 | 株洲中车时代电气股份有限公司 | 一种变流器整机全过程检测覆盖率分析方法 |
CN107526027B (zh) * | 2017-09-04 | 2019-08-20 | 中国航空工业集团公司洛阳电光设备研究所 | 一种pcba板bga芯片焊点问题快速诊断方法 |
US10769340B2 (en) * | 2018-05-16 | 2020-09-08 | Mentor Graphics Corporation | Automatic moving of probe locations for parasitic extraction |
CN109166115A (zh) * | 2018-08-31 | 2019-01-08 | 天合光能股份有限公司 | 一种pcb的铜箔覆盖率的计算方法 |
TWI705258B (zh) * | 2019-01-25 | 2020-09-21 | 新範科技有限公司 | 電路檢修系統 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5271090A (en) * | 1990-03-21 | 1993-12-14 | At&T Bell Laboratories | Operational speed improvement for neural network |
AU7563191A (en) * | 1990-03-28 | 1991-10-21 | John R. Koza | Non-linear genetic algorithms for solving problems by finding a fit composition of functions |
US6400996B1 (en) * | 1999-02-01 | 2002-06-04 | Steven M. Hoffberg | Adaptive pattern recognition based control system and method |
US6167390A (en) * | 1993-12-08 | 2000-12-26 | 3M Innovative Properties Company | Facet classification neural network |
US5521513A (en) * | 1994-10-25 | 1996-05-28 | Teradyne Inc | Manufacturing defect analyzer |
US5995652A (en) * | 1995-01-23 | 1999-11-30 | Sony Corporation | Pattern searching method using neural networks and correlation |
US5691991A (en) * | 1995-03-17 | 1997-11-25 | International Business Machines Corporation | Process for identifying defective interconnection net end points in boundary scan testable circuit devices |
US5570375A (en) * | 1995-05-10 | 1996-10-29 | National Science Council Of R.O.C. | IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing |
US6091846A (en) * | 1996-05-31 | 2000-07-18 | Texas Instruments Incorporated | Method and system for anomaly detection |
WO1999022318A1 (en) * | 1997-10-27 | 1999-05-06 | Massachusetts Institute Of Technology | Image search and retrieval system |
US6144210A (en) * | 1998-06-09 | 2000-11-07 | Zen Licensing Group, Llp | Method and apparatus for finding and locating manufacturing defects on a printed circuit board |
US6279146B1 (en) * | 1999-01-06 | 2001-08-21 | Simutech Corporation | Apparatus and method for verifying a multi-component electronic design |
US6578167B2 (en) * | 1999-08-06 | 2003-06-10 | Hewlett-Packard Development Company, L.P. | Digital Component test Apparatus, an apparatus for testing electronic assemblies and a method for remotely testing a peripheral device having an electronic assembly |
US20020170000A1 (en) * | 2001-05-09 | 2002-11-14 | Emanuel Gorodetsky | Test and on-board programming station |
-
2002
- 2002-09-01 US US10/233,767 patent/US6948140B2/en not_active Expired - Fee Related
-
2003
- 2003-03-18 SG SG200301430A patent/SG118179A1/en unknown
- 2003-03-21 TW TW092106380A patent/TWI281545B/zh not_active IP Right Cessation
- 2003-05-22 DE DE10323230A patent/DE10323230A1/de not_active Withdrawn
- 2003-06-23 CN CNA031477070A patent/CN1479111A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
SG118179A1 (en) | 2006-01-27 |
US20040044973A1 (en) | 2004-03-04 |
TW200404161A (en) | 2004-03-16 |
DE10323230A1 (de) | 2004-03-25 |
CN1479111A (zh) | 2004-03-03 |
US6948140B2 (en) | 2005-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI281545B (en) | Methods and apparatus for characterizing board test coverage | |
JP3228982B2 (ja) | インサーキット試験装置 | |
US7068039B2 (en) | Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same | |
CN1690723A (zh) | 非接触式测试与诊断电通路的方法和装置 | |
US8760183B2 (en) | Fast open circuit detection for open power and ground pins | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
CN1769916A (zh) | 对不可达短路连接进行非接触测试和诊断的方法与装置 | |
JP2006515464A5 (zh) | ||
JPH01112179A (ja) | 回路板検査装置および方法 | |
US10605866B2 (en) | IC TSV scan cells with sensed and reference voltage inputs | |
CN1828322A (zh) | 不使用感测板对固定和不可接触连接的非接触式测试方法 | |
CN108693459A (zh) | 用于各种电路板的双点vi曲线扫描比对故障诊断方法 | |
Hird et al. | Test coverage: what does it mean when a board test passes? | |
US6894524B1 (en) | Daisy chain gang testing | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
Parker | Defect coverage of boundary-scan tests: What does it mean when a boundary-scan test passes? | |
US6895565B2 (en) | Methods for predicting board test coverage | |
US6529019B1 (en) | Multiple axis magnetic test for open integrated circuit pins | |
CN108254671A (zh) | 基于内插器的测试程序评估 | |
US6792385B2 (en) | Methods and apparatus for characterizing board test coverage | |
CN104952850B (zh) | 一种射频测试结构及射频测试方法 | |
JPH10142281A (ja) | 回路基板検査方法 | |
US20120290890A1 (en) | Method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards | |
CN220650802U (zh) | 一种用于检测被测装置中的电气缺陷的传感器装置 | |
US11734409B2 (en) | Determining electronic component authenticity via electronic signal signature measurement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |