TWI280380B - Testing a device - Google Patents

Description

1280380 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種用於測試一被測元件以檢測一缺陷 之測試裝置、測試方法以及一種包含一測試電路之積體電 路。 【先前技術】 A.Rubio等人於1995年在IEEE上的EDTC學報上第581頁 至第5 85頁上所發表的論文“A built-in quiescent current monitor for CMOS VLSI circuits”揭示一種用於CMOS數位 電路的晶載（on-chip) IDDQ監視器。該IDDQ監視器量測汲極 到汲極的靜態電流（IDDQ)，以提供該被測電路（也稱為CUT) 之通過或失敗測試結果。位於該CUT之VDD電源線上的一内 建受控開關開始運作。在該IDDQ測量開始時，該開關切斷 來自該電源線之該電源電壓。藉由觀察該CUT之該電源線上 該寄生電容中該電壓之該衰減速度，便可獲得該CUT之該缺 陷電流IDDQ之測量。對於小變化，此電壓隨時間而線性遞 減。在切斷來自該電源線之該電源電壓之瞬時與該電源線 上遞減中電壓下降至低於一參考值之瞬時間之時間，量測 代表該CUT之該IDDQ的衰減時間。 【發明内容】 本盔明之一目標係提供一種被測電路之測試，用於更精 確地量測該IDDQ。 本發明之一第一方面係提供一種根據申請專利範圍第i 之用於測武一被測元件以檢測一缺陷之測試裝置。本發 87473 1280380 明〈一第二方面係提供-種根據申請專利範圍第13項之測 試，法。本發明之一第三方面係提供—種根據申請專利範 ” 14項之包括-測試電路之積體電路。有利的實施例定 義於附屬申請專利範圍中。 用於測試該被測電路（CUT)以檢測—缺陷之該測試裝置 包括一計數器，用於在-計數週期期間對時鐘脈衝進行計 數以獲得時鐘脈衝之一計數數字。該計數週期具有由該測 執循環之起始所決定之一起始，其中該測試循環發生於搞 接至該C U T之-終端之開關從該終端移除電源電壓以及由 於電=IDDQ對該Du 丁的實質上位於該終端之電容進行放電 而使仔该終端上疋電壓開始衰減之瞬時。該計數週期可能 起始於孩測試循環之起始，或該測試循環起始之後的一預 定延遲時間。該計數週期之—結束由—比較器檢測到輸二 g電壓越過了參考值之瞬時所決定。該計數週期之該結 束可能為越過該參考值之瞬時或在越過該參考值之後的一 已知^遲時間°通常’該測試裝置測試-積體電路之IDDQ —4是更為叙的是，在切斷一插腳的電源電壓之後， 精由计數所產生《時鐘脈衝數量直到該所測試之插腳的電 I下降至低於-參考電壓值為止’就可從一該所測試之插 腳來決定一被測電路所汲取之一電流。-般而言，所要測 試之該插腳係該被測元件之一電源插腳。

在數週期疋結束時，如果假定該CUT之該電容以及該 IDDQ均為#數’其中此假定是在執行該測試之電源電壓範 圍内的-可接受《假定’則該計數器之該計數值與該⑶T 87473 1280380 < IDDQ成尾比例關係。 藏疋限電路處理該計數數字並且比較該結果與一參考數 ，以決定該被測元件中是否存在一缺陷。為提升是否存在 缺1¾之決疋結果的精確度，一控制電路依據該被測電路 <特足製程參數來控制該參考數之值及/或該時鐘信號之頻 率。 居IDDQ之值在一大範圍内發生變化，舉例而言從1微安變 到11安培，此變化取決於該被測CUTi該等製程參數。每 批量晶圓的製程參數可能各異，或甚至於在同一晶圓中不 同位置的製程參數也不相同。據發現，如果該等相關製程 參數為已知，則該IDDQ會在該大範圍内一值附近的一小範 圍内發生變化。如此，當該參考數依賴於該等製程參數時 ’便可提升檢測該IDDQ是否具有一可指出一有缺陷之cut 之值的精確度。

由於該IDDQ會在一很大範圍内發生變化，所以在該計數 器之特走大小下，指出該IDDQ之值的時間測量精確度將 依賴於該IDDQ之實際值。在該IDDQ之一高值處，在一短時 間内就會越過該參考位準，並且僅僅對幾個時鐘脈衝進行 了計數。該計數器之解析度以及精確度降低了，並且因此 決定該時間的精確度降低了。不需要大計數器尺度，藉由 在这IDDQ南數值增加該計數器的時鐘頻率，就可增加時間 測f的精確度。因此，當該測量計數器所應用之時鐘脈衝 頻率依賴於該CUT之該等製程參數時，藉由計數該等時鐘脈 衝來測量該延時，使決定該IDDQ是否指出一有缺陷的euT 87473 1280380 的精確度得以提升。々口果此速度車交高，則選擇相對較高之 頻率以獲得充足解析度。如果此速度較低，那麼則選^相 對較低之頻率以限制該計數器之尺度。 EP-A-0840227揭示一種測試設備，其量測汲極到汲極之 靜態電流（也稱為IDDQ)以提供可能係一積體電路之被測元 件（也稱為DUT)之通過或失敗信號。一第一開關將該電源耦 接至琢DUT，而另一開關將一感測信號傳回至該積體電路， 以致於可中斷電源來量測橫跨該積體電路之電壓衰減。一 監視态耦接至該DUT，使得其能監視該電壓衰減。該監視器 對該電壓進行週期性採樣，並且比較每個採樣電壓值與一 預定參考值。當檢測到該採樣值低於該參考值時，便基於 S參考值以及介於該第一開關解除搞接該DUT之電源之瞬 時與直至該採樣值小於該參考值之間的採樣數量來計算該 IDDQ 〇 此先前技術測試系統必須在每個採樣瞬時比較該採樣電 壓值與一參考值，並且必須從該採樣數量與該參考位準來 計算出該IDDQ。因此，必須執行許多作業。 本發明提供一種被測元件之測試，其採用更少的作業來 量測該IDDQ。 根據_請專利範圍第2項所定義之一實施例，該控制電路 具有一用於接收外部決定之資訊的輸入，該外部決定之資 訊係關於該CUT的相對速度與該IDDQ的範圍間之關聯。 如圖5所示，在按該等製程參數所決定之該CUT的相對速 度與一特定相對速度下該IDDQ的範圍之間存在一強蜇關聯 87473 1280380 。藉由按照該相對速度來調整該參考值來更好地適應該 IDDQ的期望範圍，以提高是否存在一缺陷之決定的精確度 。應當）王意對於—晶圓中的每個積體電路而言，製造程序 t結果並不相同。此導致了具有IDDQ與速度值的積體電路 互不相同。因此，兩者參數之間的關聯函數可定義關於該 相對CUT速度的可接受IDDQ值的區域。 由於1¾ CUT之相對速度依賴於生產該cut所用之該等製 程參數，因此根據本發明之一方面之該測試考慮到了該製 造程序的可變性。 對於一批次以及相同批次Cut的一個或多個採樣而言，可 由外部來決疋外部資訊。因而將外部決定之相關資訊提供 給用於設定孩參考值及/或該時鐘頻率的該控制電路。 根據申請專利範圍第3項所定義之一實施例，該控制電路 包括一振盪器以及一計數器，該計數器及時計數該振盪器 在一預定週期期間所產生的時鐘脈衝，以決定該CUT的相對 速度。此為可行，因為該CUT的相對速度決定該振盪器的振 盪頻率。1豕控制電路具有關於該IDDQ與該相對速度間之關 聯的資訊，例如其儲存於一表中。該控制器依據所量測之 相對速度來決足該參考值。例如對於每個被測元件而言， 依據所量測之DUT速度來動態改良該參考值。此大幅提升了 檢測被測元件缺陷的精確度。 由於該CUT的該速度與該101)(5值均為已知，因此該控制 器可自行收集關於關聯之資訊。 根據申請專利範圍第8項所定義之一實施例，該定限電路 87473 -10- !28〇380 盔.用万、决疋―差數的差額電路’該差數為在-第-叶 週期期間決定之時鐘脈衝的-第-計數數字與在: 數週期期間決定之時鐘脈衝的—第二計數數字之間的: 〇將比較該差數與該參考數，以決^該贿中是 ::士：缺陷。通常會針斜同一個順執行多次測試循環， ^卜通過或失敗信號。在每個測試循環期間都會 數週期，’該計數週期的持續時間依賴於出現二 般而5 ,在每個測試循環之前，藉由將一測試 向量提供給積體電路，僅穑 " 狀態之一。 冑積一進入-系列完整定義的 万式中，、有兩個計數值的差額與該測試結果相關 。:在，根本就不相關的是該計數值與該iddq值成反比例 係。只要孩差額足夠小’則該DUT中就可能沒有缺陷。從 S-B-M3M06可獲知針對細叫測量值所執行的微分測 試。該微分測試使得其能夠檢測比背景淺漏多 的IDDQ差額。 )侍夕 根據申請專利範圍第9項所定義之一實施例，該測試裝置 針對孩被測兀件執行—系列測試循環。在每個測試循環期 7，決足-計數數字。比較每個計數數字與到目前為止所 决疋的孩寺計數數字中現行所儲存之最小值，如 數字小於該最小值，則會以該計數數字來取代所儲存^最 小值。以同樣的方式，如果該計數值大於一儲存之最大值 ，則會以該計數數字來取代儲存之最大值。在處理 等計數數字之後，㈣料數數字的該最小值及 ^ 87473 1280380 就變成可用的。如果該最小值與該最大值間之声額低於一 參考數，則該被測元件就通過該測試。 根據申請專利範圍第10項所定義之—實施例，比較一現 行計數數字與一先前儲存計數數字。如果該差額小於該參 考數，則該被測元件便通過該測試。 根據申請專利範圍第Π項與第12項所定義之實施例，該時 鐘產生器包括一溫度感測器’用於感測該積體電路之溫度 。基於感測到的溫度’該控制器亦被調整以控制該參考2 及/或該重複頻率。此考慮到了與該IDDQ相依之該溫度。 另一方面’根據申請專利範圍第5項與第6项所定義之一 實施例，由於該時鐘產生器之輸出係關於該DUT之速产並 且從該測試裝置所獲得的該計數數字係關於該IDDq電&， 因此它們亦能夠被用來對製造該積體電路所在之處i^行^争 徵化。 將參考如下所述之實施例來闡述本發明之此等以及其餘 方面，並且可從實施例瞭解本發明之此等以及其餘方面。 【實施方式】 圖1顯示測試裝置之一基本方塊圖。 Μ 電源VS透過一開關s將一電源電壓VDD提供給該被·、則元 件CUT之一輸入IN。一控制電路CO將一控制信號cs提供給 該開關S。當該控制信號CS控制該開關S而成為開路狀態時 ，該CUT從連接該輸入IN之該電容器c所汲取之靜態電流 IDDQ會造成該輸入IN處的電壓VDD’遞減。該電容器c係由 該電路的内在電容與介於VDD與接地之間所連接之其他任 87473 12 1280380 何有意添加的電容所形成之内在電容器。 一測量電路ME包括一比較器c〇M1，該比較器c〇mi提 供一輸出信號CE以指示該電壓VDD，值何時大於該參考電 [VREF。一計數器C1具有一用於接收該時鐘信號clk的 時鐘輸入以及一用於從該比較器c〇Ml接收該輸出信號ce 的啟用輸入。該計數器C1會在該輸出信號〇£指示該電壓 VDD’值大於該參考電壓VREF期間所發生的時鐘脈衝1^數 !進行計數。該計數器C 1以η位數之字組形式來提供該計 數數字Ν。 琢足限電路ΤΗ包括一差額決定電路DNC與一數位比較器 COM2。該差額決定電路DNC提供一差數DN，其為兩個連續 计數數字N，N’，···之間的差額，或為在不同測試應用期間所 發現之最大與最小計數數字N，之間的差額。該比較器c〇M2 比較孩差數DN與一參考數NTH ,以提供一用於指示該被測 元件DUT是否通過測試的信號pF。一般而言，如果該差數 大於該參考數，則該被測元件DUT就未通過測試，因為一大 差數表明至少兩個計數數字N，N，，···以及因此至少兩個 IDDQ值有很大不同。 一時鐘產生器電路CG產生該時鐘信號CLK以及該參考數 NTH 〇 如此，該測量電路ME將該電壓vdd，從該電源電壓VDD至 忒參考黾壓VREF的一下降轉換成一個n位元的數位字（該計 數值Ν)。 圖2係顯示根據本發明一實施例之測試裝置的詳細方塊 87473 1280380 圖。 再次’該測試裝置包括該電源vs，該電源vs透過一開關 s將一電源電壓VDD提供給該被測元件DUT之一輸入IN，該 DUT現在被模組化為一電流源DCS。該控制信號CS控制該開 關S。當該控制信號LS開啟該開關S時，該DUT從連接該輸 入IN之該電容器C所汲取之靜態電流IDDQ會造成該輸入IN 處的電壓V D D ’遞減。 圖2所示之測量電路ME相同於圖1所示之測量電路ME，並 且為屬於一測試模式的每個測試循環TEC，TEC，.·.提供一 η 位元長度的計數數字Ν，如果將2m測試模式應用於該DUT， 可先將該等測試結果（該等計數值N，N，，…）儲存於一記憶體 中’之後再由該定限電路TH進一步處理。該定限電路TH亦 可直接處理由該測量電路ME所提供的該等測試結果。 該定限電路TH包括暫存器RE1、RE2與RE3 ,數位比較器 DC01、DC02與DC〇3，以及一減法器DIF。該等暫存器RE1 、RE2與RE3 ’該等數位比較器DC〇1與DC02，以及一減法 器DIF透過n位元寬的一數位匯流排來交換所需求之該資料 。可藉由一微處理器或一專屬控制器（未顯示）來控制該資料 流。 首先，初始化該等暫存器RE1與RE2以使得必須儲存所有 该等計數值Ν，Ν’，·.·中的最低值的該暫存器RE1具有一儘可 旎咼的數值（111…111 )，以及使得必須儲存所有該等計數值 N，N’，···中的最高值的該暫存器RE2具有一儘可能低的數值 (000···000)。然後，在測量每個計數數字n，n，，··之後，將該 計數器C1中的該計數數字ν儲存於該暫存器RE3中。比較該 87473 -14 - 1280380 %存态RE3之内谷與泫暫存器re 1之内容，以及比較該暫存 器RE3之内容與該暫存器rE2之内容。如果該暫存器尺£3之 内卷大於該暫存器RE2之内容，則將該暫存器RE3之内容儲 存於該暫存器RE2中。如果該暫存器RE3之内容小於該暫存 备RE 1之内容，則將該暫存器RE3之内容儲存於該暫存器 RE 1 中。 在執行屬於該等2m測試模式的所有測量之後，該減法器 DIF從該暫存器RE2中減去該暫存器RE1之内容以獲得一差 數DF，其為該等計數數字n，N’，…中之最大值減去該等計數 數孚N，N，.··中之最小值所得之差數。該比較器DC〇3接收該 差數DF與该參考數NTH，以提供能指示該被測元件DUT是 否通過測試之該信號PF。如果該差數DF大於該參考數NTH ，則該信號PF就指出該被測元件DUT未通過IDDq測試，否 則’該信號PF就指出該被測元件du丁通過IDDQ測試。 如果所有測量提供的計數數字N，n，，…相互間非常接近， 對於一個或多個該等模式而言導致一更高IDDq的失敗就不 會出現。只要決定了該等計數數字N，N，，···兩項之間的差額 ，則對於所有測量而言相同的一大的偏置電流將不會影響 該IDDQ中差額的檢測。 雖然可選擇該時鐘信號CLK為一固定值以達到一所期望 之精確度，但是此值應適當地被選擇高一點。當該Du丁的 IDDQ較大時’計數器c 1在短計數週期tc期間計數足夠多數 量的該時鐘信號CLK之時鐘脈衝。對於長計數週期tC期間 ，計數器c 1必須計數大量的時鐘脈衝，並且因此計數器c i 87473 15 1280380 的位元數很大。亦可選擇該參考數NTH為—固定數以涵蓋一 批相同被測元件DUT的範圍。 然而如圖5所不，應當通過該測試的被測元件DUT的該 IDDQ與該DUT的相對速度之間具有強型關聯。圖中用灰色 區域闡明此相依關係，其指出了不同相對速度的該①⑽的 可接文值。應注意，視技術而定，因數丨.5之相對速度變化 可能與因數1000以上IDDq變化相關。因此，如果該相對速 度未知，則所選擇之參考數NTH就必須高於所有批量被測元 件DUT中最南相對速度所發生之該IDDq可接受值中的最高 值。 如果已知IDDQ與該相對速度間之關聯，例如從個別測量 得知，則對於每個特定被測元件DUT而言，就有可能在一完 整定義的時間週期期間藉由計數（使用計數器C2) 一内部振 盈器OSC的時鐘脈衝CLKi數量，以首次量測相對速度。現 在’該計數數字CN表示該特定被測元件DUT的該相對速度 。而且，有可能藉由使用來自該測量電路Me的該數字n(作 為IDDQ測量）以及來自該時鐘產生器cg中該計數器C2的該 計數數字CN(作為DUT速度測量），而瞭解IDDQ與所有製造 批量之被測元件的相對速度間之關聯。 現在’該時鐘產生器C G包括一用於產生給定頻率之時鐘 k號CLKi的該振盪器〇SC。該計數器C2計數在一預定週期 期間所發生的時鐘脈衝CLKi數量CN。該數量CN(屬於相對 速度之測量）被提供給該頻率定標器FS與該暫存器RE4。該 頻率定標器FS將該時鐘信號CLK提供給該計數器C 1。該時 87473 -16- 1280380 益里化號CLK之該實際頻率依賴於該數量CN，並且因此依賴 於為特定被測元件DUT所測量的相對速度。該暫存器rE4所 k供之該參考數NTH亦依賴於該數量CN並因此依賴於為特 定被測元件DUT所測量的相對速度。 總而言之，如果已知該特定被測元件的相對速度，則IDDq 與相對速度間之關係（如圖5所示之一實例）就允許選擇一最 佳參考數NTH。而且，如果已知該IDDQ的期望範圍，則可 將該時鐘頻率CLK進行最佳設定，以使得測試循環期間的測 量足夠精確，同時該計數器C 1所需求之位元數就不會變得 很大。 如此，在一特定被測元件的IDDQ測試循環開始之前，首 先測量相對速度。該相對速度被用於根據能夠表明該相對 速度的該數量CN來對計數器c 1之該時鐘頻率進行最佳設定 。進一步，根據該數量CN來設定該參考數。例如，如果圖5 中該相對速度被量測為1 ·2，則應將該參考數設定為對應一 高於圖5中之值VI的IDDQ。 一選用型溫度感測器TS感測該被測元件之溫度，並且將 該溫度信號ST提供給該頻率定標器FS與該暫存器RE4,以針 對該DUT溫度發生變化來補償該時纟童信號CLK以及該參考 數 NTH 〇 僅僅作為一實例，在一實際狀況下，該電容器C值為1毫 微法，被測元件DUT之IDDQ與相對速度的比率之變化範圍 為一相對速度為1.0時的1微安到一相對速度為1 5時的1毫 安培，以及該電源電壓VDD與該參考電壓VREF間之差額為 87473 1280380 300毫伏。如果該IDDQg !毫安培，則在該開關s成為開路狀 態後’該電壓VDD，達到該參考電壓VREF所需要的時間為 300毫微秒，或者如果該IDDQ為1微安，則其所需時間則為 3 0 0微秒。為獲得整個測量範圍内的1 %最小精確度，該時鐘 信號CLK的重複頻率應當為333 MHz並且該計數器C1應能 夠計數1 7位元的字組。 再者’如果整個相對速度範圍被分割為三部分：從1 ·〇到 1 · 1 6的部分1，從1 · 1 6到1 · 3 3的部分2，以及從1 · 3 3到1.5的部 分3，所期望之IDDQ值的範圍亦分別被分割為三部分··從i 微安到10微安，從10微安到1〇〇微安，以及從1〇0微安到1〇〇〇 微安。為了獲得相同的精確度，該計數器C 1必須能夠計數 僅有10位元的字組，因為該時鐘信號CLK之重複頻率分別為 3.3 MHz、33 MHz以及3 33 MHz。當然有可能將相對速度範 圍分割為更多部分，或有按照所測量的該相對速度來連續 調整該時鐘信號CLK之重複頻率。 圖3係顯示根據本發明一實施例之定限電路τη的方塊圖 。為足限電路T Η根據用不同測試向量所決定的計數數字 Ν，Ν’，···之差額中來決定該通過或失敗信號PF。 透過一 η位元匯流排將該η位元計數數字Ν提供給該暫存 器RE3以及該電路ABS。該暫存器RE3之輸出將該η位元儲存 數SN提供給該電路ABS。該電路ABS決定該計數數字Ν與該 儲存數字SN間之差額AD的絕對值。該數位比較器DC3比較 AD值與該參考數NTH，以提供該通過/失敗信號ρρ。 為闡明該定限電路TH之運作，假設該暫存器RE3已經儲 87473 -18- 1280380 存在第i個測試模式應用到該被測元件DUT之後所出現的n 位元计數數字N (值為N i)。該計數數字N (值為N i + 1)出現在第 i + Ι個測試模式之後。該電路ABS決定該計數數值Ni與Ni+1 間之差額AD的絕對值。該比較器比較該差額ad與該參考數 NTH。如果該AD值大於該參考數NTH，則該信號PF就表示 為一失敗，否則該信號PF就表示為一通過。 圖4顯示了闡明決定計數值的波形。圖4A顯示了該開關s 之該控制信號CS、一指示該開關s閉合之高位準。圖4B顯示 了該被測元件DUT之測試插腳IN處的電壓VDD，。圖4C顯示 了遠啟用彳§號C E ’當該啟用信號c E為高位準時會啟用該計 數器C1以計數時鐘脈衝CLK。圖4D#員示時鐘脈衝CLK。 在當該控制信號CS為高位準並且該開關s閉合時的週期 PRC期間，在該測試插，IN處存在該電源電壓vdd。藉由將 一測試向量應用到該被測元件DUT以使其進入一特定狀態 。在瞬時U，該控制信號CS變成低位準，該開關3成為開路 狀惑並且違啟用#號CE變成高位準。隨著在該被測元件 DUT的該測試插腳in處所汲取的電流IDdq會使該插腳ιΝ處 的一電容器C開始放電，該電壓VDD，開始遞減。在瞬時t2 ，該電壓VDD’越過該參考電壓VREF並且該啟用信號（：王變 成低位準。當該啟用信號CE變成高位準時，該計數器c 1計 數從瞬時tl到瞬時t2的計數週期tc期間所發生在時鐘脈衝 CLK數量N。 在瞬時t3，在起始於瞬時11的該測試循環的結束時， 盧技制k號C S再次變成鬲位準並且下一週期pRC，開始，其 87473 19 1280380 中該被測元件DUT被供電並接收下—測試向量。在瞬相 ，當該啟用信號CE變成高位準時，下—測試循環tec，開始 ，在該測試循環TEC，㈣，該計數器C1特從瞬_到瞬 時t5的計數週期TC，期間所發生時鐘脈衝clk數量N，。 圖5係顯示用於指示IDDQ與相對速度間之關聯的實例圖 。垂直軸顯示以微安表示的IDDQ值，以及水平軸顯示相對 速度。 應當通過該測試的被測元件DUT的該1〇1)(5與該dut的速 度強型關聯。圖中用灰色區域闡明此相依關係，其指出了 不同相對速度的IDDQ的可接受值。應注意，視技術而定， 因數1.5之相對速度變化可能與因數1〇⑻以上mDQ變化相 關。 請注意上述實施例闡明而不是限制本發明，並且熟諳此 項技術者將能夠設計多個可替代實施例，而不會偏離隨附 申凊專利範圍所定義之本發明範_。 例如’可用根據圖2與圖3所示之本發明實施例所闡述的 另一種方式來決定計數數字N，N，，···之差額。 在一雙重實施中，佈置於該電源VS與該被測元件DUT之 该輸入IN之間的該開關S可連接至接地而不是連接至該電 源VS的該VDD極點。 如果此開關被整合到該被測元件DUT内部，則一更快的感 測器作業就有可能，因為該電容器C將變得更小。 如果為了提供洩漏電流控制，一名稱為MTCMOS的技術或 其餘任何洩漏電流控制技術，使用一開關s(一 M〇S晶體管） 87473 -20- 1280380 來斷開備用電路之部件 一 Η牛此開關可被用作為該開關s。 在申請專·"，任何位於圓_ 應視為限制申請專利範圍。用詞“ ^用己不 囹 括並不排除申請專利範 圍未列出的元件或步驟的存 μ成μ 」精由包括若干不同元件 以及一合適的可編程電腦來實施本發明。在列舉若 干構件的裝置申請專利範圍巾，可藉由硬體之一項以及兮 相同項來實施這些構件中的❹構件。事實上，在互不相Λ 同的獨互申請專利範圍中所陳述甘此_、Α _ τ町|果迷衣些措施不表明無法有利 地使用這些措施的組合。 旧 【圖式簡單說明】 圖1係顯示該測試裝置之一基本方塊圖； 圖2係顯示根據本發明—實施例之測試裝置 圖； 尾 圖3係顯7JT根據本發明一 ^ , χ , 貫她例之足限電路ΤΗ的方塊圖； 圖4A-4D係顯示闡明該計數值之該決定的波形；以及’ 圖5係顯示指示該IDDQ與該相冑速度之間之該相關的— 貫例圖。 不同圖中的相同參考代表相同信號或執行相同功能之相 同元件。 【圖式代表符號說明】 VDD 電源電壓 VS 電源 c S 控制信號 C 0 控制電路 87473 1280380 c s IDDQ IN DUT ME CE COM1 Cl VREF CLK TH DNC COM2 DN NTH CG PF DCS RE1 RE2 RE3 RE4 DCOl 電容器 開關 靜態電流 終端 被測元件 測量電路 輸出信號 比較器 計數器 參考電壓 時鐘脈衝 定限電路 差額決定電路 比較器 差數 參考數 控制電路 通過或失敗信號 電流源 暫存器1 暫存器2 暫存器3 暫存器4 數位比較器1 87473 -22 - 1280380 DC02 數位比較器2 DC03 數位比較器3 FS 頻率定標器 TS 溫度感測器 ST 溫度信號 CN 計數數字 osc 振藍器 ABS 差額絕對值電路 AD 差額 DC3 數位比較器 SN 儲存數字 PRC 高位準週期 TEC 測試循環 TC 計數週期 N 計數數字 VI IDDQ 值 -23 - 87473

Claims (1)

1280380 拾、申請專利範圍：

一種用於測試一被測電路的 測試裝置包括： —靜態電流之測試裝置 該 一電源電壓源，用於提供—電源電壓， 一開關，其連接到該被測電路的—終端， 一驅動器，用於控制該開關以在-測試循環之起始從 該終端移除該電源電壓， 一比較器，用於比較該終端之一電壓與一參考值， 一時鐘產生器，用於提供時鐘脈衝， 一計數器，用於在一計數週期期間對_該等時鐘脈衝進 行計數以獲得-計數數字，其中該計數週期具有由該測 試循環之起始所決定之一起始以及由該終端之該電壓 越過該參考值之一瞬時所決定之一結束， 一足限電路，用於比較該計數數字與一參考數，以提 供一通過/失敗信號，以及 一担制電路’用於依據該被測電路之製程參數來控制 為參考數之值及/或時鐘脈衝之時鐘頻率。 根據申請專利範圍第1項之測試裝置，其特徵為該被測 包路係一積體電路，並且該控制電路包括一用於接收外 #央定之資訊的輸入’該外部決定之資訊係關於一方面 成被測電路之速度與另一方面該iddq之可接受或不可 接雙值範圍間之關聯，而得以依據該關聯來決定該參考 數之值及/或該時鐘脈衝頻率。 3 •根據申請專利範圍第1項之測試裝置，其特徵為該被測 87473 1280380 電路係一積體電路並且該控制電路包括 一振盪器，用於依據該被測電路之速度來產生具有_ 頻率的振盪時鐘脈衝，以及 一另一計數器，用於在一預定週斯期間及時對該等振 盪器時鐘脈衝進行計數，以獲得決定該被測電路之速度 的一另一計數數字。 4·根據申請專利範圍第2項之測試裝置，其特徵為該外部 決定之資訊按照該速度來表明該靜態電流值的一可接 受範圍’並且該控制電路包括一帶有一輸入的參考數計 算器，該輸入係用於接收關於該關聯的該外部決定之資 Λ ’以便以該被測電路的相關速度來決定該參考數之值 ，該參考數之值大於該靜態電流值範圍的一上限。 5·根據申請專利範圍第3項之測試裝置，其特徵為該控制 電路包括一參考數計算器，用於依據介於從該另一計數 數字所獲得的該速度與從該計數數字所獲得的該靜態 電流間之關聯來決定該參考數。 6·根據中請專利範圍第2項之測試裝置，其特徵為該時鐘 產生咨包括一帶有一輸入的時鐘控制電路，該輸入係用 於接收關於該關聯的該外邵決定之資訊，而得以當該靜 怨電泥值遞增時，控制該時鐘產生器所提供的該時鐘脈 衝頻率遞增。 7 ·根據申請專利範圍第1項之測試裝置，其特徵為該時鐘 產生器包括一時鐘控制電路’用於依據介於從該另一計 數數字所獲得的該速度與從該計數數字所獲得的該靜 87473 !28〇38〇 慼電流間之關聯來控制該時鐘產生器所提供的該時鐘 脈衝頻率遞增。 8·根據中請專利範圍第1項之測試裝置，其特徵為該定限 電路進一步包括 一差額電路，用於決定一差數，該差數為在一第一 數週期期間決定之時鐘脈衝的一第一計數數字與一第 二計數週期期間決定之時鐘脈衝的一第二計數數字之 間的差額，以及 一比較器，用於比較該差數與一參考數。 9· 2據中請專利範gj第8項之測試裝置，纟特徵為該差額 電路包括一記憶體，用於分別儲存時鐘脈衝的一系列 計數數字中的-最小值與一最大值，該最小值代表了 "亥第個计數數字，而該最大值代表了該第二個計數 數字。 10·根據申請專利範圍第8項之測試裝置，其特徵為該差額 電路包括一記憶體，用於儲存在緊接第一測試循環之後 的第二測試循環期間所決定的第一計數數字、第二計數 數字。 1 1 .根據申請專利範圍第4項或第5項之測試裝置，其特徵為 滅時叙產生咨進一步包括一溫度感測器，用於提供該被 測電路之一感測溫度，並且該參考數計算器亦可被調整 以依據所感測之溫度來控制該參考數。 1 2 ·根據申請專利範圍第6項或第7項之測試裝置，其特徵為 該時鐘產生器包括一溫度感測器，用於提供該被測電路 87473 1280380 之一感測溫度，並且該時鐘控制電路亦可被調整以依據 所感測之溫度來控制該時鐘脈衝頻率。 13· —種用於測試一具有一終端的被測元件之方法，該方法 包括 透過連接到遠被測電路之一終端的一開關來提供一 電源電壓， 控制該開關以在一測試循環之起始時從該終端中移 除該電源電壓， 比較該終端處的一電壓與一參考值， 提供時鐘脈衝， 在一計數週期期間對該等時鐘脈衝進行計數以獲得 。十數數孚，其中咸汁數週期具有由該測試循環之起始 所決疋之一起始以及由該終端之該電壓越過該參考值 之一瞬時所決定之一結束， 比較該計數數字與一參考數，以提供一通過/失敗信號 ，以及 依據該被測電路之製程參數來控制該參考數之值及/ 或該時鐘信號之頻率。 14. 一種包括一測試電路之積體電路，該測試電路係用於測 試由該積體電路的至少一部分所汲取的一汲極到汲極 之靜態電流，該測試電路包括 開關’其連接至該被測電路的一終端， —驅動器，用於控制該開關以在一測試循環之起始時 從該終端移除該電源電壓， 87473 ί28〇38〇 器，：於比較該終端之一電壓與—參考值， 曰，鉍產生咨，用於提供時鐘脈衝， 〜計數器，用於在—钟勣 ^ Μ ϋχ m r 'x σ /功間對該等時鐘脈衝進 J冲數以獲仔一計數數字 ^ ^ ^ ^ ^ /、中孩計數週期具有由該 "、J 4循裱又起始所決定夕一 4 ^ ^ ^ Λ ^ # . σ以及由該終端之該電壓 越過邊參考值之一瞬時所決定之一鲈束， ，定限電路，用於比較該計數衫與1考數，以提 供/通過/失敗信號，以及 /控制電路，用於依摅今妯、日丨Α ' 、依據该被測電路之製程參數來控制 该參考數之值及/或時鐘脈衝之時鐘頻率。 s7473