TWI801878B - 阻抗測量裝置以及決定待測裝置的阻抗之系統和方法 - Google Patents

阻抗測量裝置以及決定待測裝置的阻抗之系統和方法 Download PDF

Info

Publication number
TWI801878B
TWI801878B TW110118426A TW110118426A TWI801878B TW I801878 B TWI801878 B TW I801878B TW 110118426 A TW110118426 A TW 110118426A TW 110118426 A TW110118426 A TW 110118426A TW I801878 B TWI801878 B TW I801878B
Authority
TW
Taiwan
Prior art keywords
voltage
impedance
under test
related data
device under
Prior art date
Application number
TW110118426A
Other languages
English (en)
Other versions
TW202144791A (zh
Inventor
浩華 周
玫 王徐
黃智強
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/236,010 external-priority patent/US11740272B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202144791A publication Critical patent/TW202144791A/zh
Application granted granted Critical
Publication of TWI801878B publication Critical patent/TWI801878B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供使用整合式阻抗測量裝置來測量待測裝置的阻抗的系統，裝置和方法。系統包括複數測量電路、快速傅立葉轉換處理器和控制器。測量電路耦接到待測裝置。各測量電路被配置為產生用於各待測裝置的時脈信號、偵測各待測裝置的電壓，並使用時脈信號和電壓來產生第一電壓相關資料。快速傅立葉轉換處理器處理器耦接到測量電路。快速傅立葉轉換處理器被配置為對各測量電路使用快速傅里轉換將第一電壓相關資料轉換為第二電壓相關資料。控制器被配置為使用各測量電路的第二電壓相關資料來計算阻抗，並將阻抗輸出至各待測裝置。

Description

阻抗測量裝置以及決定待測裝置的阻抗之系統和方法
本發明實施例係有關於阻抗測量裝置，且特別係有關於對待測裝置進行嵌入式校準的整合式阻抗測量裝置。
通常，積體電路（IC）是所有或一些電路元件密不可分且電性互連的電路，因此它被認為是不可分割的。積體電路通常實現在晶圓中。系統單晶片（System on Chip ，SOC）是將電腦或其他電子系統的組件整合在一起的積體電路（也稱為“晶片”）。 這樣的組件可以包括在單一基底或微晶片上的中央處理單元（CPU）、記憶體、輸入/輸出埠和/或輔助儲存器。根據應用，組件可能包含數位、類比、混合信號以及經常的射頻信號處理功能。 由於組件整合在單一基底上，因此與具有等效功能的多晶片設計相比，系統單晶片可以消耗更少的功率並佔用更少的表面積。這樣，系統單晶片在行動運算（mobile computing）（例如智慧裝置）和邊緣運算（edge computing）市場中被廣泛使用。
本發明實施例提供一種用於決定複數待測裝置的阻抗之系統。系統包括複數測量電路、一快速傅立葉轉換處理器以及一控制器。測量電路耦接到待測裝置。每一測量電路被配置為：產生用於所對應之待測裝置的一時脈信號、偵測所對應之待測裝置的一電壓以及使用時脈信號和電壓，產生一第一電壓相關資料。快速傅立葉轉換處理器耦接於測量電路。快速傅立葉轉換處理器被配置為對每一測量電路使用一快速傅立葉轉換將第一電壓相關資料轉換為一第二電壓相關資料。一控制器耦接於測量電路和快速傅立葉轉換處理器。控制器被配置為使用用於每一測量電路的第二電壓相關資料來計算一阻抗，並輸出每一待測裝置的阻抗以表徵每一待測裝置的性能。
再者，本發明實施例提供一種阻抗測量裝置，整合嵌入在一晶片中。阻抗測量裝置包括一測量電路、一快速傅立葉轉換處理器以及一控制器。測量電路耦接到一待測裝置。述測量電路被配置為使用待測裝置的一時脈信號和待測裝置的一電壓來產生一第一電壓相關資料。快速傅立葉轉換處理器耦接於測量電路。快速傅立葉轉換處理器被配置為使用一快速傅立葉轉換將第一電壓相關資料轉換為一第二電壓相關資料。控制器耦接至測量電路和快速傅立葉轉換處理器。控制器被配置為使用第二電壓相關資料來計算一阻抗，並輸出待測裝置的阻抗以表徵待測裝置的性能。
再者，本發明實施例提供一種使用整合嵌入在一晶片中的一阻抗測量裝置決定一待測裝置的阻抗之方法。方法包括：使用耦接到待測裝置的一測量電路，產生用於待測裝置的一時脈信號。方法更包括：使用測量電路，偵測待測裝置的一電壓。方法更包括：使用測量電路，使用時脈信號和電壓產生一第一電壓相關資料。方法更包括：使用耦接於測量電路的一快速傅立葉轉換處理器，使用一快速傅立葉轉換將第一電壓相關資料轉換為一第二電壓相關資料。方法更包括：使用耦接於測量電路和快速傅立葉轉換處理器的一控制器，使用第二電壓相關資料來計算一阻抗。方法更包括：藉由控制器，輸出待測裝置的阻抗，以表徵待測裝置的性能。
以下揭露內容提供了許多用於實現在此所提供之標的不同部件的不同實施例或範例。以下描述組件和排列的具體範例以簡化本發明之實施例。當然，這些僅僅是範例，而不在於限制本發明之保護範圍。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包含在第一部件和第二部件之間形成額外的部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明之實施例可在各個範例中重複參考標號及/或字母。此重複是為了簡單和清楚的目的，其本身並非用於指定所討論的各個實施例及/或配置之間的關係。
另外，在空間上的相關用語，例如“在---之下（beneath）”、“之下（below）”、 “低於（lower）”、 “在---之上（above）”、 “之上（upper）”或類似的用語，係用於說明顯示於圖中的某一特徵與另一特徵之間的關係。除了描繪於圖中的方向以外，這些相對用語包括使用或操作這些元件的不同方向。元件也有可能具有其他方向（轉90度或位於其他方向），且內文中關於空間的相對敘述可依據上述原則作類似的解釋。
描述了本揭露的一些實施例。可以在這些實施例所描述的階段之前、之中和/或之後提供附加的操作。對於不同的實施例，可以替換或消除所描述的某些階段。可以將附加功能增加到半導體裝置中。對於不同的實施例，下面描述的一些特徵可以被替換或消除。儘管以特定順序執行的操作討論了一些實施例，但是可以另一邏輯順序執行這些操作。
系統單晶片（SoC）被廣泛用於行動運算（例如智慧型裝置）和邊緣運算市場。整合到系統單晶片中的各種電路在製造後都會經過一系列的測試，以確保晶片如所設計的運行。阻抗是一種電性特性，其可識別出電路對電流和/或電壓變化的抵抗程度。測量電路的阻抗是表徵電路是否按設計所執行的一種方法。藉由將阻抗測量裝置整合到系統單晶片中，可以在系統單晶片內部執行系統單晶片的各種電路和裝置的測試。
第1圖係顯示根據本揭露的各種實施例所述的示範例晶片100的方塊圖，而晶片100具有耦接至N個待測裝置（device under test，DUT）（例如待測裝置#1 120至待測裝置#N 130）的整合式阻抗測量裝置110。整合式阻抗測量裝置110是完全地嵌入至系統單晶片（SoC）（例如系統單晶片100），而系統單晶片直接地輸出阻抗Z（f）140，以表徵一或多個待測裝置120、130的性能。阻抗測量裝置110使用電性參數112、114和/或從一或多個待測裝置120、130測量的阻抗132、122來計算阻抗Z（f）140。通過標準電性計算（例如Z(t)=V(t)/ I(t)，其中Z是作為時間函數的阻抗、V是作為時間函數的電壓而I是作為時間函數的電流）而使用電性參數112、114來決定一或更多的待測裝置120、130的阻抗122、132，以及電性參數112、114是由阻抗測量裝置110提供至一或更多的待測裝置120、130。電性參數112、114可包括嵌入電流I(t)、嵌入電壓V(t)、和/或由阻抗測量裝置110所產生的具有各種頻率的時脈信號。
第2圖係顯示根據本揭露的各種實施例所述的示範例性整合式阻抗測量裝置110的方塊圖。整合式阻抗測量裝置110包括一或多個測量電路210、220（例如第1個至第N個測量電路）、控制器230和快速傅立葉轉換（fast Fourier transform，FFT）處理器240。每一測量電路210、220可對每一待測裝置120、130具有一對一的相關性。換句話說，一個待測裝置120、130會對應到一個測量電路210、220。每一測量電路210、220產生時脈信號216、226，並提供給其各自的待測裝置120、130。接著，每一測量電路210、220會偵測各自的待測裝置120、130的電壓V(t) 218、228。然後，使用由各測量電路210、220所產生的時脈信號以及各自待測裝置120、130的測量電壓，測量電路210、220會產生電壓相關資料V(t)（例如電壓資料表示為時間的函數）。如下所述，每一測量電路210、220提供其各自的阻抗測量值212、222至控制器230。控制器230使用第二電壓相關資料（例如電壓信號242）來計算阻抗Z(f)140，並輸出各個待測裝置120、130的阻抗Z(f) 140，以表徵各個待測裝置120、130的性能。
快速傅立葉轉換處理器240耦接到每一測量電路210、220和控制器230。快速傅立葉轉換處理器240接收通過各個測量電路210、220的每個待測裝置120、130的電性參數（例如電性參數#1 214、電性參數#N 224）。 快速傅立葉轉換處理器240使用快速傅里葉轉換將第一電壓相關資料轉換成第二電壓相關資料（例如電壓信號242），如下面更詳細地描述的。
控制器230耦接到每一測量電路210、220和快速傅立葉轉換處理器240。每一測量電路210、220提供各自的阻抗測量212、222至控制器230。控制器230使用第二電壓相關資料（例如電壓信號242）來計算阻抗Z(f) 140，並輸出各個待測裝置120、130的阻抗Z(f) 140，以表徵各個待測裝置120、130的性能。這些計算是本領域已知的標準計算（例如Z(f)＝V(f)/ I(f)，其中Z(f)是作為頻率函數的阻抗、V(f)是作為頻率函數的電壓而I(f)是作為頻率函數的電流）。
在一些實施例中，整合式阻抗測量裝置還包括各耦接至控制器230的環形振盪器（ring oscillator）250和/或頻率計數器260。環形振盪器250產生由控制器230所提供的信號的修改的頻率。進一步來說，環形振盪器250產生多個頻率信號，而每一信號處於不同的頻率。這些頻率有助於阻抗計算的外推法（extrapolation）。即，電性參數112、114可以被測量一次，以及阻抗值可以被外推到多個頻率值。在控制器230和環形振盪器250之間交換例如頻率和/或電壓的電性參數252。
在其他變化中，整合式阻抗測量裝置包括頻率計數器260。頻率計數器260測量來自控制器230的頻率。在控制器230和頻率計數器260之間交換例如頻率和/或電壓的電性參數262。
第3圖係顯示根據本揭露的各種實施例所述的具有阻抗測量裝置110的整合式組件的示範例晶片100的另一方塊圖。阻抗測量裝置110被整合在包括多個（N）個待測裝置120、130（例如N大於或等於1）的晶片100中。每一待測裝置120、130包括電源網（power mesh）121、131、時脈樹123、133、記憶體127、137以及其他元件125、135。阻抗測量裝置110包括電子熔絲（eFuse）310、時脈產生器320、控制器 230、快速傅立葉轉換處理器240和多個（N）測量電路210、220。時脈產生器320產生多個時脈信號（Fclk、Fr_1-Fr_N）。時脈產生器320可以是本領域中已知的相鎖迴路（PLL）或是環形振盪器。
每一測量電路210、220包括控制單元211、221和偵測器213、223，例如類比對數位轉換器（ADC）。對於每一測量電路210、220，各自的控制單元211、221使用由控制器230產生的控制信號（例如ctrl_N）來產生重置信號（例如reset_N）。更具體地，當控制器230產生控制信號時（例如ctrl_N），個別的控制單元211、221會產生重置信號（例如reset_N）。例如，當個別的待測裝置120、130需要進入非功能模式時，就會發生這種情況。例如，在非功能模式下，D型正反器（DFF）是固定的（僅考慮時脈樹的切換，因為時脈樹通常均勻地分佈在整個晶片中）。各個控制單元211、221亦使用控制信號（例如ctrl_N）和由時脈產生器320所產生的時脈信號（Fclk、Fr_1-Fr_N）來產生時脈信號（例如Fcg_N、Fo_N、Fadc_N）。例如，使用控制信號（例如ctrl_N）的存在來觸發時脈信號（例如Fcg_N、Fo_N、Fadc_N）的產生。對於每個待測裝置120、130及其對應的測量電路210、220，在各個待測裝置120、130的VDD路徑上設置感測電阻330、340，以及各個測量電路210、220的偵測器213、223是電性耦接到個別的待測裝置120、130的個別的電源網121、131。感測電阻330、340電性耦接在個別的電源網121、131以及個別的偵測器213、223之間。感測電阻330、340測量在個別的電源網121、131和個別的偵測器213、223之間流動的電流。在第3圖的實施例中，每一電源網121、131是由負電源電壓VSS所驅動，而每一感測電阻330、340是由正電源電壓VDD所驅動。換言之，每一感測電阻330、340是設置在所對應的待測裝置120、130的正電源電壓VDD上。
對於每一測量電路210、220，個別的偵測器213、223是使用控制單元211、221所產生的時脈信號（例如Fadc_N）的存在進行操作，以將所對應的待測裝置120、130的電源網121、131的節點處的電壓轉換成電壓資料，在時序信號（例如Fadc_N）的頻率速率下作為時間的函數（例如V(t)_N）。快速傅立葉轉換處理器240將作為時間函數（例如V(t)_N）的每個電壓相關資料轉換為作為頻率函數（例如V(f)_N）的電壓相關資料。更具體地，快速傅立葉轉換處理器240將N點（例如16、32、64）時域信號（例如V(t)_N）分解為每個具有單點（例如V(f)_N）的N頻域信號。控制器230將這些頻域信號（例如V(f)_N）與測量到的電流結合使用，以計算出作為頻率函數的阻抗（例如Z(f)＝V(f)/I(f)，其中Z是作為頻率函數的阻抗、V是作為頻率函數的電壓而I是作為頻率函數的電流）。將阻抗外推至諧波標度（harmonic scale），以便最小化測試時間並消除了對多個電性參數測量的需求。諧波比例是使用以下算式計算：
Figure 02_image001
（1） 其中n是諧波（例如1、2、3、4、5）、Ia是電流（例如測量到的電性參數112、114），以及d是由時域信號的脈衝寬度除以周期T所決定的常數（例如d=k/T）。
控制器230產生控制信號（例如ctrl_1-ctrl_N）而控制（例如開始/停止操作）每一測量電路210、220，以使用控制信號（例如ctrl_1-ctrl_N）來觸發操作。控制器230亦產生控制信號（例如ctrlA）以控制時脈產生器320（例如開始/停止操作）。控制器230亦產生控制信號（例如ctrlB）以控制快速傅立葉轉換處理器240。對於每一待測裝置120、130，控制器230會使用電壓資料（例如V(f)_N）和預定的電流資料來計算阻抗（例如Z(f)_N）。阻抗計算在本領域中是已知的（例如Z(t) =V(t)/I(t)，其中Z是作為時間函數的阻抗、V是作為時間函數的電壓而I是作為時間函數的電流）。使用儲存在電子熔絲310中的資料以及每一控制單元211、221的控制信號（例如Fcg_N）的工作比（duty ratio）來決定預定電流資料。控制器230將阻抗（例如Z(f)_N）儲存在個別的待測裝置120、130的記憶體127、137中。控制器230將儲存在待測裝置的記憶體中的阻抗（例如Z(f)_N）輸出到晶片100之外（例如外部），以表徵一或多個待測裝置120、130的性能。
第4圖係顯示根據本揭露的各種實施例所述的使用整合嵌入在晶片中的阻抗測量裝置來決定待測裝置的阻抗的方法的示例性流程圖400。在操作410中， 校準阻抗測量裝置110。在第一實施例中，校準410包括描述在本段落的操作。通過控制信號（ctrlA、ctrlB、ctrl_N），控制器230設定時脈信號的頻率（Fr_N、Fclk、Fcg_N、Fadc_N）、時脈信號的工作比（Fcg_N）以及快速傅立葉轉換處理器240的資料點的數量，其依序用於驅動控制單元211、221的操作（例如開始/停止操作）。不同的時脈頻率用於內插（interpolate）阻抗值，而不需進行多個電性測量，例如在每個頻率下的電壓測量和電流測量。替代地，快速傅立葉轉換處理器240針對每一單獨的時脈頻率（Fr_N、Fclk、Fcg_N、Fadc_N）來計算阻抗。在一示範例中，時脈信號（Fr_N時脈信號）的頻率分別為f1，f2，f3和p×f3、時脈信號（Fcg_N）的工作比為1/2，以及FFT的資料點為p，其中f1＜f3＜f2而p為正整數。通過重置信號（reset_N），控制器230使個別的待測裝置120、130進入非功能模式。例如，非功能模式是一種重置模式，其中所有D型正反器（DFF）都是固定的（僅考慮時脈樹的切換，因為時脈樹通常均勻地分佈在整個晶片中）。通過控制信號（ctrl_N），控制器230藉由觸發控制單元211、221的操作，使測量電路210、220輸出時脈信號（Fr_N）以作為時脈信號（Fo_N）。控制器230使用電壓資料（V(f)_N)）和感測電阻330、340的阻抗計算出固定的第一電流值（I1）。第一電流值（I1）是電流偏移量（例如由感測電阻330、340所量測的電流與電壓資料（V(f)_N）之間的差異。在示範例中，使用了在頻率為f1的電壓資料（V(f)_N）的振幅。通過控制信號（ctrl_N），控制器230進行操作，並進而使測量電路210、220輸出時脈信號（Fclk）作為時脈信號（Fo_N）。控制器230使用電壓資料（V(f)_N）和感測電阻330、340的阻抗來計算固定的第二電流值（I2）。在此示範例中，使用在頻率為f2的電壓資料（V(f)_N）的振幅。通過控制信號（ctrl_N），控制器230進行操作，並進而使阻抗測量裝置使用時脈信號（Fcg_N）來閘控（gate）時脈信號（Fclk），以便產生時脈信號（Fo_N）。控制器230使用電壓資料（V(f)_N）和電流振幅（Ia）來計算第一阻抗（Z1）。在此示範例中，第一阻抗（Z1）=電壓資料（V(f)_N）的三次諧波的振幅/電流振幅（Ia）。通過控制信號（ctrl_N），控制器230將時脈信號（Fcg_N、Fadc_N）的頻率設定為其他值，並使測量電路210、220使用時脈信號（Fcg_N）來閘控時脈信號（Fclk），以便產生時脈信號（Fo_N）。在此示範例中，時脈信號（Fcg_N、Fadc_N）的頻率分別是3×f3以及3×p×f3。控制器230使用電壓資料（V(f)_N）和電流振幅（Ia）來計算第二阻抗（Z2）。在此示範例中，第二阻抗（Z2）=電壓資料的一次諧波的振幅（V(f)_N）/電流振幅（Ia）。控制器230使用第一阻抗（Z1）和第二阻抗（Z2）來決定時脈信號的設定是否合適。在此示範例中，如果Z2/Z1≈1，則決定是正確的。這兩個阻抗（例如Z1和Z2）的使用的選擇是任意的，並且出於易於說明的目的進行選擇。任何阻抗值可以用於確認計算。計算比率大約為1是表示內插資料是準確的。如果決定是正確的，則控制器230會儲存電流振幅（Ia）和設定在電子熔絲310中。如果決定是不正確的，則重複校準以改變設定（例如時脈信號（Fr_N、Fclk、Fcg_N、Fadc_N）的頻率）。
在第二實施例中，校準410包括本段落中描述的操作。通過控制信號（ctrlA、ctrlB、ctrl_N），控制器230設定時脈信號的頻率（Fr_N、Fclk、Fcg_N、Fadc_N），時脈信號的工作比（Fcg_N）和快速傅立葉轉換處理器240的資料點的數量。不同的時脈頻率用於內插阻抗值，而無需在每個頻率下進行多個電性測量，例如電壓測量和電流測量。在一示範例中，時脈信號（Fr_N、Fclk、Fcg_N、Fadc_N）的頻率分別為f1、f2、f3和p×f3，時脈信號（Fcg_N）的工作比為1/2，以及FFT的資料點的數量為p，其中f1＜f3＜f2而p為正整數。通過重置信號（reset_N），控制器230使個別的待測裝置120、130進入非功能模式。例如，非功能模式是重置模式，其中所有D型正反器（DFF）都是固定的（僅考慮時脈樹的切換，因為時脈樹通常均勻地分佈在整個晶片中）。通過控制信號（ctrl_N），控制器230使測量電路210、220輸出時脈信號（Fr_N），以作為時脈信號（Fo_N）。控制器230使用電壓資料（V(f)_N）和感測電阻330、340的電阻來計算固定的第一電流值（I1）。第一電流值（I1）是平均電流。在此示範例中，使用頻率為f1的電壓資料（V(f)_N）的振幅。通過控制信號（ctrl_N），控制器230使測量電路210、220輸出時脈信號（Fclk）以作為時脈信號（Fo_N）。控制器230使用電壓資料（V(f)_N）和感測電阻330、340的阻抗來計算固定的第二電流值（I2）。在此示範例中，使用了頻率為f2的電壓資料（V(f)_N）的振幅。通過控制信號（ctrl_N），控制器230進行操作，並進而使阻抗測量裝置使用時脈信號（Fcg_N）來閘控時脈信號（Fclk），以便產生時脈信號（Fo_N）。不同的時脈頻率用於內插阻抗值，而無需在每個頻率下進行多個電性測量，例如電壓測量和電流測量。控制器230使用電壓資料（V(f)_N）和電流振幅（Ia）來計算第一阻抗（Z1）。在此示範例中，第一阻抗（Z1）=電壓資料（V(f)_N）的三次諧波的振幅/電流振幅（Ia）。三次諧波的選擇是任意的，並且出於易於說明的目的進行選擇。任何諧波都可用於確認計算。通過控制信號（ctrl_N），控制器230將時脈信號（Fcg_N）的工作比設置為另一值，並且使測量電路210、220使用時脈信號（Fcg_N）來閘控時脈信號（Fclk），以便產生時脈信號（Fo_N）。不同的時脈頻率用於內插阻抗值，而無需在每個頻率下進行多個電性測量，例如電壓測量和電流測量。在此示範例中，時脈信號的工作比（Fcg_N）為1/3。控制器230使用電壓資料（V(f)_N）和電流振幅（Ia）來計算第二阻抗（Z2）。在此示範例中，第二阻抗（Z2）=電壓資料（V(f)_N）的一次諧波的振幅/電流振幅（Ia）。一次諧波的選擇是任意的，並且出於易於說明的目的進行選擇。任何諧波都可用於確認計算。控制器230使用第一阻抗（Z1）和第二阻抗（Z2）來決定時脈信號的設定是否合適。在此示範例中，如果Z11 /Z12≈1.16（即0.64/0.55），則決定是肯定的。這兩個阻抗（例如Z11和Z12）的使用的選擇是任意的，並且出於易於說明的目的進行選擇。任何阻抗值均可用於確認計算。計算出的比率大約為1是表示內插資料是正確的。如果決定是正確的，則控制器230將電流振幅（Ia）和設定儲存在電子熔絲310中。
一旦阻抗測量裝置110被校準，就準備測量電壓和電流，在操作420，其又用於計算阻抗（例如Z(f) =V(f) / I(f)，其中Z(f)是作為頻率函數的阻抗、V(f) 是作為頻率函數的電壓、I(f)是作為頻率函數的電流）。在測量420期間，控制器230以預定的工作比和預定的頻率範圍掃描時脈信號（Fcg_N）。在此示範例中，工作比為1/2，而頻率範圍為1MHz至500MHz。
一旦阻抗測量裝置執行測量420，則控制器230在操作430會計算整個頻率上的阻抗（Z(f)_N）（例如Z(f)=V(f)/I(f)，其中Z(f)是作為頻率函數的阻抗、V(f)是作為頻率函數的電壓、I(f)是作為頻率函數的電流），並將阻抗（Z(f)_N）儲存在待測裝置120、130的記憶體中。在輸出操作440中，控制器230將儲存在待測裝置120、130的記憶體中的阻抗（Z(f)_N）輸出到外部。
控制器230計算等於I2-I1的電流振幅（Ia）。應將電流振幅Ia維持在合理的值（例如在阻抗測量裝置110內的電子部件的預定範圍規格內）。電流振幅 Ia太小會影響準確性，而太大則可能會超出範圍。
通過控制信號（ctrl_N），控制器230可以操作，進而使阻抗測量裝置110使用時脈信號（Fcg_N）閘控時脈信號（Fclk），以便產生時脈信號（Fo_N）。
電流測量可以在一個典型的晶粒上執行一次，並將得到的電流資料儲存在電子熔絲310中。可以通過使用公式（1）而使用儲存在電子熔絲310中的電流資料、時脈信號的工作比（Fcg_N）（用於縮放電子熔絲310中儲存的電流資料），以及在晶片內所監視的生產驗證測試（Production Verification Test，PVT）變化來決定諧波，從而加快了測試速度。隨著進行最少的電性測量（例如電壓和電流的一種測量），加速了測試，以及快速傅立葉轉換處理器240和控制器230使用算式（1）產生諧波。
第5圖係顯示根據本揭露的各種實施例所述的具有阻抗測量裝置110的整合式組件的另一示範例晶片100的方塊圖。在第5圖所示的實施例中，每個電源網521、531由正電源電壓VDD所驅動，而每個感測電阻530、540由負電源電壓VSS所驅動。換句話說，每一感測電阻530、540被設置在所對應的待測裝置520、550的負電源電壓VSS的路徑上。這與第3圖所描述的感測電阻330、340相反，其中每一電源網121、131由負電源電壓VSS所驅動，爾每個感測電阻330、340由正電源電壓VDD所驅動。換言之，每個感測電阻330、340是設置在所對應的待測裝置120、130的正電源電壓VDD的路徑上。該實施例中的所有其他組件相同於先前第3圖所描述。在第3圖的實施例與第5圖的實施例之間沒有功能上的區別。
第6圖係顯示根據本揭露的各種實施例所述的具有阻抗測量裝置110的整合式組件的另一示範例晶片100的方塊圖。在第6圖所示的實施例中，省略了感測電阻（例如感測電阻330、340），並通過由提供電壓（VDD_N）的電源（未示出）的電流表的測量來得到電流振幅（Ia）。這與第3圖中描述的感測電阻330、340相反，其中每個電源網121、131是由負電源電壓VSS所驅動，而每個感測電阻330、340是由正電源電壓VDD所驅動。換言之，每一感測電阻330、340設置在所對應的待測裝置 120、130的正電源電壓VDD的路徑上。該實施例中的所有其他組件相同於先前第3圖所描述。在第3圖的實施例與第6圖的實施例之間沒有功能上的區別。
第7圖係顯示根據本揭露的各種實施例所述的使用整合嵌入在晶片中的阻抗測量裝置來決定待測裝置的阻抗的方法的示例性流程圖700。為了易於理解，這裡參照先前描述的結構來描述第7圖，應當理解，該方法也適用於許多其他結構。在操作710，使用耦接到待測裝置的測量電路產生用於待測裝置的時脈信號。在操作720，使用測量電路偵測待測裝置的電壓。在操作730，測量電路使用時脈信號和電壓來產生第一電壓相關資料。在操作740，耦接到測量電路的FFT處理器使用快速傅立葉轉換將第一電壓相關資料（例如作為時間函數的電壓）轉換為第二電壓相關資料（例如作為頻率函數的電壓）。在操作750，耦接到測量電路和FFT處理器的控制器使用第二電壓相關資料計算阻抗。在操作760，控制器將阻抗輸出到待測裝置，以進一步測試待測裝置。
如本文所述的各種電路和方法的使用可以提供許多優點。例如，由於可以同時測量多個節點的阻抗，因此阻抗測量裝置可以自動控制一或多個待測裝置的校準和/或阻抗測量，阻抗測量可以快速，並且可以篩選可能在系統單晶片內部發生的產品性能（例如評估不同諧波下的阻抗）。另外，由於阻抗測試不需要外部探測，因此可以將本文所述的阻抗測量裝置進行的阻抗測量測量到亞歐姆（sub-mohm）範圍。相似地，這樣的測量可以偵測高頻阻抗。這裡描述的阻抗測量裝置可以以最小的晶片開銷所整合，即由於待測裝置的記憶體可以用來儲存測量的阻抗，從而節省面積。最後，由於嵌入電流I(t)具有重複波形，因此類比對數位轉換器（ADC）的設計不受限制（放鬆）。
本揭露提供一種用於決定複數待測裝置的阻抗之系統。系統包括複數測量電路、一快速傅立葉轉換處理器以及一控制器。測量電路耦接到待測裝置。每一測量電路被配置為：產生用於所對應之待測裝置的一時脈信號、偵測所對應之待測裝置的一電壓以及使用時脈信號和電壓，產生一第一電壓相關資料。快速傅立葉轉換處理器耦接於測量電路。快速傅立葉轉換處理器被配置為對每一測量電路使用一快速傅立葉轉換將第一電壓相關資料轉換為一第二電壓相關資料。一控制器耦接於測量電路和快速傅立葉轉換處理器。控制器被配置為使用用於每一測量電路的第二電壓相關資料來計算一阻抗，並輸出每一待測裝置的阻抗以表徵每一待測裝置的性能。
在一些實施例中，每一待測裝置包括一電源網與一時脈樹。電源網被配置為由第一電壓相關資料所控制。時脈樹被配置為由時脈信號的頻率所控制。
在一些實施例中，快速傅立葉轉換處理器更被配置為將分別對應於電源網的電流的一第一電流相關資料轉換為一第二電流相關資料。
在一些實施例中，控制器更被配置為使用第二電流相關資料來計算一電流振幅。
在一些實施例中，每一測量電路偵測到的電壓是所對應的待測裝置的電源網的電壓。
在一些實施例中，控制器更被配置為控制測量電路，使得時脈信號的頻率在不同時間等於一第一頻率值和一第二頻率值，以及第二頻率值大於第一頻率值。
在一些實施例中，控制器更被配置為控制每一測量電路，使得時脈信號的頻率以一第三頻率值的切換頻率在零和第二頻率值之間切換，而第三頻率值是大於第一頻率值並小於第二頻率值。
本揭露提供一種阻抗測量裝置，整合嵌入在一晶片中。阻抗測量裝置包括一測量電路、一快速傅立葉轉換處理器以及一控制器。測量電路耦接到一待測裝置。述測量電路被配置為使用待測裝置的一時脈信號和待測裝置的一電壓來產生一第一電壓相關資料。快速傅立葉轉換處理器耦接於測量電路。快速傅立葉轉換處理器被配置為使用一快速傅立葉轉換將第一電壓相關資料轉換為一第二電壓相關資料。控制器耦接至測量電路和快速傅立葉轉換處理器。控制器被配置為使用第二電壓相關資料來計算一阻抗，並輸出待測裝置的阻抗以表徵待測裝置的性能。
在一些實施例中，每一待測裝置包括一電源網與一時脈樹。電源網被配置為由第一電壓相關資料所控制。時脈樹被配置為由時脈信號的頻率所控制。
在一些實施例中，控制器更被配置為使用第二電流相關資料來計算一電流振幅（current amplitude）。
在一些實施例中，由測量電路偵測到的電壓是電源網的電壓。
在一些實施例中，控制器更被配置為控制測量電路，使得時脈信號的頻率在不同時間等於一第一頻率值和一第二頻率值，以及第二頻率值大於第一頻率值。
在一些實施例中，控制器更被配置為控制測量電路，使得時脈信號的頻率以一第三頻率值的切換頻率在零和第二頻率值之間切換，而第三頻率值是大於第一頻率值並小於第二頻率值。
本揭露提供一種使用整合嵌入在一晶片中的一阻抗測量裝置決定一待測裝置的阻抗之方法。方法包括：使用耦接到待測裝置的一測量電路，產生用於待測裝置的一時脈信號。方法更包括：使用測量電路，偵測待測裝置的一電壓。方法更包括：使用測量電路，使用時脈信號和電壓產生一第一電壓相關資料。方法更包括：使用耦接於測量電路的一快速傅立葉轉換處理器，使用一快速傅立葉轉換將第一電壓相關資料轉換為一第二電壓相關資料。方法更包括：使用耦接於測量電路和快速傅立葉轉換處理器的一控制器，使用第二電壓相關資料來計算一阻抗。方法更包括：藉由控制器，輸出待測裝置的阻抗，以表徵待測裝置的性能。
在一些實施例中，方法更包括：藉由待測裝置的一電源網，控制第一電壓相關資料。方法更包括：藉由待測裝置的一時脈樹，控制時脈信號的頻率。
在一些實施例中，方法更包括：使用快速傅立葉轉換處理器，將分別對應於功率網的電流的第一電流相關資料轉換為一第二電流相關資料。
在一些實施例中，方法更包括：藉由控制器，使用第二電流相關資料計算一電流振幅。
在一些實施例中，方法更包括：藉由控制器，控制測量電路，使得時脈信號的一頻率在不同時間等於一第一頻率值和一第二頻率值。第二頻率值大於第一頻率值。
在一些實施例中，方法更包括：藉由控制器，控制測量電路，使得時脈信號的頻率以一第三頻率值的切換頻率在零和第二頻率值之間切換。第三頻率值大於第一頻率值並小於第二頻率值。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:晶片 110:阻抗測量裝置 112, 114:電性參數 120, 130, 520, 550:待測裝置 121, 131, 521, 531:電源網 122, 132:阻抗 123, 133:時脈樹 125, 135:其他元件 127, 137:記憶體 140:阻抗 210, 220:測量電路 211, 221:控制單元 212, 222:阻抗測量值 213, 223:偵測器 214, 224, 252, 262:電性參數 216, 226:時脈信號 218, 228:電壓測量值 230:控制器 240:快速傅立葉轉換處理器 242:電壓信號 244:控制信號 250:環形振盪器 260:頻率計數器 310:電子熔絲 320:時脈產生器 330, 340, 530, 540:感測電阻 400, 700:流程圖 410-440, 710-760:操作 ctrl_1、ctrl_N、ctrlA、ctrlB:控制信號 Fadc_1- Fadc_N, Fclk, Fo_1-Fo_N, Fr_1-Fr_N:時脈信號 reset_1-reset_N:重置信號 V(f)_1-V(f)_N:電壓資料 V(t)_1-V(t)_N:電壓 VDD_1-VDD_N:正電源電壓 VSS_1-VSS_N:負電源電壓 Z(f)_1-Z(f)_N:阻抗
第1圖係顯示根據本揭露的各種實施例所述的示範例晶片的方塊圖，而晶片具有耦接至N個待測裝置。 第2圖係顯示根據本揭露的各種實施例所述的示範例性整合式阻抗測量裝置的方塊圖。 第3圖係顯示根據本揭露的各種實施例所述的具有阻抗測量裝置的整合式組件的示範例晶片的另一方塊圖。 第4圖係顯示根據本揭露的各種實施例所述的使用整合嵌入在晶片中的阻抗測量裝置來決定待測裝置的阻抗的方法的示例性流程圖。 第5圖係顯示根據本揭露的各種實施例所述的具有阻抗測量裝置的整合式組件的另一示範例晶片的方塊圖。 第6圖係顯示根據本揭露的各種實施例所述的具有阻抗測量裝置的整合式組件的另一示範例晶片的方塊圖。 第7圖係顯示根據本揭露的各種實施例所述的使用整合嵌入在晶片中的阻抗測量裝置來決定待測裝置的阻抗的方法的示例性流程圖。
110:阻抗測量裝置
112,114:電性參數
122,132:阻抗
140:阻抗
210,220:測量電路
212,222:阻抗測量值
214,224,252,262:電性參數
216,226:時脈信號
218,228:電壓測量值
230:控制器
240:快速傅立葉轉換處理器
242:電壓信號
244:控制信號
250:環形振盪器
260:頻率計數器

Claims (8)

  1. 一種用於決定複數待測裝置的阻抗之系統，上述系統包括：複數測量電路，耦接到上述待測裝置，其中每一上述測量電路被配置為：產生用於所對應之上述待測裝置的一時脈信號；偵測所對應之上述待測裝置的一電壓；以及使用上述時脈信號和上述電壓，產生一第一電壓相關資料；一快速傅立葉轉換處理器，耦接於上述測量電路，其中上述快速傅立葉轉換處理器被配置為對每一上述測量電路使用一快速傅立葉轉換將上述第一電壓相關資料轉換為一第二電壓相關資料；以及一控制器，耦接於上述測量電路和上述快速傅立葉轉換處理器，其中上述控制器被配置為使用用於每一上述測量電路的上述第二電壓相關資料來計算一阻抗，並輸出每一上述待測裝置的上述阻抗以表徵每一上述待測裝置的性能，其中每一上述待測裝置包括：一電源網，被配置為由上述第一電壓相關資料所控制；以及一時脈樹，被配置為由上述時脈信號的頻率所控制。
  2. 如請求項1所述之系統，其中上述快速傅立葉轉換處理器更被配置為將分別對應於上述電源網的電流的一第一電流相關資料轉換為一第二電流相關資料。
  3. 如請求項1所述之系統，其中上述控制器更被配置為控制上述測量電路，使得上述時脈信號的頻率在不同時間等於一第一頻率值和一第二頻率值，以及上述第二頻率值大於上述第一頻率值。
  4. 一種阻抗測量裝置，整合嵌入在一晶片中，上述阻抗測量裝置 包括：一測量電路，耦接到一待測裝置，其中上述述測量電路被配置為使用上述待測裝置的一時脈信號和上述待測裝置的一電壓來產生一第一電壓相關資料；一快速傅立葉轉換處理器，耦接於上述測量電路，其中上述快速傅立葉轉換處理器被配置為使用一快速傅立葉轉換將上述第一電壓相關資料轉換為一第二電壓相關資料；以及一控制器，耦接至上述測量電路和上述快速傅立葉轉換處理器，其中上述控制器被配置為使用上述第二電壓相關資料來計算一阻抗，並輸出上述待測裝置的上述阻抗以表徵上述待測裝置的性能，其中上述待測裝置包括：一電源網，被配置為由上述第一電壓相關資料所控制；以及一時脈樹，被配置為由上述時脈信號的頻率所控制。
  5. 如請求項4所述之阻抗測量裝置，其中上述快速傅立葉轉換處理器更被配置為將分別對應於上述電源網的電流的一第一電流相關資料轉換為一第二電流相關資料。
  6. 如請求項4所述之阻抗測量裝置，其中上述控制器更被配置為控制上述測量電路，使得上述時脈信號的頻率在不同時間等於一第一頻率值和一第二頻率值，以及上述第二頻率值大於上述第一頻率值。
  7. 一種使用整合嵌入在一晶片中的一阻抗測量裝置決定一待測裝置的阻抗之方法，上述方法包括：藉由耦接到上述待測裝置的一測量電路，產生用於上述待測裝置的一時脈信號； 藉由上述測量電路，偵測上述待測裝置的一電壓；藉由上述測量電路，使用上述時脈信號和上述電壓產生一第一電壓相關資料；藉由上述待測裝置的一電源網，控制上述第一電壓相關資料；藉由上述待測裝置的一時脈樹，控制上述時脈信號的頻率；藉由耦接於上述測量電路的一快速傅立葉轉換處理器，使用一快速傅立葉轉換將上述第一電壓相關資料轉換為一第二電壓相關資料；藉由耦接於上述測量電路和上述快速傅立葉轉換處理器的一控制器，使用上述第二電壓相關資料來計算一阻抗；以及藉由上述控制器，輸出上述待測裝置的上述阻抗，以表徵上述待測裝置的性能。
  8. 如請求項7所述之方法，更包括：藉由上述控制器，控制上述測量電路，使得上述時脈信號的一頻率在不同時間等於一第一頻率值和一第二頻率值，其中上述第二頻率值大於上述第一頻率值。
TW110118426A 2020-05-28 2021-05-21 阻抗測量裝置以及決定待測裝置的阻抗之系統和方法 TWI801878B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063030949P 2020-05-28 2020-05-28
US63/030,949 2020-05-28
US17/236,010 2021-04-21
US17/236,010 US11740272B2 (en) 2020-05-28 2021-04-21 Integrated impedance measurement device and impedance measurement method thereof

Publications (2)

Publication Number Publication Date
TW202144791A TW202144791A (zh) 2021-12-01
TWI801878B true TWI801878B (zh) 2023-05-11

Family

ID=77572259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110118426A TWI801878B (zh) 2020-05-28 2021-05-21 阻抗測量裝置以及決定待測裝置的阻抗之系統和方法

Country Status (3)

Country Link
US (1) US12038463B2 (zh)
CN (1) CN113376437A (zh)
TW (1) TWI801878B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW301712B (en) * 1995-10-11 1997-04-01 Fluke Corp Pulse-based impedance measurement instrument
TW200406586A (en) * 2002-10-21 2004-05-01 Hewlett Packard Development Co System and method of measuring low impedances
US20170254844A1 (en) * 2016-03-01 2017-09-07 Texas Instruments Incorporated Impedance Analyzer Using Square Wave Stimuli
US20180180652A1 (en) * 2016-12-22 2018-06-28 Texas Instruments Incorporated Square-wave-based impedance analysis

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036062B2 (en) * 2002-10-02 2006-04-25 Teseda Corporation Single board DFT integrated circuit tester
CA2451059C (en) * 2002-11-27 2013-05-21 Z-Tech (Canada) Inc. Eliminating interface artifact errors in bioimpedance measurements
CA2584613C (en) * 2004-10-28 2014-04-29 University Of Stellenbosch Impedance monitoring system and method
US7203608B1 (en) * 2006-06-16 2007-04-10 International Business Machines Corporation Impedane measurement of chip, package, and board power supply system using pseudo impulse response
US7405575B2 (en) * 2006-08-23 2008-07-29 Tektronix, Inc. Signal analysis system and calibration method for measuring the impedance of a device under test
WO2008155843A1 (ja) * 2007-06-20 2008-12-24 Advantest Corporation 雑音測定装置及び試験装置
GB2466028A (en) * 2008-12-08 2010-06-09 Univ Cardiff High frequency measurement system
US8519720B2 (en) * 2010-07-14 2013-08-27 International Business Machines Corporation Method and system for impedance measurement in an integrated Circuit
US9459301B2 (en) * 2014-01-27 2016-10-04 ProPlus Design Solutions, Inc. Apparatuses and methods for measuring flicker noise
US10033346B2 (en) * 2015-04-20 2018-07-24 Avx Corporation Wire-bond transmission line RC circuit
US10274536B2 (en) 2016-07-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Time to current converter
US10672663B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10281501B2 (en) 2016-12-12 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Peak current evaluation system and peak current evaluation method
WO2020173565A1 (en) * 2019-02-27 2020-09-03 Advantest Corporation A multiple output isolated power supply, a power supply arrangement, an automatic test equipment, and a method for providing multiple isolated output voltages for the usage in an automated test equipment
US11740272B2 (en) * 2020-05-28 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated impedance measurement device and impedance measurement method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW301712B (en) * 1995-10-11 1997-04-01 Fluke Corp Pulse-based impedance measurement instrument
TW200406586A (en) * 2002-10-21 2004-05-01 Hewlett Packard Development Co System and method of measuring low impedances
US20170254844A1 (en) * 2016-03-01 2017-09-07 Texas Instruments Incorporated Impedance Analyzer Using Square Wave Stimuli
US20180180652A1 (en) * 2016-12-22 2018-06-28 Texas Instruments Incorporated Square-wave-based impedance analysis

Also Published As

Publication number Publication date
CN113376437A (zh) 2021-09-10
US20230366917A1 (en) 2023-11-16
TW202144791A (zh) 2021-12-01
US12038463B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
EP2286256B1 (en) Dll for period jitter measurement
US8183910B2 (en) Circuit and method for a digital process monitor
CN108474820A (zh) 用于计量系统的参考电路
US9057761B2 (en) Sensing supply voltage swings within an integrated circuit
US8664978B2 (en) Methods and apparatus for time to current conversion
TWI221909B (en) System and method of measuring low impedances
US10281501B2 (en) Peak current evaluation system and peak current evaluation method
US11740272B2 (en) Integrated impedance measurement device and impedance measurement method thereof
US20120197570A1 (en) Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe
TWI801878B (zh) 阻抗測量裝置以及決定待測裝置的阻抗之系統和方法
US8686798B2 (en) Method and system for testing oscillator circuit
JP2004144746A (ja) 低インピーダンスの測定システム及び方法
EP2883067A1 (en) Efficient power supply noise measurement based on timing uncertainty
US10274536B2 (en) Time to current converter
TW202204919A (zh) 偵測電路運作速度之餘量的裝置
US20230258721A1 (en) Delay measurement system and measurement method
Xia et al. A methodology of fault detection using design for testability of CP-PLL
US20220268857A1 (en) Power leakage testing
Jiang et al. Design of a high-resolution Time-to-Digital converter chip
Zimouche et al. A bist method for tsvs pre-bond test
CN114062889A (zh) 检测电路运行速度的余量的装置
Ateşavcı et al. Degradation Sensor Circuits for Indirect Measurements in Re-configurable Analog Circuit Design
Xia et al. A self-refereed design-for-test structure of CP-PLL for on-chip jitter measurement
Krishnan et al. Design and Integration of Digital Thermal Sensors
Lee et al. Indirect method for random jitter measurement on SoCs using critical path characterization