JP2004144746A - 低インピーダンスの測定システム及び方法 - Google Patents
低インピーダンスの測定システム及び方法 Download PDFInfo
- Publication number
- JP2004144746A JP2004144746A JP2003349757A JP2003349757A JP2004144746A JP 2004144746 A JP2004144746 A JP 2004144746A JP 2003349757 A JP2003349757 A JP 2003349757A JP 2003349757 A JP2003349757 A JP 2003349757A JP 2004144746 A JP2004144746 A JP 2004144746A
- Authority
- JP
- Japan
- Prior art keywords
- current level
- voltage
- current
- generating
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
- G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】マイクロプロセッサ等の電子回路における低いインピーダンスを測定する。
【解決手段】方法(20)は、第1の電流レベルを生成するステップ、第1の電流レベルを測定するステップ(22)、第2の電流レベルを生成するステップ(22)、及び、第2の電流レベルを測定するステップ(22)を含む。方法(20)はさらに、第1と第2の電流レベルを交互に繰り返し生成して(22)、周期的な電流波形を生成するステップ(26)と、システム内の少なくとも1つのポートにおける電圧を複数回測定して、複数組の電圧測定値を得るステップ(27)を含む。複数組の電圧測定値は平均される。方法はさらに、所定数の異なるクロック周波数において第1と第2の電流レベルを交互に繰り返し発生するステップ(44)、クロック周波数依存ノイズを求めるステップ(46)、フィルタリングされた平均電圧を生成するステップ(46)、及び、インピーダンスを求めるステップ(47)を含む。
【選択図】図2
【解決手段】方法(20)は、第1の電流レベルを生成するステップ、第1の電流レベルを測定するステップ(22)、第2の電流レベルを生成するステップ(22)、及び、第2の電流レベルを測定するステップ(22)を含む。方法(20)はさらに、第1と第2の電流レベルを交互に繰り返し生成して(22)、周期的な電流波形を生成するステップ(26)と、システム内の少なくとも1つのポートにおける電圧を複数回測定して、複数組の電圧測定値を得るステップ(27)を含む。複数組の電圧測定値は平均される。方法はさらに、所定数の異なるクロック周波数において第1と第2の電流レベルを交互に繰り返し発生するステップ(44)、クロック周波数依存ノイズを求めるステップ(46)、フィルタリングされた平均電圧を生成するステップ(46)、及び、インピーダンスを求めるステップ(47)を含む。
【選択図】図2
Description
本発明は、一般に、電子回路の分野に関するものであり、とりわけ、低インピーダンスの測定方法に関するものである。
マイクロプロセッサ・チップ、プリント回路基板、及び、電子パッケージングといったコンピュータ・システム及び電子回路の開発におけるいくつかの要素が、これらのシステムの配電回路網(電力分配回路網)において広帯域幅にわたる低インピーダンスを必要とする原因となっている。電源供給レベルを低下させ、信号遷移時間を短縮し、ダイ・サイズを縮小するには、また、電源電流及びクロック速度を着実に増すには、全て、配電回路網のインピーダンス・レベルが極めて低いことが必要になる。コンピュータ・システムにとって典型的な目標インピーダンスは、2年毎に、1/5に低下してきた。ノイズの発生、電磁放射、及び、干渉を最小限に抑えるには、ミリオーム及びサブミリオーム範囲の低インピーダンスが望ましい。
高速信号の信号の完全性を検証するための技法は、広範囲にわたって利用可能であるが、高周波数でミリオーム及びサブミリオーム範囲の極めて低いインピーダンスを正確に測定する要求は、依然として満たされないままである。配電回路網のインピーダンス測定には、時間領域反射測定器が用いられてきた。しかし、時間領域反射測定は、この方法で用いられるオシロスコープのノイズ及び非線形性のため、ミリオーム範囲のインピーダンス測定には適さない。RLC(抵抗、インダクタンス、及び、キャパシタンス)計では、数百メガヘルツの周波数でサブオームのインピーダンスを測定することは不可能である。回路パラメータの測定には、ベクトル・ネットワーク・アナライザも用いられてきたが、アクセスできるのは半導体チップの外部だけであり、内部インピーダンスの測定はできない。さらに、ベクトル・ネットワーク・アナライザは、システムに電流を供給して、それを強制的に送り込むことによって、インピーダンスを測定するが、電流を回路に均等に通して、満足のいく測定を実現することはできない。これら従来の技法に共通した欠点には、システムの稼動中に、ダイ上のインピーダンス測定結果を得ることができないという点も含まれる。
本発明の実施態様の1つによる方法には、第1の電流レベルを発生するステップと、第1の電流レベルを測定するステップと、第2の電流レベルを発生するステップと、第2の電流レベルを測定するステップが含まれる。この方法には、さらに、第1と第2の電流レベルを交互に繰り返し発生して、周期的電流波形を発生するステップと、複数回にわたって、システムの少なくとも1つのポートにおける電圧を測定し、複数の組をなす電圧測定結果を得るステップも含まれる。複数の組をなす電圧測定結果は平均される。この方法には、さらに、所定の数の異なるクロック周波数において、第1と第2の電流レベルを交互に繰り返し発生するステップと、平均した電圧測定結果のフーリエ成分を求めて、クロック周波数依存ノイズを求めるステップと、クロック周波数依存ノイズを除去して、フィルタリングを施された平均電圧を発生するステップと、フィルタリングを施された平均電圧のフーリエ成分を、交番する第1と第2の電流レベルを有する周期的電流波形のフーリエ成分で割ることによってインピーダンスを求めるステップが含まれる。
本発明のもう1つの実施態様によれば、マイクロプロセッサを備えたシステムにおける動作インピーダンスを求める方法は、マイクロプロセッサにおいて、システムに高電流レベルを生じさせるよう動作可能な第1の複数のコンピュータ命令を実行するステップと、高電流レベルを測定するステップと、マイクロプロセッサにおいて、システムに低電流レベルを生じさせるよう動作可能な第2の複数のコンピュータ命令を実行するステップと、低電流レベルを測定するステップを含む。この方法には、さらに、第1の複数のコンピュータ命令と第2の複数のコンピュータ命令を交互に繰り返し実行して、周期的電流波形を発生するステップと、複数回数にわたって、システムの少なくとも1つのポートにおける電圧を測定して、複数組をなす電圧測定結果を得るステップが含まれる。複数組をなす電圧測定結果は平均される。この方法には、所定の数の異なるクロック周波数で、第1と第2の複数のコンピュータ命令を絶えず(連続して)交互に実行して、クロック周波数依存ノイズを求めるステップと、クロック周波数依存ノイズを除去して、フィルタリングを施された平均電圧を発生するステップと、フィルタリングを施された平均電圧のフーリエ成分を、交番する高電流レベルと低電流レベルを有する周期的電流波形のフーリエ成分で割ることによって、周波数の関数としてインピーダンスを求めるステップが含まれる。
本発明のさらにもう1つの実施態様によるシステムは、システムに第1の電流レベルを発生するための手段と、第1の電流レベルを測定するための手段と、システムに第2の電流レベルを発生するための手段と、第2の電流レベルを測定するための手段と、第1の電流レベルと第2の電流レベルを交互に繰り返し発生して、周期的電流波形を発生するための手段と、周期的電流波形が与えられると、複数回数にわたって、システム内の少なくとも1つのポートにおける電圧を測定して、複数の組をなす電圧測定結果を得るための手段と、複数の組をなす電圧測定結果を平均するための手段と、所定の数の異なるクロック周波数で、第1と第2の電流レベルを発生するための手段と、平均された電圧測定結果のフーリエ成分を求めて、クロック周波数依存ノイズを求めるための手段と、クロック周波数依存ノイズを除去して、フィルタリングを施された平均電圧を発生するための手段と、フィルタリングを施された平均電圧のフーリエ成分を、交番する第1と第2の電流レベルを有する周期的電流波形のフーリエ成分で割ることによって、インピーダンスを求めるための手段を含む。
本発明によれば、マイクロプロセッサ等の電子回路における低いインピーダンスの測定が可能になる。
本発明の望ましい実施態様及びその利点については、図面の図1〜6を参照することによって最も良く理解される。それぞれの図面の同様の対応する部分には、同じ番号が付されている。本発明と、本発明の目的及び利点をより完全に理解できるよう、添付図面を参照しつつ説明を行う。
図1は、本発明の教示に従って低インピーダンスを測定するためのシステムの1実施態様を例示した略ブロック図である。例示を目的として、図1には、コンピュータ処理装置(CPU)のプリント回路基板10、プリント回路基板10上に位置する半導体チップ・パッケージ12、及び、パッケージ12内の半導体ダイ14に対する本発明のシステム及び方法の適用が示されている。下記によって表わされるオームの法則が、周波数の関数としてインピーダンス(Z)の解を得るために用いられる。
ここで、Ff(g(t))は周波数fにおける関数g(t)のフーリエ成分であり、Vは電圧であり、Iは電流であり、tは時間である。時間の関数としての電圧は、正確に測定することができるが、同時に、電流の変動を測定するのは極めて困難である。本発明の実施態様では、対象とする周波数範囲内に制御可能で既知の特徴を有する電流を発生することによって、このタスクを達成する。発生する電流は、測定結果にさらなるノイズが導入されるのを回避するため、単純な波形を有している。
インピーダンス測定中に用いるため、マイクロプロセッサの動作中に周期的電流を発生するよう動作可能な3つのコンピュータ・アルゴリズムが提供される。電流は、階段状波形または台形波形のような単純な波形を示す。コンピュータ・アルゴリズムのそれぞれは、一連のコンピュータ命令を含む。第1のアルゴリズムは、大電力を発生させるために、4つの整数加算アセンブリ言語命令といった、所定の数のコンピュータ命令を含むHOTコードである。整数減算、及び、AND、OR、NOR、XOR等のような論理演算といった、他のコンピュータ命令を利用することも可能である。第2のアルゴリズムは、小電力を発生させるために、4つの整数無演算アセンブリ言語命令といった、所定の数のコンピュータ命令を含むCOLDコードである。HOT及びCOLDコードは、実行されると、2つの異なる定電流レベルを生じるが、HOTコードは、COLDコードよりも多量の電流を発生する。HOT及びCOLDコードを交互に連続的に組み合わせることによって、THROBコードを生成することが可能である。HOTとCOLDの間における遷移幅によって、測定されるインピーダンスの高周波境界が決まる。HOT及びCOLDコードは、命令を取り出すことによって導入される失速を回避するため、即時実行に備えてマイクロプロセッサの命令キャッシュに常駐するのが望ましい。さらに、低周波数境界を低下させるには、十分に長いHOT期間と、交番するその後の十分に長いCOLD期間の持続が望ましい。これは、コードにループを導入することによって実現可能である。
本発明の教示に従って低インピーダンスを測定するためのプロセスの1実施態様(20)のフローチャートについて図2を参照すると、図2のブロック22に示すように、HOTコードを実行することによって、安定な電力レベルが発生して、Idd(HOT)の測定が可能になり、COLDコードを実行することによって、安定な最小電力レベルが発生して、Idd(COLD)の測定が可能になる。Idd(HOT)及びIdd(COLD)は、プリント回路基板10上に配置された電圧調整モジュール(VRM。電圧調整器)25のセンス抵抗器24に結合された電圧計23を用いて、抵抗器24の両端間における電圧降下を測定することによって求めることが可能である。次に、ブロック26及び27において、所定の長さのHOT及びCOLD期間を交番させるTHROBコードが実行され、半導体ダイ14、チップ・パッケージング(またはチップ・パッケージ)12、及び、プリント回路基板10に配置されたVddとVss(電源と接地)パッド28〜32間における複数の電圧測定値V1(t)、V2(t)、...Vn(t)が得られる。V1(t)、V2(t)、...Vn(t)は、以下では、ポート1〜ポートnにおける測定電圧降下とも呼ばれる。ポート1における電圧V1(t)は、オンチップ電圧降下の測定結果(測定値)であり、Vdd−Vss検知のために特にチップ上に設けられた専用テスト・パッドを利用して測定される。これらのテスト・パッドは、高インピーダンスの能動差動プローブ34のような計器に接続する働きをする。例えば、差動プローブ34に結合されたオシロスコープ36によって、電圧を測定することが可能である。
図5を簡単に参照すると、v1(t)に関する典型的な波形37が示されている。望ましい実施態様の場合、図5に示すように、THROBコードによって、50%のデューティ・サイクル、及び、約20マイクロ秒(μs)周期で、HOT及びCOLD波形38が生じる。ブロック40に示すように、オシロスコープ36によって得られる長期平均数学関数を利用して、ランダム・ノイズを低減するため、多数の測定値が平均される。図5には、25,000回のオシロスコープによる掃引を平均した結果である、典型的な平均電圧波形42が示されている。ランダム・ノイズは、一般に、システムの動作環境内にある発生源から生じ、通常、不定で、非周期的である。
図2に戻ると、ブロック44では、ブロック22〜40に示すように、異なるクロック周波数で、HOT、COLD、及び、THROBコードを連続して実行し、それらのクロック周波数における電流及び電圧が測定される。高速フーリエ変換(FFT)を用いて、測定電圧波形のフーリエ成分を求めることによって、クロック周波数の変化に応じて変動する周期的ノイズを分離することが可能になる。次に、ブロック46に示すように、このクロック依存ノイズにフィルタリングが施されて、平均電圧測定値から除去される。コードにおけるループ分岐によって、波形にわずかな周期性のスパイクが生じる。図5には、フィルタリングを施された典型的な平均電圧波形48が示されている。図2のブロック50では、インピーダンスZ1i(i=1〜n)は下記によって求められる。
ここで、Ffは、電圧または電流のフーリエ成分であり、Z11は、マイクロプロセッサの電源ループのインピーダンスであり、Z12は、ポート1に関する電流予測中における、電子パッケージのポート2に関する伝達インピーダンスであり、Z13は、ポート1に関する電流予測中における、電子パッケージのポート3に関する伝達インピーダンスである等である。図6には、対象とする周波数範囲にわたって、HOT、COLD、及び、THROBコードを用いて得られた典型的なインピーダンス波形52が示されている。
周期の異なるいくつかの異なるTHROBコードを提供することによって、広い周波数範囲をカバーするのが望ましい。より周期の長い階段状または台形の波形によって、低周波数における測定正確度が向上し、周期を短くすると、高周波数における正確度が向上する。
図3は、本発明の教示による低インピーダンス測定システムのもう1つの実施態様を示す略ブロック図である。コンピュータ・コードHOT、COLD、及び、THROBを用いて、周期的台形電流波形を発生させるのではなく、マイクロプロセッサ・チップに組み込まれた「N分割」(divide-by-N)動作モードを利用して、必要な波形を発生させる。マイクロプロセッサは、そのリセット・ライン52を低に保持することによってリセット・モードにされ、同時に、クロック周波数がFCLKまたはFCLK/Nに設定される。ここで、FCLKはマイクロプロセッサの動作範囲によって決まり、Nは正の整数である。N分割動作モードは、通常、システムのパワー・アップ・シーケンス中に生じる、オンチップ位相ロックループ(PLL)・テスト・モードを用いることによって利用可能である。台形電流波形の周期は、50%といった所定のデューティ・サイクルで波形を生じる外部パルス発生器54を用いて制御するのが望ましい。
本発明の教示による低インピーダンス測定プロセス56の第2の実施態様のフローチャートについて図4を参照する。ブロック57及び58では、Idd電流の測定中、システムがリセットに保持され、クロック周波数はFCLKに設定される。ブロック59及び60では、Iddをもう一度測定する間、システムは、再び、リセットに保持されるが、クロック周波数はFCLK/Nに設定される。FCLK及びFCLK/NにおけるIdd電流と、立ち上がり及び立ち下がり時間によって、時間経過に伴う電流波形I(t)が決まる。ブロック62では、システムは、再び、リセットに保持され、同時に、クロック周波数は、FCLKとFCLK/Nとの間でトグルされる。ブロック63に示されるように、オシロスコープ36を用いて、半導体ダイ14、パッケージング(パッケージ)12、及び、プリント回路基板10のそれぞれのテスト・パッド28〜32から複数の電圧V1〜Vnが測定される。周期的電流波形の立ち上がり時間は、N分割モードにおいて発生する電流に対する電圧応答のフーリエ変換によって求めることが可能であり、逆立ち上がり時間または立ち下がり時間は、フーリエ変換の最小値の周波数に対応する。
ブロック64に示すように、オシロスコープ36によって得られる長期平均数学関数を利用して、ランダム・ノイズが低減される。ランダム・ノイズを適正にフィルタリングして除去するために、平均化機能において、多数のオシロスコープによる掃引が使用される。ランダム・ノイズは、一般に、システムの動作環境内の発生源から生じ、不定で、非周期的である。
その後、ブロック65で、それぞれの異なるクロック周波数における電圧測定値が得られる。高速フーリエ変換(FFT)を用いて、それぞれの異なるクロック周波数において測定された電圧波形のフーリエ成分を求めることによって、クロック周波数に応じて変化する周期的ノイズを分離することが可能になる。例えば、クロック周波数は、1メガヘルツ(MHz)〜1ギガヘルツ(GHz)の範囲で変化させることが可能である。クロック依存ノイズは、平均電圧波形からフィルタリングして除去される(または、電圧波形の平均により除去される)。ブロック66では、インピーダンスZ1i(i=1〜n)は、下記によって求められる。
ここで、Ffは、電圧または電流のフーリエ成分であり、Z11は、マイクロプロセッサの電源ループのインピーダンスであり、Z12は、ポート1に関する電流予測中における、電子パッケージのポート2に関する伝達インピーダンスであり、Z13は、ポート1に関する電流予測中における、電子パッケージのポート3に関する伝達インピーダンスである等である。図6には、対象とする周波数範囲にわたって、周波数N分割技法を用いて得られた典型的なインピーダンス波形70が示されている。
コンピュータ・コードに関するN分割技法を用いた電流励起の利点には、測定結果に対する追加ノイズの排除が含まれる。当業者には明らかなように、マイクロプロセッサの動作中、オペレーティング・システムまたはシステムの他のサブコンポーネントによって導入されるノイズが存在する。さらに、コンピュータ・コードそれ自体が、電流波形の形状を歪ませる可能性のある追加ノイズを導入する。クロック、オペレーティング・システム、または、測定計器に関連したランダム・ノイズを回避するため、台形波形の鋭いエッジでトリガする、オシロスコープを用いた電圧波形の長期平均化が望ましい。
本発明による方法(20)は、第1の電流レベルを生成するステップ、第1の電流レベルを測定するステップ(22)、第2の電流レベルを生成するステップ(22)、及び、第2の電流レベルを測定するステップ(22)を含む。方法(20)はさらに、第1と第2の電流レベルを交互に繰り返し生成して(22)、周期的な電流波形を生成するステップ(26)と、システム内の少なくとも1つのポートにおける電圧を複数回測定して、複数組の電圧測定値を得るステップ(27)を含む。複数組の電圧測定値は平均される。方法はさらに、所定数の異なるクロック周波数において第1と第2の電流レベルを交互に繰り返し発生するステップ(44)と、平均した電圧測定値のフーリエ成分を求めて、クロック周波数依存ノイズを求めるステップ(46)と、クロック周波数依存ノイズを除去してフィルタリングされた平均電圧を生成するステップ(46)、及び、フィルタリングされた平均電圧のフーリエ成分を、交番する第1及び第2の電流レベルを有する周期的な電流波形のフーリエ成分で割ることによってインピーダンスを求めるステップ(47)を含む。
本明細書で説明した本発明のさまざまな実施態様によれば、半導体ダイ、電子チップ・パッケージング、及び、プリント回路基板のさまざまなポイントにおいて、広い周波数範囲にわたって、電源ループの極めて低いインピーダンスを測定するシステム及び方法が得られる。
10 プリント回路基板
12 パッケージング
14 マイクロプロセッサ
24 センス抵抗器
25 電圧調整器
28〜32 パッド
12 パッケージング
14 マイクロプロセッサ
24 センス抵抗器
25 電圧調整器
28〜32 パッド
Claims (10)
- マイクロプロセッサ(14)を備えるシステムにおけるインピーダンスの測定方法(20)であって、
前記システムにおいて第1の電流レベルを発生するステップ(22)と、
前記第1の電流レベルを測定するステップ(22)と、
前記システムにおいて第2の電流レベルを発生するステップ(22)と、
前記第2の電流レベルを測定するステップ(22)と、
前記第1の電流レベルと前記第2の電流レベルを交互に繰り返し発生して、周期的電流波形を発生するステップ(26)と、
前記周期的電流波形が与えられると、前記システムの少なくとも1つのポートにおいて複数回、電圧を測定し、複数の組をなす電圧測定値を得るステップ(27)と、
前記複数の組をなす電圧測定値を平均するステップ(40)と、
所定の数の異なるクロック周波数において前記第1及び第2の電流レベルを発生するステップ(44)と、
前記平均した電圧測定値のフーリエ成分を求めて、クロック周波数依存ノイズを求めるステップ(46)と、
前記クロック周波数依存ノイズを除去して、フィルタリングを施された平均電圧を発生するステップ(46)と、
前記フィルタリングを施された平均電圧のフーリエ成分を、交番する第1及び第2の電流レベルを有する前記周期的電流波形のフーリエ成分で割ることによって、インピーダンスを求めるステップ(47)
とを含む、方法。 - 第1の電流レベルを発生する前記ステップが、前記システム(10)のマイクロプロセッサ(14)において、前記システムに前記第1の電流レベルを生じさせるよう動作可能な第1の複数のコンピュータ命令を実行するステップ(22)を含む、請求項1に記載の方法。
- 第2の電流レベルを発生する前記ステップが、前記システムのマイクロプロセッサ(14)において、前記システムに前記第2の電流レベルを生じさせるよう動作可能な第2の複数のコンピュータ命令を実行するステップ(22)を含む、請求項1に記載の方法。
- 前記第1の電流レベルと前記第2の電流レベルを交互に繰り返し発生するステップが、第1の複数のコンピュータ命令と第2の複数のコンピュータ命令を交互に繰り返し実行するステップ(26)を含む、請求項1に記載の方法。
- 前記第1と第2の電流レベルを測定するステップが、前記システム(10)内の電圧調整器(25)のセンス抵抗器(24)におけるそれぞれの電圧降下を測定するステップを含む、請求項1に記載の方法。
- 前記少なくとも1つのポートが、前記マイクロプロセッサの半導体ダイ(14)、前記マイクロプロセッサのパッケージング(12)、及び、前記システムのプリント回路基板(10)に配置された電源パッド及び接地パッド(28〜32)を備える、請求項1に記載の方法。
- 前記第1の複数のコンピュータ命令が、大電力を発生する働きをする複数の命令を含む、請求項2に記載の方法。
- 前記第2の複数のコンピュータ命令が、小電力を発生する働きをする複数の命令を含む、請求項3に記載の方法。
- マイクロプロセッサ(14)を備えたシステムにおける動作インピーダンスを求める方法であって、
前記マイクロプロセッサにおいて、前記システムに高電流レベルを生じさせる働きをする第1の複数のコンピュータ命令を実行し、その高電流レベルを測定するステップ(22)と、
前記マイクロプロセッサにおいて、前記システムに低電流レベルを生じさせる働きをする第2の複数のコンピュータ命令を実行し、その低電流レベルを測定するステップ(22)と、
前記第1の複数のコンピュータ命令及び前記第2の複数のコンピュータ命令を交互に繰り返し実行して、周期的電流波形を発生し(26)、複数回にわたって、前記システムの少なくとも1つのポートにおける電圧を測定して、複数の組をなす電圧測定値を得る(27)ステップと、
前記複数の組をなす電圧測定値を平均するステップ(40)と、
所定の数の異なるクロック周波数で、前記第1及び第2の複数のコンピュータ命令を連続して交互に実行して、クロック周波数依存ノイズを求め(44)、前記クロック周波数依存ノイズを除去して、フィルタリングを施された平均電圧を発生する(46)ステップと、
前記フィルタリングを施された平均電圧のフーリエ成分を、交番する第1と第2の電流レベルを有する周期的電流波形のフーリエ成分によって割ることにより、周波数の関数としてインピーダンスを求めるステップ(47)
とを含む、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/274,611 US6911827B2 (en) | 2002-10-21 | 2002-10-21 | System and method of measuring low impedances |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004144746A true JP2004144746A (ja) | 2004-05-20 |
Family
ID=32069292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349757A Withdrawn JP2004144746A (ja) | 2002-10-21 | 2003-10-08 | 低インピーダンスの測定システム及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6911827B2 (ja) |
EP (1) | EP1413891B1 (ja) |
JP (1) | JP2004144746A (ja) |
KR (1) | KR20040034539A (ja) |
DE (1) | DE60303757T2 (ja) |
IL (1) | IL155908A0 (ja) |
TW (1) | TW200406587A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8073739B2 (en) | 2004-12-22 | 2011-12-06 | Ebay Inc. | Method and system to deliver a digital good |
GB2429301B (en) * | 2005-08-19 | 2007-08-01 | Megger Ltd | Testing loop impedence in an RCCB electrical test circuit |
US8001601B2 (en) * | 2006-06-02 | 2011-08-16 | At&T Intellectual Property Ii, L.P. | Method and apparatus for large-scale automated distributed denial of service attack detection |
US7203608B1 (en) | 2006-06-16 | 2007-04-10 | International Business Machines Corporation | Impedane measurement of chip, package, and board power supply system using pseudo impulse response |
US7818595B2 (en) * | 2006-06-30 | 2010-10-19 | Intel Corporation | Method, system, and apparatus for dynamic clock adjustment |
CN101636915A (zh) | 2006-10-25 | 2010-01-27 | Nxp股份有限公司 | 确定rf电路的片上负载阻抗 |
KR100975032B1 (ko) * | 2008-02-14 | 2010-08-11 | 정미향 | 꽃포장지 제조장치 |
US8659310B2 (en) | 2010-07-14 | 2014-02-25 | International Business Machines Corporation | Method and system for performing self-tests in an electronic system |
US8519720B2 (en) | 2010-07-14 | 2013-08-27 | International Business Machines Corporation | Method and system for impedance measurement in an integrated Circuit |
US9709625B2 (en) * | 2010-11-19 | 2017-07-18 | International Business Machines Corporation | Measuring power consumption in an integrated circuit |
US20140074449A1 (en) * | 2012-09-07 | 2014-03-13 | Lsi Corporation | Scalable power model calibration |
CN103884888B (zh) * | 2012-12-20 | 2018-03-16 | 北京普源精电科技有限公司 | 具有万用表功能的示波器 |
CN113325237A (zh) * | 2021-05-21 | 2021-08-31 | 中国电子技术标准化研究院 | 一种射频阻抗测量方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023098A (en) * | 1975-08-27 | 1977-05-10 | Hewlett-Packard Company | Noise burst source for transfer function testing |
GB2258774B (en) * | 1991-08-16 | 1994-12-07 | Marconi Instruments Ltd | Waveform generators |
US5343404A (en) * | 1992-11-12 | 1994-08-30 | Maritec Corp. | Precision digital multimeter and waveform synthesizer for multi-signals with distorted waveforms embedded in noise |
US5465287A (en) * | 1994-01-13 | 1995-11-07 | Teledata Communication Ltd. | Subscriber line impedance measurement device and method |
US5909656A (en) * | 1997-03-05 | 1999-06-01 | Abb Power T&D Company Inc. | Protective relay with improved DFT function |
US5963023A (en) | 1998-03-21 | 1999-10-05 | Advanced Micro Devices, Inc. | Power surge management for high performance integrated circuit |
KR100317598B1 (ko) * | 1999-03-13 | 2001-12-22 | 박찬구 | 라플라스 변환 임피던스 측정방법 및 측정장치 |
US6556001B1 (en) * | 1999-10-12 | 2003-04-29 | Gerald Wiegand | Highly time resolved impedance spectroscopy |
US6768952B2 (en) * | 2002-10-21 | 2004-07-27 | Hewlett-Packard Development Company, L.P. | System and method of measuring low impedances |
-
2002
- 2002-10-21 US US10/274,611 patent/US6911827B2/en not_active Expired - Fee Related
-
2003
- 2003-05-14 IL IL15590803A patent/IL155908A0/xx not_active IP Right Cessation
- 2003-05-23 TW TW092114031A patent/TW200406587A/zh unknown
- 2003-10-08 JP JP2003349757A patent/JP2004144746A/ja not_active Withdrawn
- 2003-10-17 EP EP03256572A patent/EP1413891B1/en not_active Expired - Fee Related
- 2003-10-17 DE DE60303757T patent/DE60303757T2/de not_active Expired - Lifetime
- 2003-10-20 KR KR1020030072968A patent/KR20040034539A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE60303757T2 (de) | 2006-08-17 |
TW200406587A (en) | 2004-05-01 |
EP1413891A1 (en) | 2004-04-28 |
EP1413891B1 (en) | 2006-03-01 |
IL155908A0 (en) | 2003-12-23 |
US6911827B2 (en) | 2005-06-28 |
DE60303757D1 (de) | 2006-04-27 |
US20040075451A1 (en) | 2004-04-22 |
KR20040034539A (ko) | 2004-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768952B2 (en) | System and method of measuring low impedances | |
JP5362220B2 (ja) | ジッタを測定する方法及び装置 | |
JP5759316B2 (ja) | 集積回路における電力消費を測定するための方法およびシステム | |
US7292947B1 (en) | System and method of estimating phase noise based on measurement of phase jitter at multiple sampling frequencies | |
JP2004144746A (ja) | 低インピーダンスの測定システム及び方法 | |
JP2005098981A (ja) | 半導体集積回路装置、測定結果管理システム、及び管理サーバ | |
WO2007118770A2 (en) | Method and apparatus for determining jitter and pulse width from clock signal comparisons | |
JP3625400B2 (ja) | 可変遅延素子のテスト回路 | |
US7512196B2 (en) | System and method of obtaining random jitter estimates from measured signal data | |
US7203608B1 (en) | Impedane measurement of chip, package, and board power supply system using pseudo impulse response | |
JP5106530B2 (ja) | アナログ波形を再構成するために遷移時間を測定するための反復信号のアンダーサンプリング | |
JP2002006003A (ja) | 位相ロック・ループ用全ディジタル内蔵自己検査回路および検査方法 | |
Marzocca et al. | Mixed-signal circuit classification in a pseudo-random testing scheme | |
US11740272B2 (en) | Integrated impedance measurement device and impedance measurement method thereof | |
US8237603B2 (en) | Receiver test circuits, systems and methods | |
US20070286267A1 (en) | RF power sensor | |
US12038463B2 (en) | Integrated impedance measurement device and impedance measurement method thereof | |
JP2002189061A (ja) | フェーズロックループ回路の応答特性評価装置 | |
Zhou et al. | A method to measure impedance of chip/package/board power supply system using pseudo-impulse current | |
Kantorovich et al. | In-situ measurement of impedance of die power delivery system | |
JP2004342161A (ja) | 半導体試験装置および方法 | |
Qin et al. | Phase Delay in MAC-based Analog Functional Testing in Mixed-Signal Systems | |
JP2001228216A (ja) | デバイス動的特性測定用テスト回路 | |
Lee et al. | Indirect method for random jitter measurement on SoCs using critical path characterization | |
KR20080039216A (ko) | 파형 데이터 발생기, 파형 발생기 및 반도체 시험 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |