TWI279915B - A transistor and a method for forming a strained channel device - Google Patents

Description

1279915 九、發明說明： 【發明所屬之技術領域】 斗寸另]疋有關形成應變通道電晶體之 本發明係有關於一種半導體元件 系統和方法。 【先前技術】 隨著元件微縮和小功率之要求，已進 一 道區域之電子移動率。此開發之於;1 ^^進金氧半電晶體通 道區之魏域產生應變。現已發現通 載子:==:之移動率。_ -間ΐΐΓΓ示，之應__1G。顧_晶體包括 上\ ^ _如4和倾祕介電層14 =16 °此_構11 __㈣和閘極介電層側壁Η之 :具細之/辦數之材料係形成在_ 2G。因為在凹陷 DD 具有不狀^常數，辦之不協難發生JL導致基底凹陷£ =2修糧椒終爾軒編爾細 和重摻雜之源極/汲極區22 〇 叮=外’已有許多開發進行改變凹陷區2〇之位置。舉例來說，凹陷請 ，成錄#祕％和錄雜之祕她區μ巾，如第ia騎示。另外 亦有-些開發在重摻雜之源極級極區22中形成凹陷區2〇，如第化圖所 丁此外更有一些開發形成樣品間隙壁(如麵^印驗），以定位出凹陷區 於部分之間隙壁18下。 然而，應變通道技術常常包含損傷閘極結構n之步驟，而影響到電晶 體之效能。例如’凹_ 2Q _般録_介電層M和f㈣極16形成之後， 藉^_之步娜成。在進行㈣刻步狀後，係成長具有和基底不協 周a曰才。之材料。當;^為基底時，秒鍺係'通常用作形成凹陷區。在姓刻步驟

0503-A31321TWF 1279915 後進行石夕钮刻步驟開m如*ib圖所揭示之技術’在形成間隙壁i8之 參照第lb圖戶社技術中’·刻製程亦可能腐綱隙壁18，试 之後，間_ 。她刻製^ 且可能使位於介電声(未度係對於閘極結構11之保護和隔絕較差， 露閑電極16至《 = 娜觀是-撕_上之暴 更甚者故障。 :=28，如第1b圖所示，其中位於間隙壁β下之tit f :::間隙—^ 能為5分鐘或是更長。此預烤步驟減低了 LDD佈植回火^ 步驟之限7或其⑼溫製料運狀熱鮮，耻不必制造成其它製程 ⑴oltr揭示可形成在職結構11上之縣狀結構3G。此縣狀結 構3〇係為暴露閘極結構u切鍺沉積步驟下，—般且不希望得到之結果。 此蘑菇狀結構％柯能影響體之效能。 主另外，如f lc圖所示，在形成閘極結構^之步驟中，一般包含許多 予^先步驟，預清雜齡抛_極/祕_之溝魏騎構，而形成凹 穴/84(d=ot)。-般來說，習知技術採用在閘齡電層14和閑電極％形成 之後係藉由働㈣之步驟形成形成凹陷區2G，並且在進行独刻步驟之 後係成長具有和基底不協調晶格材料(一般為石夕鍺)於凹陷區中。一般

0503-A31321TWF 6 1279915 t#:::馮曰θ格之材料形成源極/汲極時，所積之材料會突出基底表面 84 ,維r 282但由於上相穴84的形成，在沉赫料，會沿著凹穴 样ΓΓΖ ’如此產生不對稱之凸起82，而不對稱凸起82的在接近淺溝 槽，、STI的地方會造成接下來的接合細^ 的接合窗問題 issue)，另外’在驗躺上多面嶋可 接觸開口率增加。 【發明内容】 =叙_係可藉由本發晴提出之具林協端格區域之應變通道 ^曰日-的貝知例所達成之技術特點解決或是防止。 ” ^报(、種電晶體。—基底係包括第_材料。—源極區鄰接一第 緣區。源極區包括形成在基底中之第1陷的第二材料，而第二材料 和第i料Ϊ晶格常數不同。—祕區鄰接—第二絕緣區。汲極區包括第 -材料’ 一—材料係形成在主動區之—第二凹陷中。—由第—材料形成 之應魏道區餘於源麵祕祕中間。_堆疊閘極碱在應變通道區 士。堆®閘極包括-位於—閘極介電層上之閘電極。至少第—絕緣區和第 -絕緣區之-具有—沿著—侧壁之_，而階梯係大體上對位到第一材料 和第二材料之交界處。 本發明提供__絲魏道元件之方法。首先，卿她於基底上 之罩幕，以定義-_區和—通道區。聰刻部分定義為凹_之基底。 其後’形成-應力產生材料於凹陷區中。後續，形成—閘極於通道區上方。 、本發明提供—卿舰道元叙方法。錢，碱—祕凹陷和 和凹fe於基底中。第一凹陷和第二凹陷係定義一位於其間之通道 區。其後，至少將-第—材料填人部分源極和峨凹陷，第—材料係導致 通道區之晶格結構之應變。後續，形成_閘極於通道區上方，此閘極具有 一閘極介電層和一導電層。 0503-A31321TWF 7 1279915 本發明提供一種電晶濟。且念4k μ •&基底包括—第—材料。—源極 一絶緣區，《極區包括形成在基底中之—第 1弟 材料和第-材料之晶柊當…B门 的弟一材科，而弟二 巴句㈣-純 —沒極區鄰接—第二絕緣區，此汲極 =Γ::Γ弟二材料係形成在主動區之第二凹陷中。-應變通道 ^ 0 _±||4 =道=，此堆疊閘極包括—職極位於—閘極介電層上。第二材料係 I成-犬出於基絲面之凸起，而凸起係為—對稱形狀。

【實施方式】 以下將揭示本發明較佳實施例之製造方法和使用方法。本發明係提供 一實施赠，而其可顧在廣泛之實施範例。以下所揭示雜為製造和使 用本發明特定實施細之方法，其並不用嫌定本發明。 本發明做半導體元件之領域，制是有齡具有不協調晶格區 之應力通這場效電晶體之製造方法。以下將揭示本發明第—實施例之製 方法。 第2a圖揭示-基底100，具有一主動區域1〇2，而主動區域1〇2係由 淺溝觀縣構HU所絲。另外，其它形紅躲結娜彳如局部氧化絕 緣LOCOS和台地mesa絕緣結構)可用以隔絕主動區域1〇2。基底励可包 括任何半導麟料，且可包括任何所習知之結構(例如包括分等級之層或是 埋藏氧化層）。在-實施例中’基底卿係包括主動梦，而其可以是推雜或 是未摻雜的(例如：P型態，N型態或是其組合）。此外，其它適用於應變通 道電晶體之材料亦可以使用之。 明參fc、弟2b圖，長：供一基底1〇〇，其後形成一第一介電層1〇3、一第 二介電層104和一光阻罩幕106。第一介電層103可以例如為一介電抗反射 塗佈(dielectric antireflective coating，DARC)，而第二介電層 1〇4 可以例如為 一底部抗反射塗佈(bottom antireflective coating，BARC)。一光阻罩幕 1〇6 8

0503-A31321TWF 1279915 可藉由所純之微影技術(例如沉積和圖雜—光阻材料)所形成。在第此 圖所揭示之實施例中，光阻罩幕屬係在部分主動區域搬上方圖形化， 以成為基底100應變部分1〇8。 #睛參照s圖，其揭示在進雜辭雜之第2b圖之基底i⑻以移 ”第；丨電層103和第二介電層1〇4暴露之部分，且回钱刻基底，以开》成 凹陷區112。位於凹陷區112間之係為一通道區1〇9。例如，一電漿灰化步 驟可用以移除剩餘之光阻罩幕·和第二介電層1〇4。在一實施例中，凹陷 區112之深度可介於約15〇埃〜2〇〇〇埃。

較佳者’預清齡_在上相_基底之行。預清洗步驟可以 濕式浸泡方法進行。然而，進行此預清洗步驟可沿著STI101邊緣造成一階 f特徵107。此階梯特徵之形成可能是因為清洗溶液可移除部份阳1〇1。 第2d圖揭不-應力產生層1M(例如一石夕鍺層)之長晶。之後，在凹陷區中 成長半導體層116。例如，轉體層116可由销組成。雖然通道區ι〇9較 佳包括石夕，且凹陷區112較佳包括石夕鍺，通道區1〇9和凹陷區出可包括 任何可提絲何應變鶴之組合(例如壓應力、張應力、科的或是雙 軸的），而上述之應變係於通道區1〇9在特定的應用下產生。例如，在4 把例中’凹陷區112可包括碳化石夕或是碳化石夕鍺，且通道區_可包括石夕。 更甚者，不協調之凹_ 112可具有任何形狀，包括例如直接相鄰通 遑區辦，而和相鄰之STI101分隔，且位於較深之源極_區中或是位於 fe摻雜區LDD中。在-實施例中，應力產生層114之厚度料於約⑽ 〜2200埃，而通道區之厚度係介於約2〇〇埃〜15〇〇埃。 、 、 請爹照第2e圖，第-介電層103剩餘之部分(第％圖)係被移除，且在 第2f圖中，係形成介電層118和導電層12〇。此介電層ιΐ8(其會在後續之 步驟圖形化，以形成-祕介電層)較佳係為—藉由任何氧化製卿成之 化層(例如在包含H20、N0或是其組合之環境下賴氧化或是乾埶氧化， 或藉由仙IEOS純驗秘之娜翻^躲cv〇之技術）。然 0503-A31321TWF 9 1279915 施例中’ _ 118勤氧化製程形成之二氧切。此外， 二匕適5應用於應變通道電晶體製程之材料亦適用之。例如，可使用氧 铪、氧化鍅或是相似之材料。 /電層12〇(其會在後續步驟中圖形化以形成間電極)較佳包括導 未::：多晶矽、非晶矽或是相類似之材料)。導電層120可以是摻雜或是 雜域單化H在—實施射’導電層12G係包括多轉，且使用未摻 4厂，I 讀法LPCVD形成。在顧時’ μ柯摻雜磷離子(或 Γ換=型態之摻雜物），以形成—PM0S元件，或是硼(或是其它ν型態 ’以形成—元件。多晶料可以使用爐管沉積技術，同環 晶秒。此外，導電層⑽可包括一多晶金屬合金，或是一閑極包 層、’屬(例如鶴、錄或是鈦)。介電層m和導電層W可以是單一層或是多 請參照第2g目’ -閘極119和一閑極介電層117係分別由一導電芦 m(第獨和—介電層118(第2f圖)在__通道區辦上方圖形化。介電^ 8# ‘電層12G可細習知的微影技術圖形化(例如沉積關形化一光阻 材料)。-輕摻祕(LDD)13G可藉峰子佈植步驟和回 102上部之部分形成。 4基底 」需注意的是:用以形成凹陷區112(第)和閘電極119之分離罩幕允 許凹=區112和閘電極丨19之位置和尺寸不使用樣品壁而獨立的控制。 、第2h圖揭示在間隙壁122沿著閘電極119側壁形成後之基底⑽。間 隙壁122可藉由沉積—大约均勻之介電材料所組成之層，且進行—非等向 性姓刻製程形成。間隙壁122可由氮化梦、氮氧切、咖8或是相類_ 材料所組成。 重摻雜源極/汲極區I52可藉由以閘電極η9和間隙壁⑵做為罩幕， 進行-離子佈植製程形成。在離子佈植製程之後，可進行—回火製程。 可供選擇的，源極級極區中基底100上部之部分和間電極上部=部分

0503-A31321TWF 10 1279915 -抑化以在源，級麵152和閘極119形成石夕化區i24。石夕化區i24可採 用以下之方法$成开滅冑之金屬層(例如欽或是相似之材料)於一晶圓 上。-熱製程(例如=回火製程、一快速熱製程或是相似之製程)使金屬和暴 露之石夕(例如暴露半導體層m之石夕和閘極m暴露之多晶石夕)反應，因此形 成矽化物區124。其後，可移除未反應之金屬。 以下咕…第3a 3e目’其揭示本發明_實施範例之中間剖面圖。第 3a圖揭示-基底1〇〇，具有-主動區域1〇2，而主動區域1〇2係由淺溝槽絕 緣結構ιοί所定義。另外，其它形式之絕緣結構(例如局部氧化絕緣l〇c〇s 鲁和台地mesa絕緣結構)可用以隔絕主動區域1〇2。基底可包括任何半導 體材料，朋·包括任何所習知之結構(例如包括分等級之層或是埋藏氧化 層）。在-貫施例中，基底_係包括主動發，而其可以是換雜或是未捧雜 的(例如：P型態，N型態或是其組合）。此外，其它適用於應變通道電晶體 之材料亦可以使用之。 請參照帛3b圖，提供一基底1〇〇，其後形成一第一介電層1〇3、一第 ’電層104和-光阻罩幕觸。第一介電層1〇3可以例如為一介電抗反射 塗佈(dielectric antireflective coating，DARC)，而第二介電層 1〇4 可以例如為 鲁底部抗反射塗佈(bottom antireflective coating，BARC)。一 光阻罩幕 1〇6 可藉由所熱習之彳政影技術(例如沉積和圖形化一光阻材料)所形成。在第％ 圖所揭示之實施例中，光阻罩幕觀係在部分主動區域搬上方圖形化， 以成為基底100應變部分108。 請參照第3〇圖，其揭示在進行姓刻步驟後之第sb圖之基底1〇〇，以移 * 除第一介電層103和第二介電層1〇4暴露之部分，且回侧基底，以形成 ' 凹陷區112。位於凹陷區112間之係為一通道區109。例如，一電漿灰化步 騍可用以移除剩餘之光阻罩幕1〇6和第二介電層1〇4。在一實施例中，凹陷 區112之深度可介於約15〇埃〜2〇〇〇埃。

較佳者，預清洗步驟係在上述回蝕刻基底之後進行。預清洗步驟可以 〇5〇3-A3l321TWF 11 1279915 濕式浸泡方法進行。第3d圖揭示-應力產生層114(例如―碎鍺層)之長晶。 之後，在凹陷區中成長半導體層116。例如，半導體層116可由;所:。 通道區109較佳包括石夕，且凹陷區112較佳包括石夕錯，通道區1〇9和凹陷 區112可包括任何可提供任何應變型態之材料組合(例如壓應力、張應力、 單軸的或是雙軸的），而上述之應變係於通道區1〇9在特定的應用下魅。 在成長應力產生層114,和半導體層116，時，會形成—凸起⑶，突出 基絲面。在此實施範财，由於在形成應力產生層⑴，和半導體層Μ =尚未進行_結構之麟，脸__之縣轉⑽跡易因 為>月洗步生敎(divGt)。所以，錄應力赶層Μ，和 時所形成之凸起⑶，可大雜就#_始絲 成大賴 形狀(例如兩邊對稱之梯形）。 7成大捕稱之 第，第—侧⑽繼術㈣_被移除，且在 =3谢，係形成介電層m和導電層⑽。此介電層ιΐ8(其會在後續之 乂驟圖形化’以形成一閘極介電層)較佳係 化層(例如在包含Η2〇、N〇或是趣 _化衣姉成之乳 或藉由使用TEOS和氧氣做為;熱氧化或是乾熱氧化， 而，在較佳實施例中介積法cv〇之技術）。然 二氧：： 導電層12〇(其會在後續步驟中圖形 * 例如咖、非晶半導體 未摻雜的。例如，在-實施例中n 17λ Λ 疋_或是 雜之低跑t學氣相崎法LPCVD形^。3 1包料晶⑦，且使用未摻 是其它p型態之摻雜物），以形成—_ 時’多，可掺雜_子(或 之摻雜物），以形成―NMOS元件。多曰石夕;X牛’或疋蝴(或是其它N型態 境沉積多晶石夕。此外，導^ m曰夕亦可以使用爐管沉積技術，同環 ^層⑶可包括—多晶金屬合金，或是一閉極包

〇5〇3-A3l32lTWF 12 ' 1279915 括金屬(例如鎢、鎳或是鈦）。介電層 層。 118和導電層120可以是單—層或是多 i2〇(f 2f ? 119 117 (弟f_-蝴剛2娜_娜⑽上娜化 Z120 材枓)。-輕接雜(LDD)130可藉由離子佈 ， 102上部之部分形成。 人練者基底

=圖揭示在間隙壁122沿著閘電極119側壁形成後之基底卿。間 ”土 ，可精由沉積-大約均勻之介電材料所組成之層，且進行— 性儀刻製程形成。間隙壁122可由_彳卜 ^ ' 材料所組成。 了由减n祕f或是相類似的 重L雜源極/汲極區⑸可藉由以閘電極B和間隙壁ID做為罩幕， 、仃離子佈植製程形成。在離子佈難程之後，可進行—回火製程。

可供選擇的，源極/汲極區中基底_上部之部分和閘電極上部之部分 。夕化乂在源極/;及極㊄1$2和閘極⑽形成石夕化區以。石夕化區以可採 用以下之方法形成。形成_薄之金屬層(例如鈦或是相似之材料)於一晶圓 ^熱製&⑽如火製程、_快速絲程献相似之製程液金屬和暴 :之細如暴料導體層⑽之舞雜ιΐ9暴露之多晶微應，因絲 成矽^物區124。其後，可移除未反應之金屬。 、/寸別主思的是’在上述形成閘極結構步驟係在成長應力產生層u4，和 她導體層II6之後财。因此，形成祕結構步驟巾之清洗步驟所造成溝 槽絕騎構m之凹穴動和凸起係為不連續的。 =本發日似上之實施範例可達細著的優點。例如，本發明之實施 =簡單且不進仃大花費之情形下結合現行半導體製程。—般來說，其係 =應變通道元件之完整_結構。制是，可避免献減少_吉構之 貝仅例如·磨姑狀閘極結構之形成、間隙壁腐餘、間隙壁破裂和間隙壁

0503-A31321TWF 13 1279915 孔洞。 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作些許之更動與 潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

0503-A31321TWF 14 1279915 【圖式簡單說明】 ^圖鱗㈣知技術應變通 弟 lb # J面圖。 第1c圖係-/ 道形成之步驟中損壞。 第^。糸不、會示習知技術具有凹穴之閘極結構。 ❿圖軸示本發明—#施例形成應㈣道電晶體之方法 弟 33^31ί 同 - 回糸頒示本發明一實施例形成應變通道電晶體之方法 【主要元件符號說明】 習知技術 11〜閘極結構； 16〜閘極； 20〜凹陷區； 24〜輕摻雜區(LDD); 28〜孔洞； 32〜氧化線層； 82〜凸起； 10〜電晶體； 14〜閘極介電層； 18〜間隙壁； 22〜重摻雜之源極/汲極區； 25〜破裂； 30〜蘑菇狀結構； 80〜溝槽絕緣結構； 84〜凹穴。 本發明技術 1〇〇〜基底； 102〜主動區域； 104〜第二介電層； 107〜階梯特徵； 109〜通道區； 114〜應力產生層； 114’〜應力產生層； 101〜淺溝槽絕緣結構 103〜第一介電層； 106〜光阻罩幕; 108〜應變部分； 112〜凹陷區； 116〜半導體層； 116’〜半導體層； 0503-A31321TWF 15 1279915 117〜閘極介電層； 119〜閘極； 122〜間隙壁； 130〜輕摻雜區(LDD); 152〜重摻雜源極/汲極區； 118〜介電層； 120〜導電層； 124〜矽化區； 130〜凸起； 180〜凹穴。

0503-A31321TWF 16

Claims (1)

1279915 十、申請專利範圍： 1· 一種電晶體，包括： 一基底，包括一第一材料； -源極區-第-絕緣區，該源極區包括形成在該基底中之一第 -凹陷的第二材料，該第二材料和該第—材料之晶袼倾不相同； -汲極區，鄰接-第二絕緣區，該汲極區包括該第二材料， 料係形成在主動區之一第二凹陷中； -應通道區’由該第-材料形成，且位於該源極區和該汲極區中間; -堆疊閘極，形成在該應變通道區上，該堆疊閘極包括—閘電極位於 一閘極介電層上；及 其中至少該第-絕緣(1和該第_絕緣區之_具有_沿著—侧壁之阳 梯，該階梯係大體上對位到該第一材料和該第二材料之交界處。土 …2·如㈣專利範圍第1項所述之電晶體，其中該第-材料係為石夕，識 第一材料係為秒錯。 1項所述之糖，伽,形成在該源極 區和該〉及極區上方。 所形4成如申請專_第3項所述之電晶體，其中該蓋層係由該第一材剩 5·如申請專利範圍第3項所述之電晶體，A中八 覆蓋之蓋層包括-魏物。 ^未f __壁 6. —種形成應變通道元件之方法，包括： 圖形化-位於-基底上之罩幕，以定義一凹陷區和—通道區； 回蝕刻部分該定義為凹陷區之基底； ’ 形成一應力產生材料，於該凹陷區中；及 形成一閘極於該通道區上方。 7·如申請專利範圍第6項所述之形成應變通道元件之方法，其中卞應 0503-A31321TWF 17 1279915 力產錄細雌底具林故㉝格常數。 8·如申請專利範圍第6項所述之形成應義道元件之方法，在形成該 應力產生材料之前更包括預清洗該凹陷區。 / 9·如申睛專利範圍第6項所述之形成應變通道元件之方法，其中該圖 形化包括下列步驟； $成-第-罩幕層，於—基底之_主動區域上方； 形成一第二罩幕層，於該第一罩幕層上方； 形成一第三罩幕層，於該第二罩幕層上方；及 ® 圖形化該第三罩幕層，以定義該凹陷區和一通道區。 10·如申請專利範圍第9項所述之形成應變通道元件之方法，其中該第 罩幕層包括一介電抗反射塗佈(dieiectric antire£|ective⑺ating，。 11·如申請專利範圍第9項所述之形成應變通道元件之方法，其中該第 二罩幕層包括一底部抗反射塗佈(bott〇m antireflective cQating，BARQ。 12·如申請專利範圍第9項所述之形成應變通道元件之方法，其中該第 一罩幕層包括'光阻。 13. 如申請專利範圍第9項所述之形成應變通道元件之方法，其中該第 0 二罩幕層在該姓刻步驟大體上被移除。 14. 如申請專利範圍第13項所述之形成應變通道元件之方法，在該蝕 刻步驟之後，更包括移除該第一罩幕層剩餘之部分。 15·如申請專利範圍第6項所述之形成應變通道元件之方法，更包括下 列步驟： . 成長一矽，於該應力產生材料上方； 形成一閘極介電層和一閘電極，於該通道區上方； 進行-輕_雜佈植和-回火，其巾該祕介電層和該閘電極係做 為該佈植之一罩幕； 沿著該閘極介電層和該閘電極之側壁，形成間隙辟· 0503-A31321TWF 18 1279915 進行一源極/汲極摻雜佈植和一回火，其中該閘極介電層和該閘電極和 該間隙壁係做為該佈植之一罩幕；及 弘 形成矽化物，於該源極、汲極和該閘電極中。 16. —種形成應變通道元件之方法，包括： 形成-源極凹陷和-汲極凹陷於一基底中，該第一和該第二凹 一位於其間之通道區； 曰疋、 至少將-第-材料填入部分該源極和該汲極凹陷，該第一 通道區之晶格結構之一應變；及 ' “ 形成-閘極於該通道區上方，該閘極具有_閘極介電層和_導電層。 Π·如申請專利範圍第1δ項所述之形成應變通道元件之方法，其曰中至 =將-第-材料填人部分該源極和紐極_之步驟未完全填滿該源極 =及極_ ’且更包括形成—蓋層㈣第—金屬材料上，於該源極和槪 木凹陷中，該讀料-第二金屬材料所組成。 18·如申請專利範圍第17項所述之形成應變通道元件之方法，談 基底和該第二金屬材料係為相同之材料。 /… 19·如申请專利範圍第17項所述之形成應變通道元件之方法 矽化部分之蓋層。 更匕祜 + 20·如申明專利视圍第16項所述之形成應變通道元件之方法，更包括 =_之_形成閘極間隙壁’該閘極間隙壁位於部分之填人該源極凹 =該及極凹陷㈣—材料且覆蓋之，且暴露填人該__和該 陷的部分該第一材料。 21· —種電晶體，包括： 一基底，包括一第一材料； 一々源，區:卩接—第_絕緣區，該源極區包括形成在—基底中之一第 凹=的Ρ材料’轉二材料和㈣—材料之晶格常數不相同； ;及極區W接-第二絕緣區，該汲極區包括該第二材料，該第二材 0503-A31321TWF 19 1279915 料係形成在主動區之一第二凹陷中； 一應，通道區’由該第―材料形成，且位於該源㈣和概極區中間； 門桎極’形成在該應變通道區上，該堆疊閘極包括-閘電極位於 一閘極介電層上；及 其中該第二材料係形成—凸起，突出域底表面，該 之凸起係為一對稱形狀。 、基底表面 之<^=請專利範圍第21項所述之電晶體，其中該源極區和觀極& 之兩側尚包減緣結構，該絕緣結構和該源極 ^雜e 凹穴，該凹穴和該&起係為不連續。 。及極k界處包括- 23. 如申請專利範圍第21項所述之電晶體，1 該第二材料係為雜。 —材料係為石夕， 24. 如申請專利範圍第U項所述之電晶體，更 ，、 極區和該汲極區上方。 孤層形成在該源 25·如中請專利範圍第24項所述之電晶體， — 料所形成。 ^平該盍層係由該第一材 26·如申請專利範圍第24項所述之電晶體，其中 壁覆蓋之蓋層包括一石夕化物。 刀 閘極間隙 梯形！^如娜刪21機之職，__形狀係為-正 0503-A31321TWF 20