TWI278807B

TWI278807B - Drive circuit and drive method

Info

Publication number: TWI278807B
Application number: TW092125976A
Authority: TW
Inventors: Shigetoshi Tomio; Tomokatsu Kishi; Katsumi Itoh; Tetsuya Sakamoto; Fumitaka Asami
Original assignee: Fujitsu Hitachi Plasma Display
Priority date: 2002-10-02
Filing date: 2003-09-19
Publication date: 2007-04-11
Also published as: US20050168410A1; CN1689061A; KR20050055068A; EP1548694A4; JP4208837B2; TW200406727A; AU2003262013A1; WO2004032108A1; KR100625707B1; EP1548694A1; JPWO2004032108A1

Description

1278807 玖、發明說明：【發明所屬^技術領域】發明領域树明係有關於具有電容性負荷面板之平面型顯示裝 5置之驅動電路及驅動方法，特別是有關於電裝顯示器 (Electroluminescence)之驅動電路及驅動方法。 t lltr 發明背景習知電漿顯示器裝置之一的交流驅動型電聚顯示器面 10板(Plasma Display Panel : PDP)具有以2根電極（第i及第2電極)進行選擇放電(位址放電）及維持放電的2電極型，以及利用第3電極進行位址放電之3電極型。χ，於上述3電極型，具有於配置著用以進行維持放電之第丨電極與第2電極之基板形成第3電極的情形，與於對向之另一個基板形成該第3 15 電極的情形。上述各型態的PDP裝置其動作原理均相同，因此，以下就將進行維持放電之第1及第2電極設置於第丨基板，並且另外於對向於该第1基板之第2基板設置第3電極的pDp裳置的構成例加以說明。 20 第15圖表示交流驅動型PDP裝置之整體構成圖。於第 15圖中，交流驅動型PDP裝置丨具備有面板p，該面板p具有各晶胞配置成顯示影像之1像素之矩陣狀的多數晶胞。具體而έ，乃配置成第15圖所示之㈤行n列之矩陣狀的晶胞 Cmn。又，交流驅動型PDP裝置丨於第丨基板設置相互平行之 !2788〇7 掃描電極Y1〜Yn及共同電極x，並且在對向於上述第丨基板之第2基板而與此等電極¥1〜¥11、又之正交方向上設置位址電極A1〜Am。共同電極X對應於各掃描電極γι〜γη並接近此等掃描電極而設置，其一端相互共同連接。 5 上述共同電極Χ之共同端連接X側電路2的輸出端，各掃描電極Υ1〜Υη連接Υ側電路3的輸出端。又，位址電極 Α1〜Am連接位址側電路4的輸出端。χ側電路2由反覆放電之電路所構成，Υ側電路3由線順序掃描的電路與反覆放電之電路所構成。又，位址側電路4係由選擇應顯示之列的電 10 路所構成。此等X側電路2、Υ側電路3及位址側電路4藉著從驅動控制電路5供給之控制信號所控制。即，藉著位址側電路4 與Υ侧電路3内之線順次掃描的電路而決定要點亮何位置的晶胞，並藉著反覆X側電路2及Υ側電路3的放電而進rPDp 15 裝置的顯示動作。驅動控制電路5依據從外部來的顯示資料D、表示該顯示資料D之讀入時序的時鐘CLK、水平同步信號Hs及垂直同步信號VS而產生上述控制信號，並供給至χ側電路2、γ 側電路3及位址側電路4。依據以上的構成構造，交流驅動 20型PDP裝置1能控制各晶胞的明暗而將映像映出於面板p。在此就第15圖所示之交流驅動型PDp裝置丨的各晶胞構造進行說明。第16圖表示第15圖所示之交流驅動型PDp 裝置1所具備之晶胞的構造。第16圖（a)表示1像素之第i行第 j列之晶胞Cij的斷面構造圖。於第16圖（a)共同電極乂及掃描 1278807 電極Y形成在前面玻璃基板11上。且於其上被覆著用以對放電空間17絕緣的介電體層12，而且更於其上被覆著Mg0(氧化鎂）保護膜13。另一方面，位址電極Aj形成在對向於前述玻璃基板u 5而配置之是面玻璃基板14上，而於其上被覆介電體層15，而且更於其上被覆著螢光體18。於MgO保護膜與介電體層 15之間的放電空間丨7封入Ne + Xe潘寧(penning)氣體等。第16圖係用以說明交流驅動型pDp裝置之電容Cp的圖式。如第16圖（b)所示，交流驅動型PDp裝置在放電空間17、 ^共同電極X與掃描電極γ之間、以及前面玻璃基板u分別存在者電容成分Ca、Cb、Ce，以此等電容成分之合計而決定每電谷的cPcell(Cpcell = Ca + Cb+ Cc)。全部的晶胞的電容Cpcell之合計為面板電容Cp。又’第16圖（c)係用以說明交流驅動型pDP裝置之發光 5的圖式。如第16圖（c)所示，於肋部16之内面，紅色、綠色、藍色之螢光體18各個色配列、塗附成條帶狀，藉共同電極X 與掃為電極Y之間的放電而激發螢光體18並形成發光。其次使用波形圖來說明第15圖所示之交流驅動型PDP 裝置1的動作。 20 第17圖砉+钕衣不第15圖所示之交流驅動型pdp裝置1之動作的波㈣。第17圖表示施加於構成1個框之乡數次領域之中1個—人領域份量中的X電極、Υ電極、位址電極之電壓的波幵“列。1個次領域區分為全面寫入期間及全面消去期間所構成之重置期間、位址期間、維持放電期間。 1278807 於重置期間，首先要施加於共同電極X之電壓從接地位準被降至（一 Vs/2)。相對於此，要施加於掃描電極γ之電壓係施加電壓Vw加上電壓（Vs/2)之電壓。此時，（Vs/2 + Vw)隨著時間的經過而均慢慢地上昇起來。藉此，共同電 5極X與掃描電極Y之電位差呈（Vs + Vw)，無關之前的顯示狀態，能以全顯示線之全晶胞進行放電而形成壁電荷（全面寫入）〇其次，使共同電極X及掃描電極γ之電壓回復到接地位準後，將對於共同電極X的施加電壓從接地位準上昇至(Vs 10 /2)，且對於掃描電極γ之施加電壓下降至（一 Vs/2)。如此一來，於全晶胞之壁電荷本身的電壓超過開始放電電壓而開始放電。此時藉著上述對共同電極χ的施加電壓而消去 (全面消去)積蓄之壁電荷。其次，於位址期間為了因應顯示資料而進行各晶胞之 15開啟(〇N)/關閉（0FF)，乃以線順序進行位址放電。此時，於共同電極X施加電壓(Vs/2)。又，對相當於某顯示線之掃描電極Y施加電壓時，對於依線順序選擇之掃描電極丫施加（~Vs/2)位準，對於非選擇之掃描電極γ施加接地位準的電壓。〇此時，發生各位址電極Α1〜Am中之維持放電的晶胞，即對於對應點亮之晶胞的位址電極選擇性地施加電壓％之位址脈衝。其結果在點亮之晶胞的位址電極與以線順序選擇之掃描電極γ之間發生放電，U此為敎（火種）而立即轉移至共同電極X與掃描電極γ。藉此，能於選擇晶胞之 12788〇7 共同電極X及掃描電極Y之上的M g 0保護膜積蓄接著可維持放電之量的壁電荷。其後，一旦到了維持放電期間，共同電極X之電壓藉著將於後述之電力回收電路的作用而慢慢地上昇起來。如此 5 ~來，於到達該上昇之峰值前將共同電極X之電壓嵌位於 (Vs/2)。其次’掃描電極Y之電壓慢慢地下降而去。此時電力回收電路會回收一部分的電荷。又，有關於電力回收電路的動作將於後述。於到達該下降之峰值前將掃描電極γ之電壓 10嵌位於— Vs〆2。同樣地將共同電極X及掃描電極γ之施加電壓從電壓（一Vs/2)設成接地位準（0V)時，使施加電壓慢慢地上昇起來。又，於掃描電極γ僅在最初施加高電壓時施加 (Vs/2 + Vx)。又，電壓Vx係以加上在第17圖所示之位址期間發生之壁電荷的電壓狀態而產生維持放電所必要之電 15 壓的補加量電壓。又，共同電極X及掃描電極γ之施加電壓從電壓（Vs/ 2)設成接地位準（0V)時，將施加電壓慢慢地下降且將積蓄於晶胞之電荷的一部分回收於電力回收電路。如此來於維持放電期間，於維持放電期間對於共同 20電極X與各顯示線之掃描電極γ交互施加極性互異之電壓 C + Vs/2、一 Vs/2)以進行維持放電而顯示“欠領域的映像。又，交互施加的動作稱為維持動作，並使用將於後述之第19圖來說明該動作之詳細。又，交流驅動型PDP裝置1之各晶胞在各晶胞之放電空 1278807 間、共同電極X與掃描電極Y之間、以及前面玻璃基板分別存在著電容成分’精此專成分之合計而決定每1個的電容。又，於交流驅動型PDP裝置1之晶胞内面，紅色、綠色、藍色之螢光體各個色配列、塗附成條帶狀，藉共同電極X與掃 5 描電極Υ之間的放電而激發螢光體並形成發光。但是，上述X側電路2及Υ側電路3(以下作為驅動電路) 乃用以在晶胞内放電而為輸出南電壓信號的電路，因此，構成驅動電路之各元件要求高财壓而成為拉高製造成本的主要原因。於是提出有降低上述驅動電路所具備之各元件 10的耐壓而謀求電路構造之簡單化及製造成本之減低化的技術。例如有提案於一側的電極施加正電壓，於另一側的電極施加負電壓，藉此利用電極間的電位差而進行電極間放電的驅動電路(例如專利文獻1)。以下說明上述驅動電路之概略構造與動作。 15 第18圖表示第15圖所示之交流驅動型pdp裝置η之驅動電路的概略構造。（惟僅X側電路2，由於γ側電路3為相同構造及動作因此省略）於第18圖中，電容負荷20(以下稱「負荷」）係形成在1 個共同電極\與丨個掃描電極γι之間之晶胞Cmn2合計電 2〇容。負荷20形成共同電極χ及掃描電極γ。在此說明掃描電極Y係多數掃描電極Y1〜Yn之中任意的掃描電極。首先’在共同電極χ側，開關sw卜SW2串聯連接於從電源供給之電壓(Vs/2)之電源線與接地(GND)之間，電容器01之—側端子連接於上述兩個開關SW1、SW2之相互連 1278807 接點，此電容器Cl之另一側端子與接地之間連接 SW3。又，將連接於電容器C1之一側端子之信號線設為第1 信號線OUTA，將連接於電容器€1之另一側端子之俨餮、設為第2信號線0UTB。 ° 1線 5 又，開關SW4、SW5串聯連接於上述電容器叫兩端。

如此一來，此等兩個開關SW4、SW5之相互連接點藉由輸出線OUTC而連接於負荷20之共同電極χ，且連接於電力^ 電路21。電力时電路21具有連接於負荷2()之兩個Z LI、L2、串聯連接於一側之線圈以的開關SW6、串聯連接 10於另一側之線圈L2的開關s W7。而且，電力回收電路u耳有連接於上述兩個開關S W6、S W7之相互連接點與第號線OUTB之間的電容器C2。 U 如此一來，藉著上述電容負荷20與連接於該負荷之線圈LI、L2而構成兩個系統的串聯共振電路。即，此電力回 15收電路21係具有兩個系統之L — C共振電路者，且藉著線圈 L1與負街20的共振而將電荷供給至面板p，並藉著線圈q 與負荷20之共振而回收者。上述開關SW1〜SW7由第15圖所示之驅動控制電路$ 分別供給之控制信號所控制。上述之驅動控制電路5使用邏 20 輯電路等而構成’依據從外部供給之顯示資料d、時鐘 CLK、水平同步信號HS及垂直同步信號vs等而產生上述控制信號並供給至上述開關SW1〜SW7。又，上述晶胞中的共同電極X與掃描電極Y之放電期間稱為維持放電期間。第19圖表示如上述第18圖所構成之交流驅動型pop裝 1278807 置1之驅動電路所構成之維持放電期間之驅動波形的時間圖表。於維持放電期間，共同電極X側最初將開關SW1、 SW3、SW5設成開啟，剩餘的開關SW2、sw4、SW6、SW7 5 設成關閉。此時第1信號線OUTA之電壓（第1電位）呈（+Vs /2) ’第2信號線OUTB之電壓（第2電位）及輸出線〇UTC之電壓呈接地位準(tl)。其次’以將電力回收電路21内的開關SW6設成開啟並藉著線圈L1與負荷20之電容而進行L_c共振，回收於電容 10器C2之電荷藉由開關SW6及線圈L1而供給至負荷20(t2)。藉著如此電流的流動而使施加於共同電極X之輸出線〇111[(：的電壓如第19圖之時刻t2〜t3慢慢地上昇起來。又，在時刻 t2關閉開關SW5。其次於到達此共振時發生之峰值電壓前，將開關SW4 15 設成開啟’藉此將施加於共同電極X之輸出線OUTC的電壓予以嵌位於Vs/2(t3)。又，在時刻t3將開關SW6關閉。又，將施加於共同電極X之輸出線〇UTC的電壓從(Vs /2)設成接地位準(〇v)時，首先，將開關SW7予以開啟而將開關SW4予以關閉(t4)。藉此，以線圈L2與負荷20之電容進 20行L_C共振，並藉由線圈L2及開關SW7而將積蓄於負荷20 之電荷的一部分回收於電力回收電路21内的電容器C2。藉此電流之流動而使施加於共同電極χ之輸出線〇UTc的電壓如第19圖之時刻t4〜t5所示慢慢地下降而去。其次於到達此共振時發生之峰值電壓（朝向負方向的 12 1278807 峰值）前，將開關SW5設成開啟，藉此將施加於共同電極X 之輸出線OUTC的電壓予以嵌位於（一Vs/2)(t5)。又，在時刻t5將開關SW7關閉。接著將開關SW卜SW3、SW5設成開啟，將開關SW2、 5 SW4設成關閉。此時開關SW6、SW7維持關閉。藉此，第1 信號線OUTA之電位呈接地位準，第2信號線〇uTB及輸出線OUTC的電壓呈（一 Vs/2)(t6)。其次，以將電力回收電路21内的開關SW7設成開啟並藉著線圈L2與負荷20之電容而進行L — C共振，回收於電容 10器C2之電荷（負側）藉由開關SW7及線圈L2而供給至負荷 20(t7)。藉著如此電流的流動而使施加於共同電極χ之輸出線OUTC的電壓如第19圖之時刻t7〜t8慢慢地上昇起來。又，在時刻t7關閉開關SW4。其次於到達此共振時發生之峰值電壓（朝向負方向的 15峰值）前，將開關8…5設成開啟，藉此將施加於共同電極X 之輸出線OUTC的電壓予以嵌位於（―Vs/2)(t8)。又，在時刻t8將開關SW7關閉。又，將施加於共同電極χ之輸出線〇UTC的電壓從（_ Vs/2)設成接地位準(〇v)時，首先，將開關SW6予以開啟 20而將開關8…5予以關閉（t9)。藉此，以線圈乙丨與負荷2〇之電容進行L —C共振，並藉由線圈u及開關SW6而將積蓄於負荷20之電荷的一部分回收於電力回收電路21内的電容器 C2。藉此電流之流動而使施加於共同電極χ之輸出的電壓如第19圖之時刻t9〜tl〇所示慢慢地下降而去。 1278807 其次於到達此共振時發生之峰值電壓前，將開關SW4 設成開啟，藉此將施加於共同電極X之輸出線〇UTC的電壓予以嵌位於接地位準(tio)。又，在時刻ti〇將開關SW6關閉。藉著以上所示之動作，第18圖所示之驅動電路在維持放電 5期間之間對於共同電極X施加一 Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極X之電壓不同極性的電壓 (+Vs/2、一 Vs/2)交互施加於各顯示線的掃描電極γ。如此一來，交流驅動型PDP裝置1能進行維持放電。又，維持放電期間之間，於共同電極χ及掃描電極丫之 1〇上的保護膜面，積蓄著可維持放電量之極性不同的壁電荷。一旦在共同電極X與掃描電極γ之間進行放電，則該晶胞内之共同電極X與掃描電極Υ上的壁電荷至此呈反極性的壁電荷而集中放電。此時，由於有必要壁電荷移動的時間，該時間依據施加於共同電極X之電壓+Vs/2或電壓_ 15 Vs/2的時間而定。專利文獻1 特開2002 - 062844號公報專利文獻2 特開平09 — 3 2 5 73 5號公報專利文獻3 美國專利第3,559，190號說明書專利文獻4 美國專利第4,707,692號說明書專利文獻5 美國專利第3,626,244號說明書專利文獻ό 特開昭51 — 71730號公報專利文獻7 美國專利第4,070,663號說明書專利文獻8 特公昭58一53344號說明書專利文獻9 美國專利第3,780,339號說明書 20 1278807 專利文獻1 〇美國專利第4,866,349號說明書專利文獻11 美國專利第5,081，400號說明書非專利文獻1馬並·比銀斯(Marvin L· Higgins)，「AC TFEL用於顯示器之低電力驅動機構(a Low-Power Drive 5 Scheme gfor AC TFEL Displays)」，SID 85 文摘（SID 85

Digest)，（美國），1985年，p· 226 — 228 非專利文獻2 馬並·比銀斯(Marvin L· Higgins)，「用於個人工作站之高品質電發光性顯示器（High-Quality Electroluminescent Display for a Personal Workstation)，休 10 列特帕卡特雜誌(HEWLETT-PACKARD Journal)，（美國）， 1985年，ρ· 12- 17 然而，由於上述交流驅動型PDP裝置1之驅動裝置之開關SW1〜SW7之開關數多，因此存在有控制各開關之控制時序複雜的課題。 I5 又，以邏輯電路等所構成之驅動控制電路5係將接地位準設成基準電位，惟從上述驅動控制電路5供給控制信號，而施加電壓於共同電極X及掃描電極γ之輸出元件，即開關 SW4、SW5及電力回收電路21内的開關SW6、SW7於驅動動作時會變更基準電位。因此，例如將從驅動控制電路5產 20生之信號供給至上述輸出元件之際，為使輸出元件之電壓變動不會逆流至驅動控制電路5而有必要電性地分離或移轉位準。因此會有進一步必要用以達到上述分離或移轉之電路或元件而造成增加元件數及成本的課題。又’如第19圖所示，施加於習知共同電極又之輸出線 15 1278807 OUTC的電壓在例如時刻t5〜7t7之間存在著接地位準的期間T。此期間T係用以獲得SW1〜SW7之信號變更時序的容限而產生者。因此，為了能將上述晶胞内之壁電荷完全移動的期間（施加於共同電極X之電壓為Vs/2或一Vs/2的期 5間）儘可能確保於短的週期内，乃期望能縮短上述期間τ。如第18圖所示，電力回收電路21具備電容器C2，惟從異常動作時要進行電路保護的觀點來看，有必要專用的電路。因此，期望不使用此電容器C2而實現電力回收電路21。即，期望刪除電容器C2且刪除不必要的電壓監視專用電路。 10 【發明内容】發明概要本發明係考量上述情形而完成者，目的在於提供比習知減少開關數之驅動電路及驅動方法。又，本發明之目的在於提供能比習知減少受到輸出元 15件之高電壓或基準電位之變更影響之元件數的驅動電路及驅動方法。又，本發明之目的在於提供能縮短施加於共同電極χ 之電壓波形中的上述接地位準期間的驅動電路及驅動方法。 2〇又，本發明之目的在於提供能省略習知電力回收電路所必要之電容的驅動電路及驅動方法。本發明係用以解決上述課題而完成者，本發明所構成之驅動裝置係對於構成顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示裝置之驅動電路，其特點在於具有， 1278807 用以於電容性負荷之一端施加第1電位的第1信號線、用以於電容性負荷之一端施加與第1電位不同之第2電位的第2 信號線、連接於第1信號線及第2信號線之至少一方與接地之間的線圈電路。又，線圈電路係例如由線圈與二極體所 5 構成的電路，該線圈藉由電容性負荷與開關而連接成用以進行L一 C共振。又，所謂開關係插入第1信號線與電容性負荷之間的開關及插入第2信號線與電容性負荷之間的開關。藉此具有將電荷供給至線圈電路與電容性負荷之L一C 共振所構成之電容性負荷的充電功能及使電容性負荷放出 10 電荷的放電功能。又，藉此等充電功能及放電功能而實現電力回收動作的功能。依據上述構成之本發明的驅動電路，由於線圈電路不包含開關，因此元件數量能比習知者減少。又，本發明的驅動電路不必要有用以填補控制開關的控制信號與輸出元 15 件的高電壓信號之信號位準差的電路，也不必要電力回收電路專用的電容器。又，也可縮短切換輸出元件之電位處理上所需要的時間。圖式簡單說明第1圖表示第1實施樣態所構成之交流驅動型PDP裝置 20 之驅動電路的概略構造例。第2圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。第3圖表示第2圖所示之驅動電路之動作的波形圖。第4圖表示第2圖所示之驅動電路之具體性的電路例。 17 1278807 第5圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。第6圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。 5 第7圖表示第6圖所示之驅動電路之動作的波形圖。第8圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。第9圖表示第8圖所示之驅動電路之動作的波形圖。第10圖表示本發明之第2實施樣態之驅動電路的概略 10 構造。第11圖表示第10圖所示之驅動電路之動作的波形圖。第12圖表示本發明之第3實施樣態之驅動電路的概略構造。第13圖表示第12圖所示之驅動電路之動作的波形圖。 15 第14圖表示本發明之第4實施樣態之驅動電路的概略構造。第15圖表示交流驅動型PDP裝置之整體構造。第16圖A表示交流驅動型PDP裝置之1像素之第i行第j 列之晶胞Cij的斷面構造。 20 第16圖B係用以說明交流驅動型PDP之電容的圖式。第16圖C係用以說明交流驅動型PDP之發光的圖式。第17圖表示第15圖所示之交流驅動型PDP裝置1之動作的波形圖。第18圖表示第15圖所示之交流驅動型PDP裝置1之驅動電 1278807 路的概略構造。第19圖表示如第μ圖所構成之交流驅動型pDp裝置】之驅動電路所構成之維持放電期間之驅動波形的時間圖表。 5 第20圖表示如第12圖所示之第3實施樣態中的驅動電路之變形例之第5實施樣態中的驅動電路的概略構造。第21圖表示第2〇圖所示之驅動電路之動作的波形圖。第22圖表示如第12圖所示之第3實施樣態中的驅動電路之變形例之第6實施樣態中的驅動電路的概略構造。第圖表示第22圖所示之驅動電路之動作的波形圖。第24圖表示如第1〇圖所示之第2實施樣態中的驅動電路之變形例之第7實施樣態中的驅動電路的概略構造。第25圖表示第24圖所示之驅動電路之動作的波形圖。第26圖表示如第10圖所示之第2實施樣態中的驅動電 15路之變形例之第8實施樣態中的驅動電路的概略構造。第27圖表示第26圖所示之驅動電路之動作的波形圖。第28圖表示如第2圖所示之第！實施樣態中的驅動電路的變形例。第29圖表示線圈LA1與線圈咖之電^關係為㈤ 20

>LB1時之第28圖所示之驅動電路之動作的、皮3 第30圖表示線圈LA1與線圈LB1夕命^ ^ ^ <電感值關係為LA1 <LB1時之弟28圖所示之驅動電路之動第31圖表示如第4圖所示之第2驅 ^波形圖。咬勒電路之呈體性的電路例（包含掃描電極Y側）之變形例。 19 1278807 第32圖表示如第4圖所示之第2驅動電路之具體性的電路例（包含掃描電極γ側)之其他變形例。第33圖表示於第31圖所示之具體性的驅動電路中，開關SW4’及開關SW5，與負荷20之更詳細的構成例。 5 第34圖表示如第33圖所示之具體性之電路的變形例。第35圖表示如第4圖所示之第1實施樣態中的驅動電路之變形例之第9實施樣態中的驅動電路的概略構造。第36圖表示第35圖所示之驅動電路之動作的波形圖。第37圖表示如第35圖所示之第9實施樣態中的驅動電 10 路的變形例。第38圖表示第37圖所示之驅動電路之動作的波形圖。 L實施方式3 較佳實施例之詳細說明接著以使用本發明之一實施樣態之驅動電路的顯示裝 15置為一例’使用圖式來說明電漿顯示面板之交流驅動型 PDP裝置的實施樣態。 (第1實施樣態）第1圖表不第1貫施樣態所構成之交流驅動型 PDP(Plasma Display Panel)裝置之驅動電路的概略構造 20例。又，此第1圖所示之本實施樣態的驅動電路可應用於例如弟15圖整體構造及弟16圖A至第16圖C表示晶胞構造之交流驅動型PDP裝置（顯示裝置）1。又，亦可對應第17圖戶斤示之重置期間或位址期間的動作。又，亦可對應第17圖所示之維持放電期間之掃描電極Y中的初次電壓Vx之追加動 20 !2788〇7 作。又，於此第1圖中，賦予與第18圖所示之標號相同的標號者乃具有相同的功能者。又，於第1圖亦與第18圖同樣地僅表示X側電路的概略構造，由於Y側電路係同樣的構造及動作因此省略。又，有關X側電路及Y側電路雙方之詳細電 5 路例將於後述。於第1圖中，電容負荷20(以下稱「負荷」）係形成在— 個共同電極X與一個掃描電極Y之間之晶胞的合計電容。負荷20形成著共同電極X及掃描電極γ。在此說明掃描電極γ 馨係多數掃描電極Y1〜Yn之中任意的掃描電極。 10 首先，開關SW1、SW2串聯連接於從電源供給之電壓 (Vs/2)之電源線（第1電源線)與接地之間。電容器c丨之一側端子連接於上述兩個開關SW1、SW2之相互連接點，此電容器C1之另一側端子與接地之間連接開關sw3。又，將連接於電容器C1之一側端子之信號線設為第1信號線 15 〇UTA，將連接於電容器C1之另一側端子之信號線設為第2 信號線OUTB。而且’上述二個開關SW1、SW2之相互連接點與接地春之間連接線圈電路A。又，線圈電路B之兩端並聯連接於開關SW3的兩端。換言之，第1信號線〇UTA與接地之間連接 20線圈電路A，第2信號線OUTB與接地之間連接線圈電路B。 _ 又，線圈電路A、B係至少包含線圈的電路，該線圈藉由負、荷20與開關SW4、SW5而構成L —C共振。即，以線圈電路 A、B與負荷20而構成電力回收電路。又，串聯連接之開關SW4與SW5連接於上述電容器(^的 21 1278807 兩端。如此一來，此等兩個開關SW4、SW5之相互連接點藉由輸出線OUTC而連接於負荷20之共同電極X。又，雖未以圖式顯示，惟於負荷20之掃描電極γ側亦連接同樣的電路。上述開關SW1〜SW5由第15圖所示之驅動控制電路5 5分別供給之控制信號所控制。上述之驅動控制電路5使用邏輯電路等而構成，依據從外部供給之顯示資料D、時鐘 CLK、水平同步信號HS及垂直同步信號¥3等而產生上述控制信號並供給至上述開關SW1〜SW5。又，藉上述構造，修第1圖之驅動電路於晶胞中之共同電極χ與掃描電極γ之維 10 持放電期間維持放電。在此說明，將上述線圈電路Α、Β置換成具體性的電路來說明上述驅動電路的動作。第2圖表示將第1圖所示之線圈電路Α、Β置換成具體性之電路之驅動電路的概略構造。 15 如第2圖所示，、線圈電路Α具備有二極體DA及線圈 LA，線圈電路B具備有二極體DB及線圈LB。二極體〇八之陰極端子連接於開關SW1、SW2之相互連接點。其他的纟 « 示則有二極體DA之陰極端子連接於第Η#號線〇uta。又，二極體DA之陽極端子藉由線圈LA而連接於接地。二極體 2〇 DB之陰極端子藉由線圈LB而連接於接地。又，二極體⑽ 之陽極端子連接於電容||C1與開關則之相互連接點。其他的表示則有二極體DB之陽極端子連接於第2信號線 OUTB。 ~ 如上述二極體DA之順序方向所示，線圈電路A係對於 22 1278807 負荷20藉由開關SW4而供給電荷的充電電路。又，如二極體Μ之順序方向所示，線圈電路⑽對於負_藉㈣關 SWS而放出電荷的放電電路。以控制此等線圈電路a與開關 SW4與負荷2〇所構成之充電電路的充電處理，及線圈電路b 5與開關SW5與負荷20所構成之放電電路的放電處理之時序的狀態’而實現對於負荷的電力回收處理。又，第2圖中的線圈電路A、B之其他構造與第1圖所示之構造相同，故省略其說明。其次說明第2圖所示之驅動電路的動作。 10 第3圖中一併表示第1信號線〇UTA、第2信號線 OUTB、輸出線0UTC之電壓波形。此等電壓波形之縱軸合於輸出線OUTC的電壓值，為了方便觀看乃將第1信號線 OUTA之電壓波形往上提昇一些，且將第2信號線〇UTB之電壓波形往下下降一些來表示以不使其重疊於輸出線 15 OUTC之電壓波形。首先，第1信號線OUTA為接地位準，第2信號線〇UTB 及輸出線OUTC為一Vs/2 ’開關SW1〜SW5從設成關閉狀態，一旦開關SW4設成開啟，則積蓄於負荷2〇之電壓— vs /2藉由開關SW4而傳達至第1信號線OUTA，第1信號線 20 OUTA之電壓呈一Vs/2，該電壓會施加於電容器以之一側端子。藉此，電容器C1之另一側端子的電位變更為一 vs，第2信號線OUTB之電壓亦呈一 V s (t 11)。如此一來，從時刻til之後在線圈LA與負荷20之電容之間藉由開關SW4而進行L — C共振，並藉著線圈la及開關 23 1278807 SW4而攸接地供給負何20電荷’因此，第1信號線quta及輸出線OUTC之電位從一 Vs/2經過接地位準電位而朝+ Vs/2上升。精此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第3圖之時刻til〜tl2那般地上昇起來。 5 其次，於到達此共振時發生之峰值電壓前，將開關 SW1、SW3設成開啟，藉此將施加於共同電極X之輸出線 outc的電壓予以嵌位於Vs/2(tl2)。接著將開關SW1、 SW3、SW4設成關閉(tl3)。接著將開關SW5設成開啟(U4)。如此一來，積蓄於負荷20之電壓Vs/2藉由開關SW5而施加 10於第2信號線OUTB，第2信號線OUTB之電壓呈Vs/2。藉此，第1信號線OUTA之電壓上昇至Vs。如此一來，從時刻tl4之後在線圈LB與負荷20之電容之間藉由開關SW5而進行L — C共振，並藉著線圈lb及開關 SW5使負荷20將電荷對接地放電，因此，第2信號線quTB I5及輸出線OUTC之電位從+ Vs/2經過接地位準電位而朝一 Vs/2下降。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第3圖之時刻tl4〜tl5那般地上昇起來。其次於到達此共振時發生之峰值電壓前，將開關SW2 設成開啟，藉此將施加於共同電極X之輸出線〇UTC的電壓 20予以喪位於一Vs/2(t 15)。藉著以上所示之動作，第2圖所示之驅動電路在維持放電期間之間對於共同電極X施加一 Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極 X之電壓不同極性的電壓（+Vs/2、一Vs/2)交互施加於各顯示線的掃描電極Y。如此一來，交流驅動型PDP裝置能進 24 1278807 行維持放電又，如第3圖所示，比較於習知廿廣j >fcgr 1 q ll5rl 19圖之接地位準期間τ並無第3圖之輪圖’則第形。即，本實施樣態之驅動電路以相、、UTC的電壓波作的情形下’能比習知技術更延長維:=== 寬幅及底寬幅之電壓Vs/2或電壓衝貝 S/2的時間。藉此，於上述維持放電顧必要使壁電荷移動的相，而能更確實確保該時間。而且，可確保與習知相同的維持時間，而 10

本實施樣態之驅動電路能更敎地進行維持放電且可期待擴大動作容限及提昇面板P的亮度。

又，第18圖所示之習知驅動電路的電路構造與第2圖所示之本實施樣態之驅動電路的電路構造比較，本實施樣態之驅動電路減少了第18圖之開關SW6、SW7份量的開關數。藉此能減輕開關控制的複雜性。而且，不必要插入用 15以位準移位該控制第18圖之開關SW6、SW7之控制信號的電路’或於控制信號電路與開關SW6、SW7之間的控制信號的傳達經過路徑使用光耦合器等進行電性分離，因此能減少元件點數。又，第2圖之驅動電路亦可刪除第18圖之驅動電路所具備之電容器C2。如此一來，於第18圖中未以圖 2〇式顯示之監視施加於電容器C2的電路也不必要電容器 C2。因此，能更減少元件點數。其次使用圖式來說明第2圖所示之驅動電路之具體性的電路例（包含掃描電極γ側）。第4圖表示第2圖所示之驅動電路之具體性的電路例。 25 1278807 第4圖之負荷20係形成在一個共同電極又與一個掃描電極γ 之間之晶胞的合計電容。於負荷20形成共同電極χ及掃描電極Υ。在此說明所謂掃描電極γ係於第15圖所示之掃描電極 Η Υ1〜Υη之中任意的掃描電極。 5 首先，在共同電極X側，開關SW1、SW2串聯連接於從 ’ 圖式未顯示之電源供給之電壓（VS//2)之電源線與接地之間。電容器C1之一側端子連接於上述兩個開關SW1、SW2 之相互連接點，此電容器C1之另一側端子與接地之間連接修開關SW3。又，與電容器C1並聯地連接電容器cx。 10 又，串聯連接的開關SW4、SW5連接於上述電容器ci 的兩端。如此一來，此等二個開關8|4、SW5之相互連接點藉由輸出線OUTC而連接於負荷2〇之共同電極χ。又，與第2圖同樣，線圈電路a具備有二極體dA及線圈 LA，線圈電路B具備有二極體DB及線圈LB。二極體DA之 15陰極端子連接於開關SW1、SW2之相互連接點。又，二極體DA之極端子藉由線圈la而連接於接地。二極體db之陰極端子藉由線圈LB及開關SW3而連接接地。鲁此開關SW3係用以於上述重置期間或位址期間，不使對第2^吕號線OUTB施加之電壓(Vs/2 + Vw)或(Vs/2 + Vx) 2〇就如此地消漏於接地的開關。又，二極體DB之陽極端子連接於電容器C1與開關SW3之相互連接點。又，二極體d2之、陽極端子連接二極體DB之陰極端子，二極體D2之陰極端子連接二極體DB之陽極端子。又，二極體db之陰極端子藉由線圈LB連接接地。 26 1278807 另一方面，在掃描電極γ側，開關SW1，、SW2，串聯連接於從圖式未顯示之電源供給之電壓（vs//2)之電源線與接地之間。電容器C4之一側端子連接於上述兩個開關 SW1’、SW2’之相互連接點，此電容器C4之另一側端子與接 5地之間連接開關SW3，。又，與電容器C4並聯地連接電容器 Cy 〇又’串聯連接的開關SW4，、SW5’連接於上述電容5| C4的兩端。如此一來，此等二個開關sw4,、SW5,之相互連鲁接點藉由輸出線OUTC’而連接於負荷20之掃描電極γ。又， 10開關SW4’、SW5’構成掃描驅動器SD。掃描驅動器sd於位址期間（參照第17圖）之掃描時輸出掃描脈衝，並進行每條線之掃描電極Y的選擇動作。又，將連接開關SW4,與電容器 C4之一側端子的連接線設成第3信號線〇UTA，，而將連接開關SW5’與電容器C4之另一侧端子的連接線設成第4信號線 15 OUTB’。而且，第4信號線OUTB’與產生寫入電壓又〜(參照第17 圖）之電源線之間連接包含有電阻R1及η ρ η電晶體Tr 1之開 ® 關SW8。又，第4信號線OUTB’與產生電壓Vx(參照第17圖）之電源線之間連接包含有η通道MOS電晶體Tr2、Tr3之開關 20 SW9。又，第3信號線OUTA’藉由線圈電路A，而連接接地。又，第4信號線OUTB’藉由線圈電路B’而連接接地。又，線圈電路A’具有二極體DA’及線圈LA’，線圈電路B’具有二極體DB’及線圈LB’。二極體DA’之陰極端子連接於開關 27 1278807 SWl’、SW2’之相互連接點。又，二極體da，之陽極端子藉由線圈LA’而連接接地。二極體DB’之陰極端子藉由線圈lb，及開關swl〇而連接接地。此開關SW10係用以於上述重置期間或位址期間， 5不使對第號線OUTB’施加之電壓(vs/2 +Vw)或(Vs/2 + Vx)就如此地消漏於接地的開關。又，二極體db，之陽極端子連接於電容器C4與開關SW3’之相互連接點。又，二極體D2’之陽極端子連接二極體db’之陰極端子，二極體D2, 之陰極端子連接二極體DB，之陽極端子。 10 上述開關 SW1 〜SW5、SW8〜SW10、SW1，〜SW5,及電晶體Trl〜Tr3藉著從第15圖所示之驅動控制電路5分別供給之控制信號所控制。例如，又側電路中配合從輸出線 OUTC之Vs/2至接地位準或從接地位準至_ Vs/2之昇降動作的時序’而以Y側電路之開關控制並藉由接地而進行電 15荷回收至電容器C4的電力回收動作。藉著以上的構成，維持放電期間之間對於共同電極X 施加一Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極X之電壓*同極性的電壓（+W2、_Vs/取互施加於各顯示線的掃描電極γ。 2〇其次，說明與上述線圈電路A、B之具體性電路之第2 圖不同的構成例2。 :第5圖表不將第J圖所示之線圈電路a、b置換成具體性之電路之驅動電路的概略構造。第5圖中與第2圖不同的構 w在於線圈電路A ’將第2圖所示之二極體DA及線圈LA之 28 1278807 與接地的位置關係設成相反，及在於線圈電路B，將第2圖所不之二極體DB及線圈LB之與接地的位置關係設成相反者0 即，二極體DA之陰極端子藉由線圈]^^而連接於開關 5 SW1、SW2之相互連接點。其他的表示則有二極體DA之陰極端子藉由線圈LA而連接於第丨信號線〇UTA。又，二極體 DA之陽極端子連接於接地。二極體〇]3之陰極端子連接於接地。又，二極體DB之陽極端子藉由線圈LB連接於電容器ci 與開關SW3之相互連接點。其他的表示則有二極體db之陽 10極端子藉由線圈LB而連接於第2信號線〇UTB。又，於第5 圖之線圈電路A、B之其他構造與第2圖所示之構造相同，因此省略其說明。又，可瞭解第5圖所示之驅動電路乃進行與第2圖相同的動作而省略其說明。接著δ兑明與上述線圈電路a、B之具體性電路之第2圖 15 不同的構成例3。第6圖表不將第1圖所示之線圈電路a、B置換成具體性之電路之驅動電路的概略構造。第6圖中與第2圖不同的構造在於線圈電路A，將第2圖所示之二極體〇人置換成開關 SW6，及在於線圈電路b，將第2圖所示之二極體〇6置換成 20 開關S W7者。即，開關SW6之一側端子藉由線圈LA而連接於開關 SW1、SW2之相互連接點。其他的表示則有開關SW6之— 側端子藉由線圈LA而連接於第1信號線〇UTA。又，開關 SW6之另一側端子連接於接地。開關SW7之一側端子連接 29 1278807 於接地。又，開關SW7之另一側端子藉由線圈]^8連接於電容器Ci與開關SW3之相互連接點。其他的表示則有開關 SW7之另一侧端子藉由線圈LB而連接於第2信號線〇UTB。其次說明第6圖所示之驅動電路的動作。 5 第7圖表示第6圖所示之驅動電路之動作的波形圖。於第7圖中’一併表示第1信號線〇UTA、第2信號線〇UTB、輸出線OUTC之電壓波形。此等電壓波形之縱軸合於輸出線 OUTC的電壓值，為了方便觀看乃將第1信號線〇UTA之電鲁壓波形往上提昇一些，且將第2信號線OUTB之電壓波形往 10下下降一些來表示以不使其重疊於輸出線0UTC之電壓波形。首先’第1信號線OUTA為接地位準，第2信號線qutb 及輸出線OUTC為一Vs/2 ’開關SWl〜SW7從設成閉狀態，一旦開關SW4及開關SW6設成開啟，則積蓄於負荷2〇 15 之電壓一乂8/2猎由開關8界4而傳達至第1信號線〇^丁八，第 1信號線OUTA之電壓呈一Vs/2，該電壓會施加於電容器 C1之一侧端子。藉此，電容器C1之另一側端子的電位變更鲁為一Vs，而第2信號線OUTB之電壓亦呈一 vs(m)。如此一來，從時刻til之後在線圈LA與負荷2〇之電容之 20 間藉由開關SW4、SW6而進行L一C共振，並藉著線圈LA及開關SW4、SW6而從接地供給負荷20電荷，因此，第丨信號線OUTA及輸出線OUTC之電位從一 Vs / 2經過接地位準電位而朝+ Vs/2上昇。藉此電流的流動而使施加於共同電極 X之輸出線OUTC的電壓如第7圖之時刻til〜ti2那般慢慢 30 1278807 地上昇起來。其次，於到達此共振時發生之峰值電壓前，將開關 SW1、SW3設成開啟，藉此將施加於共同電極X之輸出線 OUTC的電壓予以欲位於Vs/2(tl2)。接著將開關SW1、 5 SW3、SW4、SW6設成關閉（tl3)。接著將開關SW5、SW7 設成開啟(tl4)。如此一來，積蓄於負荷20之電壓Vs/2藉由開關SW5而施加於第2信號線OUTB，第2信號線OUTB之電壓呈Vs/2。藉此，第1信號線OUTA之電壓上昇至Vs。如此一來，從時刻tl4之後在線圈LB與負荷20之電容之 10間藉由開關SW5、SW7而進行L —C共振，並藉著線圈LB及開關SW5、SW7使負荷20將電荷對接地放電，因此，第2信號線OUTB及輸出線OUTC之電位從+ Vs/2經過接地位準電位而朝一Vs/2下降。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第7圖之時刻tl4〜tl5那般地 15 慢慢地下降而去。其次於到達此共振時發生之峰值電壓前，將開關SW2 汉成開啟，藉此將施加於共同電極χ之輸出線⑽的電壓予以嵌位於一Vs/2(tl5)。藉著以上所示之動作，第6圖所示之驅動電路在維持放電期間之間對於共同電極X施加— 2〇 Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極 X之電壓不同極性的電壓（ + Vs/2、-Vs/2)交互施加於各 ’、、-良的掃也電極γ。如此一來，交流驅動型pop裝置能進行維持放電。又，如第7圖所示，比較於習知波形圖之第關，則第 1278807 19圖之接地位準期間T並無第7圖之輸出線〇UTC的電壓波形。即’本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持電壓Vs/2或電壓—

Vs/2的時間。藉此，於上述維持放電期間必要使壁電荷移 5動的時間，而能更確實確保該時間。而且，可確保與習知相同的維持時間，而本實施樣態之驅動電路能在短的週期進行維持動作且能提昇面板p的亮度。再者’第is圖所示之習知驅動電路的電路構造與第G φ 圖所不之本實施樣態之驅動電路的電路構造比較，第6圖之 H)驅動電路不具有第18圖之驅動電路所具有之電容器〇，也不必要第18圖中未以圖式顯示之監視施加於電容器c2的電路。因此，能更減少驅動電路之元件點數。接著說明與上述線圈電路A、B之具體性電路之第2圖不同的構成例4。 15 帛8圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之轉電路的概略構造。第8圖巾與第2圖不同的構造在於線圈電路A，將第2圖所示之二極體DA之順序方向呈 # 相反，且追加開關SW7，於線圈電路B，將第2圖所示之二極體DB之順序方向呈相反，且追加開關綱者。於第8圖 20中，P«SW6係指；t將電荷供給至負荷2()之時序的開^ 又，開關SW9係指定使電荷放電至負荷歡時序的開關。如第8圖所示’線圈電路A具備有二極體Da及線圈la 及開關SW7，線圈電路B具備有二極體DB及線圈lb及開關 SW6。二極體DA之陽極端子連接於開關則、請2之相互 32 1278807 連接點。其他的表示财二極之陽極端子連接於第i 信號_TA。又，二極體DA之陰極端子藉由線圈la及開關SW7而連接於接地。二極體DB之陽極端子藉由線圈⑶及開關SW6而連接於接地。又，二極體邱之陰極端子連接於 5電容器C1與開關SW3之相互連接點。其他的表示則有二極體1^之陰極端子連接於第2信號線0UTB。如上述_極體DA之順序方向所示，線圈電路A係對於負荷20藉由開關SW4而放出電荷的放電電路。又，如二極體DB之順序方向所示，、線圈電路⑽對於負荷⑼藉由開關 Π) SW5而供給電荷的充電電路。以控制此等線圈電路A與開關 SW4與負荷2G所構狀放電電路的放電處理，及線圈電路b 與開關SW5與負荷20所構成之充電電路的充電處理之時序的狀態，而實現對於負荷20的電力回收處理。又，第8圖中的線圈電路A、B之其他構造與第2圖所示之構造相同，故 15 省略其說明。其次說明第9圖所示之驅動電路的動作。第9圖表示第8圖所示之驅動電路之動作的波形圖，第9 圖中一併表示第1信號線OUTA、第2信號線OUTB、輸出線 outc之電壓波形。此等電壓波形之縱軸合於輸出線〇UTC 20的電壓值，為了方便觀看乃將第1信號線OUTA之電壓波形往上提昇一些，且將第2信號線OUTB之電壓波形往下下降一些來表示以不使其重疊於輸出線OUTC之電壓波形。首先’第Hs號線OUTA為接地位準，第2信號線outb 及輸出線OUTC為一 Vs/2 ’開關SW1〜SW4、SW6、SW7 33 1278807 設成關閉，開關SW5從設成開啟狀態，一旦開關SW6設成開啟，則積蓄於負荷20之電壓一Vs/2藉由開關SW5而傳達至第2信號線〇UTB(t21)。如此一來，從時刻t21之後在線圈LB與負荷20之電容之 5間藉由開關SW5、SW6而進行L — C共振，並藉著線圈LA及開關SW5、SW6而從接地供給負荷20電荷，因此，第2信號線OUTB及輸出線OUTC之電位從一 Vs/2經過接地位準電位而朝+ V s / 2上昇。藉此電流的流動而使施加於共同電極 X之輸出線OUTC的電壓如第9圖之時刻t21〜t22那般地上 10 昇起來。其次，於到達此共振時發生之峰值電壓前，將開關 SW1、SW3没成開啟’將開關SW5、SW6設成關閉，藉此將施加於共同電極X之輸出線OUTC的電壓予以嵌位於vs /2(t22)。接著將開關SW1、SW3設成關閉，將開關SW7設 15 成開啟(t23)。如此一來，積蓄於負荷20之電壓Vs/2藉由開關SW4而施加第1信號線OUTA。如此一來’攸時刻t23之後在線圈LB與負荷20之電容之間藉由開關SW4、SW7而進行L — C共振，並藉著線圈LA及開關SW4、SW7使負荷20將電荷對接地放電，因此，第1信 20號線〇UTA及輸出線〇UTC之電位從+ Vs/2經過接地位準電位而朝一 Vs/2下降。耩此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第9圖之時刻t23〜t24那般地下降而去。其次於到達此共振時發生之锋值電壓前，將開關 34 1278807 SW4、SW7設成關閉，將開關SW2、SW5設成開啟，藉此將施加於共同電極X之輸出線OUTC的電壓予以嵌位於一

Vs/2(t24)。又，接著在時刻t25開關SW6開啟之前，開關 SW2係關閉，藉著以上所示之動作，第8圖所示之驅動電路 5在維持放電期間之間對於共同電極X施加—2〜V^/2 變更的電壓。又，將與上述供給至共同電極χ之電壓不同極性的電壓（ + Vs/2、一Vs/2)交互施加於各顯示線的掃描電極Y。如此一來，交流驅動型PDP裝置能進行維持放電。又，如第9圖所示，比較於習知波形圖之第19圖，則第 10丨9圖之接地位準期間T並無第9圖之輸出線〇UTC的電壓波形。即，本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持該維持放電脈衝頂寬幅及底寬幅之電壓Vs/2或電壓-Vs/2的時間。藉此，於上述維持放電期間必要使壁電荷移動的時間，而能更確 15實確保該時間。而且，可確保與習知相同的維持時間，而本實施樣態之驅動電路能更穩定地進行維持放電且可期待擴大動作容限及提昇面板P的亮度。又，第18圖所示之習知驅動電路的電路構造與第8圖所不之本實施«之驅動電路的電路構造味，第謂之 2〇電路減少了第18圖所具備之電容器C2，亦可不必要第之驅動電路所具備之監視施加於電容犯之電壓的電路如此-來，能減少驅動電路之元件點數。又，就施加容器C1之電壓亦因開關數減少而使控制變得簡單，以及必要如習知之接地位準期間必要對接地位準進行高精確: 35 1278807 的控制，而能更簡略化電壓監視電路或是不需要。 (第2實施樣態）其次以圖式說明與第1圖所示之驅動電路不同構造之第2實施樣態之驅動電路的概略構造。 5 第10圖表示與第1圖所示之驅動電路不同構造之第2實施樣態之驅動電路的概略構造。又，第1〇圖所示之本實施樣態之驅動電路與第1圖同樣地可應用於例如第15圖整體構造及第16圖A至第16圖C表示晶胞構造之交流驅動型PDP 裝置（顯示裝置）1。又，亦可對應第17圖所示之重置期間或 10 位址期間的動作。又，於此第10圖中，賦予與第1圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，於第10圖亦與第1圖同樣地僅表示X側電路的概略構造，由於Y側電路係同樣的構造及動作因此省略。於第10圖，電容負荷20係形成在一個共同電極X與一個 15 掃描電極Y之間之晶胞的合計電容。又，開關SW1、SW2 串聯連接於從電源供給之電壓（Vs/2)之電源線與接地之間。電容器C1之一側端子連接於上述兩個開關SW1、SW2 之相互連接點，此電容器C1之另一側端子與接地之間連接開關SW3。又，將連接於電容器C1之一侧端子之信號線設 20 為第1信號線OUTA，將連接於電容器C1之另一側端子之信號線設為第2信號線OUTB。又’線圈電路C之一側端子連接於電容器(^之另一側端子與開關SW3之相互連接點。又，線圈電路c之另一側端子連接於接地。換言之，第2信號線OUTB與接地之間連接 36 1278807 線圈電路C。又，線圈電路C具有二極體Dl〇、Dll與線圈 L10、L11與開關 SW6、SW7。二極體D10之陰極端子藉由線圈li〇及開關SW7而連接接地。又，二極體D10之陽極端子連接於電容器C1與開 5關SW3之相互連接點。又，二極體DU之陽極端子藉由線圈 L11及開關SW6而連接接地。又，二極體dii之陰極端子連接於電容器C1與開關SW3之相互連接點。即，二極體D10 之陽極端子及二極體D11之陰極端子連接於第2信號線 OUTB 〇 10 如上述二極體D10之順序方向所示，線圈電路L10係具有對於負荷20藉由開關SW5而放出電荷的放電功能。又，如二極體D11之順序方向所示，線圈電路L11係具有對於負荷20藉由開關SW5而供給電荷的充電功能。以控制此等線圈電路L10與開關SW5與負荷2〇所構成之放電功能的狀 15態’而貫現對於負荷20的電力回收功能。又，線圈電路c 之構造不限於上述者，而係至少包含線圈的電路，該線圈只要是與負荷20進行L — C共振的構成即可。又’串聯連接之開關SW4與SW5連接於上述電容器〇1的兩端。如此一來，此等兩個開關邠4、SW5之相互連接點藉 2〇由輪出線0UTC而連接於負荷20之共同電極X。又，雖未以圖式顯示，惟於負荷20之掃描電極γ側亦連接同樣的電路。又，上述開關SW1〜SW5係從例如第15圖所示之驅動控制電路5分別供給之控制信號所控制。驅動電路藉著以上的構成於晶胞中之共同電極X與掃描電極γ放電期間的維持放 1278807 電期間進行維持放電。其次說明第圖所示之驅動電路的動作。第11圖表示第1〇圖所示之驅動電路之動作的波形圖，第11圖中一併表示第號線OUTA、第2信號線QUTB、輸 5出線OUTC之電壓波形。此等電壓波形之縱軸合於輸出線 OUTC的電壓值，為了方便觀看乃將第1信號線〇uTA之電壓波形往上提昇一些，且將第2信號線OUT3B之電壓波形往下下降一些來表示’以不使其重疊於輸出線OUTC之電壓波形。

10 首先，第1信號線〇UTA為接地位準，第2信號線OUTB 及輸出線OUTC為一 Vs/2，開關SW1〜SW4、SW6設成關閉，開關SW5、SW7設成開啟狀態，而開關SW6設成開啟 (t31)。藉此，在線圈LI 1與負荷20之電容之間藉由開關 SW5、SW6而進行L-C共振，並藉著線圈L11及二極體D11 15 及開關SW5、SW6而從接地供給負荷20電荷，因此，第2信號線OUTB及輸出線OUTC之電位從-Vs/ 2經過接地位準電位而朝+Vs/2上昇。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第11圖之時刻t31〜t32那般地上昇起來。又，在時刻t31〜t32之間且第2信號線OUTB之電 20 位超越接地位準之前，開關SW7被關閉。其次，於到達此共振時發生之峰值電壓前，將開關SW1 設成關閉而將SW3設成開啟，藉此，第2信號線OUTB之電壓變更至接地位準(t32)。又，因應第2信號線OUTB之變更而使第1信號線OUTA之電壓變更至Vs/2。接著將開關 38 1278807 SWl、SW4、SW7設成開啟而將開關SW6設成關閉，則第1 信號線OUTA之電壓Vs/2被施加於負荷2〇(t33)。藉此將輸出線OUTC之電壓嵌位於Vs/2。其次，在時刻t34之前將開關SW1、SW3、SW4設成關 5閉。接著於時刻t34將開關SW5設成開啟。如此一來，積蓄於負荷20之電壓Vs/2藉由開關SW5而施加於第2信號線 OUTB，第2信號線OUTB之電壓呈Vs/2。藉此，第1信號線OUTA之電壓上昇至Vs。如此一來，從時刻t34之後在線圈L10與負荷20之電容 10之間藉由開關SW5、SW7而進行L —C共振，藉此，藉由線圈電路C之二極體D10及線圈L10及開關SW5、SW7使負荷 20將電荷對接地放電，因此，第2信號線〇UTB及輸出線 OUTC之電位從+ Vs/2經過接地位準電位而朝一 vs/2下降。藉此電流的流動而使施加於共同電極X之輸出線〇U丁c 15的電壓如第11圖之時刻t34〜t35那般慢慢地下降而去。其次於到達此共振時發生之峰值電壓前，將開關SW2 没成開啟，藉此將施加於共同電極X之輸出線outc的電壓予以嵌位於一Vs/2(t35)。藉著以上所示之動作，第1〇圖所示之驅動電路在維持放電期間之間對於共同電極χ施加〜 20 VS/2〜VS/2變更的電壓。又，將與上述供給至共同電極 X之電壓不同極性的電壓（+Vs/2、—Vs/2)交互施加於各顯示線的掃描電極Y。如此一來，交流驅動型？]〇1>裝置能進行維持放電。又，如第11圖所示，比較於習知波形圖之第19圖，則 1278807 第19圖之接地位準期間T並無第11圖之輸出線〇utc的雷波形。即，本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持該維持玫電脈衝 5 頂寬幅及底寬幅之電壓Vs/2或電壓一Vs/2的時間。藉此，於上述維持放電期間必要使壁電荷移動的時間，

更確實確保該時間。而且，可確保與習知相同的維持時間，而本實施樣態之驅動電路能更穩定地進行維持放電且待擴大動作容限及提昇面板Ρ的亮度。再者，第18圖所示之習知驅動電路的電路構造與第1〇 10 圖所示之本實施樣態之驅動電路的電路構造比較，第10圖之驅動電路不具有第18圖之驅動電路所具有之電容器C2，也不必要第18圖中未以圖式顯示之監視施加於電容器匸2的電路。因此，能更減少驅動電路之元件點數。 (第3實施樣態） 15 其次以圖式說明與第1圖所示之驅動電路不同構造之第3實施樣態之驅動電路的概略構造。第12圖表示與第1圖所示之驅動電路不同構造之第3實施樣態之驅動電路的概略構造。又，第12圖所示之本實施樣態之驅動電路與第1圖同樣地可應用於例如第15圖整體 20構造及第16圖A至第16圖C表示晶胞構造之交流驅動型PDP 裝置（顯示裝置）丨。又，亦可對應第17圖所示之重置期間或位址期間的動作。又，於此第12圖中，賦予與第1圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，於第12圖亦與第1圖同樣地僅表示X側電路的概略構造，由 40 1278807 於γ側電路係同樣的構造及動作因此省略。於第12圖中’電容負荷20係形成在一個共同電極X與一個掃描電極Υ之間之晶胞的合計電容。又，開關SW1、SW2 串聯連接於從電源供給之電壓（Vs/2)之電源線與接地之 5間。電容器C1之一側端子連接於上述兩個開關swi、SW2 之相互連接點，此電容器C1之另一側端子與接地之間連接開關SW3。又，將連接於電容器（:丨之一側端子之信號線設為第1信號線OUTA，將連接於另一側端子之信號線設為第2 · 信號線OUTB。 1〇又，線圈電路D之一側端子連接於開關SW卜SW3之相互連接點。又，線圈電路D之另一側端子連接於接地。換言之，第2信號線OUTB與接地之間連接線圈電路D。又，線圈電路D具有二極體£>20、D21與線圈L20、L21。一極體D20之陽極端子藉由線圈[2〇而連接接地。又， 15 一極體D20之陰極端子連接於開關SWI、SW3之相互連接點。又，二極體D21之陰極端子藉由線圈L21而連接接地。又，一極體D21之陽極端子連接於開關8冒卜SW3之相互連鲁接點。即，二極體D2〇之陰極端子及二極體㈣之陽極端子連接於第1信號線0UTA。 20 如上述二極體D2〇之順序方向所示，線圈電路L2g係$ 有對於負WG藉㈣關sw而供給電荷的供電功能。又， =-極體D21之順序方向所示，線圈電路[21係具有對於負菏藉由開關SW4而放出電荷的放電功能。以控制此等線圈電路L20與開關SW4與負荷脚斤構成之充電功能的狀 41 1278807 態，與控制此等線圈電路L21與開關SW4與負荷2〇所構成之放電功能的狀態而實現對於負荷20的電力回收功能。又，線圈電路D之構造不限於上述者，而係至少包含線圈的電路’該線圈只要是藉由開關綱而構成進行L_c共振的構 5 造即可。又，串聯連接之開關SW4與SW5連接於上述電容器(^的兩端。如此一來，此等兩個開關邠4、SW5之相互連接點藉由輸出線OUTC而連接於負荷20之共同電極χ。又，雖未以圖式顯示，惟於負荷20之掃描電極γ側亦連接同樣的電路。 10又，上述開關SW1〜SW5係從例如第15圖所示之驅動控制電路5分別供給之控制信號所控制。驅動電路藉著以上的構成於晶胞中之共同電極X與掃描電極γ放電期間的維持放電期間進行維持放電。其次說明第12圖所示之驅動電路的動作。 15 第13圖表示第丨2圖所示之驅動電路之動作的波形圖，第13圖中一併表示第1信號線〇UTA、第2信號線OUTB、輸出線OUTC之電壓波形。此等電壓波形之縱軸合於輸出線 OUTC的電壓值，為了方便觀看乃將第！信號線〇UTA之電壓波形往上提昇一些，且將第2信號線OUTB之電壓波形往 20 下下降一些來表示，以不使其重疊於輸出線OUTC之電壓波形。首先，第1信號線OUTA為接地位準，第2信號線OUTB 及輸出線OUTC為一Vs/2，開關SW1〜SW5設成關閉，開關SW4設成開啟狀態(t41)。藉此，第1信號線〇UTA一鼓作 42 1278807 氣地變更為一 Vs/2，第2信號線OUTB變成一Vs。其次，從時刻t41之後在線圈L20與負荷20之電容之間藉由開關 SW4而進行L —C共振，並藉著線圈電路D之線圈L20及二極體D20及開關SW4而從接地供給負荷20電荷，因此，第1信 5 號線〇UTA及輸出線OUTC之電位從一Vs/2經過接地位準電位而朝+ Vs/2上昇。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第13圖之時刻t41〜t42那般地上昇起來。其次，於到達此共振時發生之峰值電壓前，將開關SW1 10 設成開啟，藉此第1信號線OUTA的電壓被嵌位於Vs/ 2(t42)。如此一來，輸出線OUTC之電壓亦被嵌位於Vs/2。接著於時刻t43之前將開關SW1設成關閉（t43)。藉此，在線圈21與負荷20之電容之間藉由開關SW4而進行L — C共振，並藉著線圈L21及二極體D21及開關SW4而使負荷20將電荷 15 放電至接地，因此，第1信號線OUTA及輸出線OUTC之電位從+ Vs/2經過接地位準電位而朝一Vs/2下降。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第13圖之時刻t43〜t44那般地慢慢地下降而去。其次於到達此共振時發生之峰值電壓前，將開關SW2 20 及開關SW5設成開啟，藉此將施加於共同電極X之輸出線 OUTC的電壓予以嵌位於一Vs/2(t44)。藉著以上所示之動作，第12圖所示之驅動電路在維持放電期間之間對於共同電極X施加一 Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極X之電壓不同極性的電壓（ + Vs/2、一 1278807 父互施加於各顯示線的掃描電極γ。如此一來，交流驅動型 PDP裝置能進行維持放電。又，如第13圖所示，比較於習知波形圖之第_，則第19圖之接地位準期間Τ並無第13圖之輸出線〇utc^_ 5波形。即，本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持電壓Vs/2或電壓 — Vs/2的時間。藉此，於上述維持放電期間必要使壁電荷移動的時間，而能更確實確保該時間。而且，可確保與習知相同的維持時間，而本實施樣態之驅動電路能在短的週 10期進行維持動作且能提昇面板P的亮度。又，第18圖所示之習知驅動電路的電路構造與第I]圖所示之本貫施樣態之驅動電路的電路構造比較，本實施樣態之驅動電路減少了第18圖之開關SW6、SW7份量的開關數。藉此能減輕開關控制的複雜性。而且，不必要插入用 15以位準移位該控制第18圖之開關SW6、SW7之控制信號的電路’或於控制信號電路與開關SW6、SW7之間的控制信號的傳達經過路徑使用光耦合器等進行電性分離，因此能減少元件點數。又，第12圖之驅動電路亦可刪除第18圖之驅動電路所具備之電容器C2，如此一來，於第18圖中未以 20 圖式顯示之監視施加於電容器C2的電路也不必要電容器 C2。因此，能更減少元件點數。 (第4實施樣態）其次以圖式說明與第1圖所示之驅動電路一部分不同構造之第4實施樣態之驅動電路的概略構造。 44 1278807 第14圖表示與第丨圖所示之驅動電路不同構造之第斗實施樣怨之驅動電路的概略構造。又，於此第14圖所示之驅動電路與第1圖之驅動電路的不同點在於，對於連接第1圖之開關SW2或開關SW3與接地之連接線插入電源電路]^^ 5者。至於其他構造因與第1圖相同而省略說明。即，從電源電路DC來的電源線（第2電源線)與開關SW2及開關SW3連接。在此說明電源電路DC係輸出土 Pv(V)之任意的定電壓 (第3電位）的電源電路。藉此，能進行第！信號線〇uTA之電 10位（第1電位)及第2信號線OUTB之電位（第2電位）的調整。依據以上的構成構造，例如於第14圖之線圈電路a、B為第2 圖之電路的情形下，於第3圖所示之電壓波形中，能將輸出線OUTC之電壓波形對應電源電路DC之輸出電壓而整體性地上昇下降。 15 以上實施樣態之說明係就X為共同電極的情形加以說明，然而分割成若干個或是連接多數個電路的情形下亦具有同樣的效果。又，此情形下，上述電容負荷係對應所分割之單位或多數個電路的個數而決定。 (第5實施樣態） 20 其次以圖式說明與第12圖所示之第3實施樣態之驅動電路之變形例之第5實施樣態之驅動電路的概略構造。第20圖表示與第12圖所示之實施樣態之驅動電路之變形例之第5貫施樣態之驅動電路的概略構造。又，此第2〇圖所示之第5貫施樣％之驅動電路與第12圖同樣地可應用於 45 1278807 例如第15圖整體構造及第16圖八至第^圖^表示晶胞構造之交流驅動型PDP裝置（顯示裝置Μ。又，於此第2〇圖中，賦予與第12圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，於第20圖亦與第12圖同樣地僅表示父 5側電路的概略構造，由於Υ側電路係同樣的構造及動作因此省略。於第20圖所示之第5實施樣態之驅動電路與第12圖所示之第3實施樣態之驅動電路的不同點，在於線圈電路1)的内°卩構成。菱此，省略第20圖所示之驅動電路之線圈電路〇 10以外之構造的說明。第20圖所示之線圈電路〇具有二極體〇5〇與線圈L50。二極體D50之陽極端子藉由線圈L5〇而連接接地。又，二極體D50之陰極端子連接於開MSW1、8貨2之相互連接點。即’二極體D50之陰極端子連接於第1信號線〇UTA。 15 如上述二極體D5〇之順序方向所示，線圈電路L50係具有對於負荷20藉由開關SW4而供給電荷的供電功能。即，從此等線圈L50與開關SW4與負荷20而實現利用對於負荷 20之共振的充電功能。又，線圈電路D之構造不限於上述者，而係至少包含線圈L50的電路，該線圈L50只要是藉由 2〇負荷20與開關SW4而構成利用L — C共振之充電之構造的電路即可。又，雖未以圖式顯示，惟於負荷2〇之掃描電極γ侧亦連接同樣的電路。又，上述開關SW1〜SW5係從例如第15圖所示之驅動控制電路5分別供給之控制信號所控制。本實施 46 1278807 樣怨之驅動電路精者以上的構成於晶胞中之共同電極χ與掃描電極γ放電期間的維持放電期間進行維持放電。其次說明第20圖所示之驅動電路的動作。第21圖表示第20圖所示之驅動電路之動作的波形圖， 5第21圖中一併表示第1信號線〇UTA、第2信號線〇UTB、輸出線OUTC之電壓波形。此等電壓波形之縱軸合於輸出線 OUTC的電壓值，為了方便觀看乃將第1信號線〇UTA之電壓波形往上提昇一些，且將第2信號線OUTB之電壓波形往下下降一些來表示，以不使其重疊於輸出線〇UTC之電壓波 10 形。首先，第1信號線OUTA為接地位準，第2信號線OUTB 及輸出線OUTC為一 Vs/2，開關SW1、SW3、SW4設成關閉，開關SW2、SW5設成開啟狀態之後，開關SW4設成開啟，開關SW2、SW5設成關閉(t61)。藉此，第1信號線〇UTA 15 一鼓作氣地變更為一Vs/2，第2信號線OUTB變成一Vs。其次，從時刻t61之後在線圈L50與負荷20之電容之間藉由開關SW4而進行L —C共振，並藉著線圈電路D之線圈L50及二極體D50及開關SW4而從接地供給負荷20電荷，因此，第 1信號線OUTA及輸出線OUTC之電位從一Vs/2經過接地 2〇位準電位而朝+ Vs/2上昇。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第21圖之時刻t61〜t62那般地上昇起來。其次，於到達此共振時發生之峰值電壓前，將開關 SW1、SW3設成開啟，藉此第1信號線OUTA的電壓被嵌位 47 1278807 於Vs/2，第2信號線OUTB之電壓被嵌位於接地(t62)。如此一來，輸出線OUTC之電壓亦被嵌位於Vs/2。接著於時刻 t63將開關SW4設成關閉，將開關SW5設成開啟。藉此，藉由開關SW3、SW5而從負荷20將電荷放電至接地，因此， 5 輸出線OUTC之電位從+ Vs/2下降至接地。其次，於時刻t64，將開關SW1、SW3設成關閉，並將開關SW2設成開啟，藉此，第1信號線〇υτΑ之電位至時刻 t65變更為接地位準，第2信號線OUTB之電位至時刻t65變更為一 Vs/2。因此，輸出信號線〇UTC之電位與第2信號線 10 OUTB同樣地下降至一Vs/2。藉著以上所示之動作，第20圖所示之驅動電路在維持放電期間之間對於共同電極X施加一 Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極X之電壓不同極性的電壓（+Vs/2、一 Vs/2)交互施加於各顯示線的掃描電極γ。 15 如此一來，交流驅動型PDP裝置能進行維持放電。又’如第21圖所示，比較於習知波形圖之第19圖，則第19圖之接地位準期間τ並無第21圖之輸出線〇UTc之上昇部分的電壓波形。即，本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持放電 20 脈衝之頂寬幅之Vs/2的時間。 (第ό實施樣態）其次以圖式說明與第12圖所示之第3實施樣態之驅動電路之變形例之第6實施樣態之驅動電路的概略構造。第22圖表示與第12圖所示之第3實施樣態之驅動電路 1278807 之變形例之第6實施樣態之驅動電路的概略構造。又，此第 22圖所示之第6實施樣態之驅動電路與第12圖同樣地可應用於例如第15圖整體構造及第16圖A至第16圖C表示晶胞構造之交流驅動型PDP裝置（顯示裝置）1。又，於此第22圖 5中，賦予與第12圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，於第22圖亦與第12圖同樣地僅表示X側電路的概略構造，由於Y側電路係同樣的構造及動作因此省略。 ® 又，於第22圖所示之第6實施樣態之驅動電路與第 10圖所示之第3貫施樣態之驅動電路的不同點，在於線圈電路 D的内部構成。爰此，省略第22圖所示之驅動電路之線圈電路D以外之構造的說明。第22圖所示之線圈電路D具有二極體D60與線圈L60與開關SW8。二極體D60之陰極端子藉由線圈l6〇及開關SW8 15而連接接地。又，二極體D60之陽極端子連接於開關SW1、 SW2之相互連接點。即，二極體D6〇之陽極端子連接於第i 信號線OUTA。修如上述二極體D60之順序方向所示，線圈電路L5〇係具有對於負荷20藉由開關SW4、SW8而將電荷予以放電的放 20電功能。即，從此等線圈L60與開關SW4與負荷2〇而實現利用對於負荷20之共振的放電功能。又，線圈電路〇之構造不限於上述者，而係至少包含線圈L6〇的電路，該線圈只要疋藉由負荷20與開關SW4而構成利用L — c共振之放電之構造的電路即可。 49 1278807 又，雖未以圖式顯示，惟於負荷2〇之掃描電極γ側亦連接同樣的電路。又，第22圖所示之開關SW1〜SW5及開關 SW8係彳欠例如第15圖所示之驅動控制電路^分別供給之控制k號所控制。本實施樣態之驅動電路藉著以上的構成於 5晶胞中之共同電極x與掃描電極y放電期間的維持放電期間進行維持放電。其次說明第22圖所示之驅動電路的動作。第23圖表示第22圖所示之驅動電路之動作的波形圖，鲁第23圖中一併表示第1信號線OUTA、第2信號線OUTB、輸 10出線0UTC之電壓波形。此等電壓波形之縱轴合於輸出線〇UTC的電壓值，為了方便觀看乃將第1信號線OUTA之電壓波形往上提昇一些，且將第2信號線〇UTB之電壓波形往下下降一些來表示，以不使其重疊於輸出線〇UTC2電壓波形。

15 首先’第1信號線OUTA為接地位準，第2信號線OUTB 及輸出線OUTC為一Vs/2，開關SW卜SW3、SW4、SW8 設成關閉，開關SW2、SW5設成開啟狀態之後，開關SW4 籲設成開啟，開關SW5設成關閉(t71)。藉此，藉由開關SW2、 SW4而使輸出線OUTC與接地連接。因此，輸出線〇UTC之 20 電位從一Vs/2上昇至+Vs/2。 ^ 其次，於時刻t72，一旦將開關SW2設成關閉，在時刻 1 t73將開關SW1、SW3設成開啟，則第1信號線〇UTA從接地位準上昇至Vs/2，第2信號線OUTB從一Vs/2上昇至接地位準。由於第1信號線OUTA連接於輸出線〇UTC，因此輸 50 1278807 出線OUTC之電壓亦從接地位準上昇至vs/2。其次，於時刻t74之前，一旦將開關SW3、SW4設成開啟’而於時刻t74將開關SW8設成關閉，則在線圈L60與負荷20之電容之間藉由開關SW4而進行l — c共振，並藉著開 5關’8、線圈L6〇、二極體D60及開關SW4而使負荷20將電荷放電至接地，因此，第1信號線0UTA及輸出線〇171(：之電位從+ Vs/2經過接地位準電位而朝—Vs/2下降。藉此電流的流動而使施加於共同電極X之輸出線〇UTC的電壓如第23圖之時刻t74〜t75那般地慢慢地下降而去。 10 其次於時刻t57 ’在到達此L —C共振時發生之峰值電壓前，將開關SW2及SW5設成開啟而將開關SW8設成關閉，藉此將施加於共同電極X之輸出線0UTC的電壓予以嵌位於一Vs/2。藉著以上所示之動作，第22圖所示之驅動電路在維持放電期間之間對於共同電極X施加_ Vs/2〜Vs/2 15變更的電壓。又，將與上述供給至共同電極X之電壓不同極性的電壓（ + Vs/2、一Vs/2)交互施加於各顯示線的掃描電極Y。如此一來，交流驅動型PDP裝置能進行維持放電。又，如第23圖所示，比較於習知波形圖之第19圖，則第19圖之接地位準期間T並無第23圖之輸出線OUTC之上昇 20部分的電壓波形。即，本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持放電脈衝之頂寬幅之Vs/2的時間。 (第7實施樣態）其次以圖式說明與第10圖所示之第2實施樣態之驅動 51 1278807 電路之變形例之第7實施樣態之驅動電路的概略構造。第22圖表示與第24圖所示之第3實施樣態之驅動電路之變形例之第7實施樣態之驅動電路的概略構造。又，此第 24圖所示之第7實施樣態之驅動電路與第10圖同樣地可應 5用於例如第15圖整體構造及第16圖A至第16圖C表示晶胞構造之交流驅動型PDP裝置（顯示裝置）1。又，於此第24圖中，賦予與第10圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，於第24圖亦與第1〇圖同樣地僅表 ® 示X側電路的概略構造，由於Y側電路係同樣的構造及動作 1〇因此省略。又，於第24圖所示之第7實施樣態之驅動電路與第10 圖所示之第2實施樣態之驅動電路的不同點，在於線圈電路 C的内部構成。爰此，省略第24圖所示之驅動電路之線圈電路C以外之構造的說明。 15 第24圖所示之線圈電路C具有二極體D70與線圈L70。二極體D70之陰極端子藉由線圈l70而連接接地。又，二極體D70之陽極端子連接於電容器C1與開關§界3之相互連接鲁 ▼占〇艮。I7,二極體D70之陽極端子連接於第2信號線〇UTB。如上述二極體D70之順序方向所示，線圈電路L70係具 2〇有對於負荷2()藉由開關咖而將電荷予以放電的放電功 ’ 月匕即，線圈電路C之構造不限於上述者，而係至少包含線㈣0的電路，該線圈[7〇只要是藉由與負荷20進行L-C共振的狀悲而放出電荷之構造的電路即可。又雖未以圖式顯示，惟於負荷20之掃描電極Y側亦連 52 1278807 接同樣的電路。又，第24圖所示之開關SW1〜SW5係從例如第15圖所示之驅動控制電路5分別供給之控制信號所控制。本實施樣態之驅動電路藉著以上的構成於晶胞中之共同電極X與掃描電極Y放電期間的維持放電期間進行維持 5 放電。其次說明第24圖所示之驅動電路的動作。第25圖表示第24圖所示之驅動電路之動作的波形圖，第25圖中一併表示第1信號線OUTA、第2信號線OUTB、輸出線OUTC之電壓波形。在此說明，此等電壓波形之縱軸合 10於輸出線〇UTC的電壓值，為了方便觀看乃將第i信號線 OUTA之電壓波形往上提昇一些，且將第2信號線〇UTB之電壓波形往下下降一些來表示，以不使其重疊於輸出線 OUTC之電壓波形。首先，第1信號線OUTA為接地位準，第2信號線OUTB 15 及輸出線OUTC為一Vs/2，開關SW1、SW3、SW4設成關閉，開關SW2、SW5設成開啟狀態之後，開關SW4設成開啟，開關SW5設成關閉（t81)。藉此，藉由開關SW2、SW4 而使輸出線OUTC與接地連接。因此，輸出線OUTC之電位從一 Vs/2上昇至接地位準。 20 其次，於時刻t82，一旦將開關SW2設成關閉，在時刻 t83將開關SW1、SW3設成開啟，則第1信號線OUTA從接地位準上昇至Vs/2，第2信號線OUTB從一Vs/2上昇至接地位準。如此一來，由於第1信號線OUTA連接於輸出線 OUTC，因此輸出線OUTC之電壓亦從接地位準上昇至Vs/ 53 1278807 2 〇其次，於時刻t84將開關SW1、SW3、SW4設成關閉。而於時刻t85將開關SW5設成開啟。藉此，積蓄於負荷20的電壓Vs/2藉由開關SW5而供給至第2信號線OUTB，第2信 5 號線OUTB之電壓會瞬間呈Vs/2。藉此，第1信號線OUTA 之電壓會瞬間上昇至Vs。在時刻t85之後，在線圈L70與負荷20之電容之間藉由開關SW5而進行L—C共振。並藉著線圈電路c之二極體D70 及線圈L70及開關SW5而使負荷20將電荷放電至接地，因 10 此，第2信號線OUTB及輸出線OUTC之電位從+ Vs/2經過接地位準電位而朝一Vs/2下降。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第25圖之時刻t85〜 t86那般地慢慢地下降而去。其次於到達此共振時發生之峰值電壓前，將開關SW2 15 5又成開啟，藉此將施加於共同電極X之輸出線OUTC的電壓予以嵌位於一 Vs/2 (t86)。藉著以上所示之動作，第24圖所不之驅動電路在維持放電期間之間對於共同電極X施加〜Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電如極X之電壓不同極性的電壓（+Vs/2、—Vs/2)交互施加於各·，、、員不線的掃描電極γ。如此一來，交流驅動型ρ〇ρ裝置能進行維持放電。卜又，將第23圖之波形比較於習知波形圖之第19圖，則第19圖之接地位準期間τ並無第24圖之輸出線謝c的電壓、卩本貫施樣怨之驅動電路以相同的週期進行維持 54 1278807 動作的情形下，能比習知技術更延長維持該維持放電脈衝頂寬幅及底寬幅之電壓Vs/2或電壓一 Vs/2的時間。 (第8實施樣態）其次以圖式說明與第10圖所示之第2實施樣態之驅動 5 電路之變形例之第8實施樣態之驅動電路的概略構造。第26圖表示與第10圖所示之第2實施樣態之驅動電路之變形例之第8實施樣態之驅動電路的概略構造。又，此第 26圖所示之第8實施樣態之驅動電路與第10圖同樣地可應用於例如第15圖整體構造及第16圖A至第16圖C表示晶胞 10 構造之交流驅動型PDP裝置（顯示裝置）1。又，於此第26圖中，賦予與第10圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，於第26圖亦與第1〇圖同樣地僅表示X側電路的概略構造，由於γ側電路係同樣的構造及動作因此省略。 15 又’於第26圖所示之第8實施樣態之驅動電路與第1〇圖所示之第2實施樣態之驅動電路的不同點，在於線圈電路 C的内部構成。爰此，省略第％圖所示之驅動電路之線圈電路C以外之構造的說明。第26圖所示之線圈電路c具有二極體D8〇與線圈L8〇與 2〇開關SW9。二極體D80之陽極端子藉由線圈L80及開關SW9 而連接接地。又，二極體D80之陰極端子連接於電容器C1 與開關SW3之相互連接點。，二極體刪之陰極端子連接於第2信號線ουτΒ。如上述二極體D80之順序方向所示，線圈電路L8〇係具 55 1278807 有對於負何20藉由開關SW5而使電荷充電的充電功能。線圈電路C之構造不限於上述者，而係至少包含線圈㈣ 2電路’該線圈L80只要是以與負荷2〇進行L —c共振的狀態而供給電荷之構造的電路即可。 5 又，雖未以圖式顯示，惟於負荷20之掃描電極γ側亦連接同樣的電路。又，第26圖所示之開關SW1〜SW5及開關 SW9係從例如第15圖所示之驅動控制電路5分別供給之控制信號所控制。本實施樣態之驅動電路藉著以上的構成於鲁曰曰胞中之共同電極X與掃描電極γ放電期間的維持放電期 10 間進行維持放電。其次說明第26圖所示之驅動電路的動作。第27圖表示第26圖所示之驅動電路之動作的波形圖，第27圖中一併表示第1信號線0UTA、第2信號線〇UTB、輸出線OUTC之電壓波形。此等電壓波形之縱軸合於輸出線 15 〇UTC的電壓值，為了方便觀看乃將第1信號線〇UTA之電壓波形往上提昇一些，且將第2信號線OUTB之電壓波形往下下降一些來表示，以不使其重疊於輸出線〇UTC之電壓波 ® 形。

首先，第1信號線OUTA為接地位準，第2信號線OUTB 藝 2〇及輸出線OUTC為一Vs/2，開關 SW1、SW3、SW4、SW9 設成關閉，開關SW2、SW5設成開啟狀態，且將開關SW2 · 設成關閉，將開關SW9設成開啟(t91)。藉此，電容器C11 之開關SW3側的端子開始變更至接地位準。即，線圈L80 與負荷20之電容之間藉由開關SW5而進行L — C共振，並藉 56 1278807 著線圈L80及二極體D80及開關sW5而從接地供給負荷20電荷。藉此，第2信號線OUTB及輸出線〇UTC之電位從一Vs /2經過接地位準電位而朝+Vs/2上昇。藉此電流的流動而使施加於共同電極X之輸出線OUTC的電壓如第27圖之 5 時刻t91〜t92那般地上昇起來。其次於時刻t92,在到達此L一C共振時發生之峰值電壓前’將開關SW5、SW9設成關閉而將開關swi、SW3、SW4 設成開啟，藉此將第1信號線OUTA變更為Vs/2，第2信號線OUTB之電壓變更為接地位準。又，因應第丨信號線〇UTA 10之變更’輸出線OUTC的電壓亦變更為Vs/2。即，以第1 信號線OUTA被嵌位於Vs/2的狀態而使輸出線〇UTC之電壓亦被嵌位於Vs/2。其次，於時刻t93，將開關SW4設成關閉，將開關SW5 設成開啟。藉此，由於藉著開關SW3、SW5而使從負荷20 15將電荷放電至接地位準，因此輸出線OUTC之電壓之電位從 + Vs/2下降至接地位準。其次，於時刻t94，一旦將開關SW1、SW3設成關閉，並將開關SW2設成開啟，藉此，第1信號線〇UTA至時刻t95 變更為接地位準，第2信號線OUTB至時刻t95變更為 2〇 /2。藉此，輸出線〇UTC的電位與第2信號線OUTB同樣下降至一Vs/2。藉著以上所示之動作，第26圖所示之驅動電路在維持放％期間之間對於共同電極X施加—Vs/2〜Vs/2變更的電壓。又，將與上述供給至共同電極X之電壓不同極性的電 57 1278807 壓（ + Vs/2、-Vs/2)交互施加於各顯示線的掃描電極γ。如此一來，交流驅動型PDP裝置能進行維持放電。又’如第27圖所示，比較於習知波形圖之第19圖，則第19圖之接地位準期間τ並無第27圖之輸出線outc之上昇 5部分的電壓波形。即，本實施樣態之驅動電路以相同的週期進行維持動作的情形下，能比習知技術更延長維持放電脈衝之頂寬幅之Vs/2的時間。 (第1貫施樣態之變形例）其次以圖式說明第2圖所示之第1實施樣態之驅動電路 10 之變形例。第28圖表示第2圖所示之第1實施樣態之驅動電路之變形例。又，此第28圖所示之驅動電路與第2圖所示之驅動電路同樣地可應用於例如第15圖整體構造及第16圖A至第16 圖C表示晶胞構造之交流驅動型pop裝置（顯示裝置）丨。又， 15 於此第28圖中，亦與第2圖同樣地僅表示X側電路的概略構造，由於Y側電路係同樣的構造及動作因此省略。又，於第28圖所示之驅動電路與第2圖所示之第1實施樣態之驅動電路的不同點，在於線圈LA變更為線圈LA1，線圈LB變更為線圈LB1者。第2圖所示之第1實施樣態之驅 20 動電路的線圈LA與線圈LB為相同電感值，惟，第28圖所示之線圈LA與線圈LB之間具有電感值關係為LA1>LB1。爰此，省略第28圖所示之驅動電路之構造的說明。其次，說明第28圖所示之驅動電路。首先，說明線圈 LA與線圈LB之間具有電感值關係為LAI >LB1或LA1 < 1278807 LB1情形的驅動電路。第29圖表示線圈LA1與線圈LB1之電感值關係為LA1 >LBl時之第28圖所示之驅動電路之動作的波形圖。第29 圖所示時刻tl01〜11 〇5的動作概略與第3圖所示時刻111〜 5 115的動作概略相同而省略說明。又，於第29圖中，與第3 圖之動作比較之下的不同點在於tlOl〜tl05的期間長之 •’占與藉著[—(：:共振而到達之最大的電壓值大之點。即，連接第1信號線〇UTA之線圈LA1的電感值大，因此會耗用[ (：共振的上昇時間，惟，上昇時之最大電壓變高。爰此， ίο以將開關swi設成開啟的狀態，能刪減將第丨信號線0UTA 及輸出信號線OUTC嵌位於Vs/2所必要的消耗電力。其次’說明說明線圈LA與線圈LB之間具有電感值關係為[八1<131情形的驅動電路。第30圖表示線圈LA1與線圈LB 1之電感值關係為LA1 15 <LBl時之第28圖所示之驅動電路之動作的波形圖。第30 圖所不時刻till〜tl 15的動作概略與第3圖所示時刻til〜 t15的動作概略相同而省略說明。又，於第30圖中，與第3 圖之動作比較之下的不同點在於tlll〜tll5的期間長之點’與藉著該期間之L — C共振而到達之最大的電壓值大之 20 點。即’連接第2信號線OUTB之線圈LB1的電感值大，因此會L〜C共振的下降時間會變長，惟，l — C共振所造成下降時之電壓變動幅度會變大。爰此，於維持放電期間之放電時’以將利用L — C共振之電壓變動幅度設成比輸出線〇UTC之電壓的下降速度大的狀態，而能減少在進行嵌位於 59 1278807 一 Vs/2之處理時所消耗的電力。其夂’以圖式說明第4圖所示之第2圖之驅動電路之具體的電路例（包含掃描電極w之變形例。第31圖表示第4 圖所示之第2圖之驅動電路之具體的電路例（包含掃描電極 5 Y側）的變形例。與第4圖之電路的不同點在於於X側電路追加二極體D3而變更二極體D2之陰極端子的連接端者。具體而言’線圈LA與二極體DA1之相互連接點連接二極體出之陰極端子，構成開關SW2之口型^^^托丁的陰極端子與二籲

極體D3的陽極端子連接，並將二極體D2之陽極端子連接於 10開關SW3之η型MOSFET的沒極端子。又，於γ側電路與X 側電路同樣地僅追加二極體D3’。依據以上的構造而能壓住發生在第1信號線OUTA的雜訊。其次’以圖式說明與第31圖所示之第2圖之驅動電路之具體的電路例之變形例一部分構造不同的其他變形。第32 15圖表示第4圖所示之第2圖之驅動電路之具體的電路例（包含掃描電極Υ側）之其他變形例。於第32圖中與第31圖之不同點在於第31圖之開關SW2、SW2,及開關SW3、SW3,在第籲 32圖為構造不同的開關SW2a、SW2’a及開關SW3a、SW3’a 者。以下僅說明與第31圖不同的部分。 20 如第32圖所示，各開關SW2a、Sw2’a及開關SW3a、 SW3’a由p型MOSFET與η型MOSFET所構成。開關SW2a係 · 於第1信號線OUTA與接地之間將η型MOSFET與P型 MOSFET予以串聯(ρ型MOSFET在接地侧）連接的構造’ η型 MOSFET與ρ型MOSFET之相互連接點連接著二極體D3之 60 1278807 陽極端子。同樣地，開關SW2，a係於第3信號線OUTA，與接地之間將η型MOSFET與ρ型MOSFET予以串聯（ρ型 MOSFET在接地側）連接的構造，η型MOSFET與ρ型 MOSFET之相互連接點連接著二極體D3,之陽極端子。 5 又，開關SW3a係於第2信號線OUTB與接地之間將p型 MOSFET與η型MOSFET予以串聯（nsM0SFET在接地側）連接的構造’ p型MOSFET與η型MOSFET之相互連接點連接著二極體D2之陰極端子。又，開關SW3，a係於第4信號線 OUTB ’與接地之間將p型MOSFET與η型MOSFET予以串聯 ίο (n型MOSFET在接地側）連接的構造，p型MOSFET與η型 MOSFET之相互連接點連接著二極體〇2,之陰極端子。如以上所述，第32圖之電路構造比第31圖之電路構造之二極體的使用數少，因此能獲得刪減元件數量的效果。又，可考慮例如使用二個η型MOSFET之電路構造當作 15第32圖所示之開關SW2a、SW2，a及開關SW3a、SW3，a的變形例。具體而言，連接二個η型MOSFET之各源極端子而將一側之η型MOSFET之汲極端子連接於上述第1〜第4信號線，並將另一側之η型MOSFET之没極端子連接於接地的構造。以開關SW2a、SW2’a及開關SW3a、SW3，a之變形例的 20 電路構造亦能獲得與第32圖之電路構造相同的功能與效果。其次，說明於第31圖所示之具體性的驅動電路中，開關S W4’及開關S W5 ’與負荷20之更詳細的構造例。第33圖表示於第31圖所示之具體性的驅動電路中，開關SW4’及開關 1278807 SW5’與負荷20之更詳細的構成例。如第33圖所示於γ側電路，相對於多數晶胞（負荷2〇)分別以開關SW4、與開關 SW5’a、開關SW4’b與開關SW5，b、開關SW4，c與開關 SW5’C、…的狀態，以開關SW4，x與開關SW5，x(x:設成a、 5 b、c、···）為對而設置。在此說明多數晶胞係表示第Μ圖所示之各像素。又，說明第31圖所示之驅動電路的動作。特別是說明於一個次領域的位址期間，與維持放電期間的動作。於位修址期間將電壓施加相當於某顯示線之掃描電極γ時，於依線 10順序選擇之掃描電極Υ以控制開關SW4,及開關SW5，的狀悲施加一Vs/2位準，而於非選擇之掃描電極γ施加例如接地位準電壓。具體而言，首先將開關SW1，設成開啟的狀態而於電容器C4積蓄Vs/2。接著將開關SW1，設成關閉的狀態並將開 15關SW2’設成開啟的狀態而使電容器C4之上部呈接地位準’使電谷器C4之下部呈_Vs/2的電位。其次將開關SW5，設成開啟的狀態而對掃描電極γ供給— Vs/2。又，要將掃鲁描電極γ設成接地位準，只要將開關SW4，與開關SW2，同時設成開啟即可。 20 其後，一旦呈維持放電期間，則以控制全部的開關 SW4’及開關SW5’的狀態對掃描電極γ交互地施加電壓（一 Vs/2、Vs/2)而進行維持放電。又，亦可以控制一部份的開關SW4’及開關SW5’的狀態能對一部分的掃描電極¥交互地施加電壓（~Vs/2、Vs/2)。 62 1278807 如以上所述，用以於位址期間選擇性地對掃福電極γ 施加電壓的開關’與用以於維持放電期間對掃描電極γ施加電壓的開關係使用共用的開關SW4’及開關SW5,。習知技術係以各別的開關來構成，而本實施樣態以將設置於各晶胞 5 之開關予以共同化的狀態而能獲得減少開關數量的效果。其次，說明第33圖所示之具體性的驅動電路的變形例。第34圖係第33圖所示之具體性的電路的變形例。如第 34圖所示，不僅Υ側電路，亦可於X侧電路對於各晶胞（負荷 2〇)以開關SW4’x與開關SW5，x(x :設成a、b、c、…）為對 10而設置。依據此第3圖所示之構造，比較於習知技術之X側電極為共同電極的情形下，乃能分別獨立地控制X電極與γ 電極。爰此，即使是複雜的控制亦能對應。 (第9實施樣態）其次，說明第4圖所示之第1實施樣態之具體性的驅動 15電路的變形例，即第9實施樣態之驅動電路的概略構造。第35圖表示第4圖所示之第1實施樣態之具體性的驅動電路的變形例，即第9實施樣態之驅動電路的概略構造。又’此第35圖所示之第9實施樣態的驅動電路與第4圖所示之驅動電路同樣地可應用於例如第15圖整體構造及第16圖 20 A至第16圖C表示晶胞構造之交流驅動型PDP裝置（顯示裝置）1。又，於此第35圖中，賦予與第4圖所示之標號相同的標號者乃具有相同的功能者而省略說明。又，第35圖所示之第9實施樣態的驅動電路與第4圖所示第1實施樣態之驅動電路的不同點，在於無X側電路，而 63 1278807 係電壓Vs施加於SW1，者。麦此，省略說明第％圖所示之驅動電路的構造。其次，說明第35圖所示之驅動電路的動作。第36圖表示第35圖所示之驅動電路之動作的波形圖。 5第36圖纟示施加於構成！個框之多數次領域之中的工個次領域份量中的X電極、Y電極、位址電極的電壓波形圖。_個次領域如第17圖說明區分為全面寫入期間及全面消去期間所構成之重置期間、位址期間、維持放電期間。由第35圖可瞭解，第36圖之χ電極固定於接地位準。於 1〇重置期間，首先施加於掃描電極γ的電壓係施加電壓^加算電壓Vs的電壓。此時，電壓Vs + Vw隨著時間的經過而慢慢地上昇。藉此，共同電極χ與掃描電極γ之電位差呈％ + Vw，而無關之前的顯示狀態，以全顯示線之全晶胞進行放電而形成壁電荷（全面寫入）。 15 其次，將掃描電極y回復到接地位準之後，對於掃描電極γ之施加電壓降至~Vs。藉此，於全晶胞之壁電荷本身的電壓超過開始放電電壓而開始放電。此時所積蓄之壁電荷會消去(全面消去）。接著，於位址期間，為了因應顯示資料而進行各晶胞 20之開啟/關閉，乃依線順序進行位址放電。此時將電壓施加相當於某顯示線之掃描電極γ時，於依線順序選擇之掃描電極Y施加一Vs位準，而於非選擇之掃描電極γ施加接地位準的電壓。此時各位址電極A1〜Am中產生維持放電的晶胞，即對 64 1278807 於對應點亮之晶胞的位址電極Aj選擇性地施加電壓％的位址脈衝。之後，一旦到達維持放電期間，掃描電極γ之電壓下降至一 Vs之後慢慢地上昇起來。此時該一部分的電荷由La， 5 所構成之電力回收電路放電。通週接地位準而達到其上昇峰值之前將掃描電極Y之電壓嵌位於Vs。又，將掃描電極Y之施加電壓從電壓Vs設成—Vs時，將施加電壓慢慢地下降，而且將積蓄於晶胞之電荷的一部分回收至電力回收電路。如此一來於維持放電期間對掃描 10電極Y交互施加電壓（ + Vs、一Vs)而進行維持放電，並顯示 1次領域的映像。其次說明第35圖所示之第9實施樣態之驅動電路的變形例。第37圖表示第35圖所示之第9實施樣態的驅動電路的 I5變形例。於第37圖中，第與35圖所示之第9實施樣態的驅動電路不同的部分，在於X側電路具有開關SWa與開關SWb 者。因此省略弟37圖之構造的說明。又，X側電路之構造係開關S Wa與開關S Wb串聯連接於供給電壓Vx之電源與接地之間。又，開關SWa與開關sWb之相互連接點藉由輸出線 2〇 OUTC而連接於負荷20的X電極。其次’說明第37圖所示之驅動電路的動作。第38圖表示第37圖所示之驅動電路之動作的波形圖。第38圖與第36圖同樣表示施加於構成丨個框之多數次領域之中的1個次領域份量中的X電極、γ電極、位址電極的電 65 1278807 壓波形圖。於第38圖與第36圖不同的部分在於重置期間及位址期間對於X電極之電壓Vx的施加波形，以下說明此不同部分。如第38圖所示’於重置期間，首先共同電極\為接地位 5準，施加於掃描電極γ的電壓係施加電壓Vw加算電壓乂3的電壓。此時，電壓Vs + Vw隨著時間的經過而慢慢地上昇、。藉此，共同電極X與掃描電極γ之電位差呈Vs + Vw，而無關之前的顯示狀態，能以全顯示線之全晶胞進行放電_ « 成壁電荷(全面寫入）。乂 10 其次，將掃描電極γ回復到接地位準之後，對於共同電極X施加電而對於掃描電極γ之施加電壓降至—％。藉此’於全晶胞之壁電荷本身的電壓超過開始放電電壓而開始放電。此時所積蓄之壁電荷會消去(全面消去）。又，本實施樣態之電麼Vx為正方向電麼的話，若是於全面消去上為 15適當之電壓的話，則即使是負方向的電壓亦無妨。接者，於位址期間，為了因應顯示資料而進行各晶胞之開啟/關閉，乃依線順序進行位址放電。此時將電㈣ · 加相當於某顯示線之掃描電極辦，於依線順序選擇之掃描電極Y施加-Vs位準，而於非選擇之掃描電極Y施加接地位 20準的電>1。又，於共同電極雜加電歡X。此情形下鍾 ·

Vx之值只要是在產生維持放電上適切的麵即可。 ♦ 其後，維持放電期間的動作與第36圖之動作相同而省略說明。以上已參照圖式而詳細說明了此發明之實施樣態， 66 1278807 惟，具體性的構造並不限於此實施樣態，而係更包含不脫離本發明之要旨之範圍的設計等。產業上的利用性如以上的說明，本發明所構成之驅動電路係對於構成 5顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示穿置之驅動電路，其特點在於具有，用以於電容性負荷之一端施加第1電位的第1信號線、用以於電容性負荷之一端施加與第1電位不同之第2電位的第2信號線、連接於第丨信號鲁線及第2信號線之至少一方與接地之間的線圈電路。又，線 10圈電路係例如由線圈與二極體所構成的電路，該線圈藉由電容性負荷與開關而連接成用以進行L — C共振。藉此，具有將電荷供給至線圈電路與電容性負荷之L — c共振所構成之電容性負荷的充電功能及使電容性負荷放出電荷的放電功能。又，藉此等充電功能及放電功能而實現電力回收動作的功能。依據上述構成之本發明的驅動電路，由於不必要電力回收專用的電容器，因此也不必要附屬於該電容器之電路擎 (電壓監視電路等）而具有能刪減電路規模的效果。又，利用電容性負荷與線圈的共振而能提高輸出元件施加於電容性 2〇負何之電壓的變化速度。藉此，可縮短切換輸出元件之輸出電位處理上所需要的時間，而於上述維持放電期間能^ 確貝確保壁電荷移動所必要的時間。而且，確保與習知相同維持時間’而本實施樣態之驅動電路能更穩定地進行維持放電且可期待擴大動作容限及提昇面板P的亮度。 67 1278807 【圖式簡單說明】第1圖表示第1實施樣態所構成之交流驅動型PDP裝置之驅動電路的概略構造例。第2圖表示將第1圖所示之線圈電路A、B置換成具體性 5 之電路之驅動電路的概略構造。第3圖表示第2圖所示之驅動電路之動作的波形圖。第4圖表示第2圖所示之驅動電路之具體性的電路例。第5圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。 10 第6圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。第7圖表示第6圖所示之驅動電路之動作的波形圖。第8圖表示將第1圖所示之線圈電路A、B置換成具體性之電路之驅動電路的概略構造。 15 第9圖表示第8圖所示之驅動電路之動作的波形圖。第10圖表示本發明之第2實施樣態之驅動電路的概略構造。第11圖表示第10圖所示之驅動電路之動作的波形圖。第12圖表示本發明之第3實施樣態之驅動電路的概略 20 構造。第13圖表示第12圖所示之驅動電路之動作的波形圖。第14圖表示本發明之第4實施樣態之驅動電路的概略構造。第15圖表示交流驅動型PDP裝置之整體構造。 68 1278807 第16圖A表示交流驅動型PDP裝置之1像素之第i行第j 列之晶胞Cij的斷面構造。第16圖B係用以說明交流驅動型PDP之電容的圖式。第16圖C係用以說明交流驅動型PDP之發光的圖式。 5 第17圖表示第15圖所示之交流驅動型PDP裝置1之動作的波形圖。第18圖表示第15圖所示之交流驅動型PDP裝置1之驅動電路的概略構造。第19圖表示如第18圖所構成之交流驅動型PDP裝置1 10 之驅動電路所構成之維持放電期間之驅動波形的時間圖表。第20圖表示如第12圖所示之第3實施樣態中的驅動電路之變形例之第5實施樣態中的驅動電路的概略構造。第21圖表示第20圖所示之驅動電路之動作的波形圖。 15 第22圖表示如第12圖所示之第3實施樣態中的驅動電路之變形例之第6實施樣態中的驅動電路的概略構造。第23圖表示第22圖所示之驅動電路之動作的波形圖。第24圖表示如第10圖所示之第2實施樣態中的驅動電路之變形例之第7實施樣態中的驅動電路的概略構造。 20 第25圖表示第24圖所示之驅動電路之動作的波形圖。第26圖表示如第10圖所示之第2實施樣態中的驅動電路之變形例之第8實施樣態中的驅動電路的概略構造。第27圖表示第26圖所示之驅動電路之動作的波形圖。第28圖表示如第2圖所示之第1實施樣態中的驅動電路 69 1278807 的變形例。第29圖表示線圈LA1與線圈LB1之電感值關係為LA1 >LB1時之第28圖所示之驅動電路之動作的波形圖。第30圖表示線圈LA1與線圈LB1之電感值關係為LA1 5 <LB1時之第28圖所示之驅動電路之動作的波形圖。第31圖表示如第4圖所示之第2驅動電路之具體性的電路例（包含掃描電極Y側）之變形例。第32圖表示如第4圖所示之第2驅動電路之具體性的電路例（包含掃描電極Y側）之其他變形例。 10 第33圖表示於第31圖所示之具體性的驅動電路中，開關S W4’及開關SW5 ’與負荷20之更詳細的構成例。第34圖表示如第33圖所示之具體性之電路的變形例。第35圖表示如第4圖所示之第1實施樣態中的驅動電路之變形例之第9實施樣態中的驅動電路的概略構造。 15 第36圖表示第35圖所示之驅動電路之動作的波形圖。第37圖表示如第35圖所示之第9實施樣態中的驅動電路的變形例。第38圖表示第37圖所示之驅動電路之動作的波形圖。 20 【圖式之主要元件代表符號表】 1 交流驅動型PDP裝置 P 面板

Cmn 晶胞 Y1〜Yn掃描電極 X 共同電極 Α1〜Am 位址電極 70 1278807 2 X側電路 3 Y側電路 4 位址側電路 5 驅動控制電路 D 顯示資料 CLK 時鐘 HS 水平同步信號 VS 垂直同步信號 Cij 晶胞 11 前面玻璃基板 12 介電體層 13 保護膜 14 背面玻璃基板 15 介電體層 16 肋部 17 放電空間 18 螢光體 Ca> Cb、Cc電容成分 20 負荷 SW1〜SW7 開關 GND接地 Vs 電壓 Cl 電容器 OUTA 第1信號線 OUTB 第2信號線 OUTC 輸出線 LI、L2 線圈 21 電力回收電路 tl〜tll5 時刻 C2 電容器 A、B、C、D線圈電路 DA、DB 二極體 1278807 LA、LB 線圈 SW1’〜SW5’開關 SD 掃描驅動器 OUTA’ 第3信號線 OUTB’ 第4信號線 C4 電容器 R1 電阻

Trl npn電晶體

Tr2、Tr3 η通道MOS電晶體 A’、B’線圈電路 _ DA’、DB’ 二極體 LA’、LB，線圈 T 接地位準期間 D10、Dll 二極體 L10、L11 線圈 D20、D21 二極體 L20、L21 線圈 D50 二極體 L50 線圈 D60 二極體 L60 線圈 D70二極體 _ L70 線圈 D80 二極體 L80 線圈 SWal’〜SWc5’ 開關 SWb 開關 72

Claims

修(更)正本拾、申請專利範圍：第92125976號申請案申請專利範圍替換本95年8月31曰 1. 一種驅動電路，係對於構成顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示裝置之驅動電路，其特徵在 5 於具有：第1信號線，係用以於前述電容性負荷之一端供給第 1電位；第2信號線，係用以於前述電容性負荷之一端供給與前述第1電位不同之第2電位；及， 10 線圈電路，係連接於前述第1信號線及第2信號線之至少一方與供給第3電位之供給線之間；且，前述第3電位供給至前述第2信號線之後，從前述第1信號線供給前述第1電位，前述第3電位供給至前述第1信號線之後，從前述第2信號線供給前述第2電位。 15 2.如申請專利範圍第1項記載之驅動電路，其中前述第3電位為接地位準。 3. 如申請專利範圍第1項記載之驅動電路，其中更具有：控制前述電容性負荷之一端與前述第1信號線之連接的第1 開關、控制前述電容性負荷之一端與前述第2信號線之連 2〇接的第2開關，且前述線圈電路之至少之一對於前述第1 開關或前述第2開關串聯地連接。 4. 如申請專利範圍第1項記載之驅動電路，其中前述線圈電路由線圈與開關所構成。， 5. 如申請專利範圍第1項記載之驅動電路’其中前述線圈電 73 1278807 路由線圈與二極體所構成。 6·如申請專利範圍第5項記載之驅動電路，纟中前述線圈電路係更包含開關的構造。 5 7·如申請專利範圍第1項記載之驅動電路，其中前述線圈電 5 路係包含串聯連接線圈與二極體與開關之狀態的構造。 8.如申請專利範圍第5項記載之驅動電路，其中前述線圈係藉由二極體而與前述第1信號線或第2信號線連接。 9·如申請專利範圍第5項記載之驅動電路，其中前述線圈係直接與前述第1信號線或第2信號線連接。〇 ι〇·如申請專利範圍第5項記載之驅動電路，其中前述線圈係直接連接前述接地。 U·如申請專利範圍第丨項記載之驅動電路，其中前述線圈具有：連接於前述第2信號線且藉由前述第2信號線而對前述電谷丨生負何供給電何的充電電路、及藉由前述第2信號 15 線而使前述電容性負荷放出電荷的放電電路。 12·如申凊專利範圍第丨項記載之驅動電路，其中前述線圈具有··連接於前述第2信號線且藉由前述第2信號線而對前述電容性負荷供給電荷的充電電路、及連接於前述第1 信號線且藉由前述第丨信號線而使前述電容性負荷放出 ί0 電荷的放電電路。 13·如申請專利範圍第1項記載之驅動電路，其中前述線圈具有：連接於前述第1信號線且藉由前述第丨信號線而對月IJ述電容性負荷供給電荷的充電電路、及連接於前述第2 4吕號線且藉由前述第2信號線而使前述電容性負荷放出 74 1278807 電荷的放電電路。 14. 如申請專利範圍第1項記載之驅動電路，其中將連接於前述第1信號線之前述線圈電路設為第1線圈電路，而將連接於前述第2信號線之前述線圈電路設為第2線圈電路 5 的情形下，在前述第1線圈電路之線圈與前述第2線圈電路之線圈的電感值不同。 15. —種驅動電路，係對於構成顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示裝置的驅動電路，其特徵在於具有： 10 第1、第2開關，係串聯連接於用以供給第1電位及第 2電位之第1電源，與用以供給第3電位之第2電源之間；電容器，係一側端子連接於前述第1、第2開關之中間；第3開關，係連接於前述電容器之另一側端子與前述 15 第2電源之間；第1信號線，係連接於前述電容器之一側端子且用以供給前述第1電位；第2信號線，係連接於前述電容器之另一側端子且用以供給與前述第1電位不同電位之第2電位；及， 20 線圈電路，係連接於前述第1信號線及第2信號線之至少一側與前述第2電源線之間。 16. —種驅動方法，係使用對於構成顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示裝置的驅動方法，其特徵在於： 75 1278807 前述驅動電路具有：第1信號線，係用以於前述電容性負荷之一端供給第 1電位；第2信號線，係用以於前述電容性負荷之一端供給與 5 前述第1電位不同之第2電位；及，線圈電路，係連接於前述第1信號線及第2信號線之至少一方；第1開關，係控制前述電容性負荷之一端與前述第1 信號線之連接； 10 第2開關，係控制前述電容性負荷之一端與前述第2 信號線之連接；及，第3開關，係控制用以對前述第1信號線供給前述第1 電位之第1電源線，與前述第1信號線之連接；且，將前述第1開關設成開啟而前述線圈與前述電容 15 性負荷共振之後，將前述第3開關設成開啟。 17. —種驅動方法，係使用對於構成顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示裝置的驅動方法，其特徵在於· 前述驅動電路具有： 20 第1信號線，係用以於前述電容性負荷之一端供給第 1電位；第2信號線，係用以於前述電容性負荷之一端供給與前述第1電位不同之第2電位；及，線圈電路，係連接於前述第1信號線及第2信號線之 76 1278807 至少一方；第1開關，係控制前述電容性負荷之一端與前述第1 信號線之連接；第2開關，係控制前述電容性負荷之一端與前述第2 5 信號線之連接；及，第3開關，係控制用以對前述第2信號線供給前述第2 電位之第2電源線，與前述第2信號線之連接；且，將前述第2開關設成開啟而前述線圈與前述電容性負荷共振之後，將前述第3開關設成開啟。 10 18. —種驅動電路，係對於構成顯示機構之電容性負荷施加預定電壓之矩陣型平面顯示裝置之驅動電路，其特徵在於具有：第1信號線，係用以於前述電容性負荷之一端供給第 1電位； 15 第2信號線，係用以於前述電容性負荷之一端供給與前述第1電位不同之第2電位；線圈電路，係連接於前述第1信號線及第2信號線之至少一方；第1開關，係控制前述電容性負荷之一端與前述第1 20 信號線之連接；第2開關，係控制前述電容性負荷之一端與前述第2 信號線之連接；及，第3開關，係控制用以對前述第1信號線供給前述第1 電位之第1電源線，與前述第1信號線之連接。 77 1278807 19. 如申請專利範圍第18項記載之驅動電路，其中前述電容性負荷因應前述顯示機構之像素而具有多數的情形下，將前述第1開關與前述第2開關作為一組而獨立設於每個前述電容性負荷之一側電極，各第1開關連接共同之前述 5 第1信號線，各第2開關連接共同之前述第2信號線。 20. 如申請專利範圍第19項記載之驅動電路，其中具有：第3信號線，係用以於前述電容性負荷之另一端電極供給第1電位；第4信號線，係用以於前述電容性負荷之前述另一端 10 供給前述第2電位；線圈電路，係連接於前述第3信號線及第4信號線之至少一方；第4開關，係控制前述電容性負荷之前述另一端電極與前述第3信號線之連接； 15 第5開關，係控制前述電容性負荷之前述另一端電極與前述第4信號線之連接；及，且，將前述第4開關與前述第5開關作為一組而獨立設於每個前述電容性負荷之前述另一側電極，各第4開關連接共同之前述第3信號線，各第5開關連接共同之前述 20 第4信號線。 21. 如申請專利範圍第19項記載之驅動電路，其中於用以將前述像素選擇放電之位址期間，用以對前述一側電極施加前述選擇放電必要的電壓，而利用前述第1開關及前述第2開關於前述位址期間所選擇之像素進行維持放電之 78 1278807 維持放電期間，利用前述第1開關及前述第2開關而施加對前述一側電極施加前述選擇放電必要的電壓。 22. 如申請專利範圍第19項記載之驅動電路，其中於用以將前述像素選擇放電之位址期間，將前述第1開關及前述第 5 2開關作為一組而對每個前述一側電極順次選擇控制，於前述位址機關選擇之像素進行維持放電之維持放電期間，以預定期間重複控制全部或一部分前述第1開關及前述第2開關並予以活性化。 23. 如申請專利範圍第19項記載之驅動電路，其中前述電容 10 性負荷之另一端連接接地。 24. 如申請專利範圍第19項記載之驅動電路，其中前述電容性負荷之另一端選擇性地連接接地或定電壓的電源。

79