JP4208837B2 - 駆動回路および駆動方法 - Google Patents

Description

本発明は、容量性負荷パネルを有した平面型表示装置の駆動回路および駆動方法に関し、特にプラズマディスプレイＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）の駆動回路および駆動方法に関するものである。

従来、プラズマディスプレイ装置の１つである交流駆動型プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）には、２本の電極（第１および第２の電極）で選択放電（アドレス放電）および維持放電を行う２電極型と、更に第３の電極を利用してアドレス放電を行う３電極型とがあった。また、上記３電極型においては、維持放電を行う第１の電極と第２の電極とが配置されている基板に第３の電極を形成する場合と、対向するもう１つの基板に当該第３の電極を形成する場合とがあった。

上記した各タイプのＰＤＰ装置は、何れも動作原理は同一であるので、以下では、維持放電を行う第１および第２の電極を第１の基板に設けるとともに、これとは別に、当該第１の基板と対向する第２の基板に第３の電極を設けたＰＤＰ装置についてその構成例を説明する。

図１５は、交流駆動型ＰＤＰ装置の全体構成を示す図である。図１５において、交流駆動型ＰＤＰ装置１は、各セルが表示画像の１画素であるマトリックス状に配置された複数のセルを有するパネルＰを備える。具体的には、図１５に示すような、ｍ行ｎ列のマトリックスに配置されたセルＣｍｎである。また、交流駆動型ＰＤＰ装置１には、第１の基板に互いに平行な走査電極Ｙ１〜Ｙｎおよび共通電極Ｘが設けられるとともに、上記第１の基板に対向する第２の基板にこれらの電極Ｙ１〜Ｙｎ、Ｘと直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。共通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接近して設けられ、一端が互いに共通に接続されている。

上記共通電極Ｘの共通端はＸ側回路２の出力端に接続され、各走査電極Ｙ１〜ＹｎはＹ側回路３の出力端に接続されている。また、アドレス電極Ａ１〜Ａｍはアドレス側回路４の出力端に接続されている。Ｘ側回路２は放電を繰り返す回路から成り、Ｙ側回路３は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路４は、表示すべき列を選択する回路から成る。

これらのＸ側回路２、Ｙ側回路３およびアドレス側回路４は、駆動制御回路５から供給される制御信号により制御される。すなわち、アドレス側回路４とＹ側回路３内の線順次走査する回路によりどこのセルを点灯させるかを決め、Ｘ側回路２およびＹ側回路３の放電を繰り返すことによって、ＰＤＰ装置の表示動作を行う。

駆動制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳに基づいて上記制御信号を生成し、Ｘ側回路２、Ｙ側回路３およびアドレス側回路４に供給する。以上に示した構成により、交流駆動型ＰＤＰ装置１は、各セルの点滅を制御してパネルＰに映像を映し出すことができる。

ここで、図１５に示した交流駆動型ＰＤＰ装置１の各セルの構造について説明する。図１６は、図１５に示した交流駆動型ＰＤＰ装置１が具備するセルの構造を示す図である。図１６（ａ）は、１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。図１６（ａ）において、共通電極Ｘおよび走査電極Ｙｉは、前面ガラス基板１１上に形成されている。その上には、放電空間１７に対し絶縁するための誘電体層１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１３が被着されている。

一方、アドレス電極Ａｊは、前面ガラス基板１１と対向して配置された背面ガラス基板１４上に形成され、その上には誘電体層１５が被着され、更にその上に蛍光体１８が被着されている。ＭｇＯ保護膜１３と誘電体層１５との間の放電空間１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図１６（ｂ）は、交流駆動型ＰＤＰ装置の容量Ｃｐについて説明するための図である。図１６（ｂ）に示すように、交流駆動型ＰＤＰ装置には、放電空間１７、共通電極Ｘと走査電極Ｙとの間、および前面ガラス基板１１にそれぞれ容量成分Ｃａ、Ｃｂ、Ｃｃが存在し、これらの合計によってセル１つ当りの容量Ｃｐcellが決まる（Ｃｐcell＝Ｃａ＋Ｃｂ＋Ｃｃ）。全てのセルの容量Ｃｐcellの合計がパネル容量Ｃｐである。

また、図１６（ｃ）は、交流駆動型ＰＤＰ装置の発光について説明するための図である。図１６（ｃ）に示すように、リブ１６の内面には、赤、青、緑色の蛍光体１８がストライプ状に各色毎に配列、塗付されており、共通電極Ｘおよび走査電極Ｙの間の放電によって蛍光体１８を励起して発光するようになっている。

次に、図１５に示した交流駆動型ＰＤＰ装置１の動作について波形図を用いて説明する。
図１７は、図１５に示した交流駆動型ＰＤＰ装置１の動作を示す波形図である。図１７は、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分における、Ｘ電極、Ｙ電極、アドレス電極へ印加する電圧の波形例を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。

リセット期間においては、まず、共通電極Ｘへ印加する電圧がグランドレベルから（−Ｖｓ／２）に引き下げられる。一方、走査電極Ｙへ印加する電圧は、電圧Ｖｗと電圧（Ｖｓ／２）とを加算した電圧が印加される。このとき、電圧（Ｖｓ／２＋Ｖｗ）は時間経過とともに徐々に上昇してゆく。これにより、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。

次に、共通電極Ｘおよび走査電極Ｙの電圧をグランドレベルに戻した後、共通電極Ｘに対する印加電圧がグランドレベルから（Ｖｓ／２）まで引き上げるとともに、走査電極Ｙに対する印加電圧が（−Ｖｓ／２）に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、上述のように共通電極Ｘに対する印加電圧により、蓄積されていた壁電荷が消去される（全面消去）。

次に、アドレス期間においては、表示データに応じて各セルのオン／オフを行うために、線順次でアドレス放電が行われる。このとき、共通電極Ｘには、電圧（Ｖｓ／２）が印加される。また、ある表示ラインに相当する走査電極Ｙに電圧を印加するときは、線順次により選択された走査電極Ｙには（−Ｖｓ／２）レベル、非選択の走査電極Ｙにはグランドレベルの電圧が印加される。

このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ａｊと線順次で選択された走査電極Ｙとの間で放電が起こり、これをプライミング（種火）として共通電極Ｘと走査電極Ｙとの放電に即移行する。これにより、選択セルの共通電極Ｘおよび走査電極Ｙの上のＭｇＯ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。

その後、維持放電期間になると、共通電極Ｘの電圧は後述する電力回収回路の働きにより徐々に上昇してゆく。そして、その上昇のピークに到達する前に共通電極Ｘの電圧を（Ｖｓ／２）にクランプする。

次に、走査電極Ｙの電圧は徐々に下降してゆく。このとき、その一部の電荷を電力回収回路が回収する。尚、電力回収回路の動作については後述する。そして、その下降のピークに到達する前に、走査電極Ｙの電圧を（−Ｖｓ／２）にクランプする。同様にして、共通電極Ｘおよび走査電極Ｙの印加電圧を電圧（−Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、印加電圧を徐々に上昇させていく。また、走査電極Ｙにおいて、最初の高電圧の印加時のみ電圧（Ｖｓ／２＋Ｖｘ）を印加する。尚、電圧Ｖｘは、図１７に示したアドレス期間に発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。

また、共通電極Ｘおよび走査電極Ｙの印加電圧を電圧（Ｖｓ／２）からグランドレベル（０Ｖ）にするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。

このようにして維持放電期間には、共通電極Ｘと各表示ラインの走査電極Ｙとに互いに極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を交互に印加して維持放電を行い、１サブフィールドの映像を表示する。尚、交互に印加する動作は、サステイン動作と呼ばれ、後述する図１９を用いてその動作の詳細を説明する。

尚、交流駆動型ＰＤＰ装置１の各セルは、各セルの放電空間、共通電極Ｘと走査電極Ｙとの間、および前面ガラス基板にそれぞれ容量成分が存在し、これらの合計によってセル１つ当りの容量が決まる。また、交流駆動型ＰＤＰ装置１のセルの内面には、赤、青、緑色の蛍光体がストライプ状に各色毎に配列、塗付されており、共通電極Ｘおよび走査電極Ｙの間の放電によって蛍光体を励起して発光するようになっている。

しかし、上述したＸ側回路２およびＹ側回路３（以下、駆動回路とする）には、セル内で放電させるため高電圧の信号を出力する回路であり、その為、駆動回路を構成する各素子は高い耐圧が求められ製造コストを押し上げる要因であった。そこで、上述した駆動回路の具備する各素子の耐圧を低くして、回路構成の簡素化および製造コストの低減化を図る技術が提案されている。例えば、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することにより、電極間の電位差を利用して電極間の放電を行う駆動回路が提案されている（例えば特許文献１。）。

以下に、上述した駆動回路の概略構成と動作について説明する。
図１８は、図１５に示した交流駆動型ＰＤＰ装置１の駆動回路の概略構成を示す図である。（ただしＸ側回路２のみ、Ｙ側回路３は同様の構成および動作であるため省略する）

図１８において、容量負荷２０（以下、「負荷」と称す。）は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルＣｍｎの合計の容量である。負荷２０には、共通電極Ｘおよび走査電極Ｙが形成されている。ここで、走査電極Ｙとは、複数の走査電極Ｙ１〜Ｙｎの中の任意の走査電極である。

まず、共通電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、電源から供給される電圧（Ｖｓ／２）の電源ライン（電源線）とグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。尚、コンデンサＣ１の一方の端子に接続される信号ラインを第１の信号ラインＯＵＴＡとし、他方の端子に接続される信号ラインを第２の信号ラインＯＵＴＢとする。

また、スイッチＳＷ４、ＳＷ５は、上記コンデンサＣ１の両端に直列に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘに接続されるとともに、電力回収回路２１に接続されている。電力回収回路２１は、負荷２０に接続された２つのコイルＬ１、Ｌ２と、一方のコイルＬ１に直列に接続されるスイッチＳＷ６と、もう一方のコイルＬ２に直列に接続されるスイッチＳＷ７とを備える。さらに、電力回収回路２１は上記２つのスイッチＳＷ６、７の相互接続点と第２の信号ラインＯＵＴＢとの間に接続されるコンデンサＣ２を備える。

そして、上記容量負荷２０とそれに接続されるそれぞれのコイルＬ１、Ｌ２により、２系統の直列共振回路が構成される。すなわち、この電力回収回路２１は、２系統のＬ−Ｃ共振回路を持つものであり、コイルＬ１と負荷２０との共振によってパネルＰに供給した電荷を、コイルＬ２と負荷２０との共振によって回収するものである。

上述したスイッチＳＷ１〜ＳＷ７は、図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。上述したように駆動制御回路５は、論理回路等を用いて構成され、外部から供給される表示データＤ、クロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳ等に基づいて上記制御信号を生成し、スイッチＳＷ１〜ＳＷ７に供給する。また、上述したようにセル中の共通電極Ｘと走査電極Ｙが放電する期間を維持放電期間と呼ぶ。

図１９は、上記図１８のように構成した交流駆動型ＰＤＰ装置１の駆動回路による維持放電期間の駆動波形を示すタイムチャートである。

維持放電期間において、共通電極Ｘ側では、最初にスイッチＳＷ１、ＳＷ３、ＳＷ５をオンにし、残りのスイッチＳＷ２、ＳＷ４、ＳＷ６、ＳＷ７はオフにする。このとき、第１の信号ラインＯＵＴＡの電圧（第１の電位）は（＋Ｖｓ／２）となり、第２の信号ラインＯＵＴＢの電圧（第２の電位）および出力ラインＯＵＴＣの電圧はグランドレベルとなる（ｔ１）。

次に、電力回収回路２１内のスイッチＳＷ６をオンにすることにより、コイルＬ１と負荷２０の容量によりＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷がスイッチＳＷ６およびコイルＬ１を介して負荷２０に供給される（ｔ２）。このような電流の流れにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１９の時刻ｔ２〜ｔ３に示すように徐々に上昇してゆく。また、時刻ｔ２でスイッチＳＷ５はオフする。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ４をオンとすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を（Ｖｓ／２）にクランプする（ｔ３）。また、時刻ｔ３でスイッチＳＷ６はオフする。

また、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を（Ｖｓ／２）からグランドレベル（０Ｖ）にする時には、まず、スイッチＳＷ７をオンして、スイッチＳＷ４をオフする（ｔ４）。これにより、コイルＬ２と負荷２０の容量にてＬ−Ｃ共振が行われ、コイルＬ２およびスイッチＳＷ７を介して、負荷２０に蓄積されていた電荷の一部を電力回収回路２１内のコンデンサＣ２に回収する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１９の時刻ｔ４〜ｔ５に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧（マイナス方向へのピーク）に到達する前にスイッチＳＷ５をオンとすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を（−Ｖｓ／２）にクランプする（ｔ５）。また、時刻ｔ５でスイッチＳＷ７はオフする。

次に、スイッチＳＷ１、ＳＷ３、ＳＷ５をオフにし、スイッチＳＷ２、ＳＷ４をオンにする。この時、スイッチＳＷ６、ＳＷ７はオフのままである。これにより、第１の信号ラインＯＵＴＡの電圧はグランドレベルとなり、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣの電圧は（−Ｖｓ／２）となる（ｔ６）。

次に、電力回収回路２１内のスイッチＳＷ７をオンにすることにより、コイルＬ２と負荷２０の容量によりＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷（マイナス側）がスイッチＳＷ７およびコイルＬ２を介して負荷２０に供給される（ｔ７）。このような電流の流れにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１９の時刻ｔ７〜ｔ８に示すように徐々に下降してゆく。また、時刻ｔ７でスイッチＳＷ４はオフする。

次に、この共振時に発生するピーク電圧（マイナス方向へのピーク）に到達する前にスイッチＳＷ５をオンとすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を（−Ｖｓ／２）にクランプする（ｔ８）。また、時刻ｔ８でスイッチＳＷ７はオフする。

また、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を（−Ｖｓ／２）からグランドレベル（０Ｖ）にする時には、まず、スイッチＳＷ６をオンして、スイッチＳＷ５をオフする（ｔ９）。これにより、コイルＬ１と負荷２０の容量にてＬ−Ｃ共振が行われ、コイルＬ１およびスイッチＳＷ６を介して、負荷２０に蓄積されていた電荷の一部を電力回収回路２１内のコンデンサＣ２に回収する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１９の時刻ｔ９〜ｔ１０に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ４をオンとすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧をグランドレベルにクランプする（ｔ１０）。また、時刻ｔ１０でスイッチＳＷ６はオフする。以上に示した動作により、図１８に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置１は、維持放電を行うことができる。

尚、維持放電期間の間、共通電極Ｘおよび走査電極Ｙの上の保護膜面に、維持放電が可能な量の極性の異なる壁電荷が蓄積されている。そして、共通電極Ｘと走査電極Ｙとの間で放電が行われると、そのセル内の共通電極Ｘと走査電極Ｙ上の壁電荷は、それまでとは逆の極性の壁電荷となり、放電を収束させる。この時、壁電荷が移動するための時間が必要であり、その時間は、共通電極Ｘに電圧＋Ｖｓ／２または電圧−Ｖｓ／２が印加されている時間により定まる。

特開２００２−０６２８４４号公報 特開平０９−３２５７３５号公報 米国特許第３,５５９,１９０号明細書 米国特許第４,７０７,６９２号明細書 米国特許第３,６２６,２４４号明細書 特開昭５１−７１７３０号公報 米国特許第４,０７０,６６３号明細書 特公昭５８−５３３４４号明細書 米国特許第３,７８０,３３９号明細書 米国特許第４,８６６,３４９号明細書 米国特許第５,０８１,４００号明細書 マービン・ヒギンス（Marvin L. Higgins），「ＡＣ ＴＦＥＬ ディスプレイの為の低電力駆動機構（A Low-Power Drive Scheme for AC TFEL Displays）」，ＳＩＤ ８５ ダイジェスト（SID 85 Digest），（米国），１９８５年，ｐ．２２６−２２８ マービン・ヒギンス（Marvin L. Higgins），「個人ワークステイションの為の高品質電気発光性ディスプレイ（High-Quality Electroluminescent Display for a Personal Workstation）」，ヒューレットパッカードジャーナル（HEWLETT-PACKARD Journal），（米国），１９８５年１０月，ｐ．１２−１７

しかしながら、上述した交流駆動型ＰＤＰ装置１の駆動装置では、スイッチＳＷ１〜ＳＷ７とスイッチ数が多いため、各スイッチを制御する制御タイミングが複雑であるという課題がある。

また、論理回路等で構成される駆動制御回路５はグランドレベルを基準電位としているが、上記駆動制御回路５から制御信号が供給され、共通電極Ｘおよび走査電極Ｙに電圧を印加する出力素子、すなわちスイッチＳＷ４、ＳＷ５および電力回収回路２１内のスイッチＳＷ６、７は、駆動動作において基準電位が変化する。そのため、例えば、駆動制御回路５により生成した信号を上記出力素子に供給する際、出力素子の電圧変動が駆動制御回路５に逆流しないように電気的に分離したり、レベルシフトしたりする必要がある。そのための回路や素子が更に必要となり部品点数及び部材コストが増えてしまうという課題があった。

また、図１９に示したように、従来の共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は、例えば時刻ｔ５〜ｔ７の間はグランドレベルとなる期間Ｔが存在する。この期間Ｔは、ＳＷ１〜ＳＷ７の信号の変化タイミングのマージンを取るために生じるものである。このため、上述したようにセル内の壁電荷が完全に移動できる期間（共通電極Ｘに印加される電圧がＶｓ／２または−Ｖｓ／２の期間）を、可能な限り短い周期内で確保するため、上述した期間Ｔを縮めたいという要望がある。

また、図１８に示したように、電力回収回路２１は、コンデンサＣ２を具備するが、異常動作時に回路保護を行う観点から、このコンデンサＣ２に充電された電圧を監視する必要があり、専用の回路が必要であった。そこで、このコンデンサＣ２を用いずに電力回収回路２１を実現したいという要望がある。すなわち、コンデンサＣ２を削除することで必要のなくなる電圧監視専用回路をも削除したいという要望である。

この発明は、上述した事情を考慮してなされたもので、従来に比べてスイッチ数を減らした駆動回路および駆動方法を提供することを目的とする。

また、出力素子の高電圧や基準電位の変化の影響を受ける素子数を従来に比べて減らすことのできる駆動回路および駆動方法を提供することを目的とする。

また、共通電極Ｘに印加される電圧波形における上述したグランドレベルの期間を縮めることができる駆動回路および駆動方法を提供することを目的とする。

また、従来の電力回収回路では必要であったコンデンサを省略することができる駆動回路および駆動方法を提供することを目的とする。

この発明は、上述した課題を解決すべくなされたもので、本発明による駆動回路においては、表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、前記容量性負荷の一端と第１の電位を供給する第１の電源および前記第１の電位と異なる第２の電位を供給する第２の電源とに接続された第１の信号ラインと、前記容量性負荷の一端と前記第２の電源とに接続された第２の信号ラインと、前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、前記第１の電源と前記第１の信号ラインとの接続を制御する第３のスイッチと、前記第２の電源と前記第２の信号ラインとの接続を制御する第４のスイッチと、前記第１のスイッチの前記第１の信号ライン側の端子と前記第２の電源との間に接続されたコイルを具備するコイル回路、または前記第２のスイッチの前記第２の信号ライン側の端子と前記第２の電源との間に前記第４のスイッチと並列に接続されたコイルを具備するコイル回路のいずれか少なくとも１つとを具備することを特徴とする。また、コイル回路は、例えばコイルとダイオードから構成される回路であり、そのコイルは容量性負荷とスイッチを介してＬ−Ｃ共振を行うように接続されている。尚、スイッチとは、第１の信号ラインと容量性負荷の間に挿入されるスイッチおよび第２の信号ラインと容量性負荷の間に挿入されるスイッチである。これにより、コイル回路と容量性負荷のＬ−Ｃ共振による容量性負荷へ電荷を供給する充電機能および容量性負荷に電荷を放出させる放電機能を具備する。また、それらの充電機能および放電機能により、電力回収動作の機能を実現する。

上記のように構成した本発明の駆動回路によれば、コイル回路は、スイッチを含まないため、部品点数を従来に比べて削減することができる。また、スイッチを制御する制御信号と、出力素子の高電圧信号との信号レベルの差を埋める回路も必要なく、電力回収回路専用のコンデンサも不要となる。また、出力素子の電位を切り替える処理に要する時間の短縮もできる。

コイル回路は、例えばコイルとダイオードから構成される回路であり、そのコイルは容量性負荷とスイッチを介してＬ−Ｃ共振を行うように接続されている。これにより、コイル回路と容量性負荷のＬ−Ｃ共振による容量性負荷へ電荷を供給する充電機能および容量性負荷に電荷を放出させる放電機能を具備する。また、それらの充電機能および放電機能により、電力回収動作の機能を実現する。

また、本発明の駆動回路においては、電力回収専用のコンデンサが必要ないので、そのコンデンサに付属する回路（電圧監視回路など）も必要なくなり、回路規模を削減することができるという効果がある。また、容量性負荷とコイルの共振を用いて、容量性負荷へ出力素子が印加する電圧の変化速度を速めることができる。これにより、出力素子の出力電位を切り替える処理に要する時間を短縮でき、上述したように維持放電期間において、壁電荷が移動するために必要な時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルＰの輝度を向上させることなども期待できる。

次に、本発明の一実施形態である駆動回路を用いた表示装置の一例として、プラズマディスプレイパネルである交流駆動型ＰＤＰ装置の実施形態について図を用いて説明する。

（第１の実施形態）
図１は、第１の実施形態による交流駆動型ＰＤＰ（プラズマ ディスプレイ パネル）装置の駆動回路の概略構成例を示す図である。なお、この図１に示す本実施形態の駆動回路は、例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、図１７に示したリセット期間やアドレス期間の動作にも対応可能である。また、図１７に示した維持放電期間の走査電極Ｙにおける初回の電圧Ｖｘの上乗せ動作にも対応可能である。また、この図１において、図１８に示した符号と同一の符号を付したものは、同一の機能を有するものである。また、図１においても、図１８と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。尚、Ｘ側回路およびＹ側回路双方の詳細な回路例については後述する。

図１において、容量負荷２０（以下、「負荷」と称す。）は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。負荷２０には、共通電極Ｘおよび走査電極Ｙが形成されている。ここで、走査電極Ｙとは、複数の走査電極Ｙ１〜Ｙｎの中の任意の走査電極である。

まず、スイッチＳＷ１、ＳＷ２は、電源から供給される電圧（Ｖｓ／２）の電源ライン（第１の電源線）とグランドとの間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。尚、コンデンサＣ１の一方の端子に接続される信号ラインを第１の信号ラインＯＵＴＡとし、他方の端子に接続される信号ラインを第２の信号ラインＯＵＴＢとする。

更に、上記２つのスイッチＳＷ１、ＳＷ２の相互接続点とグランドとの間には、コイル回路Ａが接続される。また、コイル回路Ｂの両端は、スイッチＳＷ３の両端に並列接続される。言い換えると、第１の信号ラインＯＵＴＡとグランドの間に、コイル回路Ａが接続され、第２の信号ラインＯＵＴＢとグランドの間にコイル回路Ｂが接続される。尚、コイル回路Ａ、Ｂは、少なくともコイルを含む回路であり、そのコイルは負荷２０とスイッチＳＷ４、ＳＷ５を介してＬ−Ｃ共振するように構成されている。すなわち、コイル回路Ａ、Ｂと負荷２０により電力回収回路を構成する。

また、直列に接続されたスイッチＳＷ４とスイッチＳＷ５は、上記コンデンサＣ１の両端に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘに接続される。また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。

上述したスイッチＳＷ１〜ＳＷ５は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。上述したように駆動制御回路５は、論理回路等を用いて構成され、外部から供給される表示データＤ、クロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳ等に基づいて上記制御信号を生成し、スイッチＳＷ１〜ＳＷ５に供給する。以上の構成により、図１の駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

ここで、上述したコイル回路Ａ、Ｂの具体的な回路に置き換えて、上述した駆動回路の動作について説明する。

図２は、図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成である。図２に示すように、コイル回路Ａは、ダイオードＤＡおよびコイルＬＡを具備し、コイル回路Ｂは、ダイオードＤＢとコイルＬＢを具備する。ダイオードＤＡのカソード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。別の表現では、ダイオードＤＡのカソード端子は、第１の信号ラインＯＵＴＡに接続される。また、ダイオードＤＡのアノード端子は、コイルＬＡを介してグランドに接続される。ダイオードＤＢのカソード端子は、コイルＬＢを介してグランドに接続される。また、ダイオードＤＢのアノード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。別の表現では、ダイオードＤＢのアノード端子は、第２の信号ラインＯＵＴＢに接続される。

上述したダイオードＤＡの順方向が示すように、コイル回路Ａは、負荷２０に対して、スイッチＳＷ４を介して電荷を供給する充電回路である。また、ダイオードＤＢの順方向が示すように、コイル回路Ｂは、負荷２０に対してスイッチＳＷ５を介して電荷を放出させる放電回路である。これらのコイル回路ＡとスイッチＳＷ４と負荷２０から成る充電回路の充電処理と、コイル回路ＢとスイッチＳＷ５と負荷２０から成る放電回路の放電処理のタイミングを制御することで、負荷２０に対する電力回収処理を実現する。尚、図２においてコイル回路Ａ、Ｂの他の構成は、図１に示す構成と同じなので、説明を省略する。

次に、図２に示した駆動回路の動作について説明する。
図３は、図２に示した駆動回路の動作を示す波形図である。図３おいて、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１〜ＳＷ５がオフしている状態から、スイッチＳＷ４がオンすると、負荷２０に蓄積された電圧−Ｖｓ／２がスイッチＳＷ４を介して第１の信号ラインＯＵＴＡに伝達され、第１の信号ラインＯＵＴＡの電圧が−Ｖｓ／２となり、その電圧はコンデンサＣ１の一方の端子に印加される。これにより、コンデンサＣ１の他方の端子における電位は−Ｖｓへ変化し、第２の信号ラインＯＵＴＢの電圧も−Ｖｓとなる（ｔ１１）。

そして、時刻ｔ１１の直後からコイルＬＡと負荷２０の容量との間でスイッチＳＷ４を介してＬ−Ｃ共振が行われることにより、グランドよりコイルＬＡおよびスイッチＳＷ４を介して負荷２０に電荷が供給されるので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図３の時刻ｔ１１〜ｔ１２に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ１、ＳＷ３をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧をＶｓ／２にクランプする（ｔ１２）。次に、スイッチＳＷ１、ＳＷ３、ＳＷ４をオフする（ｔ１３）。次に、スイッチＳＷ５をオンする（ｔ１４）。これにより、負荷２０に蓄積されている電圧Ｖｓ／２がスイッチＳＷ５を介して第２の信号ラインＯＵＴＢに印加され、第２の信号ラインＯＵＴＢの電圧はＶｓ／２となる。これにより、第１の信号ラインＯＵＴＡの電圧はＶｓまで上昇する。

そして、時刻ｔ１４の直後からコイルＬＢと負荷２０の容量との間でスイッチＳＷ５を介してＬ−Ｃ共振が行われることにより、コイルＬＢおよびスイッチＳＷ５を介して負荷２０が電荷をグランドへ放電するので、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図３の時刻ｔ１４〜ｔ１５に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ２をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする（ｔ１５）。以上に示した動作により、図２に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに印加する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図３に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図３の出力ラインＯＵＴＣの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Ｖｓ／２または電圧−Ｖｓ／２を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルＰの輝度を向上させることなども期待できる。

更に、図１８に示した従来の駆動回路の回路構成と図２に示した本実施形態の駆動回路の回路構成を比べると、図１８におけるスイッチＳＷ６、ＳＷ７の分のスイッチ数が減少している。これにより、スイッチ制御の複雑さが軽減される。更に、図１８のスイッチＳＷ６、ＳＷ７を制御する制御信号をレベルシフトする回路を挿入したり、制御信号回路とスイッチＳＷ６、ＳＷ７間の制御信号の伝達経路にフォトカプラ等を用いて電気的に分離したりする必要が無いため、部品点数を減少させることができる。また、図２の駆動回路は、図１８の駆動回路が具備するコンデンサＣ２も削除できている。これにより、図１８において不図示のコンデンサＣ２にかかる電圧を監視する回路も、コンデンサＣ２が無いので不要となる。これにより、更に部品点数を減少させることができる。

次に、図２に示した駆動回路の具体的な回路例（走査電極Ｙ側を含む）について図を示して説明する。
図４は、図２に示した駆動回路の具体的な回路例を示す図である。図４において、負荷２０は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。負荷２０には、共通電極Ｘおよび走査電極Ｙが形成されている。ここで、走査電極Ｙとは、図１５に示した走査電極Ｙ１〜Ｙｎの中の任意の走査電極である。

まず、共通電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。また、コンデンサＣ１と並列にコンデンサＣｘが接続されている。

また、直列接続されたスイッチＳＷ４、ＳＷ５は、上記コンデンサＣ１の両端に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘに接続されている。

また、図２と同様にコイル回路Ａは、ダイオードＤＡおよびコイルＬＡを具備し、コイル回路Ｂは、ダイオードＤＢとコイルＬＢを具備する。ダイオードＤＡのカソード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。また、ダイオードＤＡのアノード端子は、コイルＬＡを介してグランドに接続される。ダイオードＤＢのカソード端子は、コイルＬＢおよびスイッチＳＷ３を介してグランドに接続される。

このスイッチＳＷ３は、上述したリセット期間やアドレス期間などに、第２の信号ラインＯＵＴＢに印加される電圧（Ｖｓ／２＋Ｖｗ）や（Ｖｓ／２＋Ｖｘ）が、そのままグランドに抜けてしまわないようにするためのスイッチである。また、ダイオードＤＢのアノード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。また、ダイオードＤ２のアノード端子は、ダイオードＤＢのカソード端子と接続され、ダイオードＤ２のカソード端子は、ダイオードＤＢのアノード端子に接続される。また、ダイオードＤＢのカソード端子は、コイルＬＢを介してグランドに接続される。

一方、走査電極Ｙ側では、スイッチＳＷ１'、ＳＷ２'は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。これら２つのスイッチＳＷ１'、ＳＷ２'の相互接続点にはコンデンサＣ４の一方の端子が接続され、このコンデンサＣ４の他方の端子とグランドとの間には、スイッチＳＷ３'が接続される。また、コンデンサＣ４と並列にコンデンサＣｙが接続されている。

また、直列接続されたスイッチＳＷ４'、ＳＷ５'は、上記コンデンサＣ４の両端に接続される。そして、これら２つのスイッチＳＷ４'、ＳＷ５'の相互接続点は出力ラインＯＵＴＣ'を介して負荷２０の走査電極Ｙに接続されている。尚、スイッチＳＷ４'、ＳＷ５'は、スキャンドライバＳＤを構成している。スキャンドライバＳＤは、アドレス期間（図１７を参照）のスキャン時にはスキャンパルスを出力して、ライン毎の走査電極Ｙの選択動作を行う。また、スイッチＳＷ４'とコンデンサＣ４の一方の端子を接続する接続線を第３の信号ラインＯＵＴＡ'とし、スイッチＳＷ５'コンデンサＣ４の他方の端子を接続する接続線を第４の信号ラインＯＵＴＢ'とする。

さらに、第４の信号ラインＯＵＴＢ'と、書き込み電圧Ｖｗ（図１７を参照）を発生する電源ラインとの間には、抵抗Ｒ１やｎｐｎトランジスタＴｒ１を含むスイッチＳＷ８が接続される。また、第４の信号ラインＯＵＴＢ'と、電圧Ｖｘ（図１７を参照）を発生する電源ラインとの間には、ｎチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３を含むスイッチＳＷ９が接続される。

また、第３の信号ラインＯＵＴＡ'は、コイル回路Ａ'を介してグランドに接続される。また第４の信号ラインＯＵＴＢ'は、コイル回路Ｂ'を介してグランドに接続される。また、コイル回路Ａ'は、ダイオードＤＡ'およびコイルＬＡ'を具備し、コイル回路Ｂ'は、ダイオードＤＢ'とコイルＬＢ'を具備する。ダイオードＤＡ'のカソード端子は、スイッチＳＷ１'、ＳＷ２'の相互接続点に接続される。また、ダイオードＤＡ'のアノード端子は、コイルＬＡ'を介してグランドに接続される。

ダイオードＤＢ'のカソード端子は、コイルＬＢ'およびスイッチＳＷ１０を介してグランドに接続される。このスイッチＳＷ１０は、上述したリセット期間やアドレス機関などに、第４の信号ラインＯＵＴＢ'に印加される電圧（Ｖｓ／２＋Ｖｗ）や（Ｖｓ／２＋Ｖｘ）が、そのままグランドに抜けてしまわないようにするためのスイッチである。また、ダイオードＤＢ'のアノード端子は、コンデンサＣ４とスイッチＳＷ３'の相互接続点に接続される。また、ダイオードＤ２'のアノード端子は、ダイオードＤＢ'のカソード端子と接続され、ダイオードＤ２'のカソード端子は、ダイオードＤＢ'のアノード端子に接続される。

尚、上述したスイッチＳＷ１〜ＳＷ５、ＳＷ８〜ＳＷ１０、ＳＷ１'〜ＳＷ５'およびトランジスタＴｒ１〜Ｔｒ３は、図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。例えば、Ｘ側回路における出力ラインＯＵＴＣのＶｓ／２からグランドレベル或いはグランドレベルから−Ｖｓ／２への立ち下げ動作のタイミングに合わせてＹ側回路でのスイッチ制御によりグランドを介してコンデンサＣ４に電荷を回収する電力回収動作を行う。

以上の構成により、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。

次に、上述したコイル回路Ａ、Ｂの具体的な回路として図２と異なる構成例２について説明する。
図５は、図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成でを示す図である。図５において図２と異なる構成は、コイル回路Ａにおいて図２に示したダイオードＤＡおよびコイルＬＡのグランドとの位置関係を逆にし、コイル回路Ｂにおいて図２に示したダイオードＤＢおよびコイルＬＢのグランドとの位置関係を逆にした点である。

すなわち、ダイオードＤＡのカソード端子は、コイルＬＡを介してスイッチＳＷ１、ＳＷ２の相互接続点に接続される。別の表現では、ダイオードＤＡのカソード端子は、コイルＬＡを介して第１の信号ラインＯＵＴＡに接続される。また、ダイオードＤＡのアノード端子は、グランドに接続される。ダイオードＤＢのカソード端子は、グランドに接続される。また、ダイオードＤＢのアノード端子は、コイルＬＢを介してコンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。別の表現では、ダイオードＤＢのアノード端子は、コイルＬＢを介して第２の信号ラインＯＵＴＢに接続される。尚、図５においてコイル回路Ａ、Ｂの他の構成は、図２に示す構成と同じなので、説明を省略する。また、図５に示した駆動回路は、図２と同様の動作を行うことは明らかであり、その説明を省略する。

次に、上述したコイル回路Ａ、Ｂの具体的な回路として図２と異なる構成例３およびその動作について説明する。
図６は、図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成である。図６において図２と異なる構成は、コイル回路Ａにおいて図２に示したダイオードＤＡがスイッチＳＷ６に置き換わり、コイル回路Ｂにおいて図２に示したダイオードＤＢがスイッチＳＷ７に置き換わった点である。

すなわち、スイッチＳＷ６の一方の端子は、コイルＬＡを介してスイッチＳＷ１、ＳＷ２の相互接続点に接続される。別の表現では、スイッチＳＷ６の一方の端子は、コイルＬＡを介して第１の信号ラインＯＵＴＡに接続される。また、スイッチＳＷ６の他方の端子は、グランドに接続される。スイッチＳＷ７の一方の端子は、グランドに接続される。また、スイッチＳＷ７の他方の端子は、コイルＬＢを介してコンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。別の表現では、スイッチＳＷ７の他方の端子は、コイルＬＢを介して第２の信号ラインＯＵＴＢに接続される。

次に、図６に示した駆動回路の動作について説明する。

図７は、図６に示した駆動回路の動作を示す波形図である。図７おいて、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１〜ＳＷ７がオフしている状態から、スイッチＳＷ４およびスイッチＳＷ６がオンすると、負荷２０に蓄積された電圧−Ｖｓ／２がスイッチＳＷ４を介して第１の信号ラインＯＵＴＡに伝達され、第１の信号ラインＯＵＴＡの電圧が−Ｖｓ／２となり、その電圧はコンデンサＣ１の一方の端子に供給される。これにより、コンデンサＣ１の他方の端子における電位は−Ｖｓへ変化し、第２の信号ラインＯＵＴＢの電圧も−Ｖｓとなる（ｔ１１）。

そして、時刻ｔ１１の直後からコイルＬＡと負荷２０の容量との間でスイッチＳＷ４、ＳＷ６を介してＬ−Ｃ共振が行われることにより、グランドよりコイルＬＡおよびスイッチＳＷ４、ＳＷ６を介して負荷２０に電荷が供給されるので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図７の時刻ｔ１１〜ｔ１２に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ１、ＳＷ３をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧をＶｓ／２にクランプする（ｔ１２）。次に、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６をオフする（ｔ１３）。次に、スイッチＳＷ５、ＳＷ７をオンする（ｔ１４）。これにより、負荷２０に蓄積されている電圧Ｖｓ／２がスイッチＳＷ５を介して第２の信号ラインＯＵＴＢに印加され、第２の信号ラインＯＵＴＢの電圧はＶｓ／２となる。これにより、第１の信号ラインＯＵＴＡの電圧はＶｓまで上昇する。

そして、時刻ｔ１４の直後からコイルＬＢと負荷２０の容量との間でスイッチＳＷ５、ＳＷ７を介してＬ−Ｃ共振が行われることにより、コイルＬＢおよびスイッチＳＷ５、ＳＷ７を介して負荷２０がグランドへ電荷を放電するので、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図７の時刻ｔ１４〜ｔ１５に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ２をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする（ｔ１５）。以上に示した動作により、図６に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図７に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図７の出力ラインＯＵＴＣの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて電圧Ｖｓ／２または電圧−Ｖｓ／２を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保しながら、本実施形態の駆動回路の方が短い周期でサステイン動作を行うことができ、パネルＰの輝度を向上させることができる。

更に、図１８に示した従来の駆動回路の回路構成と図６に示した本実施形態の駆動回路の回路構成を比べると、図６の駆動回路は、図１８の駆動回路が具備するコンデンサＣ２を具備せず、図１８において不図示のコンデンサＣ２にかかる電圧を監視する回路も不要である。これにより、駆動回路の部品点数を減少させることができる。

次に、上述したコイル回路Ａ、Ｂの具体的な回路として図２と異なる構成例４およびその動作について説明する。
図８は、図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成である。図８において図２と異なる構成は、コイル回路Ａにおいては、図２に示したダイオードＤＡの順方向が逆になりスイッチＳＷ７が追加されている点であり、コイル回路Ｂにおいては、図２に示したダイオードＤＢの順方向が逆になりスイッチＳＷ６が追加された点である。図８においては、スイッチＳＷ６は、負荷２０へ電荷を供給するタイミングを指定するスイッチである。また、スイッチＳＷ７は、負荷２０へ電荷を放電させるタイミングを指定するスイッチである。

図８に示すように、コイル回路Ａは、ダイオードＤＡおよびコイルＬＡおよびスイッチＳＷ７を具備し、コイル回路Ｂは、ダイオードＤＢとコイルＬＢおよびスイッチＳＷ６を具備する。ダイオードＤＡのアノード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。別の表現では、ダイオードＤＡのアノード端子は、第１の信号ラインＯＵＴＡに接続される。また、ダイオードＤＡのカソード端子は、コイルＬＡおよびスイッチＳＷ７を介してグランドに接続される。ダイオードＤＢのアノード端子は、コイルＬＢおよびスイッチＳＷ６を介してグランドに接続される。また、ダイオードＤＢのカソード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。別の表現では、ダイオードＤＢのカソード端子は、第２の信号ラインＯＵＴＢに接続される。

上述したダイオードＤＡの順方向が示すように、コイル回路Ａは、負荷２０に対して、スイッチＳＷ４を介して電荷を放出させる放電回路である。また、ダイオードＤＢの順方向が示すように、コイル回路Ｂは、負荷２０に対してスイッチＳＷ５を介して電荷を供給する充電回路である。これらのコイル回路ＡとスイッチＳＷ４と負荷２０から成る放電回路の放電処理と、コイル回路ＢとスイッチＳＷ５と負荷２０から成る充電回路の充電処理のタイミングを制御することで、負荷２０に対する電力回収処理を実現する。尚、図８においてコイル回路Ａ、Ｂの他の構成は、図２に示す構成と同じなので、説明を省略する。

次に、図８に示した駆動回路の動作について説明する。
図９は、図８に示した駆動回路の動作を示す波形図である。図９おいて、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１〜ＳＷ４、ＳＷ６、ＳＷ７がオフしていて、スイッチＳＷ５がオンしている状態から、スイッチＳＷ６がオンすると、負荷２０に蓄積された電圧−Ｖｓ／２がスイッチＳＷ５を介して第２の信号ラインＯＵＴＢに伝達される（ｔ２１）。

そして、時刻ｔ２１の直後からコイルＬＢと負荷２０の容量との間でスイッチＳＷ５、ＳＷ６を介してＬ−Ｃ共振が行われることにより、グランドよりコイルＬＢおよびスイッチＳＷ５、ＳＷ６を介して負荷２０に電荷が供給されるので、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図９の時刻ｔ２１〜ｔ２２に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ１、ＳＷ３、ＳＷ４をオンして、スイッチＳＷ５、ＳＷ６をオフすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧をＶｓ／２にクランプする（ｔ２２）。次に、スイッチＳＷ１、ＳＷ３をオフして、スイッチＳＷ７をオンする（ｔ２３）。これにより、負荷２０に蓄積されている電圧Ｖｓ／２がスイッチＳＷ４を介して第１の信号ラインＯＵＴＡに供給される。

そして、時刻ｔ２３の直後からコイルＬＡと負荷２０の容量との間でスイッチＳＷ４、ＳＷ７を介してＬ−Ｃ共振が行われることにより、コイルＬＡおよびスイッチＳＷ４、ＳＷ７を介して負荷２０がグランドへ電荷を放電するので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図９の時刻ｔ２３〜ｔ２４に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ４、ＳＷ７をオフして、スイッチＳＷ２、ＳＷ５をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする（ｔ２４）。また、次に時刻ｔ２５でスイッチＳＷ６がオンする直前にスイッチＳＷ２はオフする。以上に示した動作により、図８に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図９に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図９の出力ラインＯＵＴＣの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Ｖｓ／２または電圧−Ｖｓ／２を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルＰの輝度を向上させることなども期待できる。

更に、図１８に示した従来の駆動回路の回路構成と図８に示した本実施形態の駆動回路の回路構成を比べると、図８の駆動回路は、図１８の駆動回路が具備するコンデンサＣ２を具備せず、図１８において不図示のコンデンサＣ２にかかる電圧を監視する回路も不要である。これにより、駆動回路の部品点数を減少させることができる。また、コンデンサＣ１にかかる電圧についても、スイッチ数が減り制御が簡単になったこと、および従来のグランドレベル期間に必要だったグランドレベルへの高精度な制御が不要となり、電圧監視回路がより簡略化したものもしくは不要となる。

（第２の実施形態）
次に、図１に示した駆動回路と構成の異なる第２の実施形態である駆動回路の概略構成について図を用いて説明する。
図１０は、図１に示した駆動回路と構成の異なる第２の実施形態である駆動回路の概略構成を示す図である。なお、この図１０に示す本実施形態の駆動回路は、図１と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、図１７に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図１０において、図１に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図１０においても、図１と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

図１０において、負荷２０は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。また、スイッチＳＷ１、ＳＷ２は、電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。尚、コンデンサＣ１の一方の端子に接続される信号ラインを第１の信号ラインＯＵＴＡとし、他方の端子に接続される信号ラインを第２の信号ラインＯＵＴＢとする。

また、コンデンサＣ１の他方の端子とスイッチＳＷ３の相互接続点には、コイル回路Ｃの一方の端子が接続される。また、コイル回路Ｃの他方の端子は、グランドに接続される。言い換えると、第２の信号ラインＯＵＴＢとグランドの間にコイル回路Ｃが接続されている。また、コイル回路Ｃは、ダイオードＤ１０、Ｄ１１とコイルＬ１０、Ｌ１１と、スイッチＳＷ６、ＳＷ７を具備する。

ダイオードＤ１０のカソード端子は、コイルＬ１０およびスイッチＳＷ７を介してグランドに接続される。また、ダイオードＤ１０のアノード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。また、ダイオードＤ１１のアノード端子は、コイルＬ１１およびスイッチＳＷ６を介してグランドに接続される。また、ダイオードＤ１１のカソード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。すなわち、ダイオードＤ１０のアノード端子およびダイオードＤ１１のカソード端子は、第２の信号ラインＯＵＴＢに接続されている。

上述したダイオードＤ１０の順方向が示すように、コイルＬ１０は、負荷２０に対して、スイッチＳＷ５を介して電荷を放出させる放電機能を有する。また、ダイオードＤ１１の順方向が示すように、コイルＬ１１は、負荷２０に対してスイッチＳＷ５を介して電荷を供給する充電機能を有する。これらのコイルＬ１０とスイッチＳＷ５と負荷２０から成る放電機能と、コイルＬ１１とスイッチＳＷ５と負荷２０から成る充電機能を制御することで、負荷２０に対する電力回収機能を実現する。尚、コイル回路Ｃの構成は、上述した限りではなく、少なくともコイルを含む回路であり、そのコイルは負荷２０とＬ−Ｃ共振するように構成されている回路であればよい。

また、直列に接続されたスイッチＳＷ４とスイッチＳＷ５は、上記コンデンサＣ１の両端に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘに接続される。また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。尚、上述したスイッチＳＷ１〜ＳＷ５は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。以上の構成により駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

次に、図１０に示した駆動回路の動作について説明する。
図１１は、図１０に示した駆動回路の動作を示す波形図である。図１１において、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１〜ＳＷ４、ＳＷ６がオフしていて、スイッチＳＷ５、ＳＷ７がオンしている状態から、スイッチＳＷ６がオンする（ｔ３１）。これにより、コイルＬ１１と負荷２０の容量との間でスイッチＳＷ５、ＳＷ６を介してＬ−Ｃ共振が行われることにより、グランドよりコイルＬ１１およびダイオードＤ１１およびスイッチＳＷ５、ＳＷ６を介して負荷２０に電荷が供給されるので、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１１の時刻ｔ３１〜ｔ３２に示すように徐々に上昇してゆく。また、時刻ｔ３１〜ｔ３２の間であって、第２の信号ラインＯＵＴＢの電位がグランドレベルを超える前に、スイッチＳＷ７はオフされる。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ５をオフして、スイッチＳＷ３をオンすることにより、第２の信号ラインＯＵＴＢの電圧がグランドレベルに変化する（ｔ３２）。また、第２の信号ラインＯＵＴＢの変化に応じて第１の信号ラインＯＵＴＡの電圧はＶｓ／２に変化する。次に、スイッチＳＷ１、ＳＷ４、ＳＷ７をオンして、スイッチＳＷ６をオフすると、第１の信号ラインＯＵＴＡの電圧Ｖｓ／２が負荷２０へ印加される（ｔ３３）。これにより、出力ラインＯＵＴＣの電圧をＶｓ／２にクランプする。

次に、時刻ｔ３４の直前にスイッチＳＷ１、ＳＷ３、ＳＷ４をオフする。次に、時刻ｔ３４において、スイッチＳＷ５をオンする。これにより、負荷２０に蓄積されている電圧Ｖｓ／２がスイッチＳＷ５を介して第２の信号ラインＯＵＴＢに供給され、第２の信号ラインＯＵＴＢの電圧はＶｓ／２となる。これにより、第１の信号ラインＯＵＴＡの電圧はＶｓまで上昇する。

そして、時刻ｔ３４の直後からコイルＬ１０と負荷２０の容量との間でスイッチＳＷ５、ＳＷ７を介してＬ−Ｃ共振が行われることにより、コイル回路ＣのダイオードＤ１０およびコイルＬ１０およびスイッチＳＷ５、ＳＷ７を介して負荷２０がグランドへ電荷を放電するので、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１１の時刻ｔ３４〜ｔ３５に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ２をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする（ｔ３５）。以上に示した動作により、図１０に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図１１に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図１１の出力ラインＯＵＴＣの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Ｖｓ／２または電圧−Ｖｓ／２を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルＰの輝度を向上させることなども期待できる。

更に、図１８に示した従来の駆動回路の回路構成と図１０に示した本実施形態の駆動回路の回路構成を比べると、図１０の駆動回路は、図１８の駆動回路が具備するコンデンサＣ２を具備しておらず、図１８において不図示のコンデンサＣ２にかかる電圧を監視する回路も不要である。これにより、駆動回路における部品点数を減少させることができる。

（第３の実施形態）
次に、図１に示した駆動回路と構成の異なる第３の実施形態である駆動回路の概略構成について図を用いて説明する。

図１２は、図１に示した駆動回路と構成の異なる第３の実施形態である駆動回路の概略構成を示す図である。なお、この図１２に示す本実施形態の駆動回路は、図１と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、図１７に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図１２において、図１に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図１２においても、図１と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

図１２において、負荷２０は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。また、スイッチＳＷ１、ＳＷ２は、電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。尚、コンデンサＣ１の一方の端子に接続される信号ラインを第１の信号ラインＯＵＴＡとし、他方の端子に接続される信号ラインを第２の信号ラインＯＵＴＢとする。

また、スイッチＳＷ１、ＳＷ２の相互接続点には、コイル回路Ｄの一方の端子が接続される。また、コイル回路Ｄの他方の端子は、グランドに接続される。言い換えると、第２の信号ラインＯＵＴＢとグランドの間にコイル回路Ｄが接続されている。また、コイル回路Ｄは、ダイオードＤ２０、Ｄ２１とコイルＬ２０、Ｌ２１を具備する。

ダイオードＤ２０のアノード端子は、コイルＬ２０を介してグランドに接続される。また、ダイオードＤ２０のカソード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。また、ダイオードＤ２１のカソード端子は、コイルＬ２１を介してグランドに接続される。また、ダイオードＤ２１のアノード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。すなわち、ダイオードＤ２０のカソード端子およびダイオードＤ２１のアノード端子は、第１の信号ラインＯＵＴＡに接続されている。

上述したダイオードＤ２０の順方向が示すように、コイルＬ２０は、負荷２０に対してスイッチＳＷ４を介して電荷を供給する充電機能を有する。また、ダイオードＤ２１の順方向が示すように、コイルＬ２１は、負荷２０に対して、スイッチＳＷ４を介して電荷を放出させる放電機能を有する。また、これらのコイルＬ２０とスイッチＳＷ４と負荷２０から成る充電機能と、コイルＬ２１とスイッチＳＷ４と負荷２０から成る放電機能を制御することで、負荷２０に対する電力回収機能を実現する。尚、コイル回路Ｄの構成は、上述した限りではなく、少なくともコイルを含む回路であり、そのコイルは負荷２０とスイッチＳＷ４を介してＬ−Ｃ共振するように構成されている回路であればよい。

また、直列に接続されたスイッチＳＷ４とスイッチＳＷ５は、上記コンデンサＣ１の両端に接続される。そして、これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０の共通電極Ｘに接続される。また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。尚、上述したスイッチＳＷ１〜ＳＷ５は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。以上の構成により駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

次に、図１２に示した駆動回路の動作について説明する。
図１３は、図１２に示した駆動回路の動作を示す波形図である。図１３において、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１〜ＳＷ５がオフしている状態から、スイッチＳＷ４がオンする（ｔ４１）。これにより、第１の信号ラインＯＵＴＡは、−Ｖｓ／２まで一気に変化し、第２の信号ラインＯＵＴＢは、−Ｖｓになる。次に、時刻ｔ４１の直後よりコイルＬ２０と負荷２０の容量との間でスイッチＳＷ４を介してＬ−Ｃ共振が行われることにより、グランドよりコイル回路ＤのコイルＬ２０およびダイオードＤ２０およびスイッチＳＷ４を介して負荷２０に電荷が供給されるので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１３の時刻ｔ４１〜ｔ４２に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ１をオンすることにより、第１の信号ラインＯＵＴＡの電圧がＶｓ／２にクランプされる（ｔ４２）。これにより、出力ラインＯＵＴＣの電圧もＶｓ／２にクランプされる。次に、時刻ｔ４３の直前にスイッチＳＷ１をオフする（ｔ４３）。これにより、コイルＬ２１と負荷２０の容量との間でスイッチＳＷ４を介してＬ−Ｃ共振が行われることにより、コイルＬ２１およびダイオードＤ２１およびスイッチＳＷ４を介して負荷２０がグランドへ電荷を放電するので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図１３の時刻ｔ４３〜ｔ４４に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ２およびスイッチＳＷ５をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする（ｔ４４）。以上に示した動作により、図１２に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図１３に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図１３の出力ラインＯＵＴＣの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Ｖｓ／２または電圧−Ｖｓ／２を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルＰの輝度を向上させることなども期待できる。

更に、図１８に示した従来の駆動回路の回路構成と図１２に示した本実施形態の駆動回路の回路構成を比べると、図１８におけるスイッチＳＷ６、ＳＷ７の分のスイッチ数が減少している。これにより、スイッチ制御の複雑さが軽減される。更に、図１８のスイッチＳＷ６、ＳＷ７を制御する制御信号をレベルシフトする回路を挿入したり、制御信号回路とスイッチＳＷ６、ＳＷ７間の制御信号の伝達経路にフォトカプラ等を用いて電気的に分離したりする必要が無いため、部品点数を減少させることができる。また、図１２の駆動回路は、図１８の駆動回路が具備するコンデンサＣ２も削除できており、図１８において不図示のコンデンサＣ２にかかる電圧を監視する回路も不要となる。これにより、更に部品点数を減少させることができる。

（第４の実施形態）
次に、図１に示した駆動回路と一部構成の異なる第４の実施形態である駆動回路の概略構成について図を用いて説明する。

図１４は、図１に示した駆動回路と一部構成の異なる第４の実施形態である駆動回路の概略構成例を示す図である。なお、この図１４にの駆動回路において、図１の駆動回路と異なる点は、図１のスイッチＳＷ２またはスイッチＳＷ３とグランドとを接続する接続線に対して、電源回路ＤＣが挿入されている点である。その他の構成は、図１と同様であるので説明を省略する。すなわち電源回路ＤＣからの電源線（第２の電源線）が、スイッチＳＷ２およびスイッチＳＷ３と接続される。

ここで、電源回路ＤＣは、±Ｐｖ（Ｖ）の任意の定電圧（第３の電位）を出力する電源回路である。これにより、第１の信号ラインＯＵＴＡの電位（第１の電位）および第２の信号ラインＯＵＴＢの電位（第２の電位）の調整を行うことができる。以上の構成により、例えば、図１４におけるコイル回路Ａ、Ｂが図２のような回路であった場合には、図３に示した電圧波形において、出力ラインＯＵＴＣの電圧波形を、電源回路ＤＣの出力電圧に応じて全体的に上下させることができる。

以上の実施形態の説明では、Ｘが共通電極の場合について説明して来たが、幾つかに分割されていたり、或いは複数個の回路に接続されていたりする場合でも同一の効果がある。尚、その場合は、上述した容量負荷は分割された単位や、複数個の回路の個数に応じて定まる。

（第５の実施形態）
次に、図１２に示した第３の実施形態における駆動回路の変形例である第５の実施形態における駆動回路の概略構成について図を用いて説明する。

図２０は、図１２に示した第３の実施形態における駆動回路の変形例である第５の実施形態における駆動回路の概略構成を示す図である。なお、この図２０に示す第５の実施形態の駆動回路は、図１２と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、この図２０において、図１２に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図２０においても、図１２と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

図２０に示す第５の実施形態の駆動回路において、図１２に示した第３の実施形態の駆動回路と異なるのは、コイル回路Ｄの内部構成である。よって、図２０に示した駆動回路においてコイル回路Ｄ以外の構成については説明を省略する。

図２０に示すようにコイル回路Ｄは、ダイオードＤ５０とコイルＬ５０とを具備する。ダイオードＤ５０のアノード端子は、コイルＬ５０を介してグランドに接続される。また、ダイオードＤ５０のカソード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。すなわち、ダイオードＤ５０のカソード端子は、第１の信号ラインＯＵＴＡに接続されている。

上述したダイオードＤ５０の順方向が示すように、コイルＬ５０は、負荷２０に対してスイッチＳＷ４を介して電荷を供給する充電機能を有する。すなわち、これらのコイルＬ５０とスイッチＳＷ４と負荷２０から、負荷２０に対するＬ−Ｃ共振を利用した充電機能を実現している。尚、コイル回路Ｄの構成は、上述した限りではなく、少なくともコイルＬ５０を含む回路であり、そのコイルＬ５０は負荷２０とスイッチＳＷ４を介してＬ−Ｃ共振を利用した充電を行うように構成されている回路であればよい。

また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。尚、図２０に示したスイッチＳＷ１〜ＳＷ５は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

次に、図２０に示した駆動回路の動作について説明する。
図２１は、図２０に示した駆動回路の動作を示す波形図である。図２１において、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１、ＳＷ３、ＳＷ４がオフしてスイッチＳＷ２、ＳＷ５がオンしている状態から、スイッチＳＷ４がオンして、スイッチＳＷ２、ＳＷ５がオフする（ｔ６１）。これにより、第１の信号ラインＯＵＴＡは、−Ｖｓ／２まで一気に変化し、第２の信号ラインＯＵＴＢは、−Ｖｓまで変化する。次に、時刻ｔ６１の直後よりコイルＬ５０と負荷２０の容量との間でスイッチＳＷ４を介してＬ−Ｃ共振が行われることにより、グランドよりコイル回路ＤのコイルＬ５０およびダイオードＤ５０およびスイッチＳＷ４を介して負荷２０に電荷が供給されるので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図２１の時刻ｔ６１〜ｔ６２に示すように徐々に上昇してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ１、ＳＷ３をオンすることにより、第１の信号ラインＯＵＴＡの電圧がＶｓ／２にクランプされ、第２の信号ラインＯＵＴＢの電圧がグランドにクランプされる（ｔ６２）。これにより、出力ラインＯＵＴＣの電圧もＶｓ／２にクランプされる。次に、時刻ｔ６３において、スイッチＳＷ４をオフして、スイッチＳＷ５をオンする。これにより、スイッチＳＷ３、ＳＷ５を介して負荷２０からグランドへ電荷を放電するので、出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルまで下降する。

次に、時刻ｔ６４において、スイッチＳＷ１、ＳＷ３をオフして、スイッチＳＷ２をオンすることにより、第１の信号ラインＯＵＴＡの電位が時刻ｔ６５までにグランドレベルに変化し、第２の信号ラインＯＵＴＢの電位が時刻ｔ６５までに−Ｖｓ／２に変化する。これにより、出力信号ラインＯＵＴＣの電位は第２の信号ラインＯＵＴＢと同じ−Ｖｓ／２まで下降する。

以上に示した動作により、図２０に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図２１に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図２１の出力ラインＯＵＴＣの立ち上がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧Ｖｓ／２を維持する時間を長くすることができる。

（第６の実施形態）
次に、図１２に示した第３の実施形態における駆動回路の変形例である第６の実施形態における駆動回路の概略構成について図を用いて説明する。

図２２は、図１２に示した第３の実施形態における駆動回路の変形例である第６の実施形態における駆動回路の概略構成を示す図である。なお、この図２２に示す第６の実施形態の駆動回路は、図１２と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、この図２２において、図１２に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図２２においても、図１２と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

また、図２２に示す第６の実施形態の駆動回路において、図１２に示した第３の実施形態の駆動回路と異なるのは、コイル回路Ｄの内部構成である。よって、図２２に示した駆動回路においてコイル回路Ｄ以外の構成については説明を省略する。

図２２に示すようにコイル回路Ｄは、ダイオードＤ６０とコイルＬ６０とスイッチＳＷ８を具備する。ダイオードＤ６０のカソード端子は、コイルＬ６０およびスイッチＳＷ８を介してグランドに接続される。また、ダイオードＤ６０のアノード端子は、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。すなわち、ダイオードＤ６０のアノード端子は、第１の信号ラインＯＵＴＡに接続されている。

上述したダイオードＤ６０の順方向が示すように、コイルＬ６０は、負荷２０に対してスイッチＳＷ４、ＳＷ８を介して電荷を放電させる放電機能を有する。すなわち、これらのコイルＬ６０とスイッチＳＷ４と負荷２０から、負荷２０に対するＬ−Ｃ共振を利用した放電機能を実現している。尚、コイル回路Ｄの構成は、上述した限りではなく、少なくともコイルＬ６０を含む回路であり、そのコイルＬ６０は負荷２０とスイッチＳＷ４を介してＬ−Ｃ共振を利用した放電を行うように構成されている回路であればよい。

また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。尚、図２２に示したスイッチＳＷ１〜ＳＷ５およびスイッチＳＷ８は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

次に、図２２に示した駆動回路の動作について説明する。
図２３は、図２２に示した駆動回路の動作を示す波形図である。図２３において、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ８がオフしてスイッチＳＷ２、ＳＷ５がオンしている状態から、スイッチＳＷ４がオンして、スイッチＳＷ５がオフする（ｔ７１）。これにより、スイッチＳＷ２、ＳＷ４を介して出力ラインＯＵＴＣとグランドが接続されるので、出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルまで上昇する。

次に、時刻ｔ７２において、スイッチＳＷ２がオフして、時刻ｔ７３で、スイッチＳＷ１、ＳＷ３がオンすると、第１の信号ラインＯＵＴＡは、グランドレベルからＶｓ／２まで上昇し、第２の信号ラインＯＵＴＢは−Ｖｓ／２からグランドレベルまで上昇する。これにより、第１の信号ラインＯＵＴＡが出力ラインＯＵＴＣに接続されるので、出力ラインＯＵＴＣの電圧もグランドレベルからＶｓ／２に上昇する。

次に、時刻ｔ７４の直前にスイッチＳＷ１、ＳＷ３、ＳＷ４をオフして、時刻ｔ７４にスイッチＳＷ８をオンすると、コイルＬ６０と負荷２０の容量との間でスイッチＳＷ４を介してＬ−Ｃ共振が行われる。これにより、スイッチＳＷ８、コイルＬ６０、ダイオードＤ６０およびスイッチＳＷ４を介して負荷２０がグランドへ電荷を放電するので、第１の信号ラインＯＵＴＡ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図２３の時刻ｔ７４〜ｔ７５に示すように徐々に下降してゆく。

次に、時刻ｔ７５において、このＬ−Ｃ共振時に発生するピーク電圧に到達する前にスイッチＳＷ２およびスイッチＳＷ５をオンして、スイッチＳＷ８をオフすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする。以上に示した動作により、図２２に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図２３に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図２３の出力ラインＯＵＴＣの立ち下がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧Ｖｓ／２を維持する時間を長くすることができる。

（第７の実施形態）
次に、図１０に示した第２の実施形態における駆動回路の変形例である第７の実施形態における駆動回路の概略構成について図を用いて説明する。

図２４は、図１０に示した第２の実施形態における駆動回路の変形例である第７の実施形態における駆動回路の概略構成を示す図である。なお、この図２４に示す第７の実施形態の駆動回路は、図１０に示した駆動回路と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、この図２４において、図１０に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図２４においても、図１０と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

また、図２４に示す第７の実施形態の駆動回路において、図１０に示した第２の実施形態の駆動回路と異なるのは、コイル回路Ｃの内部構成である。よって、図２４に示した駆動回路においてコイル回路Ｃ以外の構成については説明を省略する。

図２４に示すようにコイル回路Ｃは、ダイオードＤ７０とコイルＬ７０とを具備する。ダイオードＤ７０のカソード端子は、コイルＬ７０を介してグランドに接続される。また、ダイオードＤ７０のアノード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。すなわち、ダイオードＤ７０のアノード端子は、第２の信号ラインＯＵＴＢに接続される。

上述したダイオードＤ７０の順方向が示すように、コイルＬ７０は、負荷２０に対して、スイッチＳＷ５を介して電荷を放出させる放電機能を実現する。尚、コイル回路Ｃの構成は、上述した限りではなく、少なくともコイルＬ７０を含む回路であり、そのコイルＬ７０は負荷２０とＬ−Ｃ共振することで負荷２０に電荷を放出させるように構成されている回路であればよい。

また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。尚、図２４に示したスイッチＳＷ１〜ＳＷ５は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

次に、図２４に示した駆動回路の動作について説明する。
図２５は、図２４に示した駆動回路の動作を示す波形図である。図２５において、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１、ＳＷ３、ＳＷ４がオフしてスイッチＳＷ２、ＳＷ５がオンしている状態から、スイッチＳＷ４がオンして、スイッチＳＷ５がオフする（ｔ８１）。これにより、スイッチＳＷ２、ＳＷ４を介して出力ラインＯＵＴＣとグランドが接続されるので、出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルまで上昇する。

次に、時刻ｔ８２において、スイッチＳＷ２がオフして、時刻ｔ８３において、スイッチＳＷ１、ＳＷ３がオンすると、第１の信号ラインＯＵＴＡは、グランドレベルからＶｓ／２まで上昇し、第２の信号ラインＯＵＴＢは−Ｖｓ／２からグランドレベルまで上昇する。これにより、第１の信号ラインＯＵＴＡが出力ラインＯＵＴＣに接続されるので、出力ラインＯＵＴＣの電圧がグランドレベルからＶｓ／２に上昇する。

次に、時刻ｔ８４において、スイッチＳＷ１、ＳＷ３、ＳＷ４をオフする。次に、時刻ｔ８５において、スイッチＳＷ５をオンする。これにより、負荷２０に蓄積されている電圧Ｖｓ／２がスイッチＳＷ５を介して第２の信号ラインＯＵＴＢに供給され、第２の信号ラインＯＵＴＢの電圧は瞬間的にＶｓ／２となる。これにより、第１の信号ラインＯＵＴＡの電圧は瞬間的にＶｓまで上昇する。

そして、時刻ｔ８５の直後からコイルＬ７０と負荷２０の容量との間でスイッチＳＷ５を介してＬ−Ｃ共振が行われる。これにより、コイル回路ＣのダイオードＤ７０およびコイルＬ７０およびスイッチＳＷ５を介して負荷２０がグランドへ電荷を放電するので、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルの電位を経て−Ｖｓ／２に向かって下降する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図２５の時刻ｔ８５〜ｔ８６に示すように徐々に下降してゆく。

次に、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ２をオンすることにより、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧を−Ｖｓ／２にクランプする（ｔ８６）。以上に示した動作により、図２４に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図２４の波形を、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔがあるが、図２４の出力ラインＯＵＴＣの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Ｖｓ／２または電圧−Ｖｓ／２を維持する時間を長くすることができる。

（第８の実施形態）
次に、図１０に示した第２の実施形態における駆動回路の変形例である第８の実施形態における駆動回路の概略構成について図を用いて説明する。

図２６は、図１０に示した第２の実施形態における駆動回路の変形例である第８の実施形態における駆動回路の概略構成を示す図である。なお、この図２６に示す第８の実施形態の駆動回路は、図１０に示した駆動回路と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、この図２６において、図１０に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図２６においても、図１０と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

また、図２６に示す第８の実施形態の駆動回路において、図１０に示した第２の実施形態の駆動回路と異なるのは、コイル回路Ｃの内部構成である。よって、図２６に示した駆動回路においてコイル回路Ｃ以外の構成については説明を省略する。

図２６に示すようにコイル回路Ｃは、ダイオードＤ８０とコイルＬ８０とスイッチＳＷ９とを具備する。ダイオードＤ８０のアノード端子は、コイルＬ８０およびスイッチＳＷ９を介してグランドに接続される。また、ダイオードＤ８０のカソード端子は、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。すなわち、ダイオードＤ８０のカソード端子は、第２の信号ラインＯＵＴＢに接続される。

上述したダイオードＤ８０の順方向が示すように、コイルＬ８０は、負荷２０に対して、スイッチＳＷ５を介して電荷を充電させる充電機能を実現する。尚、コイル回路Ｃの構成は、上述した限りではなく、少なくともコイルＬ８０を含む回路であり、そのコイルＬ８０は負荷２０とＬ−Ｃ共振することで負荷２０に電荷を供給するように構成されている回路であればよい。

また、図示していないが、負荷２０の走査電極Ｙ側にも同様の回路が接続される。尚、図２６に示したスイッチＳＷ１〜ＳＷ５およびスイッチＳＷ９は、例えば図１５に示した駆動制御回路５からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Ｘと走査電極Ｙが放電する期間である維持放電期間に維持放電を行う。

次に、図２６に示した駆動回路の動作について説明する。
図２７は、図２６に示した駆動回路の動作を示す波形図である。図２７において、第１の信号ラインＯＵＴＡと、第２の信号ラインＯＵＴＢと、出力ラインＯＵＴＣの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインＯＵＴＣの電圧値に合っており、見やすくするため出力ラインＯＵＴＣの電圧波形と重ならないよう、第１の信号ラインＯＵＴＡの電圧波形は少し持ち上げて、第２の信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。

まず、第１の信号ラインＯＵＴＡがグランドレベル、第２の信号ラインＯＵＴＢおよび出力ラインＯＵＴＣが−Ｖｓ／２でスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ９がオフしてスイッチＳＷ２、ＳＷ５がオンしている状態から、スイッチＳＷ２がオフして、スイッチＳＷ９がオンする（ｔ９１）。これにより、コンデンサＣ１のスイッチＳＷ３側の端子がグランドレベルに変化し始める。すなわち、コイルＬ８０と負荷２０の容量との間でスイッチＳＷ５を介してＬ−Ｃ共振が行われることにより、グランドよりコイルＬ８０およびダイオードＤ８０およびスイッチＳＷ５を介して負荷２０に電荷が供給される。これにより、第２の信号ラインＯＵＴＢ及び出力ラインＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電流の流れによって、共通電極Ｘに印加される出力ラインＯＵＴＣの電圧は図２７の時刻ｔ９１〜ｔ９２に示すように徐々に上昇してゆく。

次に、時刻ｔ９２において、このＬ−Ｃ共振時に発生するピーク電圧に到達する前にスイッチＳＷ５、ＳＷ９をオフして、スイッチＳＷ１、ＳＷ３、ＳＷ４をオンすることにより、第１の信号ラインＯＵＴＡがＶｓ／２に変化し、第２の信号ラインＯＵＴＢの電圧がグランドレベルに変化する。また、第１の信号ラインＯＵＴＡの変化に応じて出力ラインＯＵＴＣの電圧もＶｓ／２に変化する。すなわち、第１の信号ラインＯＵＴＡがＶｓ／２にクランプされることで、出力ラインＯＵＴＣの電圧もＶｓ／２にクランプされる。

次に、時刻ｔ９３において、スイッチＳＷ４をオフして、スイッチＳＷ５をオンする。これにより、スイッチＳＷ３、ＳＷ５を介して負荷２０からグランドへ電荷を放電するので、出力ラインＯＵＴＣの電位は＋Ｖｓ／２からグランドレベルまで下降する。

次に、時刻ｔ９４において、スイッチＳＷ１、ＳＷ３をオフして、スイッチＳＷ２をオンすることにより、第１の信号ラインＯＵＴＡの電位が時刻ｔ９５までにグランドレベルに変化し、第２の信号ラインＯＵＴＢの電位が時刻ｔ９５までに−Ｖｓ／２にする。これにより、出力ラインＯＵＴＣの電位は第２の信号ラインＯＵＴＢと同じ−Ｖｓ／２まで下降する。

以上に示した動作により、図２６に示した駆動回路は、維持放電期間の間、共通電極Ｘへ−Ｖｓ／２〜Ｖｓ／２まで変化する電圧を印加する。また、上述した共通電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインの走査電極Ｙに交互に印加する。以上により、交流駆動型ＰＤＰ装置は、維持放電を行うことができる。

また、図２７に示すように、従来の波形図である図１９と比較すると、図１９にあるグランドレベルの期間Ｔが、図２７の出力ラインＯＵＴＣの立ち上がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧Ｖｓ／２を維持する時間を長くすることができる。

（第１の実施形態の変形例）
次に、図２に示した第１の実施形態における駆動回路の変形例について図を用いて説明する。

図２８は、図２に示した第１の実施形態における駆動回路の変形例を示す図である。なお、この図２８に示す駆動回路は、図２に示した駆動回路と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、図２８においても、図２と同様にＸ側回路の概略構成のみ示し、Ｙ側回路は同様の構成および動作であるため省略している。

また、図２８に示す駆動回路において、図２に示した第１の実施形態の駆動回路と異なるのは、コイルＬＡがコイルＬＡ１に、コイルＬＢがコイルＬＢ１に変更された点のみである。これは、図２に示した第１の実施形態の駆動回路ではコイルＬＡとコイルＬＢが同じインダクタンス値であったが、図２８に示す駆動回路ではコイルＬＡ１とコイルＬＢ１との間でインダクタンス値はＬＡ１＞ＬＢ１またはＬＡ１＜ＬＢ１の関係である。よって、図２８に示した駆動回路の構成については説明を省略する。

次に、図２８に示した駆動回路の動作について説明する。まず、コイルＬＡ１とコイルＬＢ１のインダクタンス値の関係がＬＡ１＞ＬＢ１である場合の駆動回路の動作について説明する。

図２９は、コイルＬＡ１とコイルＬＢ１のインダクタンス値の関係がＬＡ１＞ＬＢ１である場合の図２８に示した駆動回路の動作を示す波形図である。図２９に示す時刻ｔ１０１〜ｔ１０５の動作の概略は、図３に示した時刻ｔ１１〜ｔ１５の動作の概略と同様なので説明を省略する。また、図２９において、図３の動作と比べて異なる点は、ｔ１０１からｔ１０２までの期間が長い点と、Ｌ−Ｃ共振により到達する最大の電圧値が大きいという点である。すなわち、第１の信号ラインＯＵＴＡにつながるコイルＬＡ１のインダクタンス値が大きいので、Ｌ−Ｃ共振の立ち上がり時間がかかるが、立ち上がり時の最大電圧が高くなる。これにより、スイッチＳＷ１がオンすることで、第１の信号ラインＯＵＴＡおよび出力信号ラインＯＵＴＣをＶｓ／２にクランプする再に必要な消費電力を削減できる。

次に、コイルＬＡ１とコイルＬＢ１のインダクタンス値の関係がＬＡ１＜ＬＢ１である場合の駆動回路の動作について説明する。

図３０は、コイルＬＡ１とコイルＬＢ１のインダクタンス値の関係がＬＡ１＜ＬＢ１である場合の図２８に示した駆動回路の動作を示す波形図である。図３０に示す時刻ｔ１１１〜ｔ１１５の動作の概略は、図３に示した時刻ｔ１１〜ｔ１５の動作の概略と同様なので説明を省略する。また、図３０において、図３の動作と比べて異なる点は、ｔ１１４からｔ１１５までの期間が長い点と、その期間におけるＬ−Ｃ共振により到達する最大の電圧値が大きいという点である。すなわち、第２の信号ラインＯＵＴＢにつながるコイルＬＢ１のインダクタンス値が大きいので、Ｌ−Ｃ共振の立ち下がり時間は長くなるが、Ｌ−Ｃ共振による立ち下がり時の電圧変動幅が大きくなる。これにより、維持放電期間における放電時には、出力ラインＯＵＴＣの電圧の立ち下がりの速さよりもＬ−Ｃ共振を利用した電圧変動幅を大きくすることで、−Ｖｓ／２へクランプ処理する時の消費電力の低減を行うことが可能である。

次に、図４に示した図２の駆動回路の具体的な回路例（走査電極Ｙ側を含む）の変形例について図を示して説明する。図３１は、図４に示した図２の駆動回路の具体的な回路例（走査電極Ｙ側を含む）の変形例を示す図である。図４の回路例と異なる点は、Ｘ側回路においてダイオードＤ３を追加してダイオードＤ２のカソード端子の接続先を変更した点である。具体的には、コイルＬＡとダイオードＤＡの相互接続点とダイオードＤ３のカソード端子を接続し、スイッチＳＷ２を構成するｐ型ＭＯＳＦＥＴのドレイン端子とダイオードＤ３のアノード端子を接続し、ダイオードＤ２のアノード端子をスイッチＳＷ３のｎ型ＭＯＳＦＥＴのドレイン端子に接続する。また、Ｙ側回路においては、ダイオードＤ３’をＸ側回路と同様に追加するのみである。以上の構成により、第１の信号ラインＯＵＴＡに発生するノイズを押さえ込むことができる。

次に、図３１に示した図２の駆動回路の具体的な回路例の変形例と一部構成が異なる他の変形について図を示して説明する。図３２は、図４に示した図２の駆動回路の具体的な回路例（走査電極Ｙ側を含む）の他の変形例を示す図である。図３２において、図３１と異なる点は、図３１のスイッチＳＷ２、ＳＷ２’およびスイッチＳＷ３、ＳＷ３’が、図３２においては構成の異なるスイッチＳＷ２ａ、ＳＷ２’ａおよびスイッチＳＷ３ａ、ＳＷ３’ａとなっている点である。以下、図３１と構成の異なる部分についてのみ説明する。

図３２に示すように、各スイッチＳＷ２ａ、ＳＷ２’ａおよびスイッチＳＷ３ａ、ＳＷ３’ａは、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴより構成されている。スイッチＳＷ２ａは、第１の信号ラインＯＵＴＡとグランドの間に、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴを直列（ｐ型ＭＯＳＦＥＴがグランド側）に接続した構成であり、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの相互接続点にダイオードＤ３のアノード端子が接続されている。同様に、スイッチＳＷ２’ａは、第３の信号ラインＯＵＴＡ’とグランドの間に、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴを直列（ｐ型ＭＯＳＦＥＴがグランド側）に接続した構成であり、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの相互接続点にダイオードＤ３’のアノード端子が接続されている。

また、スイッチＳＷ３ａは、第２の信号ラインＯＵＴＢとグランドの間に、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴを直列（ｎ型ＭＯＳＦＥＴがグランド側）に接続した構成であり、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴの相互接続点にダイオードＤ２のカソード端子が接続されている。また、スイッチＳＷ３’ａは、第４の信号ラインＯＵＴＢ’とグランドの間に、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴを直列（ｎ型ＭＯＳＦＥＴがグランド側）に接続した構成であり、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴの相互接続点にダイオードＤ２’のカソード端子が接続されている。以上に示すように、図３２の回路構成では、図３１の回路構成に比べてダイオードの使用数が少なくなるので、部品点数が削減できるという効果を得られる。

また、図３２に示したスイッチＳＷ２ａ、ＳＷ２’ａおよびスイッチＳＷ３ａ、ＳＷ３’ａの変形例として、例えばｎ型ＭＯＳＦＥＴを２つ用いた回路構成が考えられる。具体的には、２つのｎ型ＭＯＳＦＥＴのソース端子同士を接続して、一方のｎ型ＭＯＳＦＥＴのドレイン端子を上述した第１〜第４の信号ラインへ接続し、他方のｎ型ＭＯＳＦＥＴのドレイン端子をグランドに接続する構成である。スイッチＳＷ２ａ、ＳＷ２’ａおよびスイッチＳＷ３ａ、ＳＷ３’ａが変形例のような回路構成であっても、図３２の回路構成と同様の機能と効果を得ることができる。

次に、図３１に示した具体的な駆動回路においてスイッチＳＷ４’およびスイッチＳＷ５’と負荷２０のより詳細な構成例について説明する。図３３は、図３１に示した具体的な駆動回路においてスイッチＳＷ４’およびスイッチＳＷ５’と負荷２０のより詳細な構成例を示す図である。図３３に示すように、Ｙ側回路においては、複数のセル（負荷２０のこと）に対してそれぞれスイッチＳＷ４’ａとスイッチＳＷ５’ａ、スイッチＳＷ４’ｂとスイッチＳＷ５’ｂ、スイッチＳＷ４’ｃとスイッチＳＷ５’ｃ、…というように、スイッチＳＷ４’ｘとスイッチＳＷ５’ｘ（ｘ：ａ、ｂ、ｃ、…とする）を対として設置している。ここで、複数のセルとは図１５に示した各画素を示す。

また、図３１に示した駆動回路の動作について説明する。特に、１つのサブフィールドにおけるアドレス期間と、維持放電期間の動作について説明する。アドレス期間においては、ある表示ラインに相当する走査電極Ｙに電圧を印加するときは、線順次に選択された走査電極ＹにおいてスイッチＳＷ４’およびスイッチＳＷ５’を制御することで（−Ｖｓ／２）レベル、非選択の走査電極Ｙには例えばグランドレベルの電圧が印加される。

具体的には、まずスイッチＳＷ１’がオンすることで、コンデンサＣ４にＶｓ／２が蓄積される。次に、スイッチＳＷ１’をオフしてスイッチＳＷ２’をオンすることでコンデンサＣ４の上部がグランドレベルに、コンデンサＣ４の下部が−Ｖｓ／２の電位となる。次に、スイッチＳＷ５’をオンすることで、走査電極Ｙに−Ｖｓ／２を供給する。また、走査電極Ｙをグランドレベルにするには、スイッチＳＷ４’とスイッチＳＷ２’を同時にオンすればよい。

その後、維持放電期間になると、全てのスイッチＳＷ４’およびスイッチＳＷ５’を制御することで全ての走査電極Ｙに電圧（−Ｖｓ／２、Ｖｓ／２）を交互に印加して維持放電を行う。また、一部のスイッチＳＷ４’およびスイッチＳＷ５’を制御することで一部の走査電極Ｙに電圧（−Ｖｓ／２、Ｖｓ／２）を交互に印加することも可能である。

以上に示したように、アドレス期間に走査電極Ｙに選択的に電圧を印加するためのスイッチと、維持放電期間に走査電極Ｙに電圧を印加するためのスイッチは、共通のスイッチＳＷ４’およびスイッチＳＷ５’を使用している。従来は、別々のスイッチで構成されており、本実施形態のように各セルに設置されるスイッチを共通化することで、スイッチの数を減らすことができるという効果が得られる。

次に、図３３に示した具体的な駆動回路の変形例について説明する。図３４は、図３３に示した具体的な回路の変形例である。図３４に示すように、Ｙ側回路のみではなく、Ｘ側回路についても各セル（負荷２０）に対してスイッチＳＷ４ｘおよびスイッチＳＷ５ｘ（ｘ：ａ、ｂ、ｃ、…とする）を対にして設置してもよい。この図３３に示す構成により、従来のようにＸ側の電極が共通電極であった場合に比べて、Ｘ電極とＹ電極とをそれぞれ独立に制御することが可能となる。これにより、複雑な制御にも対応することができる。

（第９の実施形態）
次に、図４に示した第１の実施形態における具体的な駆動回路の変形例である第９の実施形態における駆動回路の概略構成について図を用いて説明する。

図３５は、図４に示した第１の実施形態における駆動回路の変形例である第９の実施形態における駆動回路の概略構成を示す図である。なお、この図３５に示す第９の実施形態の駆動回路は、図４に示した駆動回路と同様に例えば図１５に全体構成および図１６Ａから図１６Ｃにセル構成を示した交流駆動型ＰＤＰ装置（表示装置）１に適用することが可能である。また、この図３５において、図４に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。

また、図３５に示す第９の実施形態の駆動回路において、図４に示した第１の実施形態の駆動回路と異なるのは、Ｘ側回路が無い点と、ＳＷ１’に電圧Ｖｓが印加されている点である。よって、図３５に示した駆動回路の構成については説明を省略する。

次に、図３５に示した駆動回路の動作について説明する。
図３６は、図３５に示した駆動回路の動作を示す波形図である。図３６は、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分における、Ｘ電極、Ｙ電極、アドレス電極へ印加する電圧の波形例を示している。１つのサブフィールドは、図１７で説明したように、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。

図３５からも明らかであり、図３６に示すようにＸ電極はグランドレベルに固定されている。リセット期間においては、まず、走査電極Ｙへ印加する電圧は、電圧Ｖｗと電圧Ｖｓとを加算した電圧が印加される。このとき、電圧Ｖｓ＋Ｖｗは時間経過とともに徐々に上昇してゆく。これにより、共通電極Ｘと走査電極Ｙとの電位差がＶｓ＋Ｖｗとなり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。

次に、走査電極Ｙの電圧をグランドレベルに戻した後、走査電極Ｙに対する印加電圧が−Ｖｓに落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、蓄積されていた壁電荷が消去される（全面消去）。

次に、アドレス期間においては、表示データに応じて各セルのオン／オフを行うために、線順次でアドレス放電が行われる。このとき、ある表示ラインに相当する走査電極Ｙに電圧を印加するときは、線順次により選択された走査電極Ｙには−Ｖｓレベル、非選択の走査電極Ｙにはグランドレベルの電圧が印加される。

このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。

その後、維持放電期間になると、走査電極Ｙの電圧は−Ｖｓまで下がった後に徐々に上昇してゆく。このとき、その一部の電荷をコイルＬＡ’により構成される電力回収回路から放電する。そして、グランドレベルを通り過ぎて、その上昇のピークに到達する前に、走査電極Ｙの電圧をＶｓにクランプする。

また、走査電極Ｙの印加電圧を電圧Ｖｓから−Ｖｓにするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。このようにして維持放電期間には、走査電極Ｙに電圧（＋Ｖｓ，−Ｖｓ）を交互に印加して維持放電を行い、１サブフィールドの映像を表示する。

次に、図３５に示した第９の実施形態の駆動回路における変形例について説明する。
図３７は、図３５に示した第９の実施形態の駆動回路における変形例を示す図である。図３７において、図３５に示した第９の実施形態における駆動回路と異なる部分は、Ｘ側回路としてスイッチＳＷａとスイッチＳＷｂを有する点である。よって、図３７の構成についての説明は省略する。また、Ｘ側回路の構成は、スイッチＳＷａとＳＷｂが電圧Ｖｘを供給する電源とグランドの間に直列に接続されている。また、スイッチＳＷａとＳＷｂの相互接続点が出力ラインＯＵＴＣを介して負荷２０のＸ電極に接続される。

次に、図３７に示した駆動回路の動作について説明する。
図３８は、図３７に示した駆動回路の動作を示す波形図である。図３８は、図３６と同様に、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分における、Ｘ電極、Ｙ電極、アドレス電極へ印加する電圧の波形例を示している。図３８において、図３６と異なる部分は、リセット期間およびアドレス期間におけるＸ電極への電圧Ｖｘの印加波形であり、以下、この異なる部分について説明を行う。

図３８に示すように、リセット期間においては、まず、共通電極Ｘはグランドレベルであり、走査電極Ｙへ印加する電圧は、電圧Ｖｗと電圧Ｖｓとを加算した電圧が印加される。このとき、電圧Ｖｓ＋Ｖｗは時間経過とともに徐々に上昇してゆく。これにより、共通電極Ｘと走査電極Ｙとの電位差がＶｓ＋Ｖｗとなり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。

次に、走査電極Ｙの電圧をグランドレベルに戻した後、共通電極Ｘに電圧Ｖｘが印加され、走査電極Ｙに対する印加電圧が−Ｖｓに落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、蓄積されていた壁電荷が消去される（全面消去）。尚、本実施形態においては、電圧Ｖｘはプラス方向の電圧であったば、全面消去に適切な電圧であれば、マイナス方向の電圧であっても構わない。

次に、アドレス期間においては、表示データに応じて各セルのオン／オフを行うために、線順次でアドレス放電が行われる。このとき、ある表示ラインに相当する走査電極Ｙに電圧を印加するときは、線順次により選択された走査電極Ｙには−Ｖｓレベル、非選択の走査電極Ｙにはグランドレベルの電圧が印加される。また、共通電極Ｘには、電圧Ｖｘが印加される。この場合も、電圧Ｖｘの値は、維持放電を起すのに適切な電圧であればよい。

その後、維持放電期間の動作は、図３６の動作と同様なので説明を省略する。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

（付記１） 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記容量性負荷の一端に前記第１の電位と異なる第２の電位を供給するための第２の信号ラインと、
前記第１の信号ラインおよび第２の信号ラインの少なくとも一方と第３の電位を供給する供給ラインとの間に接続されたコイル回路とを具備し、
前記第２の信号ラインに前記第３の電位を供給した後に、前記第１の信号ラインから前記第１の電位を供給し、前記第１の信号ラインに前記第３の電位を供給した後に、前記第２の信号ラインから前記第２の電位を供給することを特徴とする駆動回路。

（付記２） 前記第３の電位はグランドレベルであることを特徴とする付記１に記載の駆動回路。

（付記３） 前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと
を更に具備し、
前記コイル回路の少なくとも一つは、前記第１のスイッチまたは前記第２のスイッチに対して直列に接続されること
を特徴とする付記１に記載の駆動回路。

（付記４） 前記コイル回路は、コイルとスイッチより構成されることを特徴とする付記１に記載の駆動回路。

（付記５） 前記コイル回路は、コイルとダイオードより構成されることを特徴とする付記１に記載の駆動回路。

（付記６） 前記コイル回路は、更にスイッチを含む構成であることを特徴とする付記５に記載の駆動回路。

（付記７） 前記コイル回路は、コイルとダイオードとスイッチを直列接続した状態で含む構成であることを特徴とする付記１に記載の駆動回路。

（付記８） 前記コイルは、前記第１の信号ラインあるいは第２の信号ラインとダイオードを介して接続されていることを特徴とする付記５に記載の駆動回路。

（付記９） 前記コイルは、前記第１の信号ラインあるいは第２の信号ラインと直接接続されていることを特徴とする付記５に記載の駆動回路。

（付記１０） 前記コイルは、前記グランドと直接接続されていることを特徴とする付記５に記載の駆動回路。

（付記１１） 前記コイル回路は、前記第２の信号ラインに接続され、前記第２の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第２の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする付記１に記載の駆動回路。

（付記１２） 前記コイル回路は、前記第２の信号ラインに接続され、前記第２の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第１の信号ラインに接続され、前記第１の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする付記１に記載の駆動回路。

（付記１３） 前記コイル回路は、前記第１の信号ラインに接続され、前記第１の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第２の信号ラインに接続され、前記第２の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする付記１に記載の駆動回路。

（付記１４） 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
第１の電位及び第２の電位を供給するための第１の電源と、第３の電位を供給するための第２の電源との間に、直列に接続された第１、第２のスイッチと、
前記第１、第２のスイッチの中間に一方の端子が接続されたコンデンサと、
前記コンデンサの他方の端子と前記第２の電源との間に接続された第３のスイッチと、
前記コンデンサの一方の端子に接続され、前記第１の電位を供給するための第１の信号ラインと、
前記コンデンサの他方の端子に接続され、前記第１の電位と異なる前記第２の電位を供給するための第２の信号ラインと、
前記第１の信号ラインおよび第２の信号ラインの少なくとも一方と、前記第２の電源との間に接続されたコイル回路と
を具備することを特徴とする駆動回路。

（付記１５） 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
前記駆動回路が、
前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記容量性負荷の一端に前記第１の電位と異なる第２の電位を供給するための第２の信号ラインと、
前記第１の信号ラインおよび第２の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、
前記第１の信号ラインへ前記第１の電位を供給するための第１の電源線と、前記第１の信号ラインとの接続を制御する第３のスイッチと
を具備し、
前記第１のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第３のスイッチをオンすることを特徴とする駆動方法。

（付記１６） 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
前記駆動回路が、
前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記容量性負荷の一端に前記第１の電位と異なる第２の電位を供給するための第２の信号ラインと、
前記第１の信号ラインおよび第２の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、
前記第２の信号ラインへ前記第２の電位を供給するための第２の電源線と、前記第２の信号ラインとの接続を制御する第３のスイッチと
を具備し、
前記第２のスイッチをオンして前記コイルと前記容量性負荷が共振した後に、前記第３のスイッチをオンすることを特徴とする駆動方法。

（付記１７） 前記第１の信号ラインに接続される前記コイル回路を第１のコイル回路として、前記第２の信号ラインに接続される前記コイル回路を第２のコイル回路とする場合に、前記第１のコイル回路のコイルと前記第２のコイル回路のコイルとでインダクタンス値が異なることを特徴とする付記１に記載の駆動回路。

（付記１８） 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記容量性負荷の一端に前記第１の電位と異なる第２の電位を供給するための第２の信号ラインと、
前記第１の信号ラインおよび第２の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、
前記第１の信号ラインへ前記第１の電位を供給するための第１の電源線と、前記第１の信号ラインとの接続を制御する第３のスイッチと
を具備することを特徴とする駆動回路。

（付記１９） 前記容量性負荷が前記表示手段の画素に応じて複数ある場合に、前記第１のスイッチと前記第２のスイッチを一組として前記容量性負荷の一方の電極毎に独立して設け、各第１のスイッチは共通の前記第１の信号ラインと接続され、各第２のスイッチは共通の前記第２の信号ラインに接続されることを特徴とする付記１８に記載の駆動回路。

（付記２０） 前記容量性負荷の他方の電極に前記第１の電位を供給するための第３の信号ラインと、
前記容量性負荷の前記他方の電極に前記第２の電位を供給するための第４の信号ラインと、
前記第３の信号ラインおよび第４の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の前記他方の電極と前記第３の信号ラインとの接続を制御する第４のスイッチと、
前記容量性負荷の前記他方の電極と前記第４の信号ラインとの接続を制御する第５のスイッチと、
前記第４のスイッチと前記第５のスイッチを一組として前記容量性負荷の前記他方の電極毎に独立して設け、各第４のスイッチは共通の前記第３の信号ラインと接続され、各第５のスイッチは共通の前記第４の信号ラインに接続されることを特徴とする付記１９に記載の駆動回路。

（付記２１） 前記画素を選択放電するためのアドレス期間に前記一方の電極へ前記選択放電に必要な電圧を印加するため前記第１のスイッチおよび前記第２のスイッチを利用し、前記アドレス期間に選択した画素において維持放電を行う維持放電期間に前記一方の電極へ前記維持放電に必要な電圧を前記第１のスイッチおよび前記第２のスイッチを利用して印加することを特徴とする付記１９に記載の駆動回路。

（付記２２） 前記画素を選択放電するためのアドレス期間には、前記第１のスイッチおよび前記第２のスイッチを一組として前記一方の電極毎に順次選択制御して、前記アドレス機関に選択した画素において維持放電を行う維持放電期間には全てまたは一部の前記第１のスイッチおよび前記第２のスイッチを所定期間重複して活性化するよう制御ことを特徴とする付記１９に記載の駆動回路。

（付記２３） 前記容量性負荷の他の一端にはグランドを接続することを特徴とする付記１９に記載の駆動回路。

（付記２４）前記容量性負荷の他の一端にはグランドまたは定電圧の電源を選択的に接続することを特徴とする付記１９に記載の駆動回路。

第１の実施形態による交流駆動型ＰＤＰ装置の駆動回路の概略構成例を示す図である。 図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成を示す図である。 図２に示した駆動回路の動作を示す波形図である。 図２に示した駆動回路の具体的な回路例を示す図である。 図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成を示す図である。 図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成を示す図である。 図６に示した駆動回路の動作を示す波形図である。 図１に示したコイル回路Ａ、Ｂを具体的な回路に置き換えた駆動回路の概略構成を示す図である。 図８に示した駆動回路の動作を示す波形図である。 本発明の第２の実施形態である駆動回路の概略構成を示す図である。 図１０に示した駆動回路の動作を示す波形図である。 本発明の第３の実施形態である駆動回路の概略構成を示す図である。 図１２に示した駆動回路の動作を示す波形図である。 本発明の第４の実施形態である駆動回路の概略構成例を示す図である。 交流駆動型ＰＤＰ装置の全体構成を示す図である。 交流駆動型ＰＤＰ装置における１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。 交流駆動型ＰＤＰの容量について説明するための図である。 交流駆動型ＰＤＰの発光について説明するための図である。 図１５に示した交流駆動型ＰＤＰ装置１の動作を示す波形図である。 図１５に示した交流駆動型ＰＤＰ装置１の駆動回路の概略構成を示す図である。 図１８のように構成した交流駆動型ＰＤＰ装置１の駆動回路による維持放電期間の駆動波形を示すタイムチャートである。 図１２に示した第３の実施形態における駆動回路の変形例である第５の実施形態における駆動回路の概略構成を示す図である。 図２０に示した駆動回路の動作を示す波形図である。 図１２に示した第３の実施形態における駆動回路の変形例である第６の実施形態における駆動回路の概略構成を示す図である。 図２２に示した駆動回路の動作を示す波形図である。 図１０に示した第２の実施形態における駆動回路の変形例である第７の実施形態における駆動回路の概略構成を示す図である。 図２４に示した駆動回路の動作を示す波形図である。 図１０に示した第２の実施形態における駆動回路の変形例である第８の実施形態における駆動回路の概略構成を示す図である。 図２６に示した駆動回路の動作を示す波形図である。 図２に示した第１の実施形態における駆動回路の変形例を示す図である。 コイルＬＡ１とコイルＬＢ１のインダクタンス値の関係がＬＡ１＞ＬＢ１である場合の図２８に示した駆動回路の動作を示す波形図である。 コイルＬＡ１とコイルＬＢ１のインダクタンス値の関係がＬＡ１＜ＬＢ１である場合の図２８に示した駆動回路の動作を示す波形図である。 図４に示した図２の駆動回路の具体的な回路例（走査電極Ｙ側を含む）の変形例を示す図である。 図４に示した図２の駆動回路の具体的な回路例（走査電極Ｙ側を含む）の他の変形例を示す図である。 図３１に示した具体的な駆動回路においてスイッチＳＷ４’およびスイッチＳＷ５’と負荷２０のより詳細な構成例を示す図である。 図３３に示した具体的な回路の変形例を示す図である。 図４に示した第１の実施形態における駆動回路の変形例である第９の実施形態における駆動回路の概略構成を示す図である。 図３５に示した駆動回路の動作を示す波形図である。 図３５に示した第９の実施形態の駆動回路における変形例を示す図である。 図３７に示した駆動回路の動作を示す波形図である。

Claims (12)

1. 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
   前記駆動回路が、
   前記容量性負荷の一端と第１の電位を供給する第１の電源および前記第１の電位と異なる第２の電位を供給する第２の電源とに接続された第１の信号ラインと、
   前記容量性負荷の一端と前記第２の電源とに接続された第２の信号ラインと、
   前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
   前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、
   前記第１の電源と前記第１の信号ラインとの接続を制御する第３のスイッチと、
   前記第２の電源と前記第２の信号ラインとの接続を制御する第４のスイッチと、
   前記第１のスイッチの前記第１の信号ライン側の端子と前記第２の電源との間に接続されたコイルを具備するコイル回路、または前記第２のスイッチの前記第２の信号ライン側の端子と前記第２の電源との間に前記第４のスイッチと並列に接続されたコイルを具備するコイル回路と
   を具備し、
   前記第１のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第３のスイッチをオンすることを特徴とする駆動方法。
2. 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
   前記駆動回路が、
   前記容量性負荷の一端と第１の電位を供給する第１の電源および前記第１の電位と異なる第２の電位を供給する第２の電源とに接続された第１の信号ラインと、
   前記容量性負荷の一端と前記第２の電源とに接続された第２の信号ラインと、
   前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
   前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、
   前記第２の電源と前記第２の信号ラインとの接続を制御する第３のスイッチと、
   前記第１のスイッチの前記第１の信号ライン側の端子と前記第２の電源との間に接続されたコイルを具備するコイル回路、または前記第２のスイッチの前記第２の信号ライン側の端子と前記第２の電源との間に前記第３のスイッチと並列に接続されたコイルを具備するコイル回路と
   を具備し、
   前記第２のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第３のスイッチをオンすることを特徴とする駆動方法。
3. 前記電源はグランドまたは所定電圧の電源であることを特徴とする請求項１または請求項２に記載の駆動方法。
4. 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
   前記容量性負荷の一端と第１の電位を供給する第１の電源および前記第１の電位と異なる第２の電位を供給する第２の電源とに接続された第１の信号ラインと、
   前記容量性負荷の一端と前記第２の電源とに接続された第２の信号ラインと、
   前記容量性負荷の一端と前記第１の信号ラインとの接続を制御する第１のスイッチと、
   前記容量性負荷の一端と前記第２の信号ラインとの接続を制御する第２のスイッチと、
   前記第１の電源と前記第１の信号ラインとの接続を制御する第３のスイッチと、
   前記第２の電源と前記第２の信号ラインとの接続を制御する第４のスイッチと、
   前記第１のスイッチの前記第１の信号ライン側の端子と前記第２の電源との間に接続されたコイルを具備するコイル回路、または前記第２のスイッチの前記第２の信号ライン側の端子と前記第２の電源との間に前記第４のスイッチと並列に接続されたコイルを具備するコイル回路のいずれか少なくとも１つと
   を具備することを特徴とする駆動回路。
5. 前記第１の信号ラインと接続されるコイル回路を第１のコイル回路とし、前記第２の信号ラインと接続されるコイル回路を第２のコイル回路とする場合、前記第１のコイル回路と前記第２のコイル回路とでインダクタンス値が異なることを特徴とする請求項４に記載の駆動回路。
6. 前記容量性負荷が複数ある場合に、前記第１のスイッチと前記第２のスイッチを一組として前記容量性負荷の一方の電極毎に独立して設け、各第１のスイッチは共通の前記第１の信号ラインと接続され、各第２のスイッチは共通の前記第２の信号ラインに接続されることを特徴とする請求項４に記載の駆動回路。
7. 前記容量性負荷の他方の電極と第３の電位を供給する第３の電源および前記第３の電位とは異なる第４の電位を供給する第４の電源とに接続された第３の信号ラインと、
   前記容量性負荷の前記他方の電極と前記第４の電源とに接続された第４の信号ラインと、
   前記容量性負荷の前記他方の電極と前記第３の信号ラインとの接続を制御する第５のスイッチと、
   前記容量性負荷の前記他方の電極と前記第４の信号ラインとの接続を制御する第６のスイッチと、
   前記第４の電源と前記第４の信号ラインとの接続を制御する第７のスイッチと、
   前記第５のスイッチの前記第３の信号ライン側の端子と前記第４の電源との間に接続されたコイルを具備するコイル回路、または前記第６のスイッチの前記第４の信号ライン側の端子と前記第４の電源との間に前記第７のスイッチと並列に接続されたコイルを具備するコイル回路と、
   前記第５のスイッチと前記第６のスイッチを一組として前記容量性負荷の前記他方の電極毎に独立して設け、各第５のスイッチは共通の前記第３の信号ラインと接続され、各第６のスイッチは共通の前記第４の信号ラインに接続されることを特徴とする請求項６に記載の駆動回路。
8. 前記画素を選択放電するためのアドレス期間に前記一方の電極へ前記選択放電に必要な電圧を印加するため前記第１のスイッチおよび前記第２のスイッチを利用し、前記アドレス期間に選択した画素において維持放電を行う維持放電期間に前記一方の電極へ前記維持放電に必要な電圧を前記第１のスイッチおよび前記第２のスイッチを利用して印加することを特徴とする請求項６に記載の駆動回路。
9. 前記画素を選択放電するためのアドレス期間には、前記第１のスイッチおよび前記第２のスイッチを一組として前記一方の電極毎に順次選択制御して、前記アドレス期間に選択した画素において維持放電を行う維持放電期間には全てまたは一部の前記第１のスイッチおよび前記第２のスイッチを所定期間重複して活性化するよう制御することを特徴とする請求項６に記載の駆動回路。
10. 前記容量性負荷の他の一端にはグランドを接続することを特徴とする請求項６に記載の駆動回路。
11. 前記容量性負荷の他の一端にはグランドまたは所定電圧の電源を選択的に接続することを特徴とする請求項６に記載の駆動回路。
12. 前記電源はグランドまたは所定電圧の電源であることを特徴とする請求項４または請求項７に記載の駆動回路。

Images