JP4208837B6 - 駆動回路および駆動方法 - Google Patents
駆動回路および駆動方法 Download PDFInfo
- Publication number
- JP4208837B6 JP4208837B6 JP2004541219A JP2004541219A JP4208837B6 JP 4208837 B6 JP4208837 B6 JP 4208837B6 JP 2004541219 A JP2004541219 A JP 2004541219A JP 2004541219 A JP2004541219 A JP 2004541219A JP 4208837 B6 JP4208837 B6 JP 4208837B6
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal line
- coil
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000007599 discharging Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 description 77
- 238000010586 diagram Methods 0.000 description 66
- 230000004048 modification Effects 0.000 description 32
- 238000012986 modification Methods 0.000 description 32
- 238000011084 recovery Methods 0.000 description 28
- 239000000758 substrate Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Description
本発明は、容量性負荷パネルを有した平面型表示装置の駆動回路および駆動方法に関し、特にプラズマディスプレイEL(Electroluminescence)の駆動回路および駆動方法に関するものである。
従来、プラズマディスプレイ装置の1つである交流駆動型プラズマディスプレイパネル(Plasma Display Panel:PDP)には、2本の電極(第1および第2の電極)で選択放電(アドレス放電)および維持放電を行う2電極型と、更に第3の電極を利用してアドレス放電を行う3電極型とがあった。また、上記3電極型においては、維持放電を行う第1の電極と第2の電極とが配置されている基板に第3の電極を形成する場合と、対向するもう1つの基板に当該第3の電極を形成する場合とがあった。
上記した各タイプのPDP装置は、何れも動作原理は同一であるので、以下では、維持放電を行う第1および第2の電極を第1の基板に設けるとともに、これとは別に、当該第1の基板と対向する第2の基板に第3の電極を設けたPDP装置についてその構成例を説明する。
図15は、交流駆動型PDP装置の全体構成を示す図である。図15において、交流駆動型PDP装置1は、各セルが表示画像の1画素であるマトリックス状に配置された複数のセルを有するパネルPを備える。具体的には、図15に示すような、m行n列のマトリックスに配置されたセルCmnである。また、交流駆動型PDP装置1には、第1の基板に互いに平行な走査電極Y1〜Ynおよび共通電極Xが設けられるとともに、上記第1の基板に対向する第2の基板にこれらの電極Y1〜Yn、Xと直交する方向にアドレス電極A1〜Amが設けられている。共通電極Xは、各走査電極Y1〜Ynに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
上記共通電極Xの共通端はX側回路2の出力端に接続され、各走査電極Y1〜YnはY側回路3の出力端に接続されている。また、アドレス電極A1〜Amはアドレス側回路4の出力端に接続されている。X側回路2は放電を繰り返す回路から成り、Y側回路3は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路4は、表示すべき列を選択する回路から成る。
これらのX側回路2、Y側回路3およびアドレス側回路4は、駆動制御回路5から供給される制御信号により制御される。すなわち、アドレス側回路4とY側回路3内の線順次走査する回路によりどこのセルを点灯させるかを決め、X側回路2およびY側回路3の放電を繰り返すことによって、PDP装置の表示動作を行う。
駆動制御回路5は、外部からの表示データD、表示データDの読み込みタイミングを示すクロックCLK、水平同期信号HSおよび垂直同期信号VSに基づいて上記制御信号を生成し、X側回路2、Y側回路3およびアドレス側回路4に供給する。以上に示した構成により、交流駆動型PDP装置1は、各セルの点滅を制御してパネルPに映像を映し出すことができる。
ここで、図15に示した交流駆動型PDP装置1の各セルの構造について説明する。図16は、図15に示した交流駆動型PDP装置1が具備するセルの構造を示す図である。図16(a)は、1画素である第i行第j列のセルCijの断面構成を示す図である。図16(a)において、共通電極Xおよび走査電極Yiは、前面ガラス基板11上に形成されている。その上には、放電空間17に対し絶縁するための誘電体層12が被着されるとともに、更にその上にMgO(酸化マグネシウム)保護膜13が被着されている。
一方、アドレス電極Ajは、前面ガラス基板11と対向して配置された背面ガラス基板14上に形成され、その上には誘電体層15が被着され、更にその上に蛍光体18が被着されている。MgO保護膜13と誘電体層15との間の放電空間17には、Ne+Xeペニングガス等が封入されている。
図16(b)は、交流駆動型PDP装置の容量Cpについて説明するための図である。図16(b)に示すように、交流駆動型PDP装置には、放電空間17、共通電極Xと走査電極Yとの間、および前面ガラス基板11にそれぞれ容量成分Ca、Cb、Ccが存在し、これらの合計によってセル1つ当りの容量Cpcellが決まる(Cpcell=Ca+Cb+Cc)。全てのセルの容量Cpcellの合計がパネル容量Cpである。
また、図16(c)は、交流駆動型PDP装置の発光について説明するための図である。図16(c)に示すように、リブ16の内面には、赤、青、緑色の蛍光体18がストライプ状に各色毎に配列、塗付されており、共通電極Xおよび走査電極Yの間の放電によって蛍光体18を励起して発光するようになっている。
次に、図15に示した交流駆動型PDP装置1の動作について波形図を用いて説明する。
図17は、図15に示した交流駆動型PDP装置1の動作を示す波形図である。図17は、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分における、X電極、Y電極、アドレス電極へ印加する電圧の波形例を示している。1つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
図17は、図15に示した交流駆動型PDP装置1の動作を示す波形図である。図17は、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分における、X電極、Y電極、アドレス電極へ印加する電圧の波形例を示している。1つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
リセット期間においては、まず、共通電極Xへ印加する電圧がグランドレベルから(−Vs/2)に引き下げられる。一方、走査電極Yへ印加する電圧は、電圧Vwと電圧(Vs/2)とを加算した電圧が印加される。このとき、電圧(Vs/2+Vw)は時間経過とともに徐々に上昇してゆく。これにより、共通電極Xと走査電極Yとの電位差が(Vs+Vw)となり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される(全面書き込み)。
次に、共通電極Xおよび走査電極Yの電圧をグランドレベルに戻した後、共通電極Xに対する印加電圧がグランドレベルから(Vs/2)まで引き上げるとともに、走査電極Yに対する印加電圧が(−Vs/2)に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、上述のように共通電極Xに対する印加電圧により、蓄積されていた壁電荷が消去される(全面消去)。
次に、アドレス期間においては、表示データに応じて各セルのオン/オフを行うために、線順次でアドレス放電が行われる。このとき、共通電極Xには、電圧(Vs/2)が印加される。また、ある表示ラインに相当する走査電極Yに電圧を印加するときは、線順次により選択された走査電極Yには(−Vs/2)レベル、非選択の走査電極Yにはグランドレベルの電圧が印加される。
このとき、各アドレス電極A1〜Am中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ajには、電圧Vaのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ajと線順次で選択された走査電極Yとの間で放電が起こり、これをプライミング(種火)として共通電極Xと走査電極Yとの放電に即移行する。これにより、選択セルの共通電極Xおよび走査電極Yの上のMgO保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。
その後、維持放電期間になると、共通電極Xの電圧は後述する電力回収回路の働きにより徐々に上昇してゆく。そして、その上昇のピークに到達する前に共通電極Xの電圧を(Vs/2)にクランプする。
次に、走査電極Yの電圧は徐々に下降してゆく。このとき、その一部の電荷を電力回収回路が回収する。尚、電力回収回路の動作については後述する。そして、その下降のピークに到達する前に、走査電極Yの電圧を(−Vs/2)にクランプする。同様にして、共通電極Xおよび走査電極Yの印加電圧を電圧(−Vs/2)からグランドレベル(0V)にするときには、印加電圧を徐々に上昇させていく。また、走査電極Yにおいて、最初の高電圧の印加時のみ電圧(Vs/2+Vx)を印加する。尚、電圧Vxは、図17に示したアドレス期間に発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。
また、共通電極Xおよび走査電極Yの印加電圧を電圧(Vs/2)からグランドレベル(0V)にするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。
このようにして維持放電期間には、共通電極Xと各表示ラインの走査電極Yとに互いに極性の異なる電圧(+Vs/2,−Vs/2)を交互に印加して維持放電を行い、1サブフィールドの映像を表示する。尚、交互に印加する動作は、サステイン動作と呼ばれ、後述する図19を用いてその動作の詳細を説明する。
尚、交流駆動型PDP装置1の各セルは、各セルの放電空間、共通電極Xと走査電極Yとの間、および前面ガラス基板にそれぞれ容量成分が存在し、これらの合計によってセル1つ当りの容量が決まる。また、交流駆動型PDP装置1のセルの内面には、赤、青、緑色の蛍光体がストライプ状に各色毎に配列、塗付されており、共通電極Xおよび走査電極Yの間の放電によって蛍光体を励起して発光するようになっている。
しかし、上述したX側回路2およびY側回路3(以下、駆動回路とする)には、セル内で放電させるため高電圧の信号を出力する回路であり、その為、駆動回路を構成する各素子は高い耐圧が求められ製造コストを押し上げる要因であった。そこで、上述した駆動回路の具備する各素子の耐圧を低くして、回路構成の簡素化および製造コストの低減化を図る技術が提案されている。例えば、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することにより、電極間の電位差を利用して電極間の放電を行う駆動回路が提案されている(例えば特許文献1。)。
以下に、上述した駆動回路の概略構成と動作について説明する。
図18は、図15に示した交流駆動型PDP装置1の駆動回路の概略構成を示す図である。(ただしX側回路2のみ、Y側回路3は同様の構成および動作であるため省略する)
図18は、図15に示した交流駆動型PDP装置1の駆動回路の概略構成を示す図である。(ただしX側回路2のみ、Y側回路3は同様の構成および動作であるため省略する)
図18において、容量負荷20(以下、「負荷」と称す。)は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルCmnの合計の容量である。負荷20には、共通電極Xおよび走査電極Yが形成されている。ここで、走査電極Yとは、複数の走査電極Y1〜Ynの中の任意の走査電極である。
まず、共通電極X側では、スイッチSW1、SW2は、電源から供給される電圧(Vs/2)の電源ライン(電源線)とグランド(GND)との間に直列に接続される。上記2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、このコンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。尚、コンデンサC1の一方の端子に接続される信号ラインを第1の信号ラインOUTAとし、他方の端子に接続される信号ラインを第2の信号ラインOUTBとする。
また、スイッチSW4、SW5は、上記コンデンサC1の両端に直列に接続される。そして、これら2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続されるとともに、電力回収回路21に接続されている。電力回収回路21は、負荷20に接続された2つのコイルL1、L2と、一方のコイルL1に直列に接続されるスイッチSW6と、もう一方のコイルL2に直列に接続されるスイッチSW7とを備える。さらに、電力回収回路21は上記2つのスイッチSW6、7の相互接続点と第2の信号ラインOUTBとの間に接続されるコンデンサC2を備える。
そして、上記容量負荷20とそれに接続されるそれぞれのコイルL1、L2により、2系統の直列共振回路が構成される。すなわち、この電力回収回路21は、2系統のL−C共振回路を持つものであり、コイルL1と負荷20との共振によってパネルPに供給した電荷を、コイルL2と負荷20との共振によって回収するものである。
上述したスイッチSW1〜SW7は、図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。上述したように駆動制御回路5は、論理回路等を用いて構成され、外部から供給される表示データD、クロックCLK、水平同期信号HSおよび垂直同期信号VS等に基づいて上記制御信号を生成し、スイッチSW1〜SW7に供給する。また、上述したようにセル中の共通電極Xと走査電極Yが放電する期間を維持放電期間と呼ぶ。
図19は、上記図18のように構成した交流駆動型PDP装置1の駆動回路による維持放電期間の駆動波形を示すタイムチャートである。
維持放電期間において、共通電極X側では、最初にスイッチSW1、SW3、SW5をオンにし、残りのスイッチSW2、SW4、SW6、SW7はオフにする。このとき、第1の信号ラインOUTAの電圧(第1の電位)は(+Vs/2)となり、第2の信号ラインOUTBの電圧(第2の電位)および出力ラインOUTCの電圧はグランドレベルとなる(t1)。
次に、電力回収回路21内のスイッチSW6をオンにすることにより、コイルL1と負荷20の容量によりL−C共振が行われ、コンデンサC2に回収されていた電荷がスイッチSW6およびコイルL1を介して負荷20に供給される(t2)。このような電流の流れにより、共通電極Xに印加される出力ラインOUTCの電圧は図19の時刻t2〜t3に示すように徐々に上昇してゆく。また、時刻t2でスイッチSW5はオフする。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW4をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧を(Vs/2)にクランプする(t3)。また、時刻t3でスイッチSW6はオフする。
また、共通電極Xに印加される出力ラインOUTCの電圧を(Vs/2)からグランドレベル(0V)にする時には、まず、スイッチSW7をオンして、スイッチSW4をオフする(t4)。これにより、コイルL2と負荷20の容量にてL−C共振が行われ、コイルL2およびスイッチSW7を介して、負荷20に蓄積されていた電荷の一部を電力回収回路21内のコンデンサC2に回収する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図19の時刻t4〜t5に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧(マイナス方向へのピーク)に到達する前にスイッチSW5をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧を(−Vs/2)にクランプする(t5)。また、時刻t5でスイッチSW7はオフする。
次に、スイッチSW1、SW3、SW5をオフにし、スイッチSW2、SW4をオンにする。この時、スイッチSW6、SW7はオフのままである。これにより、第1の信号ラインOUTAの電圧はグランドレベルとなり、第2の信号ラインOUTBおよび出力ラインOUTCの電圧は(−Vs/2)となる(t6)。
次に、電力回収回路21内のスイッチSW7をオンにすることにより、コイルL2と負荷20の容量によりL−C共振が行われ、コンデンサC2に回収されていた電荷(マイナス側)がスイッチSW7およびコイルL2を介して負荷20に供給される(t7)。このような電流の流れにより、共通電極Xに印加される出力ラインOUTCの電圧は図19の時刻t7〜t8に示すように徐々に下降してゆく。また、時刻t7でスイッチSW4はオフする。
次に、この共振時に発生するピーク電圧(マイナス方向へのピーク)に到達する前にスイッチSW5をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧を(−Vs/2)にクランプする(t8)。また、時刻t8でスイッチSW7はオフする。
また、共通電極Xに印加される出力ラインOUTCの電圧を(−Vs/2)からグランドレベル(0V)にする時には、まず、スイッチSW6をオンして、スイッチSW5をオフする(t9)。これにより、コイルL1と負荷20の容量にてL−C共振が行われ、コイルL1およびスイッチSW6を介して、負荷20に蓄積されていた電荷の一部を電力回収回路21内のコンデンサC2に回収する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図19の時刻t9〜t10に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW4をオンとすることにより、共通電極Xに印加される出力ラインOUTCの電圧をグランドレベルにクランプする(t10)。また、時刻t10でスイッチSW6はオフする。以上に示した動作により、図18に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置1は、維持放電を行うことができる。
尚、維持放電期間の間、共通電極Xおよび走査電極Yの上の保護膜面に、維持放電が可能な量の極性の異なる壁電荷が蓄積されている。そして、共通電極Xと走査電極Yとの間で放電が行われると、そのセル内の共通電極Xと走査電極Y上の壁電荷は、それまでとは逆の極性の壁電荷となり、放電を収束させる。この時、壁電荷が移動するための時間が必要であり、その時間は、共通電極Xに電圧+Vs/2または電圧−Vs/2が印加されている時間により定まる。
しかしながら、上述した交流駆動型PDP装置1の駆動装置では、スイッチSW1〜SW7とスイッチ数が多いため、各スイッチを制御する制御タイミングが複雑であるという課題がある。
また、論理回路等で構成される駆動制御回路5はグランドレベルを基準電位としているが、上記駆動制御回路5から制御信号が供給され、共通電極Xおよび走査電極Yに電圧を印加する出力素子、すなわちスイッチSW4、SW5および電力回収回路21内のスイッチSW6、7は、駆動動作において基準電位が変化する。そのため、例えば、駆動制御回路5により生成した信号を上記出力素子に供給する際、出力素子の電圧変動が駆動制御回路5に逆流しないように電気的に分離したり、レベルシフトしたりする必要がある。そのための回路や素子が更に必要となり部品点数及び部材コストが増えてしまうという課題があった。
また、図19に示したように、従来の共通電極Xに印加される出力ラインOUTCの電圧は、例えば時刻t5〜t7の間はグランドレベルとなる期間Tが存在する。この期間Tは、SW1〜SW7の信号の変化タイミングのマージンを取るために生じるものである。このため、上述したようにセル内の壁電荷が完全に移動できる期間(共通電極Xに印加される電圧がVs/2または−Vs/2の期間)を、可能な限り短い周期内で確保するため、上述した期間Tを縮めたいという要望がある。
また、図18に示したように、電力回収回路21は、コンデンサC2を具備するが、異常動作時に回路保護を行う観点から、このコンデンサC2に充電された電圧を監視する必要があり、専用の回路が必要であった。そこで、このコンデンサC2を用いずに電力回収回路21を実現したいという要望がある。すなわち、コンデンサC2を削除することで必要のなくなる電圧監視専用回路をも削除したいという要望である。
この発明は、上述した事情を考慮してなされたもので、従来に比べてスイッチ数を減らした駆動回路および駆動方法を提供することを目的とする。
また、出力素子の高電圧や基準電位の変化の影響を受ける素子数を従来に比べて減らすことのできる駆動回路および駆動方法を提供することを目的とする。
また、共通電極Xに印加される電圧波形における上述したグランドレベルの期間を縮めることができる駆動回路および駆動方法を提供することを目的とする。
また、従来の電力回収回路では必要であったコンデンサを省略することができる駆動回路および駆動方法を提供することを目的とする。
この発明は、上述した課題を解決すべくなされたもので、本発明による駆動回路においては、表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、前記容量性負荷の一端と第1の電位を供給する第1の電源および前記第1の電位と異なる第2の電位を供給する第2の電源とに接続された第1の信号ラインと、前記容量性負荷の一端と前記第2の電源とに接続された第2の信号ラインと、前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、前記第1の電源と前記第1の信号ラインとの接続を制御する第3のスイッチと、前記第2の電源と前記第2の信号ラインとの接続を制御する第4のスイッチと、前記第1のスイッチの前記第1の信号ライン側の端子と前記第2の電源との間に接続されたコイルを具備するコイル回路、または前記第2のスイッチの前記第2の信号ライン側の端子と前記第2の電源との間に前記第4のスイッチと並列に接続されたコイルを具備するコイル回路のいずれか少なくとも1つとを具備することを特徴とする。また、コイル回路は、例えばコイルとダイオードから構成される回路であり、そのコイルは容量性負荷とスイッチを介してL−C共振を行うように接続されている。尚、スイッチとは、第1の信号ラインと容量性負荷の間に挿入されるスイッチおよび第2の信号ラインと容量性負荷の間に挿入されるスイッチである。これにより、コイル回路と容量性負荷のL−C共振による容量性負荷へ電荷を供給する充電機能および容量性負荷に電荷を放出させる放電機能を具備する。また、それらの充電機能および放電機能により、電力回収動作の機能を実現する。
上記のように構成した本発明の駆動回路によれば、コイル回路は、スイッチを含まないため、部品点数を従来に比べて削減することができる。また、スイッチを制御する制御信号と、出力素子の高電圧信号との信号レベルの差を埋める回路も必要なく、電力回収回路専用のコンデンサも不要となる。また、出力素子の電位を切り替える処理に要する時間の短縮もできる。
コイル回路は、例えばコイルとダイオードから構成される回路であり、そのコイルは容量性負荷とスイッチを介してL−C共振を行うように接続されている。これにより、コイル回路と容量性負荷のL−C共振による容量性負荷へ電荷を供給する充電機能および容量性負荷に電荷を放出させる放電機能を具備する。また、それらの充電機能および放電機能により、電力回収動作の機能を実現する。
また、本発明の駆動回路においては、電力回収専用のコンデンサが必要ないので、そのコンデンサに付属する回路(電圧監視回路など)も必要なくなり、回路規模を削減することができるという効果がある。また、容量性負荷とコイルの共振を用いて、容量性負荷へ出力素子が印加する電圧の変化速度を速めることができる。これにより、出力素子の出力電位を切り替える処理に要する時間を短縮でき、上述したように維持放電期間において、壁電荷が移動するために必要な時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルPの輝度を向上させることなども期待できる。
次に、本発明の一実施形態である駆動回路を用いた表示装置の一例として、プラズマディスプレイパネルである交流駆動型PDP装置の実施形態について図を用いて説明する。
(第1の実施形態)
図1は、第1の実施形態による交流駆動型PDP(プラズマ ディスプレイ パネル)装置の駆動回路の概略構成例を示す図である。なお、この図1に示す本実施形態の駆動回路は、例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、図17に示したリセット期間やアドレス期間の動作にも対応可能である。また、図17に示した維持放電期間の走査電極Yにおける初回の電圧Vxの上乗せ動作にも対応可能である。また、この図1において、図18に示した符号と同一の符号を付したものは、同一の機能を有するものである。また、図1においても、図18と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。尚、X側回路およびY側回路双方の詳細な回路例については後述する。
図1は、第1の実施形態による交流駆動型PDP(プラズマ ディスプレイ パネル)装置の駆動回路の概略構成例を示す図である。なお、この図1に示す本実施形態の駆動回路は、例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、図17に示したリセット期間やアドレス期間の動作にも対応可能である。また、図17に示した維持放電期間の走査電極Yにおける初回の電圧Vxの上乗せ動作にも対応可能である。また、この図1において、図18に示した符号と同一の符号を付したものは、同一の機能を有するものである。また、図1においても、図18と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。尚、X側回路およびY側回路双方の詳細な回路例については後述する。
図1において、容量負荷20(以下、「負荷」と称す。)は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極Xおよび走査電極Yが形成されている。ここで、走査電極Yとは、複数の走査電極Y1〜Ynの中の任意の走査電極である。
まず、スイッチSW1、SW2は、電源から供給される電圧(Vs/2)の電源ライン(第1の電源線)とグランドとの間に直列に接続される。上記2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、このコンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。尚、コンデンサC1の一方の端子に接続される信号ラインを第1の信号ラインOUTAとし、他方の端子に接続される信号ラインを第2の信号ラインOUTBとする。
更に、上記2つのスイッチSW1、SW2の相互接続点とグランドとの間には、コイル回路Aが接続される。また、コイル回路Bの両端は、スイッチSW3の両端に並列接続される。言い換えると、第1の信号ラインOUTAとグランドの間に、コイル回路Aが接続され、第2の信号ラインOUTBとグランドの間にコイル回路Bが接続される。尚、コイル回路A、Bは、少なくともコイルを含む回路であり、そのコイルは負荷20とスイッチSW4、SW5を介してL−C共振するように構成されている。すなわち、コイル回路A、Bと負荷20により電力回収回路を構成する。
また、直列に接続されたスイッチSW4とスイッチSW5は、上記コンデンサC1の両端に接続される。そして、これら2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続される。また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。
上述したスイッチSW1〜SW5は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。上述したように駆動制御回路5は、論理回路等を用いて構成され、外部から供給される表示データD、クロックCLK、水平同期信号HSおよび垂直同期信号VS等に基づいて上記制御信号を生成し、スイッチSW1〜SW5に供給する。以上の構成により、図1の駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
ここで、上述したコイル回路A、Bの具体的な回路に置き換えて、上述した駆動回路の動作について説明する。
図2は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成である。図2に示すように、コイル回路Aは、ダイオードDAおよびコイルLAを具備し、コイル回路Bは、ダイオードDBとコイルLBを具備する。ダイオードDAのカソード端子は、スイッチSW1、SW2の相互接続点に接続される。別の表現では、ダイオードDAのカソード端子は、第1の信号ラインOUTAに接続される。また、ダイオードDAのアノード端子は、コイルLAを介してグランドに接続される。ダイオードDBのカソード端子は、コイルLBを介してグランドに接続される。また、ダイオードDBのアノード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。別の表現では、ダイオードDBのアノード端子は、第2の信号ラインOUTBに接続される。
上述したダイオードDAの順方向が示すように、コイル回路Aは、負荷20に対して、スイッチSW4を介して電荷を供給する充電回路である。また、ダイオードDBの順方向が示すように、コイル回路Bは、負荷20に対してスイッチSW5を介して電荷を放出させる放電回路である。これらのコイル回路AとスイッチSW4と負荷20から成る充電回路の充電処理と、コイル回路BとスイッチSW5と負荷20から成る放電回路の放電処理のタイミングを制御することで、負荷20に対する電力回収処理を実現する。尚、図2においてコイル回路A、Bの他の構成は、図1に示す構成と同じなので、説明を省略する。
次に、図2に示した駆動回路の動作について説明する。
図3は、図2に示した駆動回路の動作を示す波形図である。図3おいて、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図3は、図2に示した駆動回路の動作を示す波形図である。図3おいて、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1〜SW5がオフしている状態から、スイッチSW4がオンすると、負荷20に蓄積された電圧−Vs/2がスイッチSW4を介して第1の信号ラインOUTAに伝達され、第1の信号ラインOUTAの電圧が−Vs/2となり、その電圧はコンデンサC1の一方の端子に印加される。これにより、コンデンサC1の他方の端子における電位は−Vsへ変化し、第2の信号ラインOUTBの電圧も−Vsとなる(t11)。
そして、時刻t11の直後からコイルLAと負荷20の容量との間でスイッチSW4を介してL−C共振が行われることにより、グランドよりコイルLAおよびスイッチSW4を介して負荷20に電荷が供給されるので、第1の信号ラインOUTA及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図3の時刻t11〜t12に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW1、SW3をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧をVs/2にクランプする(t12)。次に、スイッチSW1、SW3、SW4をオフする(t13)。次に、スイッチSW5をオンする(t14)。これにより、負荷20に蓄積されている電圧Vs/2がスイッチSW5を介して第2の信号ラインOUTBに印加され、第2の信号ラインOUTBの電圧はVs/2となる。これにより、第1の信号ラインOUTAの電圧はVsまで上昇する。
そして、時刻t14の直後からコイルLBと負荷20の容量との間でスイッチSW5を介してL−C共振が行われることにより、コイルLBおよびスイッチSW5を介して負荷20が電荷をグランドへ放電するので、第2の信号ラインOUTB及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図3の時刻t14〜t15に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW2をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする(t15)。以上に示した動作により、図2に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに印加する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図3に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図3の出力ラインOUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Vs/2または電圧−Vs/2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルPの輝度を向上させることなども期待できる。
更に、図18に示した従来の駆動回路の回路構成と図2に示した本実施形態の駆動回路の回路構成を比べると、図18におけるスイッチSW6、SW7の分のスイッチ数が減少している。これにより、スイッチ制御の複雑さが軽減される。更に、図18のスイッチSW6、SW7を制御する制御信号をレベルシフトする回路を挿入したり、制御信号回路とスイッチSW6、SW7間の制御信号の伝達経路にフォトカプラ等を用いて電気的に分離したりする必要が無いため、部品点数を減少させることができる。また、図2の駆動回路は、図18の駆動回路が具備するコンデンサC2も削除できている。これにより、図18において不図示のコンデンサC2にかかる電圧を監視する回路も、コンデンサC2が無いので不要となる。これにより、更に部品点数を減少させることができる。
次に、図2に示した駆動回路の具体的な回路例(走査電極Y側を含む)について図を示して説明する。
図4は、図2に示した駆動回路の具体的な回路例を示す図である。図4において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極Xおよび走査電極Yが形成されている。ここで、走査電極Yとは、図15に示した走査電極Y1〜Ynの中の任意の走査電極である。
図4は、図2に示した駆動回路の具体的な回路例を示す図である。図4において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。負荷20には、共通電極Xおよび走査電極Yが形成されている。ここで、走査電極Yとは、図15に示した走査電極Y1〜Ynの中の任意の走査電極である。
まず、共通電極X側では、スイッチSW1、SW2は、図示しない電源から供給される電圧(Vs/2)の電源ラインとグランドとの間に直列に接続される。上記2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、このコンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。また、コンデンサC1と並列にコンデンサCxが接続されている。
また、直列接続されたスイッチSW4、SW5は、上記コンデンサC1の両端に接続される。そして、これら2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続されている。
また、図2と同様にコイル回路Aは、ダイオードDAおよびコイルLAを具備し、コイル回路Bは、ダイオードDBとコイルLBを具備する。ダイオードDAのカソード端子は、スイッチSW1、SW2の相互接続点に接続される。また、ダイオードDAのアノード端子は、コイルLAを介してグランドに接続される。ダイオードDBのカソード端子は、コイルLBおよびスイッチSW3を介してグランドに接続される。
このスイッチSW3は、上述したリセット期間やアドレス期間などに、第2の信号ラインOUTBに印加される電圧(Vs/2+Vw)や(Vs/2+Vx)が、そのままグランドに抜けてしまわないようにするためのスイッチである。また、ダイオードDBのアノード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。また、ダイオードD2のアノード端子は、ダイオードDBのカソード端子と接続され、ダイオードD2のカソード端子は、ダイオードDBのアノード端子に接続される。また、ダイオードDBのカソード端子は、コイルLBを介してグランドに接続される。
一方、走査電極Y側では、スイッチSW1'、SW2'は、図示しない電源から供給される電圧(Vs/2)の電源ラインとグランドとの間に直列に接続される。これら2つのスイッチSW1'、SW2'の相互接続点にはコンデンサC4の一方の端子が接続され、このコンデンサC4の他方の端子とグランドとの間には、スイッチSW3'が接続される。また、コンデンサC4と並列にコンデンサCyが接続されている。
また、直列接続されたスイッチSW4'、SW5'は、上記コンデンサC4の両端に接続される。そして、これら2つのスイッチSW4'、SW5'の相互接続点は出力ラインOUTC'を介して負荷20の走査電極Yに接続されている。尚、スイッチSW4'、SW5'は、スキャンドライバSDを構成している。スキャンドライバSDは、アドレス期間(図17を参照)のスキャン時にはスキャンパルスを出力して、ライン毎の走査電極Yの選択動作を行う。また、スイッチSW4'とコンデンサC4の一方の端子を接続する接続線を第3の信号ラインOUTA'とし、スイッチSW5'コンデンサC4の他方の端子を接続する接続線を第4の信号ラインOUTB'とする。
さらに、第4の信号ラインOUTB'と、書き込み電圧Vw(図17を参照)を発生する電源ラインとの間には、抵抗R1やnpnトランジスタTr1を含むスイッチSW8が接続される。また、第4の信号ラインOUTB'と、電圧Vx(図17を参照)を発生する電源ラインとの間には、nチャネルMOSトランジスタTr2、Tr3を含むスイッチSW9が接続される。
また、第3の信号ラインOUTA'は、コイル回路A'を介してグランドに接続される。また第4の信号ラインOUTB'は、コイル回路B'を介してグランドに接続される。また、コイル回路A'は、ダイオードDA'およびコイルLA'を具備し、コイル回路B'は、ダイオードDB'とコイルLB'を具備する。ダイオードDA'のカソード端子は、スイッチSW1'、SW2'の相互接続点に接続される。また、ダイオードDA'のアノード端子は、コイルLA'を介してグランドに接続される。
ダイオードDB'のカソード端子は、コイルLB'およびスイッチSW10を介してグランドに接続される。このスイッチSW10は、上述したリセット期間やアドレス機関などに、第4の信号ラインOUTB'に印加される電圧(Vs/2+Vw)や(Vs/2+Vx)が、そのままグランドに抜けてしまわないようにするためのスイッチである。また、ダイオードDB'のアノード端子は、コンデンサC4とスイッチSW3'の相互接続点に接続される。また、ダイオードD2'のアノード端子は、ダイオードDB'のカソード端子と接続され、ダイオードD2'のカソード端子は、ダイオードDB'のアノード端子に接続される。
尚、上述したスイッチSW1〜SW5、SW8〜SW10、SW1'〜SW5'およびトランジスタTr1〜Tr3は、図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。例えば、X側回路における出力ラインOUTCのVs/2からグランドレベル或いはグランドレベルから−Vs/2への立ち下げ動作のタイミングに合わせてY側回路でのスイッチ制御によりグランドを介してコンデンサC4に電荷を回収する電力回収動作を行う。
以上の構成により、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。
次に、上述したコイル回路A、Bの具体的な回路として図2と異なる構成例2について説明する。
図5は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成でを示す図である。図5において図2と異なる構成は、コイル回路Aにおいて図2に示したダイオードDAおよびコイルLAのグランドとの位置関係を逆にし、コイル回路Bにおいて図2に示したダイオードDBおよびコイルLBのグランドとの位置関係を逆にした点である。
図5は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成でを示す図である。図5において図2と異なる構成は、コイル回路Aにおいて図2に示したダイオードDAおよびコイルLAのグランドとの位置関係を逆にし、コイル回路Bにおいて図2に示したダイオードDBおよびコイルLBのグランドとの位置関係を逆にした点である。
すなわち、ダイオードDAのカソード端子は、コイルLAを介してスイッチSW1、SW2の相互接続点に接続される。別の表現では、ダイオードDAのカソード端子は、コイルLAを介して第1の信号ラインOUTAに接続される。また、ダイオードDAのアノード端子は、グランドに接続される。ダイオードDBのカソード端子は、グランドに接続される。また、ダイオードDBのアノード端子は、コイルLBを介してコンデンサC1とスイッチSW3の相互接続点に接続される。別の表現では、ダイオードDBのアノード端子は、コイルLBを介して第2の信号ラインOUTBに接続される。尚、図5においてコイル回路A、Bの他の構成は、図2に示す構成と同じなので、説明を省略する。また、図5に示した駆動回路は、図2と同様の動作を行うことは明らかであり、その説明を省略する。
次に、上述したコイル回路A、Bの具体的な回路として図2と異なる構成例3およびその動作について説明する。
図6は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成である。図6において図2と異なる構成は、コイル回路Aにおいて図2に示したダイオードDAがスイッチSW6に置き換わり、コイル回路Bにおいて図2に示したダイオードDBがスイッチSW7に置き換わった点である。
図6は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成である。図6において図2と異なる構成は、コイル回路Aにおいて図2に示したダイオードDAがスイッチSW6に置き換わり、コイル回路Bにおいて図2に示したダイオードDBがスイッチSW7に置き換わった点である。
すなわち、スイッチSW6の一方の端子は、コイルLAを介してスイッチSW1、SW2の相互接続点に接続される。別の表現では、スイッチSW6の一方の端子は、コイルLAを介して第1の信号ラインOUTAに接続される。また、スイッチSW6の他方の端子は、グランドに接続される。スイッチSW7の一方の端子は、グランドに接続される。また、スイッチSW7の他方の端子は、コイルLBを介してコンデンサC1とスイッチSW3の相互接続点に接続される。別の表現では、スイッチSW7の他方の端子は、コイルLBを介して第2の信号ラインOUTBに接続される。
次に、図6に示した駆動回路の動作について説明する。
図7は、図6に示した駆動回路の動作を示す波形図である。図7おいて、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1〜SW7がオフしている状態から、スイッチSW4およびスイッチSW6がオンすると、負荷20に蓄積された電圧−Vs/2がスイッチSW4を介して第1の信号ラインOUTAに伝達され、第1の信号ラインOUTAの電圧が−Vs/2となり、その電圧はコンデンサC1の一方の端子に供給される。これにより、コンデンサC1の他方の端子における電位は−Vsへ変化し、第2の信号ラインOUTBの電圧も−Vsとなる(t11)。
そして、時刻t11の直後からコイルLAと負荷20の容量との間でスイッチSW4、SW6を介してL−C共振が行われることにより、グランドよりコイルLAおよびスイッチSW4、SW6を介して負荷20に電荷が供給されるので、第1の信号ラインOUTA及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図7の時刻t11〜t12に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW1、SW3をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧をVs/2にクランプする(t12)。次に、スイッチSW1、SW3、SW4、SW6をオフする(t13)。次に、スイッチSW5、SW7をオンする(t14)。これにより、負荷20に蓄積されている電圧Vs/2がスイッチSW5を介して第2の信号ラインOUTBに印加され、第2の信号ラインOUTBの電圧はVs/2となる。これにより、第1の信号ラインOUTAの電圧はVsまで上昇する。
そして、時刻t14の直後からコイルLBと負荷20の容量との間でスイッチSW5、SW7を介してL−C共振が行われることにより、コイルLBおよびスイッチSW5、SW7を介して負荷20がグランドへ電荷を放電するので、第2の信号ラインOUTB及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図7の時刻t14〜t15に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW2をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする(t15)。以上に示した動作により、図6に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図7に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図7の出力ラインOUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて電圧Vs/2または電圧−Vs/2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保しながら、本実施形態の駆動回路の方が短い周期でサステイン動作を行うことができ、パネルPの輝度を向上させることができる。
更に、図18に示した従来の駆動回路の回路構成と図6に示した本実施形態の駆動回路の回路構成を比べると、図6の駆動回路は、図18の駆動回路が具備するコンデンサC2を具備せず、図18において不図示のコンデンサC2にかかる電圧を監視する回路も不要である。これにより、駆動回路の部品点数を減少させることができる。
次に、上述したコイル回路A、Bの具体的な回路として図2と異なる構成例4およびその動作について説明する。
図8は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成である。図8において図2と異なる構成は、コイル回路Aにおいては、図2に示したダイオードDAの順方向が逆になりスイッチSW7が追加されている点であり、コイル回路Bにおいては、図2に示したダイオードDBの順方向が逆になりスイッチSW6が追加された点である。図8においては、スイッチSW6は、負荷20へ電荷を供給するタイミングを指定するスイッチである。また、スイッチSW7は、負荷20へ電荷を放電させるタイミングを指定するスイッチである。
図8は、図1に示したコイル回路A、Bを具体的な回路に置き換えた駆動回路の概略構成である。図8において図2と異なる構成は、コイル回路Aにおいては、図2に示したダイオードDAの順方向が逆になりスイッチSW7が追加されている点であり、コイル回路Bにおいては、図2に示したダイオードDBの順方向が逆になりスイッチSW6が追加された点である。図8においては、スイッチSW6は、負荷20へ電荷を供給するタイミングを指定するスイッチである。また、スイッチSW7は、負荷20へ電荷を放電させるタイミングを指定するスイッチである。
図8に示すように、コイル回路Aは、ダイオードDAおよびコイルLAおよびスイッチSW7を具備し、コイル回路Bは、ダイオードDBとコイルLBおよびスイッチSW6を具備する。ダイオードDAのアノード端子は、スイッチSW1、SW2の相互接続点に接続される。別の表現では、ダイオードDAのアノード端子は、第1の信号ラインOUTAに接続される。また、ダイオードDAのカソード端子は、コイルLAおよびスイッチSW7を介してグランドに接続される。ダイオードDBのアノード端子は、コイルLBおよびスイッチSW6を介してグランドに接続される。また、ダイオードDBのカソード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。別の表現では、ダイオードDBのカソード端子は、第2の信号ラインOUTBに接続される。
上述したダイオードDAの順方向が示すように、コイル回路Aは、負荷20に対して、スイッチSW4を介して電荷を放出させる放電回路である。また、ダイオードDBの順方向が示すように、コイル回路Bは、負荷20に対してスイッチSW5を介して電荷を供給する充電回路である。これらのコイル回路AとスイッチSW4と負荷20から成る放電回路の放電処理と、コイル回路BとスイッチSW5と負荷20から成る充電回路の充電処理のタイミングを制御することで、負荷20に対する電力回収処理を実現する。尚、図8においてコイル回路A、Bの他の構成は、図2に示す構成と同じなので、説明を省略する。
次に、図8に示した駆動回路の動作について説明する。
図9は、図8に示した駆動回路の動作を示す波形図である。図9おいて、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図9は、図8に示した駆動回路の動作を示す波形図である。図9おいて、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1〜SW4、SW6、SW7がオフしていて、スイッチSW5がオンしている状態から、スイッチSW6がオンすると、負荷20に蓄積された電圧−Vs/2がスイッチSW5を介して第2の信号ラインOUTBに伝達される(t21)。
そして、時刻t21の直後からコイルLBと負荷20の容量との間でスイッチSW5、SW6を介してL−C共振が行われることにより、グランドよりコイルLBおよびスイッチSW5、SW6を介して負荷20に電荷が供給されるので、第2の信号ラインOUTB及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図9の時刻t21〜t22に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW1、SW3、SW4をオンして、スイッチSW5、SW6をオフすることにより、共通電極Xに印加される出力ラインOUTCの電圧をVs/2にクランプする(t22)。次に、スイッチSW1、SW3をオフして、スイッチSW7をオンする(t23)。これにより、負荷20に蓄積されている電圧Vs/2がスイッチSW4を介して第1の信号ラインOUTAに供給される。
そして、時刻t23の直後からコイルLAと負荷20の容量との間でスイッチSW4、SW7を介してL−C共振が行われることにより、コイルLAおよびスイッチSW4、SW7を介して負荷20がグランドへ電荷を放電するので、第1の信号ラインOUTA及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図9の時刻t23〜t24に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW4、SW7をオフして、スイッチSW2、SW5をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする(t24)。また、次に時刻t25でスイッチSW6がオンする直前にスイッチSW2はオフする。以上に示した動作により、図8に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図9に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図9の出力ラインOUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Vs/2または電圧−Vs/2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルPの輝度を向上させることなども期待できる。
更に、図18に示した従来の駆動回路の回路構成と図8に示した本実施形態の駆動回路の回路構成を比べると、図8の駆動回路は、図18の駆動回路が具備するコンデンサC2を具備せず、図18において不図示のコンデンサC2にかかる電圧を監視する回路も不要である。これにより、駆動回路の部品点数を減少させることができる。また、コンデンサC1にかかる電圧についても、スイッチ数が減り制御が簡単になったこと、および従来のグランドレベル期間に必要だったグランドレベルへの高精度な制御が不要となり、電圧監視回路がより簡略化したものもしくは不要となる。
(第2の実施形態)
次に、図1に示した駆動回路と構成の異なる第2の実施形態である駆動回路の概略構成について図を用いて説明する。
図10は、図1に示した駆動回路と構成の異なる第2の実施形態である駆動回路の概略構成を示す図である。なお、この図10に示す本実施形態の駆動回路は、図1と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、図17に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図10において、図1に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図10においても、図1と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
次に、図1に示した駆動回路と構成の異なる第2の実施形態である駆動回路の概略構成について図を用いて説明する。
図10は、図1に示した駆動回路と構成の異なる第2の実施形態である駆動回路の概略構成を示す図である。なお、この図10に示す本実施形態の駆動回路は、図1と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、図17に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図10において、図1に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図10においても、図1と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
図10において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。また、スイッチSW1、SW2は、電源から供給される電圧(Vs/2)の電源ラインとグランドとの間に直列に接続される。上記2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、このコンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。尚、コンデンサC1の一方の端子に接続される信号ラインを第1の信号ラインOUTAとし、他方の端子に接続される信号ラインを第2の信号ラインOUTBとする。
また、コンデンサC1の他方の端子とスイッチSW3の相互接続点には、コイル回路Cの一方の端子が接続される。また、コイル回路Cの他方の端子は、グランドに接続される。言い換えると、第2の信号ラインOUTBとグランドの間にコイル回路Cが接続されている。また、コイル回路Cは、ダイオードD10、D11とコイルL10、L11と、スイッチSW6、SW7を具備する。
ダイオードD10のカソード端子は、コイルL10およびスイッチSW7を介してグランドに接続される。また、ダイオードD10のアノード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。また、ダイオードD11のアノード端子は、コイルL11およびスイッチSW6を介してグランドに接続される。また、ダイオードD11のカソード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。すなわち、ダイオードD10のアノード端子およびダイオードD11のカソード端子は、第2の信号ラインOUTBに接続されている。
上述したダイオードD10の順方向が示すように、コイルL10は、負荷20に対して、スイッチSW5を介して電荷を放出させる放電機能を有する。また、ダイオードD11の順方向が示すように、コイルL11は、負荷20に対してスイッチSW5を介して電荷を供給する充電機能を有する。これらのコイルL10とスイッチSW5と負荷20から成る放電機能と、コイルL11とスイッチSW5と負荷20から成る充電機能を制御することで、負荷20に対する電力回収機能を実現する。尚、コイル回路Cの構成は、上述した限りではなく、少なくともコイルを含む回路であり、そのコイルは負荷20とL−C共振するように構成されている回路であればよい。
また、直列に接続されたスイッチSW4とスイッチSW5は、上記コンデンサC1の両端に接続される。そして、これら2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続される。また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。尚、上述したスイッチSW1〜SW5は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。以上の構成により駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
次に、図10に示した駆動回路の動作について説明する。
図11は、図10に示した駆動回路の動作を示す波形図である。図11において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図11は、図10に示した駆動回路の動作を示す波形図である。図11において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1〜SW4、SW6がオフしていて、スイッチSW5、SW7がオンしている状態から、スイッチSW6がオンする(t31)。これにより、コイルL11と負荷20の容量との間でスイッチSW5、SW6を介してL−C共振が行われることにより、グランドよりコイルL11およびダイオードD11およびスイッチSW5、SW6を介して負荷20に電荷が供給されるので、第2の信号ラインOUTB及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図11の時刻t31〜t32に示すように徐々に上昇してゆく。また、時刻t31〜t32の間であって、第2の信号ラインOUTBの電位がグランドレベルを超える前に、スイッチSW7はオフされる。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW5をオフして、スイッチSW3をオンすることにより、第2の信号ラインOUTBの電圧がグランドレベルに変化する(t32)。また、第2の信号ラインOUTBの変化に応じて第1の信号ラインOUTAの電圧はVs/2に変化する。次に、スイッチSW1、SW4、SW7をオンして、スイッチSW6をオフすると、第1の信号ラインOUTAの電圧Vs/2が負荷20へ印加される(t33)。これにより、出力ラインOUTCの電圧をVs/2にクランプする。
次に、時刻t34の直前にスイッチSW1、SW3、SW4をオフする。次に、時刻t34において、スイッチSW5をオンする。これにより、負荷20に蓄積されている電圧Vs/2がスイッチSW5を介して第2の信号ラインOUTBに供給され、第2の信号ラインOUTBの電圧はVs/2となる。これにより、第1の信号ラインOUTAの電圧はVsまで上昇する。
そして、時刻t34の直後からコイルL10と負荷20の容量との間でスイッチSW5、SW7を介してL−C共振が行われることにより、コイル回路CのダイオードD10およびコイルL10およびスイッチSW5、SW7を介して負荷20がグランドへ電荷を放電するので、第2の信号ラインOUTB及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図11の時刻t34〜t35に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW2をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする(t35)。以上に示した動作により、図10に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図11に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図11の出力ラインOUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Vs/2または電圧−Vs/2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルPの輝度を向上させることなども期待できる。
更に、図18に示した従来の駆動回路の回路構成と図10に示した本実施形態の駆動回路の回路構成を比べると、図10の駆動回路は、図18の駆動回路が具備するコンデンサC2を具備しておらず、図18において不図示のコンデンサC2にかかる電圧を監視する回路も不要である。これにより、駆動回路における部品点数を減少させることができる。
(第3の実施形態)
次に、図1に示した駆動回路と構成の異なる第3の実施形態である駆動回路の概略構成について図を用いて説明する。
次に、図1に示した駆動回路と構成の異なる第3の実施形態である駆動回路の概略構成について図を用いて説明する。
図12は、図1に示した駆動回路と構成の異なる第3の実施形態である駆動回路の概略構成を示す図である。なお、この図12に示す本実施形態の駆動回路は、図1と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、図17に示したリセット期間やアドレス期間の動作にも対応可能である。また、この図12において、図1に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図12においても、図1と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
図12において、負荷20は、1つの共通電極Xと1つの走査電極Yとの間に形成されているセルの合計の容量である。また、スイッチSW1、SW2は、電源から供給される電圧(Vs/2)の電源ラインとグランドとの間に直列に接続される。上記2つのスイッチSW1、SW2の相互接続点にはコンデンサC1の一方の端子が接続され、このコンデンサC1の他方の端子とグランドとの間には、スイッチSW3が接続される。尚、コンデンサC1の一方の端子に接続される信号ラインを第1の信号ラインOUTAとし、他方の端子に接続される信号ラインを第2の信号ラインOUTBとする。
また、スイッチSW1、SW2の相互接続点には、コイル回路Dの一方の端子が接続される。また、コイル回路Dの他方の端子は、グランドに接続される。言い換えると、第2の信号ラインOUTBとグランドの間にコイル回路Dが接続されている。また、コイル回路Dは、ダイオードD20、D21とコイルL20、L21を具備する。
ダイオードD20のアノード端子は、コイルL20を介してグランドに接続される。また、ダイオードD20のカソード端子は、スイッチSW1、SW2の相互接続点に接続される。また、ダイオードD21のカソード端子は、コイルL21を介してグランドに接続される。また、ダイオードD21のアノード端子は、スイッチSW1、SW2の相互接続点に接続される。すなわち、ダイオードD20のカソード端子およびダイオードD21のアノード端子は、第1の信号ラインOUTAに接続されている。
上述したダイオードD20の順方向が示すように、コイルL20は、負荷20に対してスイッチSW4を介して電荷を供給する充電機能を有する。また、ダイオードD21の順方向が示すように、コイルL21は、負荷20に対して、スイッチSW4を介して電荷を放出させる放電機能を有する。また、これらのコイルL20とスイッチSW4と負荷20から成る充電機能と、コイルL21とスイッチSW4と負荷20から成る放電機能を制御することで、負荷20に対する電力回収機能を実現する。尚、コイル回路Dの構成は、上述した限りではなく、少なくともコイルを含む回路であり、そのコイルは負荷20とスイッチSW4を介してL−C共振するように構成されている回路であればよい。
また、直列に接続されたスイッチSW4とスイッチSW5は、上記コンデンサC1の両端に接続される。そして、これら2つのスイッチSW4、SW5の相互接続点は出力ラインOUTCを介して負荷20の共通電極Xに接続される。また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。尚、上述したスイッチSW1〜SW5は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。以上の構成により駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
次に、図12に示した駆動回路の動作について説明する。
図13は、図12に示した駆動回路の動作を示す波形図である。図13において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図13は、図12に示した駆動回路の動作を示す波形図である。図13において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1〜SW5がオフしている状態から、スイッチSW4がオンする(t41)。これにより、第1の信号ラインOUTAは、−Vs/2まで一気に変化し、第2の信号ラインOUTBは、−Vsになる。次に、時刻t41の直後よりコイルL20と負荷20の容量との間でスイッチSW4を介してL−C共振が行われることにより、グランドよりコイル回路DのコイルL20およびダイオードD20およびスイッチSW4を介して負荷20に電荷が供給されるので、第1の信号ラインOUTA及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図13の時刻t41〜t42に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW1をオンすることにより、第1の信号ラインOUTAの電圧がVs/2にクランプされる(t42)。これにより、出力ラインOUTCの電圧もVs/2にクランプされる。次に、時刻t43の直前にスイッチSW1をオフする(t43)。これにより、コイルL21と負荷20の容量との間でスイッチSW4を介してL−C共振が行われることにより、コイルL21およびダイオードD21およびスイッチSW4を介して負荷20がグランドへ電荷を放電するので、第1の信号ラインOUTA及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図13の時刻t43〜t44に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW2およびスイッチSW5をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする(t44)。以上に示した動作により、図12に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図13に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図13の出力ラインOUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Vs/2または電圧−Vs/2を維持する時間を長くすることができる。これにより、上述したように維持放電期間において、壁電荷が移動するための時間が必要であり、その時間をより確実に確保することができる。更には、従来と同じ維持時間を確保して、本実施形態の駆動回路の方が維持放電をより安定的に行うことができ動作マージンの拡大及びパネルPの輝度を向上させることなども期待できる。
更に、図18に示した従来の駆動回路の回路構成と図12に示した本実施形態の駆動回路の回路構成を比べると、図18におけるスイッチSW6、SW7の分のスイッチ数が減少している。これにより、スイッチ制御の複雑さが軽減される。更に、図18のスイッチSW6、SW7を制御する制御信号をレベルシフトする回路を挿入したり、制御信号回路とスイッチSW6、SW7間の制御信号の伝達経路にフォトカプラ等を用いて電気的に分離したりする必要が無いため、部品点数を減少させることができる。また、図12の駆動回路は、図18の駆動回路が具備するコンデンサC2も削除できており、図18において不図示のコンデンサC2にかかる電圧を監視する回路も不要となる。これにより、更に部品点数を減少させることができる。
(第4の実施形態)
次に、図1に示した駆動回路と一部構成の異なる第4の実施形態である駆動回路の概略構成について図を用いて説明する。
次に、図1に示した駆動回路と一部構成の異なる第4の実施形態である駆動回路の概略構成について図を用いて説明する。
図14は、図1に示した駆動回路と一部構成の異なる第4の実施形態である駆動回路の概略構成例を示す図である。なお、この図14にの駆動回路において、図1の駆動回路と異なる点は、図1のスイッチSW2またはスイッチSW3とグランドとを接続する接続線に対して、電源回路DCが挿入されている点である。その他の構成は、図1と同様であるので説明を省略する。すなわち電源回路DCからの電源線(第2の電源線)が、スイッチSW2およびスイッチSW3と接続される。
ここで、電源回路DCは、±Pv(V)の任意の定電圧(第3の電位)を出力する電源回路である。これにより、第1の信号ラインOUTAの電位(第1の電位)および第2の信号ラインOUTBの電位(第2の電位)の調整を行うことができる。以上の構成により、例えば、図14におけるコイル回路A、Bが図2のような回路であった場合には、図3に示した電圧波形において、出力ラインOUTCの電圧波形を、電源回路DCの出力電圧に応じて全体的に上下させることができる。
以上の実施形態の説明では、Xが共通電極の場合について説明して来たが、幾つかに分割されていたり、或いは複数個の回路に接続されていたりする場合でも同一の効果がある。尚、その場合は、上述した容量負荷は分割された単位や、複数個の回路の個数に応じて定まる。
(第5の実施形態)
次に、図12に示した第3の実施形態における駆動回路の変形例である第5の実施形態における駆動回路の概略構成について図を用いて説明する。
次に、図12に示した第3の実施形態における駆動回路の変形例である第5の実施形態における駆動回路の概略構成について図を用いて説明する。
図20は、図12に示した第3の実施形態における駆動回路の変形例である第5の実施形態における駆動回路の概略構成を示す図である。なお、この図20に示す第5の実施形態の駆動回路は、図12と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、この図20において、図12に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図20においても、図12と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
図20に示す第5の実施形態の駆動回路において、図12に示した第3の実施形態の駆動回路と異なるのは、コイル回路Dの内部構成である。よって、図20に示した駆動回路においてコイル回路D以外の構成については説明を省略する。
図20に示すようにコイル回路Dは、ダイオードD50とコイルL50とを具備する。ダイオードD50のアノード端子は、コイルL50を介してグランドに接続される。また、ダイオードD50のカソード端子は、スイッチSW1、SW2の相互接続点に接続される。すなわち、ダイオードD50のカソード端子は、第1の信号ラインOUTAに接続されている。
上述したダイオードD50の順方向が示すように、コイルL50は、負荷20に対してスイッチSW4を介して電荷を供給する充電機能を有する。すなわち、これらのコイルL50とスイッチSW4と負荷20から、負荷20に対するL−C共振を利用した充電機能を実現している。尚、コイル回路Dの構成は、上述した限りではなく、少なくともコイルL50を含む回路であり、そのコイルL50は負荷20とスイッチSW4を介してL−C共振を利用した充電を行うように構成されている回路であればよい。
また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。尚、図20に示したスイッチSW1〜SW5は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
次に、図20に示した駆動回路の動作について説明する。
図21は、図20に示した駆動回路の動作を示す波形図である。図21において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図21は、図20に示した駆動回路の動作を示す波形図である。図21において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1、SW3、SW4がオフしてスイッチSW2、SW5がオンしている状態から、スイッチSW4がオンして、スイッチSW2、SW5がオフする(t61)。これにより、第1の信号ラインOUTAは、−Vs/2まで一気に変化し、第2の信号ラインOUTBは、−Vsまで変化する。次に、時刻t61の直後よりコイルL50と負荷20の容量との間でスイッチSW4を介してL−C共振が行われることにより、グランドよりコイル回路DのコイルL50およびダイオードD50およびスイッチSW4を介して負荷20に電荷が供給されるので、第1の信号ラインOUTA及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図21の時刻t61〜t62に示すように徐々に上昇してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW1、SW3をオンすることにより、第1の信号ラインOUTAの電圧がVs/2にクランプされ、第2の信号ラインOUTBの電圧がグランドにクランプされる(t62)。これにより、出力ラインOUTCの電圧もVs/2にクランプされる。次に、時刻t63において、スイッチSW4をオフして、スイッチSW5をオンする。これにより、スイッチSW3、SW5を介して負荷20からグランドへ電荷を放電するので、出力ラインOUTCの電位は+Vs/2からグランドレベルまで下降する。
次に、時刻t64において、スイッチSW1、SW3をオフして、スイッチSW2をオンすることにより、第1の信号ラインOUTAの電位が時刻t65までにグランドレベルに変化し、第2の信号ラインOUTBの電位が時刻t65までに−Vs/2に変化する。これにより、出力信号ラインOUTCの電位は第2の信号ラインOUTBと同じ−Vs/2まで下降する。
以上に示した動作により、図20に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図21に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図21の出力ラインOUTCの立ち上がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧Vs/2を維持する時間を長くすることができる。
(第6の実施形態)
次に、図12に示した第3の実施形態における駆動回路の変形例である第6の実施形態における駆動回路の概略構成について図を用いて説明する。
次に、図12に示した第3の実施形態における駆動回路の変形例である第6の実施形態における駆動回路の概略構成について図を用いて説明する。
図22は、図12に示した第3の実施形態における駆動回路の変形例である第6の実施形態における駆動回路の概略構成を示す図である。なお、この図22に示す第6の実施形態の駆動回路は、図12と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、この図22において、図12に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図22においても、図12と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
また、図22に示す第6の実施形態の駆動回路において、図12に示した第3の実施形態の駆動回路と異なるのは、コイル回路Dの内部構成である。よって、図22に示した駆動回路においてコイル回路D以外の構成については説明を省略する。
図22に示すようにコイル回路Dは、ダイオードD60とコイルL60とスイッチSW8を具備する。ダイオードD60のカソード端子は、コイルL60およびスイッチSW8を介してグランドに接続される。また、ダイオードD60のアノード端子は、スイッチSW1、SW2の相互接続点に接続される。すなわち、ダイオードD60のアノード端子は、第1の信号ラインOUTAに接続されている。
上述したダイオードD60の順方向が示すように、コイルL60は、負荷20に対してスイッチSW4、SW8を介して電荷を放電させる放電機能を有する。すなわち、これらのコイルL60とスイッチSW4と負荷20から、負荷20に対するL−C共振を利用した放電機能を実現している。尚、コイル回路Dの構成は、上述した限りではなく、少なくともコイルL60を含む回路であり、そのコイルL60は負荷20とスイッチSW4を介してL−C共振を利用した放電を行うように構成されている回路であればよい。
また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。尚、図22に示したスイッチSW1〜SW5およびスイッチSW8は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
次に、図22に示した駆動回路の動作について説明する。
図23は、図22に示した駆動回路の動作を示す波形図である。図23において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図23は、図22に示した駆動回路の動作を示す波形図である。図23において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1、SW3、SW4、SW8がオフしてスイッチSW2、SW5がオンしている状態から、スイッチSW4がオンして、スイッチSW5がオフする(t71)。これにより、スイッチSW2、SW4を介して出力ラインOUTCとグランドが接続されるので、出力ラインOUTCの電位は−Vs/2からグランドレベルまで上昇する。
次に、時刻t72において、スイッチSW2がオフして、時刻t73で、スイッチSW1、SW3がオンすると、第1の信号ラインOUTAは、グランドレベルからVs/2まで上昇し、第2の信号ラインOUTBは−Vs/2からグランドレベルまで上昇する。これにより、第1の信号ラインOUTAが出力ラインOUTCに接続されるので、出力ラインOUTCの電圧もグランドレベルからVs/2に上昇する。
次に、時刻t74の直前にスイッチSW1、SW3、SW4をオフして、時刻t74にスイッチSW8をオンすると、コイルL60と負荷20の容量との間でスイッチSW4を介してL−C共振が行われる。これにより、スイッチSW8、コイルL60、ダイオードD60およびスイッチSW4を介して負荷20がグランドへ電荷を放電するので、第1の信号ラインOUTA及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図23の時刻t74〜t75に示すように徐々に下降してゆく。
次に、時刻t75において、このL−C共振時に発生するピーク電圧に到達する前にスイッチSW2およびスイッチSW5をオンして、スイッチSW8をオフすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする。以上に示した動作により、図22に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図23に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図23の出力ラインOUTCの立ち下がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧Vs/2を維持する時間を長くすることができる。
(第7の実施形態)
次に、図10に示した第2の実施形態における駆動回路の変形例である第7の実施形態における駆動回路の概略構成について図を用いて説明する。
次に、図10に示した第2の実施形態における駆動回路の変形例である第7の実施形態における駆動回路の概略構成について図を用いて説明する。
図24は、図10に示した第2の実施形態における駆動回路の変形例である第7の実施形態における駆動回路の概略構成を示す図である。なお、この図24に示す第7の実施形態の駆動回路は、図10に示した駆動回路と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、この図24において、図10に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図24においても、図10と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
また、図24に示す第7の実施形態の駆動回路において、図10に示した第2の実施形態の駆動回路と異なるのは、コイル回路Cの内部構成である。よって、図24に示した駆動回路においてコイル回路C以外の構成については説明を省略する。
図24に示すようにコイル回路Cは、ダイオードD70とコイルL70とを具備する。ダイオードD70のカソード端子は、コイルL70を介してグランドに接続される。また、ダイオードD70のアノード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。すなわち、ダイオードD70のアノード端子は、第2の信号ラインOUTBに接続される。
上述したダイオードD70の順方向が示すように、コイルL70は、負荷20に対して、スイッチSW5を介して電荷を放出させる放電機能を実現する。尚、コイル回路Cの構成は、上述した限りではなく、少なくともコイルL70を含む回路であり、そのコイルL70は負荷20とL−C共振することで負荷20に電荷を放出させるように構成されている回路であればよい。
また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。尚、図24に示したスイッチSW1〜SW5は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
次に、図24に示した駆動回路の動作について説明する。
図25は、図24に示した駆動回路の動作を示す波形図である。図25において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図25は、図24に示した駆動回路の動作を示す波形図である。図25において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1、SW3、SW4がオフしてスイッチSW2、SW5がオンしている状態から、スイッチSW4がオンして、スイッチSW5がオフする(t81)。これにより、スイッチSW2、SW4を介して出力ラインOUTCとグランドが接続されるので、出力ラインOUTCの電位は−Vs/2からグランドレベルまで上昇する。
次に、時刻t82において、スイッチSW2がオフして、時刻t83において、スイッチSW1、SW3がオンすると、第1の信号ラインOUTAは、グランドレベルからVs/2まで上昇し、第2の信号ラインOUTBは−Vs/2からグランドレベルまで上昇する。これにより、第1の信号ラインOUTAが出力ラインOUTCに接続されるので、出力ラインOUTCの電圧がグランドレベルからVs/2に上昇する。
次に、時刻t84において、スイッチSW1、SW3、SW4をオフする。次に、時刻t85において、スイッチSW5をオンする。これにより、負荷20に蓄積されている電圧Vs/2がスイッチSW5を介して第2の信号ラインOUTBに供給され、第2の信号ラインOUTBの電圧は瞬間的にVs/2となる。これにより、第1の信号ラインOUTAの電圧は瞬間的にVsまで上昇する。
そして、時刻t85の直後からコイルL70と負荷20の容量との間でスイッチSW5を介してL−C共振が行われる。これにより、コイル回路CのダイオードD70およびコイルL70およびスイッチSW5を介して負荷20がグランドへ電荷を放電するので、第2の信号ラインOUTB及び出力ラインOUTCの電位は+Vs/2からグランドレベルの電位を経て−Vs/2に向かって下降する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図25の時刻t85〜t86に示すように徐々に下降してゆく。
次に、この共振時に発生するピーク電圧に到達する前にスイッチSW2をオンすることにより、共通電極Xに印加される出力ラインOUTCの電圧を−Vs/2にクランプする(t86)。以上に示した動作により、図24に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図24の波形を、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tがあるが、図24の出力ラインOUTCの電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅およびボトム幅である電圧Vs/2または電圧−Vs/2を維持する時間を長くすることができる。
(第8の実施形態)
次に、図10に示した第2の実施形態における駆動回路の変形例である第8の実施形態における駆動回路の概略構成について図を用いて説明する。
次に、図10に示した第2の実施形態における駆動回路の変形例である第8の実施形態における駆動回路の概略構成について図を用いて説明する。
図26は、図10に示した第2の実施形態における駆動回路の変形例である第8の実施形態における駆動回路の概略構成を示す図である。なお、この図26に示す第8の実施形態の駆動回路は、図10に示した駆動回路と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、この図26において、図10に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。また、図26においても、図10と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
また、図26に示す第8の実施形態の駆動回路において、図10に示した第2の実施形態の駆動回路と異なるのは、コイル回路Cの内部構成である。よって、図26に示した駆動回路においてコイル回路C以外の構成については説明を省略する。
図26に示すようにコイル回路Cは、ダイオードD80とコイルL80とスイッチSW9とを具備する。ダイオードD80のアノード端子は、コイルL80およびスイッチSW9を介してグランドに接続される。また、ダイオードD80のカソード端子は、コンデンサC1とスイッチSW3の相互接続点に接続される。すなわち、ダイオードD80のカソード端子は、第2の信号ラインOUTBに接続される。
上述したダイオードD80の順方向が示すように、コイルL80は、負荷20に対して、スイッチSW5を介して電荷を充電させる充電機能を実現する。尚、コイル回路Cの構成は、上述した限りではなく、少なくともコイルL80を含む回路であり、そのコイルL80は負荷20とL−C共振することで負荷20に電荷を供給するように構成されている回路であればよい。
また、図示していないが、負荷20の走査電極Y側にも同様の回路が接続される。尚、図26に示したスイッチSW1〜SW5およびスイッチSW9は、例えば図15に示した駆動制御回路5からそれぞれ供給される制御信号により制御される。以上の構成により本実施形態の駆動回路は、セル中の共通電極Xと走査電極Yが放電する期間である維持放電期間に維持放電を行う。
次に、図26に示した駆動回路の動作について説明する。
図27は、図26に示した駆動回路の動作を示す波形図である。図27において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
図27は、図26に示した駆動回路の動作を示す波形図である。図27において、第1の信号ラインOUTAと、第2の信号ラインOUTBと、出力ラインOUTCの電圧波形を一緒に表示している。ここで、それらの電圧波形の縦軸は出力ラインOUTCの電圧値に合っており、見やすくするため出力ラインOUTCの電圧波形と重ならないよう、第1の信号ラインOUTAの電圧波形は少し持ち上げて、第2の信号ラインOUTBの電圧波形は少し持ち下げて表示している。
まず、第1の信号ラインOUTAがグランドレベル、第2の信号ラインOUTBおよび出力ラインOUTCが−Vs/2でスイッチSW1、SW3、SW4、SW9がオフしてスイッチSW2、SW5がオンしている状態から、スイッチSW2がオフして、スイッチSW9がオンする(t91)。これにより、コンデンサC1のスイッチSW3側の端子がグランドレベルに変化し始める。すなわち、コイルL80と負荷20の容量との間でスイッチSW5を介してL−C共振が行われることにより、グランドよりコイルL80およびダイオードD80およびスイッチSW5を介して負荷20に電荷が供給される。これにより、第2の信号ラインOUTB及び出力ラインOUTCの電位は−Vs/2からグランドレベルの電位を経て+Vs/2に向かって上昇する。このような電流の流れによって、共通電極Xに印加される出力ラインOUTCの電圧は図27の時刻t91〜t92に示すように徐々に上昇してゆく。
次に、時刻t92において、このL−C共振時に発生するピーク電圧に到達する前にスイッチSW5、SW9をオフして、スイッチSW1、SW3、SW4をオンすることにより、第1の信号ラインOUTAがVs/2に変化し、第2の信号ラインOUTBの電圧がグランドレベルに変化する。また、第1の信号ラインOUTAの変化に応じて出力ラインOUTCの電圧もVs/2に変化する。すなわち、第1の信号ラインOUTAがVs/2にクランプされることで、出力ラインOUTCの電圧もVs/2にクランプされる。
次に、時刻t93において、スイッチSW4をオフして、スイッチSW5をオンする。これにより、スイッチSW3、SW5を介して負荷20からグランドへ電荷を放電するので、出力ラインOUTCの電位は+Vs/2からグランドレベルまで下降する。
次に、時刻t94において、スイッチSW1、SW3をオフして、スイッチSW2をオンすることにより、第1の信号ラインOUTAの電位が時刻t95までにグランドレベルに変化し、第2の信号ラインOUTBの電位が時刻t95までに−Vs/2にする。これにより、出力ラインOUTCの電位は第2の信号ラインOUTBと同じ−Vs/2まで下降する。
以上に示した動作により、図26に示した駆動回路は、維持放電期間の間、共通電極Xへ−Vs/2〜Vs/2まで変化する電圧を印加する。また、上述した共通電極Xに供給する電圧と極性の異なる電圧(+Vs/2,−Vs/2)を各表示ラインの走査電極Yに交互に印加する。以上により、交流駆動型PDP装置は、維持放電を行うことができる。
また、図27に示すように、従来の波形図である図19と比較すると、図19にあるグランドレベルの期間Tが、図27の出力ラインOUTCの立ち上がり部分の電圧波形には無い。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、従来に比べて維持放電パルスのトップ幅である電圧Vs/2を維持する時間を長くすることができる。
(第1の実施形態の変形例)
次に、図2に示した第1の実施形態における駆動回路の変形例について図を用いて説明する。
次に、図2に示した第1の実施形態における駆動回路の変形例について図を用いて説明する。
図28は、図2に示した第1の実施形態における駆動回路の変形例を示す図である。なお、この図28に示す駆動回路は、図2に示した駆動回路と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、図28においても、図2と同様にX側回路の概略構成のみ示し、Y側回路は同様の構成および動作であるため省略している。
また、図28に示す駆動回路において、図2に示した第1の実施形態の駆動回路と異なるのは、コイルLAがコイルLA1に、コイルLBがコイルLB1に変更された点のみである。これは、図2に示した第1の実施形態の駆動回路ではコイルLAとコイルLBが同じインダクタンス値であったが、図28に示す駆動回路ではコイルLA1とコイルLB1との間でインダクタンス値はLA1>LB1またはLA1<LB1の関係である。よって、図28に示した駆動回路の構成については説明を省略する。
次に、図28に示した駆動回路の動作について説明する。まず、コイルLA1とコイルLB1のインダクタンス値の関係がLA1>LB1である場合の駆動回路の動作について説明する。
図29は、コイルLA1とコイルLB1のインダクタンス値の関係がLA1>LB1である場合の図28に示した駆動回路の動作を示す波形図である。図29に示す時刻t101〜t105の動作の概略は、図3に示した時刻t11〜t15の動作の概略と同様なので説明を省略する。また、図29において、図3の動作と比べて異なる点は、t101からt102までの期間が長い点と、L−C共振により到達する最大の電圧値が大きいという点である。すなわち、第1の信号ラインOUTAにつながるコイルLA1のインダクタンス値が大きいので、L−C共振の立ち上がり時間がかかるが、立ち上がり時の最大電圧が高くなる。これにより、スイッチSW1がオンすることで、第1の信号ラインOUTAおよび出力信号ラインOUTCをVs/2にクランプする再に必要な消費電力を削減できる。
次に、コイルLA1とコイルLB1のインダクタンス値の関係がLA1<LB1である場合の駆動回路の動作について説明する。
図30は、コイルLA1とコイルLB1のインダクタンス値の関係がLA1<LB1である場合の図28に示した駆動回路の動作を示す波形図である。図30に示す時刻t111〜t115の動作の概略は、図3に示した時刻t11〜t15の動作の概略と同様なので説明を省略する。また、図30において、図3の動作と比べて異なる点は、t114からt115までの期間が長い点と、その期間におけるL−C共振により到達する最大の電圧値が大きいという点である。すなわち、第2の信号ラインOUTBにつながるコイルLB1のインダクタンス値が大きいので、L−C共振の立ち下がり時間は長くなるが、L−C共振による立ち下がり時の電圧変動幅が大きくなる。これにより、維持放電期間における放電時には、出力ラインOUTCの電圧の立ち下がりの速さよりもL−C共振を利用した電圧変動幅を大きくすることで、−Vs/2へクランプ処理する時の消費電力の低減を行うことが可能である。
次に、図4に示した図2の駆動回路の具体的な回路例(走査電極Y側を含む)の変形例について図を示して説明する。図31は、図4に示した図2の駆動回路の具体的な回路例(走査電極Y側を含む)の変形例を示す図である。図4の回路例と異なる点は、X側回路においてダイオードD3を追加してダイオードD2のカソード端子の接続先を変更した点である。具体的には、コイルLAとダイオードDAの相互接続点とダイオードD3のカソード端子を接続し、スイッチSW2を構成するp型MOSFETのドレイン端子とダイオードD3のアノード端子を接続し、ダイオードD2のアノード端子をスイッチSW3のn型MOSFETのドレイン端子に接続する。また、Y側回路においては、ダイオードD3’をX側回路と同様に追加するのみである。以上の構成により、第1の信号ラインOUTAに発生するノイズを押さえ込むことができる。
次に、図31に示した図2の駆動回路の具体的な回路例の変形例と一部構成が異なる他の変形について図を示して説明する。図32は、図4に示した図2の駆動回路の具体的な回路例(走査電極Y側を含む)の他の変形例を示す図である。図32において、図31と異なる点は、図31のスイッチSW2、SW2’およびスイッチSW3、SW3’が、図32においては構成の異なるスイッチSW2a、SW2’aおよびスイッチSW3a、SW3’aとなっている点である。以下、図31と構成の異なる部分についてのみ説明する。
図32に示すように、各スイッチSW2a、SW2’aおよびスイッチSW3a、SW3’aは、p型MOSFETとn型MOSFETより構成されている。スイッチSW2aは、第1の信号ラインOUTAとグランドの間に、n型MOSFETとp型MOSFETを直列(p型MOSFETがグランド側)に接続した構成であり、n型MOSFETとp型MOSFETの相互接続点にダイオードD3のアノード端子が接続されている。同様に、スイッチSW2’aは、第3の信号ラインOUTA’とグランドの間に、n型MOSFETとp型MOSFETを直列(p型MOSFETがグランド側)に接続した構成であり、n型MOSFETとp型MOSFETの相互接続点にダイオードD3’のアノード端子が接続されている。
また、スイッチSW3aは、第2の信号ラインOUTBとグランドの間に、p型MOSFETとn型MOSFETを直列(n型MOSFETがグランド側)に接続した構成であり、p型MOSFETとn型MOSFETの相互接続点にダイオードD2のカソード端子が接続されている。また、スイッチSW3’aは、第4の信号ラインOUTB’とグランドの間に、p型MOSFETとn型MOSFETを直列(n型MOSFETがグランド側)に接続した構成であり、p型MOSFETとn型MOSFETの相互接続点にダイオードD2’のカソード端子が接続されている。以上に示すように、図32の回路構成では、図31の回路構成に比べてダイオードの使用数が少なくなるので、部品点数が削減できるという効果を得られる。
また、図32に示したスイッチSW2a、SW2’aおよびスイッチSW3a、SW3’aの変形例として、例えばn型MOSFETを2つ用いた回路構成が考えられる。具体的には、2つのn型MOSFETのソース端子同士を接続して、一方のn型MOSFETのドレイン端子を上述した第1〜第4の信号ラインへ接続し、他方のn型MOSFETのドレイン端子をグランドに接続する構成である。スイッチSW2a、SW2’aおよびスイッチSW3a、SW3’aが変形例のような回路構成であっても、図32の回路構成と同様の機能と効果を得ることができる。
次に、図31に示した具体的な駆動回路においてスイッチSW4’およびスイッチSW5’と負荷20のより詳細な構成例について説明する。図33は、図31に示した具体的な駆動回路においてスイッチSW4’およびスイッチSW5’と負荷20のより詳細な構成例を示す図である。図33に示すように、Y側回路においては、複数のセル(負荷20のこと)に対してそれぞれスイッチSW4’aとスイッチSW5’a、スイッチSW4’bとスイッチSW5’b、スイッチSW4’cとスイッチSW5’c、…というように、スイッチSW4’xとスイッチSW5’x(x:a、b、c、…とする)を対として設置している。ここで、複数のセルとは図15に示した各画素を示す。
また、図31に示した駆動回路の動作について説明する。特に、1つのサブフィールドにおけるアドレス期間と、維持放電期間の動作について説明する。アドレス期間においては、ある表示ラインに相当する走査電極Yに電圧を印加するときは、線順次に選択された走査電極YにおいてスイッチSW4’およびスイッチSW5’を制御することで(−Vs/2)レベル、非選択の走査電極Yには例えばグランドレベルの電圧が印加される。
具体的には、まずスイッチSW1’がオンすることで、コンデンサC4にVs/2が蓄積される。次に、スイッチSW1’をオフしてスイッチSW2’をオンすることでコンデンサC4の上部がグランドレベルに、コンデンサC4の下部が−Vs/2の電位となる。次に、スイッチSW5’をオンすることで、走査電極Yに−Vs/2を供給する。また、走査電極Yをグランドレベルにするには、スイッチSW4’とスイッチSW2’を同時にオンすればよい。
その後、維持放電期間になると、全てのスイッチSW4’およびスイッチSW5’を制御することで全ての走査電極Yに電圧(−Vs/2、Vs/2)を交互に印加して維持放電を行う。また、一部のスイッチSW4’およびスイッチSW5’を制御することで一部の走査電極Yに電圧(−Vs/2、Vs/2)を交互に印加することも可能である。
以上に示したように、アドレス期間に走査電極Yに選択的に電圧を印加するためのスイッチと、維持放電期間に走査電極Yに電圧を印加するためのスイッチは、共通のスイッチSW4’およびスイッチSW5’を使用している。従来は、別々のスイッチで構成されており、本実施形態のように各セルに設置されるスイッチを共通化することで、スイッチの数を減らすことができるという効果が得られる。
次に、図33に示した具体的な駆動回路の変形例について説明する。図34は、図33に示した具体的な回路の変形例である。図34に示すように、Y側回路のみではなく、X側回路についても各セル(負荷20)に対してスイッチSW4xおよびスイッチSW5x(x:a、b、c、…とする)を対にして設置してもよい。この図33に示す構成により、従来のようにX側の電極が共通電極であった場合に比べて、X電極とY電極とをそれぞれ独立に制御することが可能となる。これにより、複雑な制御にも対応することができる。
(第9の実施形態)
次に、図4に示した第1の実施形態における具体的な駆動回路の変形例である第9の実施形態における駆動回路の概略構成について図を用いて説明する。
次に、図4に示した第1の実施形態における具体的な駆動回路の変形例である第9の実施形態における駆動回路の概略構成について図を用いて説明する。
図35は、図4に示した第1の実施形態における駆動回路の変形例である第9の実施形態における駆動回路の概略構成を示す図である。なお、この図35に示す第9の実施形態の駆動回路は、図4に示した駆動回路と同様に例えば図15に全体構成および図16Aから図16Cにセル構成を示した交流駆動型PDP装置(表示装置)1に適用することが可能である。また、この図35において、図4に示した符号と同一の符号を付したものは、同一の機能を有するものであり説明を省略する。
また、図35に示す第9の実施形態の駆動回路において、図4に示した第1の実施形態の駆動回路と異なるのは、X側回路が無い点と、SW1’に電圧Vsが印加されている点である。よって、図35に示した駆動回路の構成については説明を省略する。
次に、図35に示した駆動回路の動作について説明する。
図36は、図35に示した駆動回路の動作を示す波形図である。図36は、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分における、X電極、Y電極、アドレス電極へ印加する電圧の波形例を示している。1つのサブフィールドは、図17で説明したように、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
図36は、図35に示した駆動回路の動作を示す波形図である。図36は、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分における、X電極、Y電極、アドレス電極へ印加する電圧の波形例を示している。1つのサブフィールドは、図17で説明したように、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
図35からも明らかであり、図36に示すようにX電極はグランドレベルに固定されている。リセット期間においては、まず、走査電極Yへ印加する電圧は、電圧Vwと電圧Vsとを加算した電圧が印加される。このとき、電圧Vs+Vwは時間経過とともに徐々に上昇してゆく。これにより、共通電極Xと走査電極Yとの電位差がVs+Vwとなり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される(全面書き込み)。
次に、走査電極Yの電圧をグランドレベルに戻した後、走査電極Yに対する印加電圧が−Vsに落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、蓄積されていた壁電荷が消去される(全面消去)。
次に、アドレス期間においては、表示データに応じて各セルのオン/オフを行うために、線順次でアドレス放電が行われる。このとき、ある表示ラインに相当する走査電極Yに電圧を印加するときは、線順次により選択された走査電極Yには−Vsレベル、非選択の走査電極Yにはグランドレベルの電圧が印加される。
このとき、各アドレス電極A1〜Am中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ajには、電圧Vaのアドレスパルスが選択的に印加される。
その後、維持放電期間になると、走査電極Yの電圧は−Vsまで下がった後に徐々に上昇してゆく。このとき、その一部の電荷をコイルLA’により構成される電力回収回路から放電する。そして、グランドレベルを通り過ぎて、その上昇のピークに到達する前に、走査電極Yの電圧をVsにクランプする。
また、走査電極Yの印加電圧を電圧Vsから−Vsにするときには、印加電圧を徐々に下降させるとともに、セルに蓄積されていた電荷の一部を電力回収回路に回収する。このようにして維持放電期間には、走査電極Yに電圧(+Vs,−Vs)を交互に印加して維持放電を行い、1サブフィールドの映像を表示する。
次に、図35に示した第9の実施形態の駆動回路における変形例について説明する。
図37は、図35に示した第9の実施形態の駆動回路における変形例を示す図である。図37において、図35に示した第9の実施形態における駆動回路と異なる部分は、X側回路としてスイッチSWaとスイッチSWbを有する点である。よって、図37の構成についての説明は省略する。また、X側回路の構成は、スイッチSWaとSWbが電圧Vxを供給する電源とグランドの間に直列に接続されている。また、スイッチSWaとSWbの相互接続点が出力ラインOUTCを介して負荷20のX電極に接続される。
図37は、図35に示した第9の実施形態の駆動回路における変形例を示す図である。図37において、図35に示した第9の実施形態における駆動回路と異なる部分は、X側回路としてスイッチSWaとスイッチSWbを有する点である。よって、図37の構成についての説明は省略する。また、X側回路の構成は、スイッチSWaとSWbが電圧Vxを供給する電源とグランドの間に直列に接続されている。また、スイッチSWaとSWbの相互接続点が出力ラインOUTCを介して負荷20のX電極に接続される。
次に、図37に示した駆動回路の動作について説明する。
図38は、図37に示した駆動回路の動作を示す波形図である。図38は、図36と同様に、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分における、X電極、Y電極、アドレス電極へ印加する電圧の波形例を示している。図38において、図36と異なる部分は、リセット期間およびアドレス期間におけるX電極への電圧Vxの印加波形であり、以下、この異なる部分について説明を行う。
図38は、図37に示した駆動回路の動作を示す波形図である。図38は、図36と同様に、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分における、X電極、Y電極、アドレス電極へ印加する電圧の波形例を示している。図38において、図36と異なる部分は、リセット期間およびアドレス期間におけるX電極への電圧Vxの印加波形であり、以下、この異なる部分について説明を行う。
図38に示すように、リセット期間においては、まず、共通電極Xはグランドレベルであり、走査電極Yへ印加する電圧は、電圧Vwと電圧Vsとを加算した電圧が印加される。このとき、電圧Vs+Vwは時間経過とともに徐々に上昇してゆく。これにより、共通電極Xと走査電極Yとの電位差がVs+Vwとなり、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される(全面書き込み)。
次に、走査電極Yの電圧をグランドレベルに戻した後、共通電極Xに電圧Vxが印加され、走査電極Yに対する印加電圧が−Vsに落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、蓄積されていた壁電荷が消去される(全面消去)。尚、本実施形態においては、電圧Vxはプラス方向の電圧であったば、全面消去に適切な電圧であれば、マイナス方向の電圧であっても構わない。
次に、アドレス期間においては、表示データに応じて各セルのオン/オフを行うために、線順次でアドレス放電が行われる。このとき、ある表示ラインに相当する走査電極Yに電圧を印加するときは、線順次により選択された走査電極Yには−Vsレベル、非選択の走査電極Yにはグランドレベルの電圧が印加される。また、共通電極Xには、電圧Vxが印加される。この場合も、電圧Vxの値は、維持放電を起すのに適切な電圧であればよい。
その後、維持放電期間の動作は、図36の動作と同様なので説明を省略する。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
(付記1) 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と第3の電位を供給する供給ラインとの間に接続されたコイル回路とを具備し、
前記第2の信号ラインに前記第3の電位を供給した後に、前記第1の信号ラインから前記第1の電位を供給し、前記第1の信号ラインに前記第3の電位を供給した後に、前記第2の信号ラインから前記第2の電位を供給することを特徴とする駆動回路。
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と第3の電位を供給する供給ラインとの間に接続されたコイル回路とを具備し、
前記第2の信号ラインに前記第3の電位を供給した後に、前記第1の信号ラインから前記第1の電位を供給し、前記第1の信号ラインに前記第3の電位を供給した後に、前記第2の信号ラインから前記第2の電位を供給することを特徴とする駆動回路。
(付記2) 前記第3の電位はグランドレベルであることを特徴とする付記1に記載の駆動回路。
(付記3) 前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと
を更に具備し、
前記コイル回路の少なくとも一つは、前記第1のスイッチまたは前記第2のスイッチに対して直列に接続されること
を特徴とする付記1に記載の駆動回路。
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと
を更に具備し、
前記コイル回路の少なくとも一つは、前記第1のスイッチまたは前記第2のスイッチに対して直列に接続されること
を特徴とする付記1に記載の駆動回路。
(付記4) 前記コイル回路は、コイルとスイッチより構成されることを特徴とする付記1に記載の駆動回路。
(付記5) 前記コイル回路は、コイルとダイオードより構成されることを特徴とする付記1に記載の駆動回路。
(付記6) 前記コイル回路は、更にスイッチを含む構成であることを特徴とする付記5に記載の駆動回路。
(付記7) 前記コイル回路は、コイルとダイオードとスイッチを直列接続した状態で含む構成であることを特徴とする付記1に記載の駆動回路。
(付記8) 前記コイルは、前記第1の信号ラインあるいは第2の信号ラインとダイオードを介して接続されていることを特徴とする付記5に記載の駆動回路。
(付記9) 前記コイルは、前記第1の信号ラインあるいは第2の信号ラインと直接接続されていることを特徴とする付記5に記載の駆動回路。
(付記10) 前記コイルは、前記グランドと直接接続されていることを特徴とする付記5に記載の駆動回路。
(付記11) 前記コイル回路は、前記第2の信号ラインに接続され、前記第2の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第2の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする付記1に記載の駆動回路。
(付記12) 前記コイル回路は、前記第2の信号ラインに接続され、前記第2の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第1の信号ラインに接続され、前記第1の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする付記1に記載の駆動回路。
(付記13) 前記コイル回路は、前記第1の信号ラインに接続され、前記第1の信号ラインを介して前記容量性負荷に対して電荷を供給する充電回路と、前記第2の信号ラインに接続され、前記第2の信号ラインを介して前記容量性負荷に対して電荷を放電させる放電回路とを具備することを特徴とする付記1に記載の駆動回路。
(付記14) 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
第1の電位及び第2の電位を供給するための第1の電源と、第3の電位を供給するための第2の電源との間に、直列に接続された第1、第2のスイッチと、
前記第1、第2のスイッチの中間に一方の端子が接続されたコンデンサと、
前記コンデンサの他方の端子と前記第2の電源との間に接続された第3のスイッチと、
前記コンデンサの一方の端子に接続され、前記第1の電位を供給するための第1の信号ラインと、
前記コンデンサの他方の端子に接続され、前記第1の電位と異なる前記第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と、前記第2の電源との間に接続されたコイル回路と
を具備することを特徴とする駆動回路。
第1の電位及び第2の電位を供給するための第1の電源と、第3の電位を供給するための第2の電源との間に、直列に接続された第1、第2のスイッチと、
前記第1、第2のスイッチの中間に一方の端子が接続されたコンデンサと、
前記コンデンサの他方の端子と前記第2の電源との間に接続された第3のスイッチと、
前記コンデンサの一方の端子に接続され、前記第1の電位を供給するための第1の信号ラインと、
前記コンデンサの他方の端子に接続され、前記第1の電位と異なる前記第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と、前記第2の電源との間に接続されたコイル回路と
を具備することを特徴とする駆動回路。
(付記15) 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
前記駆動回路が、
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第1の信号ラインへ前記第1の電位を供給するための第1の電源線と、前記第1の信号ラインとの接続を制御する第3のスイッチと
を具備し、
前記第1のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第3のスイッチをオンすることを特徴とする駆動方法。
前記駆動回路が、
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第1の信号ラインへ前記第1の電位を供給するための第1の電源線と、前記第1の信号ラインとの接続を制御する第3のスイッチと
を具備し、
前記第1のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第3のスイッチをオンすることを特徴とする駆動方法。
(付記16) 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
前記駆動回路が、
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第2の信号ラインへ前記第2の電位を供給するための第2の電源線と、前記第2の信号ラインとの接続を制御する第3のスイッチと
を具備し、
前記第2のスイッチをオンして前記コイルと前記容量性負荷が共振した後に、前記第3のスイッチをオンすることを特徴とする駆動方法。
前記駆動回路が、
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第2の信号ラインへ前記第2の電位を供給するための第2の電源線と、前記第2の信号ラインとの接続を制御する第3のスイッチと
を具備し、
前記第2のスイッチをオンして前記コイルと前記容量性負荷が共振した後に、前記第3のスイッチをオンすることを特徴とする駆動方法。
(付記17) 前記第1の信号ラインに接続される前記コイル回路を第1のコイル回路として、前記第2の信号ラインに接続される前記コイル回路を第2のコイル回路とする場合に、前記第1のコイル回路のコイルと前記第2のコイル回路のコイルとでインダクタンス値が異なることを特徴とする付記1に記載の駆動回路。
(付記18) 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第1の信号ラインへ前記第1の電位を供給するための第1の電源線と、前記第1の信号ラインとの接続を制御する第3のスイッチと
を具備することを特徴とする駆動回路。
前記容量性負荷の一端に第1の電位を供給するための第1の信号ラインと、
前記容量性負荷の一端に前記第1の電位と異なる第2の電位を供給するための第2の信号ラインと、
前記第1の信号ラインおよび第2の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第1の信号ラインへ前記第1の電位を供給するための第1の電源線と、前記第1の信号ラインとの接続を制御する第3のスイッチと
を具備することを特徴とする駆動回路。
(付記19) 前記容量性負荷が前記表示手段の画素に応じて複数ある場合に、前記第1のスイッチと前記第2のスイッチを一組として前記容量性負荷の一方の電極毎に独立して設け、各第1のスイッチは共通の前記第1の信号ラインと接続され、各第2のスイッチは共通の前記第2の信号ラインに接続されることを特徴とする付記18に記載の駆動回路。
(付記20) 前記容量性負荷の他方の電極に前記第1の電位を供給するための第3の信号ラインと、
前記容量性負荷の前記他方の電極に前記第2の電位を供給するための第4の信号ラインと、
前記第3の信号ラインおよび第4の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の前記他方の電極と前記第3の信号ラインとの接続を制御する第4のスイッチと、
前記容量性負荷の前記他方の電極と前記第4の信号ラインとの接続を制御する第5のスイッチと、
前記第4のスイッチと前記第5のスイッチを一組として前記容量性負荷の前記他方の電極毎に独立して設け、各第4のスイッチは共通の前記第3の信号ラインと接続され、各第5のスイッチは共通の前記第4の信号ラインに接続されることを特徴とする付記19に記載の駆動回路。
前記容量性負荷の前記他方の電極に前記第2の電位を供給するための第4の信号ラインと、
前記第3の信号ラインおよび第4の信号ラインの少なくとも一方と接続されたコイルを具備するコイル回路と、
前記容量性負荷の前記他方の電極と前記第3の信号ラインとの接続を制御する第4のスイッチと、
前記容量性負荷の前記他方の電極と前記第4の信号ラインとの接続を制御する第5のスイッチと、
前記第4のスイッチと前記第5のスイッチを一組として前記容量性負荷の前記他方の電極毎に独立して設け、各第4のスイッチは共通の前記第3の信号ラインと接続され、各第5のスイッチは共通の前記第4の信号ラインに接続されることを特徴とする付記19に記載の駆動回路。
(付記21) 前記画素を選択放電するためのアドレス期間に前記一方の電極へ前記選択放電に必要な電圧を印加するため前記第1のスイッチおよび前記第2のスイッチを利用し、前記アドレス期間に選択した画素において維持放電を行う維持放電期間に前記一方の電極へ前記維持放電に必要な電圧を前記第1のスイッチおよび前記第2のスイッチを利用して印加することを特徴とする付記19に記載の駆動回路。
(付記22) 前記画素を選択放電するためのアドレス期間には、前記第1のスイッチおよび前記第2のスイッチを一組として前記一方の電極毎に順次選択制御して、前記アドレス機関に選択した画素において維持放電を行う維持放電期間には全てまたは一部の前記第1のスイッチおよび前記第2のスイッチを所定期間重複して活性化するよう制御ことを特徴とする付記19に記載の駆動回路。
(付記23) 前記容量性負荷の他の一端にはグランドを接続することを特徴とする付記19に記載の駆動回路。
(付記24)前記容量性負荷の他の一端にはグランドまたは定電圧の電源を選択的に接続することを特徴とする付記19に記載の駆動回路。
Claims (12)
- 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
前記駆動回路が、
前記容量性負荷の一端と第1の電位を供給する第1の電源および前記第1の電位と異なる第2の電位を供給する第2の電源とに接続された第1の信号ラインと、
前記容量性負荷の一端と前記第2の電源とに接続された第2の信号ラインと、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第1の電源と前記第1の信号ラインとの接続を制御する第3のスイッチと、
前記第2の電源と前記第2の信号ラインとの接続を制御する第4のスイッチと、
前記第1のスイッチの前記第1の信号ライン側の端子と前記第2の電源との間に接続されたコイルを具備するコイル回路、または前記第2のスイッチの前記第2の信号ライン側の端子と前記第2の電源との間に前記第4のスイッチと並列に接続されたコイルを具備するコイル回路と
を具備し、
前記第1のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第3のスイッチをオンすることを特徴とする駆動方法。 - 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路を用いた駆動方法であって、
前記駆動回路が、
前記容量性負荷の一端と第1の電位を供給する第1の電源および前記第1の電位と異なる第2の電位を供給する第2の電源とに接続された第1の信号ラインと、
前記容量性負荷の一端と前記第2の電源とに接続された第2の信号ラインと、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第2の電源と前記第2の信号ラインとの接続を制御する第3のスイッチと、
前記第1のスイッチの前記第1の信号ライン側の端子と前記第2の電源との間に接続されたコイルを具備するコイル回路、または前記第2のスイッチの前記第2の信号ライン側の端子と前記第2の電源との間に前記第3のスイッチと並列に接続されたコイルを具備するコイル回路と
を具備し、
前記第2のスイッチをオンして、前記コイルと前記容量性負荷が共振した後に、前記第3のスイッチをオンすることを特徴とする駆動方法。 - 前記電源はグランドまたは所定電圧の電源であることを特徴とする請求項1または請求項2に記載の駆動方法。
- 表示手段となる容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷の一端と第1の電位を供給する第1の電源および前記第1の電位と異なる第2の電位を供給する第2の電源とに接続された第1の信号ラインと、
前記容量性負荷の一端と前記第2の電源とに接続された第2の信号ラインと、
前記容量性負荷の一端と前記第1の信号ラインとの接続を制御する第1のスイッチと、
前記容量性負荷の一端と前記第2の信号ラインとの接続を制御する第2のスイッチと、
前記第1の電源と前記第1の信号ラインとの接続を制御する第3のスイッチと、
前記第2の電源と前記第2の信号ラインとの接続を制御する第4のスイッチと、
前記第1のスイッチの前記第1の信号ライン側の端子と前記第2の電源との間に接続されたコイルを具備するコイル回路、または前記第2のスイッチの前記第2の信号ライン側の端子と前記第2の電源との間に前記第4のスイッチと並列に接続されたコイルを具備するコイル回路のいずれか少なくとも1つと
を具備することを特徴とする駆動回路。 - 前記第1の信号ラインと接続されるコイル回路を第1のコイル回路とし、前記第2の信号ラインと接続されるコイル回路を第2のコイル回路とする場合、前記第1のコイル回路と前記第2のコイル回路とでインダクタンス値が異なることを特徴とする請求項4に記載の駆動回路。
- 前記容量性負荷が複数ある場合に、前記第1のスイッチと前記第2のスイッチを一組として前記容量性負荷の一方の電極毎に独立して設け、各第1のスイッチは共通の前記第1の信号ラインと接続され、各第2のスイッチは共通の前記第2の信号ラインに接続されることを特徴とする請求項4に記載の駆動回路。
- 前記容量性負荷の他方の電極と第3の電位を供給する第3の電源および前記第3の電位とは異なる第4の電位を供給する第4の電源とに接続された第3の信号ラインと、
前記容量性負荷の前記他方の電極と前記第4の電源とに接続された第4の信号ラインと、
前記容量性負荷の前記他方の電極と前記第3の信号ラインとの接続を制御する第5のスイッチと、
前記容量性負荷の前記他方の電極と前記第4の信号ラインとの接続を制御する第6のスイッチと、
前記第4の電源と前記第4の信号ラインとの接続を制御する第7のスイッチと、
前記第5のスイッチの前記第3の信号ライン側の端子と前記第4の電源との間に接続されたコイルを具備するコイル回路、または前記第6のスイッチの前記第4の信号ライン側の端子と前記第4の電源との間に前記第7のスイッチと並列に接続されたコイルを具備するコイル回路と、
前記第5のスイッチと前記第6のスイッチを一組として前記容量性負荷の前記他方の電極毎に独立して設け、各第5のスイッチは共通の前記第3の信号ラインと接続され、各第6のスイッチは共通の前記第4の信号ラインに接続されることを特徴とする請求項6に記載の駆動回路。 - 前記画素を選択放電するためのアドレス期間に前記一方の電極へ前記選択放電に必要な電圧を印加するため前記第1のスイッチおよび前記第2のスイッチを利用し、前記アドレス期間に選択した画素において維持放電を行う維持放電期間に前記一方の電極へ前記維持放電に必要な電圧を前記第1のスイッチおよび前記第2のスイッチを利用して印加することを特徴とする請求項6に記載の駆動回路。
- 前記画素を選択放電するためのアドレス期間には、前記第1のスイッチおよび前記第2のスイッチを一組として前記一方の電極毎に順次選択制御して、前記アドレス期間に選択した画素において維持放電を行う維持放電期間には全てまたは一部の前記第1のスイッチおよび前記第2のスイッチを所定期間重複して活性化するよう制御することを特徴とする請求項6に記載の駆動回路。
- 前記容量性負荷の他の一端にはグランドを接続することを特徴とする請求項6に記載の駆動回路。
- 前記容量性負荷の他の一端にはグランドまたは所定電圧の電源を選択的に接続することを特徴とする請求項6に記載の駆動回路。
- 前記電源はグランドまたは所定電圧の電源であることを特徴とする請求項4または請求項7に記載の駆動回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290535 | 2002-10-02 | ||
JP2002290535 | 2002-10-02 | ||
PCT/JP2003/011482 WO2004032108A1 (ja) | 2002-10-02 | 2003-09-09 | 駆動回路および駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2004032108A1 JPWO2004032108A1 (ja) | 2006-02-02 |
JP4208837B2 JP4208837B2 (ja) | 2009-01-14 |
JP4208837B6 true JP4208837B6 (ja) | 2009-03-18 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100625707B1 (ko) | 구동 회로 및 구동 방법 | |
KR100343360B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동회로 | |
US6867552B2 (en) | Method of driving plasma display device and plasma display device | |
US7193586B2 (en) | Apparatus and methods for driving a plasma display panel | |
JP2004310108A (ja) | プラズマディスプレイパネル及びそれの駆動方法 | |
JP4827040B2 (ja) | プラズマディスプレイ装置 | |
KR100708797B1 (ko) | 구동 회로 | |
US8111211B2 (en) | Plasma display comprising at least first and second groups of electrodes and driving method thereof | |
US7852292B2 (en) | Plasma display apparatus and driving method thereof | |
JP4620954B2 (ja) | 駆動回路 | |
US6727659B2 (en) | Apparatus and method for driving plasma display panels | |
KR100330032B1 (ko) | 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법 | |
KR100428617B1 (ko) | 구동 스위치 수를 줄인 교류 플라즈마 디스플레이 패널의스캔 전극 구동 장치 | |
JP4208837B6 (ja) | 駆動回路および駆動方法 | |
JP2005025153A (ja) | 容量性発光素子の駆動装置 | |
KR100645790B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 | |
US7474278B2 (en) | Plasma display apparatus and method of driving the same | |
KR100670183B1 (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
KR100761168B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
JP2006234984A (ja) | 駆動回路及びプラズマディスプレイ装置 | |
US20060192731A1 (en) | Plasma display device | |
KR100760289B1 (ko) | 에너지 회수부를 포함하는 플라즈마 디스플레이 구동장치및 그 방법 | |
KR20090102609A (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치 | |
JP2006267540A (ja) | プラズマディスプレイ装置 | |
JP2008261924A (ja) | 表示パネルの駆動装置及び表示装置 |