TWI271827B - Non-volatile memory and manufacturing method and operating method thereof - Google Patents

Description

I27181_ - 九、發明說明： ^ 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於一 ^ 種非揮發性記憶體及其製造方法與操作方法。 、 _ 【先前技術】 在各種非揮發性記憶體產品中，具有可進行多次資料 之存入、讀取、抹除等動作，且存入之資料在斷電後也不 會消失之優點的可電抹除且可程式唯讀記憶體 • (EEPROM)，已成為個人電腦和電子設備所廣泛採用的= 種記憶體元件。 典型的可電抹除且可程式唯讀記憶體係以摻雜的多晶 矽(polysilicon)製作浮置閘極(floating gate)與控制閑2 (control gate)。而且，為了避免典型的可電抹除且可程式唯 讀記憶體在抹除時，因過度抹除現象太過嚴重，而導致資 料之誤判的問題。而在控制閘極與浮置閘極侧壁、基底上 方另設-選擇閘極(select gate)，而形成分離閑極(柳 • 結構。 此外’在f知技射，时制―電荷陷人層(charge trapping layer)取代多晶矽浮置閘極，此電荷陷入層之材質 例如疋氣化砍。這種氣化砍電荷陷入層上下通常久有一声 氧化矽，而形成氧化矽/氮化矽/氧化石^ . (oxide-ni碰e-oxide，簡稱0N0)複合層。如美國專利 US593063!號案所揭露具有分離閘極(Spm_gate)結構的可 電抹除且可程式唯讀記憶體。然而，由於分離閉極結構需 5 12.71¾ 5twf.doc/y ' 要f大的分離間極區域而具有較大的記憶胞尺寸，因此其 -記憶胞=寸較具有堆疊間極之可電抹除且可程式唯讀記憶 體之記憶胞尺寸大，而產生所謂無法增加元件集積度之問 ‘題。 、 -另一方面，由於反及閘(NAND)型陣列是使各記憶胞 串接在一起，其積集度會較反或閘(]^〇义)型陣列高。因此， 將分離閘極快閃記憶胞陣列製作成反及閘(NAND)型陣列 結構，可以使元件做的較密集。然而，反及型 陣列中之a己丨思胞舄入與Ί買取的程序較為複雜，且其由於在 陣列中串接了很多記憶胞，因此會有記憶胞之讀取電流較 小，而導致記憶胞之操作速度變慢、無法提升元件效能之 問題。 【發明内容】 有鑑於此，本發明的一目的就是在提供一種非揮發性 έ己體及其製造方法與彳采作方法’此種非揮發性記憶體在 單一記憶胞中可以儲存二位元資料，因此可以提升元件的 _ 集積度。 本發明的再一目的是提供一種非揮發性記憶體及其製 造方法與操作方法’此種非揮發性記憶體可以利用源極侧 注入效應(Source-Side Injection，SSI)進行程式化操作，而 能夠提高程式化速度’並提高記憶體效能。 - 本發明的又一目的是提供一種非揮發性記憶體及其製 • 造方法與操作方法，此種非揮發性記憶體的製程簡單，而 可以減少製造成本。 6 127 1 8^75twf.doc/y 本發明提出一種非揮發性記憶體，包括多數個閘極結 構、多數個電荷儲存層、二摻雜區。多數個閘極結構串接 設置於基底上。錄個電荷儲存層分㈣置於相鄰兩閑極 結構之間，電荷儲存層與閘極結構構成記憶胞行，其中♦ 荷儲存層係以兩兩成對方式配置。二_區置: 憶胞行兩側之基底中。 ° H'尤 在上述之非揮發性記憶體中，間極 第-閘極結構與多數㈣二閘極 胃α ·夕數個 構,又置於基底上，兩相鄰第_閘極 隙。多數個第二閘極結構設置、、、。構之間刀別具有間 滿間隙。 於昂一閘極結構之間，並填 在上述之非揮發性記憶體中 型態設置於第一閘極結構的側壁。电何儲存層以間隙壁的 在上述之非揮發性記憶體^# 字形的型態設置於第一閘極妹’電荷儲存層以剖面呈L 在上述之非揮發性記憶壁。 之間分別設置有第一介電層。#〜电荷儲存層與閘極結構 石夕。 電層之材質包括氣化 分別設置有第二介電層。第 在上述之非揮發性記憶體 …一二，電荷儲存層與基底之門 "電層之材質包括氧化石夕: 在上述之非揮發性記憶體中 第一閘介電層、第一閘極鱼 二各第一閘極結構包括： 、>層1-閘介電層設置於 7 I2718^5t 5twf.doc/y 基底上。第—閘極設置於第—閘 第一閉極上。各第二間極 ^ 没置於 _。第二閑介電層設置於基底上。；：二電:與第二 閘介電層上。第_蘭介中s ~二 罘一閘極扠置於第二 化石夕。第-門減-$層”弟二間介電層的材質包括氧 在:、=f弟二_的材質包括摻雜多晶石夕。 氣化石夕或多=性記憶體中，電荷儲存層的材質包括 本發明的非揮發性記情體 ，第二開極結構)與心 一起而構成記憶胞行，因此 …、3隙的串接在 而且，在閘極結構(第1極 以=行之積集度。 電荷儲存料可儲存-位元的資料問極結構)之間的 高度而可以縮小第二閘極結構心長 广爲f Ί電荷儲存層的剖面為L字形，且却八 子曰立於乐二閘極結構與基底之間 二刀電荷轉 =咖進行抹除操作時，藉由第=例的# 間f生的垂直電場，可以提高抹除效率。、、竭輿基底 ，發明提供一種非揮發性記憶 二 ==形成多數個第1極忒兩:， 4之間具有間隙。於基底 =相鄰第 於弟-閉極結構的側壁形成多數個電心 、基底上 127181 f.doc/y • =二閘極結構，這些第二閘極結構填滿第-閘 * 槿播I、間隙。電荷儲存層、第二閘極結構與第一閘 '形成二摻雜區^订。然後’於記憶胞行兩侧的基底中 .成第非揮發性記憶體的製造方法中，於基底上形 驟如下:於基底上形成第-間介電層 形成頂ΐ層間圖成第Γ導體層。於第一導體層上 • 在卜、+>;卞化頂盍層、弟一導體層與第一閘介電層。 層之材質：=性記憶體的製造方法中’第-閉介電 結構方法中，於第-閘極 刻，移除存材料層後，進行非等向性姓 存層之材層及部分電荷儲存材料層。電荷儲 儲存層，而形成多數個電荷儲存塊千?，案化電何 括氮化石夕或摻雜多晶石夕了储存塊。電荷儲存塊之材質包 結構 電荷儲存材料層表面形成多除部 9 f.doc/y 1271827 17] 65tw； ί ’移除部分電荷儲存材料層及部八上 露出基底後，移除間隙壁。Q刀该第一介電層，以暴 在上奴非揮發性記憶體、 、剖面成L字形。電荷齡層 1荷儲存層 在上述之非揮發性記憶體=，氮化石夕。 結構的側壁形成電荷儲存層的步^方法令，於第一間極 ;堵存層，而形成多數個電綱 括氮化矽或摻雜多晶矽。 电何儲存塊的材質包 在上述之非揮發性記憶 之材質包括氧化矽。 衣、方法中，穿隧介電層 士…在上述之非揮發性記憶體的製造方法中，於其广p 成弟二閘極結構的 ；土氐上形 層，並於第底上形成第二閑介電 滿第一閘極結構之^㈤=導體層’第二導體層填 暴露出第-閑極結^的間隙。移除部分第二導體層，直到 二導性記憶體的製造方法中，移除部分第 質包括i化石夕1 學機械研磨法。第二閘介電層之材 在^述之非揮發性記憶體的製造方法中，第 弟二¥體層之材f包括摻雜多日㈣。树‘ 發性記憶體的赞坤古、土 非揮 虚第二胁it 第一間極結構、電荷儲存層 ί以：升此無間隙彼此無間隙串接在一起，因此 性記情财^肢陣列之積集度。而且，本發明形成非揮發 °心版乂驟與習知的製程相比較為簡單，因此可以減 12718¾ 5twf.doc/y 少製造成本。 本發明提供一種非揮發性記憶體的操作方法，適用於 記憶胞陣列，此記憶胞陣列包括：多數個記憶胞行，各記 憶胞行包括··多數個閘極結構，串接設置於基底上；多數 個電荷儲存層，分別設置於閘極結構之間，其中電荷儲存 層係以兩兩成對的方式配置；與第一源極/汲極區與第二源 極/汲極區，分別設置於記憶胞行兩侧的該基底中；多數條 字^線，連接同一列的閘極結構，此方法包括於進行程式 化刼作時，於選定字元線施加第一電壓；其他非選定字元 ί施t第二電壓；於選定記憶胞行的第—源極/汲極區施加 第二電壓；於選定記憶胞行的第二源極級極區施加第四電 壓；其中第一電壓大於等於閘極結構的臨界電壓，第二: 壓大於第H $四大於第三電壓，以^ 注入效應財化鄰接選定字讀、且位於第二源 = 侧的電荷儲存層。 频^ 在上述之非揮發性記憶體的操作方法中，命 …犬特左右’第二嶋7伏特左右，第 = 特左右，第四電壓為2.5伏特左右。 ’、、、伏 在上述之非揮發性記憶體的操作方法中，進行 作日寸’於字元線施加第五電壓，於基底施加第 示呆 ，存在電荷儲存層中之電子導人基底中，其中第 與弟六電塵的電麼差會引發FN穿隨效應。 五讀 在上述之非揮發性記憶體的操作方法巾，電*

至】伏特左右。第五電壓為Q伏特，第六電壓為12 ^特U oc/y 12718忍_ 在上述之非揮發性記憶體的操作方法中，進行讀取才汽 作時，於選定字元線施加第七電壓；於其他非選定字元、^ 施加弟八電歷；於選定記憶胞行的第^一源極/及極區施加第 九電壓；於選定記憶胞行的第二源極/汲極區施加第十電 壓’以6貝取鄰接遙定子元線’且位於弟一源極/没極區侧的 電荷儲存層，其中第九電壓大於第十電壓，第七電壓大於 等於閘極結構的臨界電壓、且小於第九電壓與第十電壓的 電壓差，第八電壓大於第七電壓。

在上述之非揮發性g己憶體的操作方法中，第七電壓為 3·5伏特左右，第八電壓為7伏特左右，第九電壓為L5伏 特左右，第十電壓為〇伏特左右。 在上述之非揮發性記憶體的操作方法中，進行讀取操 作時，進行讀取操作時，於一定字元線施加第十一電壓； =其他非選定字元線施加第十二電壓；於選定記憶胞行的 第二源極/汲極區施加第十三電壓；於選定記憶胞行的第一 源勤及極區施加第十四電壓，以讀取鄰接選定字元線，且 位，第—源極/汲極區烟電荷儲存層，其巾第十三電壓大 ，弟十四電壓，第十—電壓大於等於閘極結構的臨界電 堅、且小於帛十四電壓與料三電壓的電壓差，第十二電 壓大於第十一電壓。 、在上述之非揮發性圯丨思體的操作方法中，第十一電谭 ^ 3.5伏特左右，料二電壓為7伏特左右，第十三電^ 為1.5伏特左右，第十四電壓為〇伏特左右。 本發明之非揮發性記憶體之操作方法，其係利用源極 12 1271827 171o5twf.doc/y - 侧注入效應(Source-Side Injection，SSI)以單一記憶胞之單 - 一位元為單位進行程式化，並利用FN穿隧效應進行記憶 胞之抹除。因此，其電子注入效率較高，故可以降低操作 ^ 時之記憶胞電流，並同時能提高操作速度。因此，電流消 ， 耗小’可有效降低整個晶片之功率損耗。 本發明提供一種非揮發性記憶體的操作方法，適用於 記憶胞陣列，此記憶胞陣列包括··多數個記憶胞行，各記 憶胞行包括：多數個第一閘極結構，設置於基底上，兩相 鄰第一閘極結構之間分別具有間隙；多數個第二閘極結構 設置於第一閘極結構之間的間隙；多數個電荷儲存層，分 別設置於第一閘極結構與第二閘極結構之間，其中每一電 荷儲存層係包括一部位，此部位係夾設於第一閘極結構與 基底之間；與第一源極/汲極區與第二源極/汲極區，分別 設置於記憶胞行兩侧的基底中；多數條字元線，連接同一 列的第一閘極結構；多數條選擇閘極線，連接同一列的第 二閘極結構，方法包括··於進行程式化操作時，於選定字 • ^線施加第-電壓；其他非選定字元線與選擇閑極線施加 弟一笔左，於每疋έ己憶胞行的第一源極/沒極區施加第三電 壓；於選定記憶胞行的第二源極/汲極區施加第四電壓；其 中第一電壓大於等於第一閘極結構的臨界電壓，第二電壓 大於第一電壓，第四縣大於第三糕，以_源極側注 - 入效應程式化鄰接選定字元線，且位於第二源極/汲極區側 ^ 的電何儲存層。 在上述之非揮發性記憶體的操作方法中，第一電壓為 13 1271827 17165twf.doc/y - I·5伏特左右，第二電壓為9伏特左右，第三電壓為〇伏 . 特左右，第四電壓為3.5伏特左右。 在上述之非揮發性記憶體的操作方法中，進行程式化 操作時，於選定字元線施加第五電壓；其他非選定字元線 • 與選擇閘極線施加第六電壓；於選定記憶胞行的第二源極/ 没極區施加第七電壓；於選定記憶胞行的第一源極/汲極區 施加第八電壓；其中第五電壓大於等於第一閘極結構的臨 界電壓，第六電壓大於第五電壓，第八電壓大於第七電壓， 以利用源極側注入效應程式化鄰接選定字元線，且位於第 一源極/汲極區侧的電荷儲存層。 在上述之非揮發性記憶體的操作方法中，第五電壓為 1.5伏特左右，第六電壓為9伏特左右，第七電壓為〇伏 特左右，第八電壓為3.5伏特左右。 在上述之非揮發性記憶體的操作方法中，進行抹除操 作日守’於字元線與選擇閘極線施加第九電壓，於基底施加 第十電壓，以使儲存在電荷儲存層中之電子導入基底中， • 其中第九電壓與第十電壓的電壓差會引發FN穿隧效應。 在上述之非揮發性記憶體的操作方法中，電壓差為_12 至-20伏特左右。第九電壓為〇伏特，第十電壓為12伏特。 在上述之非揮發性s己憶體的操作方法中，進行讀取操 作時，於選定字元線施加第十一電壓；於其他非選定字元 • 線與選擇閘極線施加第十二電壓；於選定記憶胞行的第一 ^ 源極/汲極區施加第十三電壓；於選定記憶胞行的第二源極 /汲極區施加第十四電壓，以讀取鄰接選定字元線，且位於 14 1271¾ 5twf.doc/y ，其中第十三電M大於第 極結構的臨界霞、且小於電行未程式化時間 的臨界電麼，第十二_大;:結構 在上述之非揮發性記憶體的操 為1.5伏特左右，第十四電壓為〇伏特左右。

在上述之非揮發性記憶_操作方法中 作時:於選定字元線施加第十五電M ;於其他非選丁^ = 線與廷擇酿線施加第十六電壓；於敎記憶胞行的第二 源極/汲極區施加第十七·;於選找憶胞行的第一源極 /沒極區施加第十人，以讀取鄰接選定字元線，且位於 第-源極/汲極區侧的電荷儲存層，其中第十七電繁 十八電屢’第十五電屢大於等於電荷儲存層未程式化時間 極結構的臨界電壓、且小於電荷儲存層程式化後閘極結 的臨界電壓，第十六電壓大於第十五電壓。

,在上述之非揮發性記憶體的操作方法中，第十五電壓 為2.5伏特左右’第十六電壓為6伏特左右，第十七電屢 為L5伏特左右，第十八電壓為〇伏特左右。 、本發明之非揮發性記憶體之操作方法，其係利用源極 側注入效應(Source-Side Injection，SSI)以單一記怜胎夕蛋 /位元為單位進行程式化，並利用™穿隨效應 胞之抹除。因此，其電子注人效率較高，故可以降低操作 時之記憶胞電流，並㈣能提祕作速度。@此，電流消 15 I271827wf_d〇c/y 耗小，可有效降低整個晶片之功率損耗。 “為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作 明如下。 ^ 【實施方式】 圖1Α所繪示為本發明之非揮發性記憶體的一較佳實 施，的上視圖。圖1Β為本發明之非揮發性記憶體的一較 佳實施例的結構剖面圖，且圖1Β所繪示為圖u中沿Α_Α, 線的剖面。 b 請參照圖1Α，本發明之非揮發性記憶體陣列，包括基 底200、多數條閘極線GL1〜GL9、多數個電荷儲存層d 〜C38、多數個源極/沒極區sdii〜SD32。 基底200例如是矽基底。在基底200中例如是嗖置有 元件，離結構202,定義出主動區2〇4。這些主動區2〇4 例如是成條狀，並往X方向延伸。多數條閘極線gli〜 設置於基底200上，閘極線GL1〜GL9例如是平行排列， 亚彺Y方向延伸。閘極線GL1〜GL9與主動區2〇4交錯之 處例如是作為閘極結構。電荷儲存層C11〜C38例如是設 置於相鄰兩閘極結構之間。在X方向上(行方向），位於主 ，區204上的這些閘極結構、電荷儲存層cn〜C38彼此 癌間隙的串接在一起而分別構成記憶胞行R1〜R3，·在γ 方向上（列方向），位於主動區2〇4上的這些閘極結構分別 由閘極線GL1〜GL9串接在一起。源極/汲極區soil〜SD32 例如是設置於記憶胞rR1〜R3兩侧的基底2〇〇中。 16 12718¾ wf.doc/y 接著，說明本發明之非揮發性記憶體的結構。在此僅 以記憶胞行R1為例作說明。 明同日作照圖1A、圖1B，本發明之非揮發性記憶體 結構包括基底200、多數個第一閘極結構2〇6&〜2〇&、多數 個第二閘極結構208a〜208d(由多數條閘極線GL1〜GL9所 ，成之多數個閘極結構係包含第一閘極結構2〇6a〜2〇6e及 第二閘極結構208a〜208d)、多數個電荷儲存層C11〜C18、 介電層210、源極/汲極區SD11與源極/汲極區sm2。 基底200例如是矽基底。此基底2〇〇可為p型基底或 N型基底。元件隔離結構202設置於基底2⑽中，用以定 義出主動區204。 第一閘極結構206a〜206e設置於基底2〇〇上，各個第 一閘極結構206a〜206e分別例如是由閘介電層212、閘極 214、頂蓋層216所構成。閘介電層212例如是設置於基底 200上。閘極214例如是設置於閘介電層212上。頂蓋層 216例如是設置於閘極214上。閘介電層212之材質例如 疋氧化石夕，閘極214之材質例如是摻雜多晶石夕。頂蓋層216 之材質例如是氧化石夕。 第二間極結構208a〜208d設置於基底200上，且位於 相鄰的第一閘極結構206a〜206e之間。各個第二閘極結構 208a〜208d分別例如是由閘介電層218、閘極220所構成。 閘介電層218例如是設置於基底200上。閘極220例如是 設置於閘介電層218上。閘介電層218之材質例如是氧化 矽；閘極220之材質例如是摻雜多晶矽。 17 17165twf.doc/y 1271827 多數個電荷儲存層Cl 1〜C18例如是分別設置第一閘 極結構206a〜206e與第二閘極結構208a〜208d之間。而且， 在相鄰的第一閘極結構206a〜206e之間，電荷儲存層係以 成對方式出現加以配置。電荷儲存層C11〜C18的材質包 括導體材料(例如是摻雜多晶矽）或電荷陷入材料(例如氮 化矽）。當電荷儲存層C11〜C18的材質為摻雜多晶矽時， 則電荷儲存層C11〜C18例如是成塊狀，只位於主動區204 上的第一閘極結構206a〜206e與第二閘極結構2〇8a〜208d 之間。當電荷儲存層C11〜C18的材質為氮化矽時，則電 荷儲存層C11〜C18例如是成條狀，亦即電荷儲存層cil、 C21、C31為同一氮化石夕層，彼此之間沒有切斷。位於整 個閘極線GL1〜GL9之間。電荷儲存層cil〜C18可以如間 隙壁一般，位於第一閘極結構206a〜206e的侧壁。位於電 荷儲存層C11〜C18與閘極220之間的閘介電層218是做 為隔離層，以隔離電荷儲存層C11〜C18與閘極220。 介電層210例如是設置於第一閘極結構2〇6a〜2〇6e與 電荷儲存層C11〜C18之間及基底200與電荷儲存層C11 〜C18之間。位於第一閘極結構2〇6a〜2〇6e與電荷儲存層 C11〜C18之間的介電層210是做為隔離層，以隔離第一 間極結構206a〜206e與電荷儲存層C11〜C18。基底2〇〇 ^電荷儲存層C11〜C18之間的介電層210是做為穿隨介 電層。介電層210的材質例如是氧化矽。 恭第一閘極結構206a〜206e、第二閘極結構208a〜208d、 電荷儲存4 C11〜C18彼此無間隙的串接在一起而構成記 18 1271827 17165twf.doc/y 憶胞行R1。 源極/汲極區SD11與源極/；；及極區SD12例如是分別設 置於記憶胞行R1兩側之基底200中。源極/；；及極區SD11 與源極/>及極區SD12例如是η型摻雜區或p型摻雜區。 在上述非揮發性記憶體中，由於在第一閘極結構 206a〜206e、弟^一閘極結構208a〜208d、電荷儲存層 C11〜C18彼此無間隙的串接在一起而構成記憶胞行ri，因 此可以提升記憶胞行之積集度。而且，在第一閘極結構 206a〜206e與弟二閘極結構208a〜208d之間的電荷儲存層 C11〜C18皆可儲存一位元的資料。 此外，弟一閘極結構208a〜208d的閘極長度可以由第 一閘極結構206a〜206e之間的間隙長度來決定，因此藉由 縮小第一閘極結構206a〜206e之間的間隙長度，而可二縮 小第二閘極結構208a〜208d的閘極長度，而提高元件集積 度0 木貝 圖1C為本發明之非揮發性記憶體的另一較佳實施例 的結構剖面圖，且圖1C所繪示為圖1A中沿A_a，線的气 面。在圖1C中，構件與圖1A及圖1B相同者，給予相^ 的標號1並省略其制。在此只針對其不同點做說明。 請參照圖1C，本實施例的非揮發性記憶齡圖出 示的非揮發性記憶體的不同點在於電荷儲存層C11〜 的剖面成L字狀。亦即，部分的電荷儲存層dcu八 位於第一閘極結構2〇8a〜208d與基底2〇〇之間。位於 儲存層⑶〜C18與閘極22G之間的閘介電層⑽是^ 19 1271827 ]7 】65twf.doc/y 隔離層，以隔離電荷儲存層Cll〜C18與閘極22〇。 介電層210a例如是設置於第一閘極結構2〇6a〜2〇6e 與電荷儲存層Cll〜C18之間及基底200與電荷儲存層 Cl 1〜C18之間。位於第一閘極結構2〇6a〜2〇6e與電荷儲存 層C11〜C18之間的介電層210a是做為隔離層，以隔離第 一閘極結構206a〜206e與電荷儲存層C11〜C18。基底2〇〇 與電荷儲存層C11〜C18之間的介電層21Ga是做為穿隧介 電層。介電層21〇a的材質例如是氧化矽。 在上述非揮發性記憶體中，由於部分的電荷儲存層 CU〜C18分別位於第二閘極結構2〇8a〜2〇8d與基底2〇〇之 間。而電荷是儲存第二閘極結構2〇8a〜2〇8d與基底2〇〇之 間的部分電荷儲存層C11〜C18中。因此，在對本實施例的 非揮發性記憶體進行抹除操作時，藉由第二閘極結構 208a〜208d舆基底2〇〇之間產生的垂直電場，可以提高抹 除效率。 在上述實施例中，係以使9個閘極結構與8個電荷儲 存層串接在-起為實例做制。#然，在本發财串接的 閘極結構與電荷儲存層的數目，可以視實際需要串接適當 的數目’舉例來說，一個記憶胞行可以串接33至幻個閑 極結構與32至64個電荷儲存層。 接者，說明本發明之非揮發性記憶體的一較佳例 =作，i。目2A為本發明之非揮發性記憶體的程式化 二二J例的不意圖。圖2B為本發明之非揮發性記憶 版、靖取刼作之一實例的示意圖。圖2C為本發明之非揮 20 1271827 17165twf.doc/y 么丨生版的碩取操作之另一實例的示意圖。圖為本 • |明^非揮發性記憶體的抹除操作之-實例的示意圖。 - ^就本發明之非揮發性記憶體之操作方法而言，以下僅 提供一較佳實施例作為說明。但本發明之 •祕作枝:並不限跋這些綠。本實施例^；^： ，圖1B所不的非揮發性記憶體為例做說明。而且，在本 實施例中，由於閘極線GL1〜GL9是作為字元線使用，因 φ 此在圖2A至圖2D中，閘極線GL1〜GL9分別以字元線 WL1〜WL9來表示。在下述的說明中，都是以電荷儲存層 C13為例做說明。 凊同時參照圖2A，在程式化操作時，以於電荷儲存層 C13存入電子為例做說明。於選定記憶胞行R1中，位於 述疋的電荷儲存層C13的源極/汲極區SD11側，且鄰接選 定電荷儲存層C13的選定字元線WL3施加電壓Vpl，此 黾壓Vpl例如是2.5伏特左右。於其他非選定字元線wli 〜WL2、WL4〜WL9施加電壓Vp2，此電壓Vp2例如是7 春 伏#寸左右。於运疋5己憶胞行R1的源極/没極區SD12施加 笔壓Vp3 ’電壓Vp3例如是2.5伏特左右。於選定記憶胞 "ί亍R1的源極/；;及極區SD11施加電壓Vp4，電壓Vp4例如 是〇伏特左右。電壓Vpl大於等於閘極結構的臨界電壓， 電壓Vp2大於電壓Vpl，電壓Vp3大於電壓Vp4，以利用 — 源極侧注入效應(Source-Side Injection，SSI)程式化位於選 • 定的字元線WL3的源極/汲極區SD12侧的選定電荷儲存 層 C13 〇 21 127181 f.doc/y 127181 f.doc/y

在上，程式化操作中，由於彻源極u 她，SSI)注入效應進行程式化操作，因此程式化效率 能夠縮短程式化時間。而且，在上述的程式化方法 :’在對記憶胞行中的各個電荷儲存層進行程式化摔作 :記憶胞行之源極區端起依序程式化電 層。舉例錢，在對記憶贿R1進行程式化時 電荷儲存層C18、C^、C16...⑶之順序，程式化記憶胞，、 如此即可避免目電*陷人層存有部分電子所造成之程 干擾情形，並提高程式化效能。

請參照® 2B，在讀取電荷儲存層cn時，於選定士己 憶胞行IU巾，錄選定的電荷齡層⑶的祕/汲極區 SD11侧，且鄰接選定電荷儲存層⑶的選定字元線机3 施加電壓Vd，此電壓Vrl例如是3·5伏特左右。於其他 非選定字元線WL1〜WL2、WL4〜WL9施加電壓Vr2，此 電壓Vr2例如是7伏特左右。於選定記憶胞行R1的源極/ 汲極區SD12施加電壓Vr3，此電壓Vr3例如是〇伏特左 右。於選定記憶胞行R1的源極/汲極區SDn施加電壓 Vr4，此電壓Vr4例如是ΐ·5伏特左右。電壓Vr4大於電^ Vr3，電壓Vrl大於等於閘極結構的臨界電壓、且小於電 壓Vr4與電壓Vr3的電壓差，電壓Vr2大於電壓Vrl。': 於此日守電射储存層中總電荷量為負，電荷儲存層下方的通 道關閉且電流很小；而電荷儲存層中總電荷量略正，電荷 儲存層下方的通道打開且電流大，故可藉由電荷儲存層; 方之通道開關/通道電流大小來判斷儲存於此電荷儲存声 22 1271¾ wf.doc/y 中的數位資訊是「1」還是「0」。 請參照圖2C ,說明本發明的另一種讀取操作方法，在 頃取電荷儲存層C12時’於選定記憶胞行ri中，位於選 定的電荷儲存層C12的源極/汲極區SD12側，且鄰接選定 電荷儲存層C12的選定字元線WL3施加電壓Vr5,此電壓 Vr5例如是3.5伏特左右。於其他非選定字元線WL1、WL3

%定記憶胞行R1的源極/汲極區SD11施加電壓Vr7,此電 慶Vr7例如是〇伏特左右。於選定記憶胞行R1的源極/汲 極區SD12施加電壓Vr8,此電壓Vr8例如是ι·5伏特左右。 電壓Vr8大於電壓Vr7，電壓Vrl大於等於間極結構的臨 界電壓、且小於電壓Vr8與電壓Vr7的電壓差，電壓Μ 大於电壓Vr5。由於此時電荷儲存層中總電荷量為負，電 層下方的通道關且電流报小^電荷儲存層中i ，何置略正，電荷儲存層τ方的通道打開且電流大，故可

WL9施加電壓Vr6，此電壓Vr6例如是7伏特左右 ::3 之通迢開關/通道電流大小來判斷儲 畀於此電何儲存層中的數位資訊是「；[」還是「〇。 =照圖2D ’在抹除時，於字元線和〜&施加 =Vel，魏基底施加_ ，賴極/汲 SD12麵置，喊辟在電顧

而使記憶胞中之資料被抹除。電麗velI 屋Μ為0伏特，電壓％2為12伏特。+例末況，電 23 1271827 17165twf.doc/y 在本發明之非揮發性記憶體之操作方法中，其係利用 源，側注入效應(Source-Side Iiijecti〇n，SSI)以單一記憶胞 之單-位7G為單位進行程式化’並利用FN穿隧效應進行 記憶胞之騎。，其好^效顿高，故可以降低 操作時之記憶胞電流，並同時能提高操作速度。因此，電 流消耗小，可有效降低整個晶片之功率損耗。 在上述實施例所揭露的非揮發性記憶體之操作方法並 不限於只能應用在圖1B所*的轉發性記鍾，也可以 應用在圖1C所不的非揮發性記憶體。 接著，說明本發明之非揮發性記憶體的另一較佳實施 例的細作模式。圖3A為本發明之非揮發性記憶體的程式 化操作之-實例的示意圖。目3B為本發明之非揮發性記 憶體的程式化操作之-實例的示意圖。圖3C為本發明之 非揮發性記憶體的讀取操作之一實例的示意圖。圖3D為 本叙明之非揮叙性圮憶體的讀取操作之另一實例的示意 圖。圖3E為本發明之非揮發性記憶體的抹除操作之一實 例的示意圖。 ' 本實施例是，1A_ lc射的詩發性記憶體為 例做說明。而且，在圖2A至圖2D中，由於在本實施例的 操作方法中，閘極線GL2、GL4、GL6、Gu是作為字元 線使用，因此閘極線GL2、GL4、GL6、GL8分別以字元 線WL1〜WL4來表示。另一方面，閘極線⑴、gl3、 GL5 GL7、GL9疋作為選擇閘極線使用，因此閑極線、 GL4、GL6、GL8分別以選擇閘極線SG1〜SG5來表示。 24 1271827 17165twf.doc/y • 請參照圖3A，在程式化操作時，以於電荷儲存層C14 • 存入電子為例做說明。於選定字元線WL2施加電壓Vpl， • 此電壓Vpl例如是1·5伏特左右。於其他非選定字元線 WL1、WL3、WL4及選擇閘極線SG1〜SG5施加電壓Vp2， • 此電壓VP2例如是9伏特左右。於選定記憶胞行R1的源 極/汲極區SD12施加電壓Vp3，電壓Vp3例如是3.5伏特 左右。於远疋έ己fe胞行R1的源極/没極區SDil施加電壓 Vp4，電壓Vp4例如是〇伏特左右。電壓Vp][大於等於閘 極結構的臨界電壓’電壓Vp2大於電壓Vpl，電壓Vp3大 於電壓Vp4，以利用源極侧注入效應（s〇urce_Side Injection ’ SSI)程式化位於選定的字元線WL2的源極/汲極 區SD12侧的選定電荷儲存層C14。 請參照圖3B，在程式化操作時，以於電荷儲存層c13 存入電子為例做說明。於選定字元線WL2施加電壓Vpl， 此電壓Vpl例如是1·5伏特左右。於其他非選定字元線 WL1、WL3、WL4及&擇閘極線SG1〜SG5施加電壓Vp2， _ 此電壓VP2例如是9伏特左右。於選定記憶胞行R1的源 極/汲極區SD11施加電壓Vp3，電壓Vp3例如是3·5伏特 左右。於選定記憶胞行R1的源極/汲極區SD12施加電壓 Vp4，電壓Vp4例如是〇伏特左右。電壓Vpl大於等於閘 極結構的臨界電壓，電壓Vp2大於電壓Vpl，電壓Vp3大 - 於電壓Vp4，以利用源極侧注入效應（s〇urce_Side

Injection，SSI)程式化位於選定的字元線WL2的源極/汲極 區SD11側的選定電荷儲存層ci3。 25 I2718l_ τ · t·上ϋ式化插作中，由於利用源極側(s〇urce-side ㈣域進行程式倾作，目錄式化效率 冋，而此夠縮短程式化時間。 請參關3C，在讀取電荷儲存層cm時，於選定字 3 WL2施加雙Vrl，此電壓糾例如是2 5伏特左右。

frt非選定字元線WU、WL3、WL4及選擇閑極線Sd =G5把加電壓Vr2，此電壓犯例如是6伏特左右。於 =疋疏I行R1的源極/汲極區SDU施加電壓呢，此電 ί= 15伏特左右。於選定記憶胞行R1的源極/ 没極£ SD12施加電壓Vr4，此電壓VH例如是〇伏特卢 f。電壓Vr3大於電塵Vr4，電壓vn大於等於電荷“ 層C14未程絲時閘極結構的臨界雜、且小於電荷 層C14程式化後閘極結構的臨界電壓，電壓呢大於電承 Vr卜由於此時電荷儲存層中總電荷量為負，電荷儲存^ 下方的通道關閉且電流彳艮小；而電荷儲存層巾總電荷量略 正，電荷儲存層下方的通道㈣且電流大，故可藉由電# 儲存層下方之通道開關/通道電流大小來 : 荷儲存層巾的數位資訊是「丨」還是「G」。 、此电 請參照圖3D，在讀取電荷儲存層C13時，於選定字 元線WL2施加電壓Vrl，此電壓Vrl例如是2·5伏特左右^ 於其他非選定字元線WL1、WL3、WL4及選擇閘極線SGl 〜SG5施加電壓Vr2，此電壓Vr2例如是6伏特左右。於 ^定記憶胞行R1的源極/汲極區SD12施加電壓\^3，此恭 壓Vr3例如是ι·5伏特左右。於選定記憶胞行R1的源極/ 26 12.7181 f.doc/y 及極區SD11施加電壓Vr4，此電壓Vr4例如是0伏特左 右。電壓Vr3大於電壓Vr4，電壓Vrl大於等於電荷儲存 層C13未程式化時閘極結構的臨界電壓、且小於電荷儲存 層C13程式化後閘極結構的臨界電壓，電壓Vr2大於電壓 Vrl。由於此時電荷儲存層中總電荷量為負，電荷儲存^ 下方的通運關閉且電流很小；而電荷儲存層中總電荷量略 正，電荷儲存層下方的通道打開且電流大，故可藉由電荷 儲存層下方之通道開關/通道電流大小來判斷儲存於此電 荷儲存層中的數位資訊是「1」還是「〇」。 請麥照圖3E，在抹除時，於字元線WL1〜WL4、選 擇閘極線SG1〜SG5施加電壓Vel，於該基底施加電壓

Ve2 ’使源極/汲極區SD1卜源極/汲極區sm2為浮置，以 使儲存在電荷儲存層巾之電子導人基底巾，而使記憶胞中 之資料被抹除。電壓Vel與電壓Ve2的電壓差會引發^^ 牙隧效應。電壓Vel與電壓ve2的電壓差例如是為_12至 _20伏特左右。舉例來說，電壓為〇伏特，電壓他 為12伏特。 在本發明之非揮發性記憶體之操作方法中，其係利用 源極側注入效應(S〇urce_Side Injecti〇n，SSI)以單一記憶胞 之單一位元為單位進行程式化，並利用FN穿隧效應進 ，憶胞之抹除。因此，其電子注入效率較高，故可以降低 操作時之記憶胞電流，並同時能提高操作速度。因此，電 流消耗小，可有效降低整個晶片之功率損耗。而且，由於 部分的電荷儲存層αι〜α8分躲於字元線wu〜饥4 27 17165twf.doc/y 1271827 人基底之間。因此，在進行抹除操作時，藉由字元線·工 〜WL4與基底之間產生㈣直電場，可以提高抹除效率。 在上述實施例所揭露的非揮發性記憶體之操作方法並 不限於4應用在@ lc所示的非揮發性記憶體，也可以 應用在圖1B所示的非揮發性記憶體。 接著祝明本發日狀非揮發性記憶體之製造方法，圖4a 至圖、4D騎示本發明之非揮發性記憶體的較佳 實施例的 ‘造流程剖面圖。圖4A至圖4D為繪示沿圖1A中A_A， 線之』面，且圖4A至圖4D為圖1B所繪示之非揮發性記 憶體的製造流程剖面圖。 甘首先，請參照圖4A，提供基底300，此基底3〇〇例如 疋矽基底。於基底300中形成元件隔離結構(未繪示），以 定義出主動區。元件隔離結構的形成方法例如是淺溝渠隔 離製程。 接著，在基底300上形成一層介電層3〇2、一層導體 層304 層頂盖層306。介電層302之材質例如是氧化 矽，其形成方法例如是熱氧化法。導體層3〇6之材質例如 是摻雜的多晶矽，此導體層306之形成方法例如是利用化 學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入 步驟以形成之或者採用臨場植入摻質的方式利用化學氣相 沈和法而形成之。頂蓋層306之材質例如是氧化矽，頂蓋 層306之形成方法例如是化學氣相沈積法。 請參照圖4B，圖案化頂蓋層306、導體層304與介電 層302 ’而形成多數個閘極結構308。圖案化頂蓋層306、 28 I2718M 5twf.doc/y • 導體層304與介電層302的方法例如是料a ^ -擇閑極結構308例如是由頂蓋層 電層恤所構成。在相鄰兩閣极結構3〇δ曰== 間隙310。導體層304a例如是作為閑極曰：j * 如是作為閘極介電層。 私㈢ 例 312覆蓋住閘極結構3〇8。^電另312，介電層 =照圖4C，於閘極結構柳之側壁形成電荷儲存層 曰/)二=層314的材質包括導體材料(例如是掺雜多 何曰陷入材料(例如氮化石夕)。電荷儲存層314的形 / 9如疋先形成一層電荷儲存材料層後， 而形成之。在電荷健存層314== 除部分的介電層312直到暴露出基底成驟 312a。介電層3i2a例如是位於電荷儲存層 4朗極結構3〇8之間及電荷儲存層314與基底3〇〇子^ 電^儲存層314朗極結構娜之間的介電層 。為隔離層’以隔離電荷儲存層314與間極結構 ^於電荷錯存層314與基底300之間的介電層312a = 隨介電層。若電荷儲存層314的材f為導體材料 雜多晶外則f要進行圖案化電荷儲存層314， 存層314分割成塊狀(電荷儲存塊），且電荷錯存 於ΐ動區上。若電荷儲存層3M的材質為電荷 曰；:' 例如氮化矽），則不需要進一步的使電荷儲存層 29 l2lm, twf.doc/y 314分割成塊狀。 接著，於基底300上形成另一層介電層316，介電爲 316设盍住閘極結構3〇8與電荷儲存層Η#。介電声3 ，材質例如是氧化石夕。介電層316的形成方 乂 氣相沈積法。 卞 、請參照圖4D，於基底3〇〇上形成多數個導 8， 此導體層318填滿’結構3〇8之間的間隙3ι〇 / 318=成步_如是先於基底上形成—層導體& ^，接著利用化學機械研磨法或回蝕刻法進 曰’、' =出:電層316。此導體層318之材質例如二 夕a曰夕’其形成方法例如是化學氣相 〔一勺 未摻雜多晶梦層後’進行離子植人步驟而形:之〔二層 可以臨場植入摻質的方式，利用化學氣相浐 ，也 導體層318與介電層316構成另-種閘極二:形成之。 曰位於電荷儲存層3H與導體層训之間 疋做為隔離層，以隔離電荷儲存層314鱼 6 :基底與導體層-之間的介電層‘ —閉極結構遍、電荷儲存層别與閉極 無間隙的串接成記憶胞行。然後 彼此 綱中形成細獅322、324。^=== 製程為熟悉此項技術者所週知，在此不再脰陣列之 在上述實施例中，由於閘極結構3〇8、^ 與閘極結構320彼此無間隙彼此無間隙串接在層= 30 127182^,oc/y 可以提升記憶體陣列之於隹 性記憶體之步驟盘習知^度。而且，本發明形成非揮發 少製造成本。 的製程相比較為簡單，因此可以減 1 為_本發明之轉雜記憶體的另— 貝關的製造流程剖面圖 中A-A，線之剖面，且圄s主a W馮、、，曰不/口圖ΙΑ 發性記題㈣錢Γ為圖lc_示之非揮 4B之後，在圖5A至圖5^圖。圖5A至圖5D接續於圖 ,.,, 圖5D中’構件與4A至圖4D相同者， „標號，並省略其詳細說明。 於某;^300、圖卜^在間極結構3〇8與介電層312形成後， 料Ϊ 313 —層電荷儲存材料層313。電荷儲存材 ^陷1材料_，括導體材料(例如是摻雜多㈣)或電荷 ^ 電荷儲存材㈣313的形成方法 例如疋化學氣相沈積法。 然後，底300上形成—層犧牲層315。此犧牲声 的材質例如是與電荷儲存材料層313具有不同蝕刻‘ ::=。在本實施例中，犧牲㈣的材質== 做更犧牲層315可對應電荷儲存層313的材料而 請參照圖仙移除部分犧牲層化，而於閘極結構扇 ^則壁形成犧牲層315a(間石夕壁）。移除部分犧 方法例如是非等向性蝕刻法。 的 接著’以犧牲層315a(_壁)為罩幕，移除部分 存材料層313，直到露*介電層312,而形成電荷儲存層 12718^ twf.doc/y 313a〇f除部分電荷儲存材料層313的方法例如是姓刻 法。電荷儲存層313a的剖面例如是成Ε字形。 請參照圖5C，移除犧牲層取(間石夕壁），在移除犧牲 層315a(間石夕壁)的形成步驟中，亦同時移除部分的介電層 312直到暴露出基底3〇〇,而形成介電層312&。介電層 例如是位於電荷儲存層313a與閘極結構3〇8 ^ 與基底之間。位於電荷儲存層313J = =構308之間的介電層312a是做為隔離層，以隔離電荷儲 存層3U與閘極結構规。位於電荷儲存層 之間的介電層312a是做為穿隨介電層。 一履· 在移除犧牲層315a(_壁)與部分的介電層3ι Ϊ1若電荷儲存層313a的材f為導體材_“_多 曰日石夕），則需要進行圖案化電荷儲存層m 成塊狀(電荷儲存塊)，且電荷儲存塊:如是： “7電荷儲存層313a的材質為電荷陷入材料 不需要進一步的使電荷儲存層咖分割 請參照圖5D，於基底300上形成另— 介電層训a蓋住間極結構3〇8與電荷儲存層糾曰。^ 層316之材質例如是氧化石夕。介電層3 电 是化學氣相沈積法。 化成方法例如 、於基底3GG上形成多數個導體層318， 填滿閘極結構308之間的間隙31〇。導體s :: 驟例如是先於基底300上形成一層導體材;層，：： 32 I271827wf,d〇c/y ' 化學機械研磨法或回姓刻法進行平坦化，直到暴露出頂蓋 • 層306a。此導體層318之材質例如是摻雜的多晶石夕’其形 纟方法㈣是化學氣相沈積法形成—層未摻雜多晶石夕 1後，進行離子植人步驟㈣成之；或者也可以臨場植入 払貝的方式’利用化學氣相沈積法而形成之。導體層318 與介電層316構成另一種閘極結構32〇。 位於電荷儲存層313&與導體層318之間的介電層316 是做為隔離層，以隔離電荷儲存層迎與導體層318。位 於基底300與導體層318之間的介電層316是做為問介 層。 間極結構308、電荷儲存層仙與閘極結構32〇彼此 無間隙的串接成記憶胞;^。然後於記憶胞行兩侧的基底 3〇〇中形成源極/汲極區切、似。後續完成記憶體陣列之 製程為熟悉此項技術者所週知，在此不再贅述。 在上述實施例中，由於閉極結構308、電荷儲存層313a 與閘極結構320彼此無間隙彼此無間隙串接在一起，因 •可以提升記憶體陣列之積集度。而且，由於部分的電荷 存層313a分別位於閘極結構32〇與基底3〇〇之間。因此， 在對本實施例的非揮發性記憶體進行抹除操作時，藉 極結構320與基底300之間產生的垂直電場，可以提 除放率。此外’本發明形成非揮發性記憶體之步驟與知 . ❺製程減較為簡單，因此可以減少製造成本。 * 雜本發明已以較佳實施例揭露如上1其並非用以 限定本發明’任何熟習此技藝者，在不脫離本發明之精神 33 Ι27181_ 和範圍内，當可作些許之更動與潤飾，因此本發 ^ 範圍當視後附之申請專利範圍所界定者為準。$之保護 【圖式簡單說明】 圖1Λ所繪示為本發明之非揮發性記憶體的一 施例的上視圖。 孕又t實 圖1B為本發明之非揮發性記憶體的_ 結構刻面圖。 早心施例的 施例

圖1C為本發明之非揮發性記憶體的另一較佳每 的結構剖面圖。 κ 圖2Α為本發明之非揮發性記憶體的程式化操作一 實例的示意圖。 μ 圖2Β為本發明之非揮發性記憶體的讀取操作之一每 例的不意圖。 只 圖2C為本發明之非揮發性記憶體的讀取操作之另一 實例的示意圖。 圖2D為本發明之非揮發性記憶體的抹除操作之一命 例的示意圖。 Α 圖3Α為本發明之非揮發性記憶體的程式化操作之一 實例的不意圖。 圖3Β為本發明之非揮發性記憶體的程式化操作之一 實例的不意圖。 圖3C為本發明之非揮發性記憶體的讀取操作之一每 例的示意圖。 灵 圖3D為本發明之非揮發性記憶體的讀取操作之另— 34 I2718^L,doc/y - 貫例的不意圖。 圖為本發明之非揮發性記憶體的抹除操作之一實 例的示意圖。 圖4A至圖4D為繪示本發明之非揮發性記憶體的較佳 * 貫施例的製造流程剖面圖。 圖5A至圖5D為繪示本發明之非揮發性記憶體的較佳 實施例的製造流程剖面圖。 【主要元件符號說明】 _ 200、300 :基底 202 :元件隔離結構 204 :主動區 206a〜206e :第一閘極結構 208a〜208d、308、320 :第二閘極結構 210、210a、302、302a、312、312a、316 :介電層 212 :閘介電層 曰 214 :閘極 φ 216 :頂蓋層 218 :閘介電層 220 :閘極 304、304a、318 ··導體層 306 ' 306a :頂蓋層 • 310 :間隙 ^ 313 ··電荷儲存材料層 Ή4、313&、αΐ〜C38:電荷儲存層 35 1271827 17165twf.doc/y 源極/>及極區 315、315a :犧牲層 322、324、SD11 〜SD32 ： GL1〜GL9 :閘極線 R1〜R3 :記憶胞行 SG1〜SG5 :選擇閘極線 WL1〜WL9 :字元線

36

Claims (1)

1\ 65twf.doc/y 十、申請專利範圍： 1. 一種非揮發性記憶體，包括： 多數個閘極結構，串接設置於一基底上； ' 多數個電荷儲存層，分別設置於相鄰兩該些閘極結構 ， 之間，該些電荷儲存層與該些閘極結構構成一記憶胞行， 其中該些電荷儲存層係以兩兩成對方式配置；以及 二推雜區’分別設置於該記憶胞行兩侧之該基底中。 2. 如申請專利範圍第1項所述之非揮發性記憶體，其 ® 中該些閘極結構包括： 多數個第一閘極結構，設置於該基底上，兩相鄰該些 第一閘極結構之間分別具有一間隙；以及 多數個第二閘極結構，設置於該些第一閘極結構之 間，並填滿該些間隙。 3. 如申請專利範圍第2項所述之非揮發性記憶體，其 中該些電荷儲存層以間隙壁的型態設置於該些第一閘極結 構的側壁。 φ 4/如申請專利範圍第3項所述之非揮發性記憶體，其 中該些電荷儲存層的材質包括氮化矽或摻雜多晶矽。 5.如申請專利範圍第2項所述之非揮發性記憶體，其 中該些電荷儲存層以L字形的型態設置於該些第一閘極結 構的侧壁。 . 6.如申請專利範圍第5項所述之非揮發性記憶體，其 中該些電荷儲存層的材質包括氮化矽或摻雜多晶矽。 7.如申請專利範圍第1項所述之非揮發性記憶體，其 37 I2V18275twfd〇c/y - 中該些電荷儲存層與該些閘極結構之間分別設置有一第一 介電層。 8.如申請專利範圍第7項所述之非揮發性記憶體，其 * 中該些第一介電層之材質包括氧化矽。 - 9.如申請專利範圍第1項所述之非揮發性記憶體，其 中該些電荷儲存層與該基底之間分別設置有一第二介電 層。 10. 如申請專利範圍第9項所述之非揮發性記憶體，其 ® 中該些第二介電層之材質包括氧化矽。 11. 如申請專利範圍第6項所述之非揮發性記憶體，其 中： 各該些第一閘極結構包括： 一第一閘介電層，設置於該基底上； 一第一閘極，設置於該第一閘介電層上；以及 一頂蓋層，設置於該第一閘極上；及 各該些第二閘極結構包括： φ 一第二閘介電層，設置於該基底上；以及 一第二閘極，設置於該第二閘介電層上。 12. 如申請專利範圍第11項所述之非揮發性記憶體， 其中該第一閘介電層與該第二閘介電層的材質包括氧化 石夕。 ▲ 13.如申請專利範圍第11項所述之非揮發性記憶體， 其中該第一閘極與該第二閘極的材質包括摻雜多晶矽。 14.一種非揮發性記憶體的製造方法，包括： 38 doc/y 127181 提供一基底； 於该基底上形成多數個第一閘極結構，兩相鄰該些第 一閘極結構之間具有一間隙； 於該基底上形成一穿隧介電層； 於該些第一閘極結構的側壁形成多數個電荷儲存層； 於该基底上形成多數個第二閘極結構，該些第二閘極 結構填滿該些第一閘極結構之間的該些間隙，該些電荷儲

存層、該些第二閘極結構與該些第/閘極結構構成一記情 胞行；以及 ° μ 於该圮憶胞行兩側的該基底中形成二摻雜區。 15.如巾請專纖圍第14賴述之_發性記憶體的 4造方法，其巾於縣紅形些第—閘減構的步驟 々、成签低上形成一第一閘介電層； 於該第一閘介電層上形成一第一導體層； 於該第一導體層上形成-頂蓋層；以及 蓋層、該第一導體層與該第-間介電層。 m由社由 層之材質包括氧化石夕。 製造方法，14項所叙料發性記憶體的 荷錯存層之==些第1極結構_麵成多數個電 以及 於"亥基底上开>成一第一介電層及一 電荷儲存材料層 39 ‘介電層及部分讀 «丁并寻向性蝕刻，移除部分該第 電荷儲存材料層。 =口申請專利範圍第π項所述之非揮發性 錢方法，其中該些電荷儲存層之材質包括氮化石夕^體的 譽迻方申17項所叙非揮發性記憶體的 ，層的步驟後，更包括圖案化該 夕數個電荷儲存塊。 θ而形成 20.如申請專利範圍帛…員所述 製造方法，苴中兮此帝尹妙+ 卜坪知注體的 多晶： 些祕儲存塊之材質包括氮化石夕或摻雜 製造嫩之軸性記憶體的 荷儲存層之^= 1赌構㈣_成多數個電 於该基底上形成一第一介電層，· 於该基底上形成一電荷儲存材料層； 於该基底上形成一犧牲層，· ，轉^除部分該犧 何錯存材料層表面形成歧個_壁； 電 部分=移除部分該電荷儲存材料層* 我弟"電層，以恭露出該基底；以及 移除該些間隙壁。 專利範圍第21項所述之_發胁_& &方法，其中該些電荷儲存層成L·字形。 40 12718^2twf doc/y 23·如申晴專利蔚廟 、 製造方法，項所34之1記憶體的 24如申^^讀存層之㈣紐氮切。 製造方法二=第第2;，項所述之非揮發性記憶體的 ⑷26.1申：專利辜&圍· 14項所述之非揮發性吃情〜 製造方法，其中該穿时電層之材質包括氧切礼粗的 制、Λ7Ϊ^ΓΙ]Ι_ 14項·之轉紐記情體的 =方法，其中於該基底上形成該些第二閘極結構 於該基底上形成一第二閘介電芦· 層填==r形成，導體層’該第二導體 構。移除部分該第二導體層，直到暴露出該些第—閑極結 28. 如申:專概ig第14項所述之轉 =:其中移除部分該第二導體層之方法心 29. 如申請專利範圍第14項所述之 製造方法，其中該第二閘介電層之材質包^化=憶體的 41 12.718忍— 制3〇·如申請專利範圍第27項所述之非揮發性記憶體的 ’其巾㈣—導體層及該第二導體層之材質包括 t :?|ς隹夕晶句7。 .-種非揮發性記憶體的操作方法，適用於一記憶胞 =列，該記，丨意胞_包括：錄個記憶崎，各該些記憶 包括：多數個閘極結構，串接設置於—基底上；多數 略，荷儲存層，分別設置於該些閘極結構之間，其中該些 ^荷儲存層係以兩兩成對的方式配置；與—第一源極/汲極 二Η第一源極/汲極區，分別設置於該記憶胞行兩側的該 二底中；多數條字元線，連接同一列的該些閘極結構，該 $法包括： 厭.於進行程式化操作時，於一選定字元線施加一第一電 $;、其他非選定字元線施加一第二電壓；於該選定記憶胞 ^的該第一源極/汲極區施加一第三電壓；於該選定記憶胞 ^的該第二源極/汲極區施加一第四電壓；其中該第一電壓 於該些閘極結構的臨界電壓，該第二電壓大於該第 致i壓’該第四電壓大於該第三電壓，以利用源極側注入 二程式化鄰接該選定字元線，且位於該第二源極/汲極區 』的一電荷儲存層。 择作32.如申請專利範圍第31項所述之非揮發性記憶體的 ^乍方法，其中該第一電壓為1.5伏特左右，該第二電壓 )、、、7伏特左右，該第三電壓為〇伏特左右，該第四 •S伏特左右。 33·如申請專利範圍第μ項所述之非揮發性記憶體的 42 127 更包括於進讀除操_，於該些字元線施加 二J二於該基底施加—第六電壓，以使儲存在該些 導人該基底中，其中該第五電壓與該 弟/、电£的一電壓差會引發FN穿隧效應。 知作方法，其中該電壓差為-12至-20伏特左右。 33項所述之非揮發性記憶體的

t t其中該第五電壓為0伏特，該第六電壓為η 伏特。

典如申請專利範圍第31項所述之非揮發性記憶體的 其中於進行讀取操作時，於—選定字元線施加 !:黾圣，於其他非選定字元線施加一第八電壓；於該 己1:¾胞行的該第_源極/汲極區施加一第九電壓；於該 k 己Ll行的5亥苐二源極/没極區施加一第十電壓，以讀 ，辦卩接4遥疋子元線，且位於該第二源極/汲極區侧的一電 荷儲，層’其中該第九電壓大於該第十電壓，該第七電壓 等於f些閑極結構的臨界電壓、且小於該第九電壓與 為第十电壓的電屢差，該第人電壓大於該第七電壓。 37·如申請專利範圍第36項所述之非揮發性記憶體的 本作方1 ’其中該第七電壓為3.5伏特左右，該第八電壓 為7伏特左右’該第九電壓為1.5伏特左右，該第十電壓 為0伏特左右。 〇 38·如申睛專利範圍第31項所述之非揮發性記憶體的 刼作方法，其中於進行讀取操作時，於一選定字元線施加 43 1271827 r7lo5twf.doc/y 一第十一電壓；於其他非選定字元線施加—第十二電壓； 於該選定記憶胞行的該第二源極/汲極區施加一第十三電 I ’胃於该适定記憶胞行的該第一源極/汲極區施加一第十四 ^壓’以讀_敎字场，錄於_—源極/没極 ，侧的1荷儲存層’其中該第十三電壓大於該第十四電 壓，該第十-電壓大於等於該些閘極結構的臨界電壓、且 小於該第十三電壓與該第十四電壓的電壓差，該 ★ 壓大於該第十一電壓。 ^ 包

39.如申請專利範圍第38項所述之非揮發性記憶體的 插作方法，其中該第十-電壓為3.5伏特左右，該第十二 電壓為7伏特左右’該第十三電壓為15伏特左右，該第 十四電壓為0伏特左右。 40.-種非揮發性記憶體的操作方法，適用於一記憶胞 陣列，該記憶胞陣列包括：多數個記憶胞行，各該些記憒 胞行包括：多數個第一閘極結構，設置於_基底兩： 鄰該些第一閘極結構之間分別具有一間隙；^數個第二閘 極結構設置於該些第一閘極結構之間的間隙；多數個電荷 儲存層，分別設置於該些第一閘極結構輿該些第二閘=結 構之間，其中每一該些電荷儲存層係包括一^卩位，該部= 係夾設於該第一閘極結構與該基底之間；與一第一'源極/ 汲極區與一第二源極/汲極區，分別設置於該記憶胞行兩側 的邊基底中，數+木子元線，連接同一歹ιΐ的該些第一閘極 結構，多數條送擇閘極線，連接同一列的該些第二閘極结 構，該方法包括： ^ 44 1271827 ITTestwf.doc/y 於進行程式化操作時，於一選定字元線施加一第一電 壓；其他非選定字元線與該些選擇閘極線施加一第二電 壓’於一選定記憶胞行的該第一源極/汲極區施加一第三電 壓；於該選定記憶胞行的該第二源極/汲極區施加一第四電 壓’其中該第一電壓大於等於該些第一閘極結構的臨界電 壓’該第二電壓大於該第一電壓，該第四電壓大於該第三 電墨’以利用源極側注入效應程式化鄰接該選定字元線，

且位於該第二源極/汲極區側的一電荷儲存層。 σ 41·如申請專利範圍第40項所述之非揮發性記憶體的 操作方法，其中該第一電壓為1.5伏特左右，該第二電壓 為9伏4寸左右，该弟三電壓為〇伏特左右，該第四電壓為 3 · 5伏特左右。 〇 .如申請專利範圍第40項所述之非揮發性記憶體的 操作方法，更包括於進行程式化操作時，於一選定字元線 絲二^電壓；其他非選定字元線與該些選擇閘極線施 加一=六電壓；於—選定記憶胞行的該第二源極/没極區施 :口一，七電壓；於該選定記憶胞行的該第-源極/汲極區施 加-弟八電壓：射卿五輕大 構的臨界電壓，該第六 閘極結 大於該笔七Μ、仏大於相讀，該第八電壓 +二 包i以利用源極側注入效應程式化鄰接节選 定字元線，且位於噹筮、広上, 、化#接3亥进 43.如申請專利^圍—第源:Γ及極區側的—電荷儲存層。 操作方法，t巾項所奴_發性記憶體的 二;I 右，該第六電壓 %壓為0伙特左右’該第八電壓為 45 I2718^L,d〇c/y 3.5伏特左右。 44·如申請專利範圍第4〇項所述之非揮發性記憶體的 操作方法，更包括於進行抹除操作時，於該些字元線與該 些選擇閘極線施加—第九電壓，於該基底施加一第十電 壓’以使儲存在該些電荷儲存層中之電子導入該基底中， 其中该第九電壓與該第十電壓的一電壓差會引發FN穿隧 效應。

45·如申請專利範圍第44項所述之非揮發性記憶體的 操作方法，其中該電壓差為_12至_2〇伏特左右。 46.如申請專利範圍帛44項所述之非揮發性記憶體的 操作方法，其中該第九電壓為0伏特，該第十電壓為12 伏特。 α 47.如申請專利範圍帛4〇項所述之非揮發性記憶體的 插作方法，其巾於進行魏操作時，於—選定字元線施加 -第十m其他麵定字元線無魏 加一第十二電壓；於簡定記憶胞行_ [源極/没= 施加-第十三電壓；於該選定記憶胞行的該第二源極 n施加電壓’ _取鄰接該選定字元線， 該第二源極級極區側的-電荷儲存層，其中該第十三㈣ 大於該第十四電壓，該第十—龍大於等於該電存= 未程式化時該些閘極結構的臨界電壓、且小於該+ #运 層程式化後該些閘極結構的臨界電壓，該料二=存 該第十一電壓。 电氩大於 憶體的 48.如申請專利範圍第47賴述之非揮發性記 46 1271¾¾ 5twf.doc/y #作方法，其中該第十—電25伏 電壓為6伏特左右，兮工右5亥弟十一 十四電壓為〇伏特左右^十二為U伏特左右，該第 方9·、ΓΓ=範圍第40項所述之非揮發性記憶體的 知作方法，其巾於進行讀取操作時，於—選定字元線施加 :第ίΐ電^於其他非選定字元線與該些選擇閘極線施 加-計六$壓；於該敎記憶胞行的該第二源極/沒極區 施加-第十七電壓；於該選定記憶胞行的該第_源極/没極 區施加一第十八電壓，以讀取鄰接該選定字元線，且位於 該第一源極/汲極區侧的一電荷儲存層，其中該第十七帝题 大於該第十八電壓，該第十五電壓大於等於該電荷儲^普 未程式化時該些閘極結構的臨界電壓、且小於今二二子層 、口次电〈可 層程式化後該些閘極結構的臨界電壓，該第+丄^命^ 不丁 龟壓大於 該第十五電壓。、 50.如申請專利範圍第49項所述之非揮發性 操作方法，其中該第十五電壓為2.5伏特左右，节二脰的 電壓為6伏特左右，該第十七電壓為ι·5伏特卢^第=六 十八電壓為0伏特左右。 工’该第 47