TWI271042B - Signal processor, method of signal processing and signal processing program - Google Patents

Description

l27l〇42 元比較40、電源控制部42、電源供給部44、主處理 3以及發送部48。邊界檢測部32、超過期間信號生成部 、移位元信號生成部36、解調資料獲取部38、位元 4〇構成本實施方式的預備檢測部202。以下，參考笛一 圖，對本實施方式中的信號處理裝置200的作用 —如第二圖⑻所示，從汽車等開鎖物件發送出重 =十kHz的載波上⑽〖信號。接收部％接收該二 广後’通過自動增益控制（AGC)來進行信號電平的調 ^之，檢波電路解調為第二圖⑷所示的解調脈衝 A °接收部30將解調脈衝信號發送到邊界檢測部u。 解調__包含表示信賴始的前段錢、表示其 15 20 t次f 2位兀貞_錢。在包含在解調脈衝信號中的位 =貝訊中’在崎週賊基树賴七觸期的時間 的情況下’表示“Γ ’在脈衝週期小於 個 Α + ±的關係。但是，解調脈衝信號的脈衝週期盘 基本時鐘的週__並秘於此，只要是可以判斷二調 脈衝仏唬的位元資訊的關係即可。 。 邊界檢測部32具有檢測出解調輯信號從‘ 上升到“Η電平”的邊界的功能。如第三 測部”可以構成為包括由D觸發器（DFF)伽、:Τ 函D Μ 52。從接收部3G向鹏Ga的輪人端子^ 子）提供解調脈衝信號。DFF獅⑽端子與咖⑽的ς -9- 1271042

出端子⑺端子）連接。向DFF50a、50b的時鐘端子（CK 女而子）輸入基本時鐘CK。向DFF5〇a、5〇b的復位端子（R

鳊子）輸入重定信號。重定信號通常被維持在“Η電平，，， 在號處理裝置2〇〇返回到初始狀態的情況下，變為“L 電平。向NAND元件52中輸入來自以^^⑽的Q端子和 DFF50b的反轉輸出端子（QB端子）的輸出。 ^弟四圖（a)所示，從DFF50a的Q端子，在解調脈 ，號從“L電平”上升為“H電平，，之後，接下來從基本 日讀變為“H電平’，時開始，持續輸出“H電平，，，在解 1〇 ^衝信號從“H電平，，變為“L電平，，之後，接下來從基 k鐘變為“H電平，，時開始，持續輸出“L電平，，。另 夕，如，四圖（b)所示，從DFF50b的QB端子，在DFF5〇a 2 Q端子的輸出變化之後僅遲於基本時鐘—個週期，輸出 b ^ DFF50a的Q端子的輸出相反變化的信號。結果是，如 弟四，圖（c)所示，在解調脈衝信號從“L電平，，上升為“η =之後，接下來從基本時鐘變為“H電平，，時 二丹夂為Η電千之两，從NAND元件52輸出變 ^ L電平”的脈衝狀的邊界信號。因此，相對於第二圖 2〇示&)中不出的解調脈衝信號的邊界信號如第二圖（c)所 包含irri?»生有生成表示解調脈衝信號鎖 :，貝^ ! μ“0”的超過期間信號的功 :如弟五圖所示，超過期間信號生成部34構成 觸發器（DFF) 54a、54b、54c、54d、NAND 元件 ％ . "10- 1271042 56b、56c、56d、OR 元件 58a、58b、58c、58d 和 NAND 元 件60 〇 向DFF54a〜54d的復位端子（r端子）輸入邊界檢測 邛32中生成的邊界信號。向DFF54a的時鐘端子（CK端 5子）輸入基本時鐘。來自DFF54a的反轉輸出端子（QB端 子）的輸出信號被輸入到DFF54b的CK端子、DFF54a的 輸出端子（D端子）和NAND元件56a〜56c中。同樣，來 自DFF54b的QB端子的輸出信號被輸入到dfF54c的CK 立而子、DFF54b的D端子、NAND元件56b中。來自DFF54b 1〇的輸出端子（Q端子）的輸出信號被輸入到NAND元件 56a、56c中。另外，來自DFF54c的QB端子的輸出信號被 輸入到DFF54d的CK端子、DFF54c的D端子、NAND元 件56a、56b中。來自〇?卩5牝的Q端子的輸出信號被輸入 到NAND元件56c中。此外，來自DFF54d的QB端子的 輸出號被輸入到DFF54d的D端子和NAND元件56c中。 來自DFF54d的Q端子的輸出信號被輸入到NAND元件 56a、56b 中。 NAND兀件56a、56b、56c的輸出信號分別被輸入到 OR兀件58a、58b、58c中。進而’向〇R元件5如、娜、 扣58c中輸入閾值控制信號C0、C1、C2。〇R元件5如、5仙、 58c的輸出信號被輸入到NAND元件6〇中。 閾值控制信號co、a、C2設定3位元的二進位值， 在包含於解調脈衝中的脈衝週期為基本時鐘 上的情況下，利用該二進位值決定是否; -11- 1271042 “Γ。例如’在 C0、C1、C2 中設定有“Γ，、“〇,，、“γ 3 It況：、’如？一圖：d)、所不’僅在包含於解調脈衝信號 中的脈衝週期是基本時鐘週期的7倍以上的期間内，在曰 “H電平，，的情況下，超過期間信號變為“h電平，，。疋 5 移位元信號生成部36具有擴張從超過期間信號生成部 34輸出的超過期間信號的脈衝寬度的功能。如第六圖^ 示，移位元錢生成部36可賴成為包括：D觸發默I) 62a、62b、62c、62d、NAND 元件 64 以及 D 觸發器（dff) 66。向DFF62a的輸入端子（D端子）輸入解調脈衝信號。 10來自DFF62a、62b、62e的輸出端子（q端子）的輸出信號 分別被輸入到DFF62a、62b、62c的D端子中。另外，二 別向DFF62a〜62d的時鐘端子（CK端子）和復位端子 端子）輸入基本時鐘和重定信號。DFF62c的Q端子的輸出 信號被輸入到NAND元件64中。DFF62d的反轉輸出端子 15 (QB端子）的輸出信號被輸入到NAND元件64中。NAND 元件64的輸出信號被輸入到DFF66的R端子中。進而， 向DFF66的D端子常時輸入“η電平，，，從超過期間信號 生成部34向CK端子輸入超過期間信號。從DFF66的q 端子向解調資料獲取部38輸出移位元信號。 2〇 DFF62a〜62d和NAND元件64可以構成為在邊界檢 測部32的輸入側附加DFF62a、62b。因此，在從邊界檢測 邛32輸出的邊界信號輸出“L電平”的脈衝後，經過基本 時鐘的兩週期的時間之後，向以^的的尺端子輸出“乙電 平’’的脈衝。即，〇卯66的（^端子的輸出信號在邊界信號 -12- 1271042 變為“ L·雷平” ^ 狀離發生~卜後’僅遲於基本時鐘的兩個週期就使复 '生、交化。因為_66的D端子始終維持在“：； 信號，’戶成部％向CK端子輸入超過期間 -直維持電平『到經過基本時鐘的兩個週期之前 元^調ί/=Γ38從移位元信號生成部36接收移位 10維^在用=立Γ脈衝信號中的位元資訊進行解調並 用4位凡表示包含在解調脈衝信號中的位元f =況:觸:!資料咖 =广觸發“DFF) 68a、68b、68c、_。從移位元产 ;;成：:6向DFF68a的輸入端子(D端子)輸入移位‘ 來自DFF68a〜伽的輸出端子（q端子）的輸出传 唬破为別輸入到DFF68b〜68d的D端子中。另外 了的^ 68(1的％鐘端子你端子）輸人使邊界信號反轉 勺解_ a寺鐘’並向重定端？（R端子）輸人童定作號。 士解調資料獲取部38在每次邊界信號變為“H電°平 知’分別將DFF68a〜68c的Q端子的輸出值移位到__ ⑴二咖的同時，將輸入到DFF68a的D端子中的移位元伸 =狀態作為DF論的Q端子的輸出值進行保持。即，二 二：圖⑺所示，由解調資料獲㈣38解調包含於解調脈 ，遽中的4位元的位元資訊’並且按照從最低位元到最 向位元的順序作為DFFMa〜_的9端子的輸出信號進行 13- 1271042 保持。

5

10 A -^比㈣4G具有將用解調資料獲取部38解調過的 核騎匙資訊進行核對，在包含於解調脈衝信 ^中^位元資訊與核騎匙f訊的所有位元值—致的情況 立，剧出核對一致信號的功能0如第七圖所*，位元比較 I5可以構成為包括XNOR元件70a、70b、70c、70d、 NAND元件72、N〇T元件74及D觸發器（dff) %。 在XNOR元件7〇a中，輸入解調資料獲取部38中的 DFF68a白勺Q端子的輸出信號和核對錄匙資訊的最低位元 的值。因此，在DFF68a的q端子的輸出信號和核對 鑰匙資訊的最低位元的位元值一致的情況下，將“H電平” 輸出到XNOR元件70a的輸出端子，在不一致的情況下， 輸出L電平”。同樣，在N〇R元件7〇b、7〇c、7〇d中，

分別輸入解調資料獲取部38中的DFF68b、68c、68d的Q 15私子的輸出信號和從核對鑰匙資訊的最低位元開始的第二 位值、第三位值以及最高位的位值。在XN〇R元件7〇b、 7〇c、70d的輸入信號一致的情況下，向輸出端子輸出％ 電平”，在不一致的情況下，輸出“L電平，，。

XNOR元件70a〜70d的輸出信號被輸入到NAND元件 2〇 72中。在NAND元件72的輸入信號都變為“H電平，，時， 向輸出端子輸出“L電平”，除此以外的情況下，向輸出 端子輸出“H電平”。即，在解調資料獲取部38中，僅在 從解調脈衝信號檢測出的位元資訊和核對餘匙資訊的所有 位元值一致的情況下，向NAND元件72的輸出端子輪出 -14- 1271042 “L電平” ’在從解調信號中檢測出的位元資訊和核對於 - 訊的位减巾的任何—個料-致的情況下 / — NAND元件72的輸出端子輸出“H電平，，。 NAND元件72的輸出信號通過Ν〇τ元件74被反轉後 -5輸入到DFF76的輪入端子（D端子）中。在DFF76的時鐘 端子（CK端子）中輸入表示解調脈衝信號的結束時間的資 料結束信號。因此，在從解調脈衝信號中檢測出的位元資 φ 汛和核對鑰匙$貝矾的所有位元值一致的情況下，將DFF76 的輸出端子（Q端子）維持在“H電平，，，在從解調脈衝 ίο #號中檢測出的位元資訊和核對鑰匙資訊的位元值中的任 何一個都不一致的情況下，DFF76的Q端子被維持在气 電平”。該DFF76的Q端子的輪出信號作為核對一致信號 而被輸入到電源控制部42中。 ‘電源控制部42接收核對_致信號，如果核對一致信號 is是“H電平”，則開始從電源供給部科向主處理部牝的 • 供電。另一方面，如果核對—致信號是“L電平”，則不 向主處理部46供電。如果供給電力，則主處理部牝變為 接通狀悲，執行從發送部48發送回應信號等處理。在汽車 側通過接收该回應彳s號而進行車門的開鎖等處理。 • 20 如上所述，在本實施方式中，僅在包含於解調脈衝信 • 號中的位元資訊和預先設定的核對鑰匙資訊的位元值都一 • 致的情況下，向主處理部46供電。因此，在接收部3〇接 收了豫音的情況下，可以抑制開始向主處理部46供電的錯 誤操作。結果是，可以抑制耗電的增加。尤其，在用電池 -15- 1271042 【圖式簡單說明】 結構的第_ 圖是表示本發明的實施方式令的信號處理裝置的 作用表示本發明的實施方式中的信號處理裝置的 路表示本發明的實施方式中的邊界檢測部的電 行的時發：實施方式—邊界檢測部進 號生 成部smr的實施方式一期間信 苐六圖是表示本發明的眚尬士 i , 部的電路的例子的圖。 工、移位元信號生成 ==示Γ的信號處理裝置的結構的框圖。 圖。九圖疋表不包含位元資訊的解調脈衝信號的例子的 -17- 1271042 【主要元件符號說明】 信號處理裝置100、200 預備檢測部202 接收部10 預備檢測部12 主處理部14 電源控制部16 電源供給部18 發送部20 接收部30 邊界檢測部32 超過期間信號生成部34 移位元信號生成部36 解調資料獲取部38 位元比較部40 電源控制部42 電源供給部44 主處理部46 發送部48 D 觸發器（DFF) 50a、50b 、54a〜54d、62a〜62d、66 15 參 68a〜68d、76 NAND 元件 52、56a〜56d、60、64、72 OR元件58a〜58d XNOR 元件 70a〜70d NOT元件74 -18-

Claims (1)

1271042 9阜7.月U 日修(來)正替換頁 、申請專利範圍： 1.-種信號處理裝置，其中包括：從外部接收信 =部、預備檢測部、耗電比所述預備檢測部還大的域 里。卜向所述主處理部供電的電源供給部，其倾在於， 所述預備檢測部核對由包含在所述接收部接收到的传 號中的位元㈣組合構成的位元#訊和由縣蚊的位^ 值的組合構成的核對鑰匙資訊的位元值，僅在至少一部分 位元值-致的情況下，從所述電驗給部向所述主處理ς 供電。 2·依據申請專利範圍第1項所述的信號處理裝置，其 ίο特徵在於，所述位元資訊是根據位元值進行了頻率調變的 信號。 3· —種#號處理方法，其在信號處理裝置中被執行， 其中所述彳§號處理裝置包括：從外部接收信號的接收部、 預備檢測部、耗電比所述預備檢測部還大的主處理部、向 I5所述主處理部供電的電源供給部，其特徵在於，包括： 利用所述接收部從外部接收信號的接收步驟； 使用所述預備檢測部，核對由上述接收步驟中接收到 的信號中的位元值的組合構成的位元資訊和由預先設定的 位元值的組合構成的核對鑰匙資訊的位元值的預備檢測步 20 驟；和 只有在所述預備檢測步驟中，所述位元資訊和所述核 對鑰匙資訊中的至少一部分的位元值一致的情況下，從所 述電源供給部向所述主處理部供電的供電步驟。 4·依據申請專利範圍第3項所述的信號處理方法，其 -19- 1271042 嗶7V3日修(更)正替換頁 特徵在於，包含該位元資訊的信號是對應位元值調諧頻率 的信號。

-20- 1271042 9V·月13日修(恚)正替換頁 00CVJ ZOZ

國丨觸 Τ27Ί042 95. 7. is ~ ΙΔ /1 uha 年月日修(Jp正替換頁 七、指定代表圖： (一) 本案指定代表圖為：第（一）圖。 (二) 本代表圖之元件符號簡單說明： 信號處理裝置200 預備檢測部202 5 接收部30 超過期間信號生成部34 解調資料獲取部38 電源供給部44 發送部48 邊界檢測部32 " 移位元信號生成部36 • 位元比較部40 電源控制部42 ίο 主處理部46 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

-4-