TWI270078B - A method of operating an array of memory cells, nonvolatile memory and manufacturing method thereof - Google Patents

Description

1270078 14774twf.doc/y 九、發明說明： 【發明所屬之技術領域】 、本發明涉，-觀可擦可程式化麵發性記憶體，尤 其涉及-伽高靈敏度讀取記憶胞的電荷舰結構内容的 電荷捕獲記憶體。 【先前技術】 基於電荷儲存結構的電可擦可程式化非揮發性記憶 體技術目确應用在許多方面，如EEpRpM和快閃記憶體 中二而EEPROM f口快閃記憶體也採用許多種記憶胞結構。 ，著積體電路體積的縮小，由於其製造過程的可測性和簡 單性，基於電荷捕獲絕緣層的記憶胞結構引起人們很大的 興趣。基於電荷捕獲絕緣層的記憶胞結構例如工業名稱為 ^HINES的結構。這些記憶胞是透過在電荷捕獲絕緣層如 氮化石夕上捕獲電荷來儲存資料的。由於負電荷被捕獲，記 憶胞的臨界電壓升高。透過從電補獲層歸貞電荷可以 降低記憶胞的臨界電壓。 傳統的兄憶胞結構依靠反轉讀（reverseread)操作來 確定記憶體結構的内容。然而，即使只有電荷捕獲=構: :部分包含感興趣的資料，反轉讀技術還是有效地連接了 電荷捕獲結構的多個位置。透過縮減反轉讀技術所测電漭 的趕測裕度（sensing window)大小的方法，上述的依賴心 制約把電荷捕獲結構用於非揮發性記憶體的難度。。、 因此，需要一個不用把電荷捕獲結構多點實際連接 來就可以實現讀取操作的電荷捕獲記憶胞。 已 127001 4twf.doc/y 【發明内容】 本發明的目的在於，提供一種操作記憶胞的方法，一 種包含這種記憶胞的積體電路結構，以及一種製造這種記 fe體的方法。 基於所述技術的非揮發性記憶體包括：位元線，按列 和行排列的記憶胞，為記憶胞提供閘極電壓並連接到儲器 單元絕緣頂層的字元線，和連接到記憶胞的邏輯電路。每 個δ己’胞都包括一個體區域(b〇(Jy regi〇n)，一個與體區域 相連的連接區域（contact regi〇n)，一個與體區域相連的絕 緣底層（bottom dielectric)，一個與絕緣底層相連的電荷捕 獲結構(charge trapping structure)和一個與電荷捕獲結構 =連的絕緣頂層（top dielectric)。電荷捕獲結構有一個電 荷儲存態(charge storage state)，它根據記憶胞的設計和應 用可以儲存一位元或多位元。 、邏輯電路在位元線和字元線上施加偏壓方式來決定 選中的記憶胞的電荷儲存態。其中選中的記憶胞是指在陣 列中被選巾來讀取的記憶胞。邏輯電路透過測量響應於偏 壓方式的電流來決定選中記憶胞的電荷儲存態。該測量電 /现產生於被選中$憶胞的體區域和被選中記憶胞的連接區 域之間。 邏輯電路採用的偏壓方式引起閘極與連接區域之間 的第一電壓差和體區域與連接區域之間的第二電壓差。第 電壓差和第-電壓差形成了電流測量所需的足夠的帶對 帶穿隧電流。然而’第-電壓差和第二電壓差不能改變電 12700¾ r4twf.doc/y 荷儲存恶。因此，讀取操作不會破壞存於電 電壓差至少有5V，在體區域和連接區域之間的第二 小於5V。 閘極和連接區域的電壓差產生一個電場，該電場 :接，域中的能帶_曲（band bending)。能帶彎曲的程户 X電何捕獲結構的電荷儲存態影響，㈣在連接區域 生隨電荷儲存態變化的帶對帶穿隧電流。 ，、 ， 脱仏％啊卞守餛丞底上的 區。在其他的實_巾，體區域就是半導體基底。 在-些實施例中，邏輯電路使用第二偏壓方式透渺 加一個電荷捕獲結射的淨正電荷來調節電荷儲存態，; =吏^三偏壓方式透過增加—個電荷捕獲結構中的淨負 ，荷儲存態。在一些實施例中，第 — =程式化操作而第三偏壓方式對應於抹除操作，在另 中：第二偏壓方式對應於抹除操作而第瑪 ίΐΐ程式化操作。在⑽通用岐，减化指的是 中辦m構增加有限數量的電荷，如在電荷捕獲結相 =獲結構的電荷儲存態，例如在;個== :=:r?r荷直至達到平衡。本發明包括的產品和方 電:存在電荷捕獲結構中的淨電荷更顯負 或電1·生’本發明包括的產品和方 存在電荷捕獲結射的淨電荷更顯貞紐或正電性。曰 I270〇m 4twf.doc/y 、透過例如來自間極、連接區域或體區域的帶對帶 洞穿隨等電流機制，增加電荷捕獲結構中的淨正電荷了 過例如來自閘極、連接區域或體區域的電子穿隧、 穿隨、溝道熱電子注人電流、以及溝 始化第二電子注人電流等電流機制，電荷捕獲結構中的 負電荷被增加。在-些實施例中，用第二偏財式和第三 ，墨方式中的-種來調整電荷儲存態的測量電流大小至^ =用第二偏壓方式和第三偏壓方式中的另外—種來調整 何儲存悲的測量電流大小的1G倍，例如—種測量 ΙΟΟηΑ而另一種測量值為lnA。 上述說明僅是本發明技術方案的概述，為了能夠 楚瞭解本發_技術手段，並可依照制#的内容予以^ 施，以下財㈣驗佳實施顺配合關詳細朗如後。 為讓本發明之上述和其他目的、概和優職更明顯 懂’下文特舉較佳實關，並配合所附圖式，作詳細說 明如下。 【實施方式】 、朴圖1>A和1B是一個電荷捕獲記憶胞的簡圖，顯示了在 電何捕獲結構上透過問極上加貞電壓實現的讀取操作。在 2 1A中，電荷捕獲結構的電荷儲存態的淨正電荷比圖汨 的相對要多。圖1A和圖1B具有p型摻雜的體區域17〇和 n+型摻雜的連接區域15〇。記憶胞其餘的部分包括一絕緣 底層140 (氧化物底層）位於體區域17〇上，一電荷捕許 結構U0位於絕緣底層H0上，一絕緣頂層㈣（氧化^ 127007^7 4twf.doc/y 頂層）位於電荷捕獲結構13〇上，以及一閉極 ===典型的絕緣頂層包括J到10奈米厚的二 Α1 Ο A刑^石夕’或者其他類似的高絕緣係數材料，如 匕3 '、尘的絕緣底層包括3到1〇毫奈米厚的二氧化 荷捕獲結構包括3到9太半型的電 的m 不未；的虱化矽，或者其他相類似 :心緣係數材料，包括金屬氧化物如 電荷捕獲結構可以是-個不連續凹穴，或電的 顆粒，或者如时所示是-個連_層。獲材科的 2 $ΜϋΡΗΐΝΕδ單疋的記憶胞，舉例來說都包括，一個 捕,，/厚的氧化物底層’一個2到1〇奈米厚的電荷 _獲層，和—個2到15奈米厚的氧化物頂層。 I古些實施射’閘極包括這樣—種材料，其功函數 =;11型⑪的固有功函數，或者高於大約4.1eV，更傾 二粗^t25eV ’甚至包括例如高於大約5eV。典型的閘極 的:多晶矽(P°ly) ’ ™ ’pt，和其他高功函數 #屬或㈣。其他適合此技術實關的具有相對較 二的材料包括金屬Rud^Ni和Co,金屬合金如Ru〇2, 限於這些金屬和金屬合金。高功函數的閘極材料導 ，、電子穿隧注入壁壘要比典型的n型多晶矽材料閘極 壁叠要高。在用二氧化矽作絕緣頂層的情況下，η 極的電子穿隧注入壁憂在3.15eV左右。因此， 辟二月只知例所有的閘極和絕緣頂層材料的電子穿隨注入 土』要大約高於315eV ,例如高於3.彼，更傾向高於 1270078 丨74twf.doc/y 的収下，P __ 結果門限相對於:二=.;广—個聚合的記憶胞的 閘極的記憶胞降低了㈣—乳饥緣頂層的n型多晶石夕 似等度==料：等= =;=r均勻的分佈，個浮動_ = 整個子動閘極的電荷密度都得到提高。 社檨；二?閘極f反’電荷捕獲結構大體上既不是等電位 、: 近似為等電位結構。當在電荷捕獲結構上增加電 Γ二電荷會保持在電荷捕獲結構的某—部分上，而不是 2句勻分佈到整個電荷捕獲結構。這樣，如果想以提高 :士閘極某-部分的電荷密度來在電荷捕獲結構上增加電 何，’電姻獲結構±這部分的電荷錢制提高，而別 的4刀的電荷密度相對保持不變。這樣電荷捕獲結構上需 要、加的電荷數量就遠小於與之相比較的浮動閘極。 在圖1A中，記憶胞的電荷捕獲結構13〇已經被程式 匕二例如利用對其進行帶對帶電洞注入的方法。在程式化 ^月）—。己憶胞的電荷捕獲結構13〇已經被抹除，例如使用 牙隨復位操作’利用Fowler-Nordheim穿隨把電子從閘極 U〇注入到電荷捕獲結構130，並且從電荷捕獲結構130 注入到體區域170。 I2700^S?4twf.doc/y 在圖1A為讀取電荷捕獲結構13〇的偏壓方式中，閘 極110的電壓是一5V，連接區域150的電壓為，體區 域170的電壓為〇v。圖1B中的記憶胞與圖1A中的類似， 除了讀取操作是在電荷捕獲結構上執行且在電荷捕獲結構 130中具有更多的淨負電荷。在圖1B讀取電荷捕獲結構 130的偏壓方式中，閘極110的電壓是—5V，連接區域15〇 的電壓為3V，體區域170的電壓為〇v。在圖1八和1B中， 偏壓方式加在不同的端點，以保證能帶有足夠的彎曲來在 n+摻雜的連接區域150中形成帶對帶電流。 在圖1A和1B的偏壓方式中，p型摻雜的體區域17〇 =口 n+摻雜的連接區域150之間的結區域表現為一個反向偏 壓的PN結。然而，閘極電壓使能帶發生了足夠的彎曲， 以至n+摻雜連接區域150中形成了帶對帶穿隧。源極15〇 中的高摻雜濃度、引發的空間電荷區域的高電荷密度，以 及伴隨的電壓變化的空間電荷區域長度變短，都進一步增 強了能帶彎曲。價帶的電子穿過禁帶間隙到達導帶，並漂 移到能丘之下，深入n +摻雜源極15〇。類似地，電洞漂移 J月b丘上方，返離n +摻雜連接區域bo，向p型換雜體區 域170漂移。 閘極110的電壓以絕緣底層14〇 (氧化物底層）控制 體區域Π0中靠近絕緣底層14〇 (氧化物底層）部分的電 壓。依次地，部分體區域17〇靠近絕緣底層14〇 (氧化物 底層）的電壓控制在體區域170和n+掺雜連接區域15Q 之間的能帶彎曲的程度。隨著閘極110的電壓變得更負， 1270078 14774twf.doc/y 4刀體區域17G罪近絕緣底層(氧化物底層）的電壓 變得更負’導致在n+摻雜連接15G上的能帶¥曲程度更 深多的帶對帶電流，至少是—些實施例的結果：1)彎 曲月匕贡側的佔據電子（〇CCUpie(j )能級與能帶另 侧的非佔據電子(unoccupied electron)能、級之間的交疊加 大；2)佔據電子能級與非伯據電子能級間的能丘寬度減小 (見 Physics of Semiconductor Devices，1981 )。 二古如亡所述，在圖1A中，電荷捕獲結構130具有相對 車乂门的淨正甩荷’例如藉由被程式化和被電洞佔據，反之 在圖1B中，電荷捕獲結構13〇具有相對較高的淨負電荇， 例如藉由被電子抹除和佔據。那麼，根據高斯定律:在 的電壓時，圖1B中的絕緣底層140= ==要比圖认中的更具負電性。因此，： ==域壓方式中，當在電荷捕獲結 圖f和圖1D是—個電荷捕獲記憶胞 上加正咖方法進行= 的體區域170#個、5何捕獲疏、胞具有—個n型摻雜 15〇不同。ρ型掺雜的體區域170和奸摻雜的連接區域 12 1270078 14774twf.doc/y 在圖1C中，電荷捕獲結構有一個電荷儲存態，相對 圖1D來說，圖1C的電荷儲存態具有更多的淨正電荷。在 圖1C中，在為讀取電荷捕獲結構130的偏壓方式中，閘 極110的電壓是5V，連接區域150的電壓為〜3V，體區 域170的電壓為0V。圖1D中的記憶胞與圖ic類似，只 是在讀取操作在電荷捕獲結構上被執行且電荷捕獲結構 130中具有更多的淨負電荷。在圖1D中，為讀取電荷捕獲 結構130的偏壓方式中，閘極11〇的電壓是5V，連接區^ 150的電壓為一3V，體區域no的電壓為ov。在圖1(：和 1D中，偏壓方式加在不同的端點，以保證能帶有足夠的能 帶彎曲來在p+摻雜連接區域15〇中形成帶對帶電流。 圖1C中的絕緣底層140 (氧化物底層）和靠近絕緣 底層140的部分體區域17〇中被載子的程度要比圖中 的更具有正電性。因此，圖lc中在連接區域15〇和體區 域胃 170之間的能帶彎曲比圖m中的深。同時，在圖⑴的 偏壓方式中，為在電荷捕獲結構13〇上進行讀取操作，相 對於圖1D來說’在連接區域15()和體區域之間有更 多的帶對帶電流。 圖1A和1B在讀取操作時的偏壓方式和圖2A，2D， 3A，3D中程式化操作時的偏壓方式之間的差別，顯示了 ，精確的平衡。f胃取操作時，連接區域和體區域之間的 勢月匕差不應引起有—疋數1的載子（咖)穿過穿随氧 化層並影響電荷儲存結荷儲存g。相反地，在程式 化操作時，連接區域和體區域之間的勢能差應足以引起一 13 1270078 14774twf.doc/y 定數量的載子穿過穿隧氧化層 儲存態。 亚影響電荷儲存結構的

圃从-2F是記憶胞的簡圖，顯示了 憶胞上進行的程式化和抹除操作。 要用氣洞在記 在圖2A中，使用帶對帶穿隧引發的埶 J式化。在圖2B和2C:中，抹除操作使用電尸;二入完成 穿隧（也叫Fowler_N〇rdheim穿隧二,的電洞 電荷捕獲結構之間以及體區域: :體的匚^。圖Μ的〜^ 因此，按圖2A所描述的，藉由在間極21〇上加 电壓’在連接區域250上加5V電壓以及在體區域巧 加〇V電壓程式化電荷捕獲結構23G。這誘發具有足夠 的熱電洞越過穿隧絕緣體24〇到達電荷捕獲結構23〇 =中描述了在聊的閘極21G上相對高的正電性的偏壓 和在一 ιον的連接區域250和體區域27〇上的相對高負電 性的偏壓，引發了從閘極21〇到體區域27〇和連接區域2= 的總體方向上的電場輔助電洞穿隧。圖2C描述了透過在 10V的閘極210上加相對較高的負偏壓和在1〇v的連接 區域250和體區域270上相對較高的正偏壓，引發了從體 區域270和連接區域250到閘極210總體方向上的電場輔 助電洞穿隧。 圖2D-2F中的記憶胞具有一個p型連接區域25〇和一 個η型體區域270。在圖2D中，一程式化操作以來自p 1270078 14774twf.doc/y 型基底或井區280的電洞增加了在的電荷捕獲結構上的淨 _ 正電荷。以在基底或井區280上加6V，體區域270上加 · 5V，連接區域250上加一5V和閘極210上加一10V，這個 程式化操作注入了少量越過體區域27〇的載子電洞。 圖2D描述了藉由在ι〇ν閘極21〇上相對高的正偏壓 · >(positive bias )以及在連接區域25〇和體區域27〇上相對 · 冋的二10V負偏壓（negative bias)，引發了從閘極21〇到 體區域270和連接區域25〇總體方向上的電場輔助電洞穿 圖2F描述了藉由在一 1〇v的間極21〇上相對高的負偏 · ^以及在連接區域250和體區域270上相對高的10V正偏 壓，引發了從體區域270和連接區域250到閘極210在總 體方向上的電場輔助電洞穿隧。在圖2A_2F中，連接區域 的電壓也可以是浮動的。 其他的程式化和抹除技術可以被應用在適用於 PHINES型記憶胞的操作演算法中，例如在美國專利 Νο·6，690，601中描述的。其他的記憶胞和操作演算法也 可以被使用。 | 圖3A-3F疋§己憶胞的簡圖，主要用電子在記憶胞上操 作私式化和抹除。在圖3Α中，使用帶對帶穿隧引發的熱 ，子注入完成程式化。在圖3Β和3C中，抹除操作使用’電 場引發的電子穿隧（也叫Fowler-Nordheim穿隧）來完成， · 電子穿隧導致閘極和電荷捕獲結構之間以及體區域和電冑 、 捕獲結構之間的穿隧電流。圖3A_3C的記憶胞具有p型連 接區域和η型體區域。 15 1270078 14774twf.doc/y 因此’按圖3A所描述的，藉由在閘極31〇上加5v 電麼’在連接區域35〇上加_5V電壓以及在體區域別 f ί 〇V電壓來程式化電荷捕獲結構330。這誘發具有足夠 旎置的熱電子跳躍越過穿隧絕緣體34〇進入電荷捕獲結構 3 3 0。® 3 Β中描述了藉由在_ i 〇 ν間極3 i 〇上相對^負°電 性的偏壓以及在連接區域35〇和體區域37〇上相對高正電 性的10V偏壓’誘發了從體區域370和連接區域现到間 極310總體方向上的電場輔助電子穿隨。目3C描述了藉 由在10V閘極310上相對較高正電性的偏壓和在連接區^ 350和體區域370上相對較高負電性的_1〇v偏壓，誘發了 總體方向上的從體區域370和連接區域35〇到閘極3ij 電場辅助電子穿隧。 ^ 圖3D-3F中的記憶胞具有一個n型連接區 個Ρ型體區域370。在圖3D中，一程式化操作以來自口― 型基底或井區380的電子增加了麵電荷捕獲結構上的^ 負電荷。藉由在基底或井區380上加_6V，體區域37〇甲 加-5V，連接區域350上加5V和閘極310上加ι〇ν，、言上 程式化操作注入了少量越過p型體區域37〇的載子電=個 圖3D描述了藉由在—10v閘極31〇上相對高負電=。 壓以及在連接區域350和體區域370上相對高正電性偏 ιον偏壓，誘發了從閘極310到體區域37〇和連接區域的 總體方向上的電場輔助電子穿隧。圖3F描述了藉由^ 35〇 閘極310上相對高正電性的偏壓以及在連接區域35〇 區域370上相對高負電性的_10V偏壓，誘發了從體^體 1270078 14774twf.doc/y 370和連接區域35〇到閘極31〇總體 子穿隧。在W中，連接區域的電壓也可^= 助電 圖4A ’ 4B和4C是顯示在記憶胞上進行的、 抹除操作的曲線圖，資料點取自帶對帶讀取操作大和 曲線圖4A巾，經由電場輔助電子穿隨於 悲的母-㈣電荷捕獲部分的記憶胞被抹除，這是以= 極上相對〶負電性的偏壓和在體區域上相對高正電性: 壓而誘發的。在曲線中’在連接區域浮動的情況下，以 閘極、接地的體區域加— 19·5ν電壓來同時抹除兩個奸 胞的電荷捕獲部分。對於每個資料點，以在閘極加.了 連接區域加2V ’把體區域接地，來執行讀取操作。 在曲線圖4B + ’第-個電荷捕獲記憶胞進行程 操作’曲線圖4C巾，第二個電制獲記憶胞進行程式化 操作。曲線410代表第一個電荷捕獲記憶胞的讀取電流。 曲線420代表第二個電荷捕獲記憶胞的讀取電流。在圖犯 中，、以，閘極加別，連接區域加w以及把體區域接地來 程式化第-個電荷捕獲記憶胞。在圖4B +，當電荷捕獲 結構被程式化時’電荷捕獲結構410的讀取電流從最^ 大約ΙΟΟηΑ下降到最低的大約lnA。第一個電荷捕獲記憶 胞的程式化操作不實質影響相_第二個電荷捕獲記憶^ 420的讀取電流曲線。在圖4C中，以在閘極加_8乂，在連 接區域加5V以及把體區域接地來程式化第二個電荷捕獲 記憶胞。在圖4C中，當第二個電荷捕獲結構被程式化時， 第二個電荷捕獲結構42〇的讀取電流從最高的大約 17 1270078 14774twf.d〇c/y y降到最低的大約inA。第二個電荷捕獲記憶胞的程式化 操作不實質影響第-個電荷捕獲記憶胞41〇的讀取電流曲 線、。對圖4B和4C中的每一個數據點，以在閘極加一請， 在連接區域加2V以及把體區域接地來進行讀取操作。 在圖4B和4C中，因為沒有把感興趣的電荷捕獲記憶 胞的電荷職Μ量和另-個電荷捕獲結構的電荷存態 聯^起來的反轉讀，即使這兩個電荷捕獲結構屬於相鄰的 電$捕獲記憶胞，圖4Β和4C中的檢測視窗是相對較寬。 在第一個電荷捕獲記憶胞上執行帶對帶讀取操作引起的讀 ，電流對於相鄰的第二個電荷捕獲記憶胞的邏輯狀態來^ 是不敏感的，並且在第二個電荷捕獲記憶胞上執行帶 對π頃取操作引起的讀取電流對於相鄰的第一個電荷捕獲 記憶胞的邏輯狀態來說是相對不敏感的。每個電荷捕獲結 構可以儲存一位元和多位元。例如，如果每個電荷捕獲結 構儲存兩位元，那麼就會有四個電荷的離散層。 圖5Α和5Β是在相鄰的電荷捕獲記憶胞之間有隔離區 域的電荷捕獲記憶胞的簡圖。在圖5Α中，每一個記憶胞 都有Ρ +摻雜的連接區域527,氧化物底層525，電荷捕獲 結構523，氧化物頂層521以及隔離區域53〇。記憶胞構成 在η型基底上。一個字元線51〇給一公共列的記憶胞提供 閘極電壓，一個位元線給一公共行的記憶胞的ρ +摻雜的 連接區域527提供連接區域電壓。圖5Β中的記憶胞與5Α 中的類似，除了是構成在Ρ型基底540上並有η+摻雜的 連接區域527。 ' 1270078 14774twf.doc/y 圖6A和6B是電荷捕獲記憶胞的簡圖。與圖5八和5B 不同，在圖6A和6B中，電荷捕獲記憶胞的構成中沒有在 相鄰的電荷捕獲記憶胞之間的隔離區域。在圖6A中，每 一個記憶胞都有p +摻雜的連接區域627，氧化物底層 625，電荷捕獲結構623，氧化物頂層621。記憶胞構成在 η型基底上。一個字元線610給一公共列的記憶胞提供閘 極電壓，一個位元線提供連接區域電壓給ρ +摻雜連接區 域627到一公共行的記憶胞。圖6Β中的記憶胞與6Α中的 類似’除了是構成在ρ型基底640上並有η+摻雜的連接 區域627。 圖7Α和7Β是電荷捕獲記憶胞的簡圖。與圖5Α和5Β 不同，在圖7Α和7Β中，記憶胞的構成中含有一個貫穿電 荷捕獲記憶胞串的ΟΝΟ堆疊。在圖7Α中，每一個記憶胞 都有Ρ +摻雜的連接區域727，氧化物底層725，電荷捕獲 結構723，氧化物頂層721以及隔離區域730。記憶胞構成 在η型基底上。一個字元線710給一公共列的記憶胞提供 閘極電壓，一個位元線提供連接區域電壓給ρ +摻雜的連 接區域727到一公共行的記憶胞。圖7Β中的記憶胞與7Α 中的類似’除了是構成在ρ型基底740上並有η+摻雜的 連接區域727。 圖8Α和8Β是一串具有ρ型連接區域的電荷捕獲記憶 胞的簡圖。圖8Α顯示了在X軸方向上在相鄰電荷捕獲記 憶胞之間沒有隔離區域的電荷捕獲記憶胞串。每個記憶胞 有一個ρ +摻雜的連接區域827，一個氧化物底層825，一 19 1270078 14774twf.doc/y 捕獲結構823以及—個氧化物頂層821。這些記憶 月巴、在個η型基底840上。一個字元線810給一公共 歹J例如，一個共同字元線）的記憶胞提供閘極電壓，〆 個位兀線提供連接區域電壓給—公共行（例如，—個共同 位兀線）白勺記憶胞的p +摻雜的連接區域U7。圖8B顯示 了在Y軸方向上在相鄰電荷捕獲記憶胞之間有隔離區域的 電荷捕，記憶胞串。每個記憶胞有—個氧化物底層825， 、個電荷捕獲結構823，一個氧化物頂層821以及隔離區 域83〇。這些圮憶胞構成在一個η型基底840上。一個字 凡線810提供閘極電壓給一公共列（例如，一個共同字元 線）的記憶胞。 ，9Α和9Β是一串具有η型連接區域的電荷捕獲記憶 ，的簡圖。圖9Α顯示了在X軸方向上在相鄰電荷捕獲記 k胞之間沒有隔離區域的電荷捕獲記憶胞串。每個記憶胞 有一個n+摻雜的連接區域927，一個氧化物底層925，一 個電荷捕獲結構923以及一個氧化物頂層921。這些記憶 胞構成在一個p型基底940上。一個字元線910提供閘極 電壓給一公共列（例如，一個共同字元線）的記憶胞，一 個位元線^供連接區域電壓給一公共行（例如，一個共同 位元線）的記憶胞的P +摻雜的連接區域927。圖9B顯示 了在Y轴方向上在相鄰電荷捕獲記憶胞之間有隔離區域的 電荷捕獲記憶胞串。每個記憶胞有一個氧化物底層925， 一個電荷捕獲結構923，一個氧化物頂層921以及隔離區 域930。這些記憶胞構成在一個p型基底940上。一個字 20 1270078 14774twf.doc/y 兀線910提供閘極電壓給一公共列（例如，一個共同字元 線）的記憶胞。 ' ♦圖10是電荷捕獲記憶胞串的簡圖，顯示了在電荷捕 獲圮憶胞串上進行的抹除操作。體區域1002的電壓為 10V。將要被抹除的電荷捕獲記憶胞的字元線1〇1〇, 1〇2〇， 1030，和1040具有一 1〇v的電壓。提供連接區域電壓的位 兀線1003，1004，1〇05是浮動的。陣列中的記憶胞例如透 過從閘極到電荷捕獲結構以及從電荷捕獲結構到體區域的 FN電子穿隧來被抹除。 圖11是電荷捕獲記憶胞串的簡圖，顯示了在電荷捕 獲記憶胞串上進行的抹除操作。體區域11〇2的電壓為一 ιον。將要被抹除的電荷捕獲記憶胞的字元線111〇, 112〇， 1130，和1140具有ιον的電壓。提供連接區域電壓的位 元線1103，1104，11〇5是浮動的。陣列中的記憶胞例如透 過從閘極到電荷捕獲結構以及從電荷捕獲結構到體區域的 FN電子穿隧來被抹除。 圖12為電荷捕獲記憶胞串的簡化圖，顯示了在電荷 捕獲s己憶胞串中被選中的記憶胞上進行的程式化操作。體 區域1202接地。位元線12〇3和1205具有5V電壓，提供 將被程式化的記憶胞的連接區域電壓。位元線12〇4接地， 它不對應任何將被程式化的記憶胞的連接區域。將被程式 化的記憶胞的字元線1230上的電壓為— 5V。位於位元線 1203、1204和1205之間的字元線121〇和122〇和將被程 式化的記憶胞的字元線1230上的電壓為ιον。將被程式化 21 1270078 14774twf.doc/y 的圯k胞的字元線123〇的另一面是字元線^4()，其電壓 為一5V，或是接地。在字元線i21〇及丨22〇上的ι〇ν電壓 引起其所在的記憶胞的體區域的反轉，並且這反轉將位元 線1203’1204和1205的電壓與字元線1230的記憶胞的連 接區域在電路上耦合。電荷捕獲結構1233和1235屬於位 元線1203、1205與字元線1230的交叉點上的唯一記憶胞， 字元線1230的電壓高得足以將電荷越過記憶胞的氧化物 底層注入到電荷捕獲結構中。因此，只有電荷捕獲結構 1233和1235被程式化。 圖13為電荷捕獲記憶胞串的簡化圖，顯示了在電荷 捕獲胞串中被選中的記憶胞上進行的讀取操作。體區

域1302電壓為—ιον。位元線1303，1304和1305具有3V 電壓’其提供將被讀取的記憶胞的連接區域電壓。可供選 擇地’任何不對應將要被讀取的任何記憶胞連接區域的位 元線可以被接地。將被讀取的記憶胞的字元線133〇上的電 壓為一5V。位於位元線1303，1304和1305之間的字元線 1310和1320和將被讀取的記憶胞的字元線133〇上的電壓 為10V。將被程式化的記憶胞的字元線1330上的另一邊是 字元線1340，其電壓為一5V，或是接地。在字元線131〇 及1320上的ίον電壓引起在其所在的記憶胞的體區域中 的反轉，並且這反轉將位元線1303，1304和1305的電壓 與字元線1330的記憶胞的連接區域在電路上耦合。電荷捕 獲結構1333，1334和1335屬於位元線1303，1304，1305 與字元線1330的交叉點上的唯一記憶胞，字元線133〇的 22 1270078 14774twf.doc/y 電壓高得足以引起記憶胞連接區域和體區域之間的帶對帶 電流。因此，只有電荷捕獲結構1333，1334和1335被讀 取。 圖14為電荷捕獲記憶胞陣列的簡化圖，顯示了在電 荷捕獲記憶胞陣列上的抹除操作。體區域14〇2電壓為 10V。位元線1403，1404和1405具有10V的電壓，其提 供將被讀取的記憶胞的連接區域電壓。將被抹除的記憶胞 的字元線1410，1420，1430和1440上的電壓為_lov。陣 列中的記憶胞例如透過從電荷捕獲結構到體區域以及從閘 極到電何捕獲結構的FN電子穿随來被抹除。 圖15為電荷捕獲記憶胞陣列的簡化圖，顯示了在電 荷捕獲記憶胞陣列上的抹除操作。和圖14中的抹除操作不 同，在圖15中，相對與體區域來說，在閘極加正電壓。體 區域1502電壓為一 10V。位元線1503，1504和1505具有 — 10V的電壓，其提供將被讀取的記憶胞的連接區域電 壓。將被抹除的記憶胞的字元線1510, 1520, 1530和1540 上的電壓為10V。陣列中的記憶胞例如透過從體區域到電 荷捕獲結構以及從電荷捕獲結構到閘極的FN電子穿隧來 被抹除。 圖16為電荷捕獲記憶胞陳列的簡化圖，顯示了在電 荷捕獲記憶體陣列中被選中的記憶胞上進行的程式化操 作。體區域1602接地。位元線1603和1605具有5V電壓， 提供將被程式化的記憶胞的連接區域電壓。位元線16〇4 接地，它不對應任何將被程式化的記憶胞的連接區域。將 23 1270078 14774twf.doc/y 被程式化的記憶胞的字元線1620上的電壓為一5V。不對 應任何將被程式化的記憶胞的字元線 1610 ， 1630 和 1640 被接地。電荷捕獲結構1623和1625屬於位元線1603、1605 與子70線1620的交叉點上的唯一記憶胞，字元線1620的 電麼高得足以將電荷越過記憶胞的氧化物底層注入到電荷 捕獲結構中。因此，只有電荷捕獲結構1623和1625被程 式化。 斗圖17為電荷捕獲記憶胞陣列的簡化圖，顯示了在電 荷捕獲§己憶胞陣列上進行的讀取操作。體區域17〇2接地。 位元線1703，1704和1705具有3V電壓，其提供將被讀 取的記憶胞的連接區域電壓。可供選擇地，任何不對應將 要被4的任何記憶胞連接區域的位元線可以被接地。將被 程式化的記憶胞的字元線Π20上的電壓為— 5V。不對應 任何將被讀的記憶胞的字元線171〇，173〇和174〇被接地。 電荷捕獲結構1723，1724和172S屬於位元線丨703，丨7〇4， 1705與!1元線1720的交叉點上的唯一記憶胞，字元線172〇 $電壓高得足以引起記憶胞連接區域和體區域之間的帶對 ，電流。因此，只有電荷捕獲結構1723，1724和1725被 讀。 圖18是根據一個實施例形成的積體電路的簡單方框 圖。積體電路刪包括-個在半導體基底上執行使用電荷 捕獲記憶胞的記憶體陣列1800。列解碼器18〇1耦合到多 條字元線1802，這些字元線在記憶體陣列18〇〇中按列排 列。行解碼器1803耦合到多條位元線18〇4，這些位元線 24 1270078 在記憶體陣列1800中按列排列。在匯流排18〇5上提供位 址給行解碼器1803和列解碼器18〇1。區塊1806中的讀出 放大器和資料輸入結構透過資料匯流排18〇7耦合到行解 碼器1803。透過來自積體電路185〇上的輸入/輸出埠，或 來自積體電路1850的内部或外部其他資料源的資料輸入 線1811傳送資料到區塊娜中的資料輸入結構。透過來 自塊1806中的讀出放大器的資料輸出線1815傳送資料到 積體電路咖的輸人/輸料或其㈣或外部其他資料目 的地。一個偏壓方式狀態機18〇9控制偏壓方式供應電壓 1808的使用，例如用於抹除繁別與程式化鑒別的電^，和 為了程，化，抹除，讀記憶胞的佈值，例如用帶對帶電流。 、儘官上面借助工藝和實例對本發明進行了詳細的論 述’應該注意到這些例子只是用以描述而不應為本發明的

更動或修飾為等同變化 露如上，然而並非用以限定本發明 術人員，在不脫離本發明技術方案 揭示的方法及技術内容作出些許的 的等效實施例，但是凡县去胳胁‘ 發明技術方案範圍内，當可利用上述

25 1270078 14774twf.doc/y —雖然本發明已以較佳實施例揭露如上，然 :艮=發明’任何熟習此技藝者，在不脫離本笋明： ，圍内，當可作些許之更動與潤飾，因此本申 ^圍當，細之申請專利範讀界定者轉。x呆善 【圖式簡單說明】 獲結Y上A執是行捕獲記憶胞的簡圖，顯示了在電荷捕 獲結構的^ ^具有㈣制讀㈣作，此電荷捕 記憶胞ιΓ ί 淨正電荷比圖1B的相對要多。此 有一個η型連接區域。 圖 J R Η . 獲結構上/心了捕獲記憶胞的簡圖，顯示了在電荷捕 獲結構的上具有負電壓的讀取操作’此電荷捕 記憶胞1:何’存恶的淨負電荷比圖1A的相對要多。此 具有—個II型連接區域。

圖 1C 3 I 獲結構上個電荷捕獲記憶胞的簡11，顯示了在電荷捕 獲結構的=在祕上具有正電㈣讀取操作，此電荷捕 記情胎ιΓ何儲存#%的淨正電荷比圖1D的相對要多。此 一個P型連接區域。 獲結構上^個電荷捕獲記憶胞的簡圖，顯示了在電荷捕 獲結構的恭在閘極上具有正電壓的讀取操作，此電荷捕 記怜胎^何儲存態的淨負電荷比目lc的相對要多。此 =具有ip型連接區域。 圖 1 Εΐ η 圖 聯 % 電路符號。尺一個具有單個連接區域的電荷捕獲記憶胞的 1F疋兩個具有單個連接區域的電荷捕獲記憶胞串 26 1270078 14774twf.doc/y 起來的電路符镜。 圖疋個具有11型連接區域的電荷捕獲記憶胞的簡 用來自連觀域的電洞增&電荷舰結構的淨 正兔何來執行的程式化操作。 圖，圖強2^ —個具有_連接區域的電荷捕獲記憶胞的簡 門：工f電何捕獲結構上執行的1抹除操作，其以 行。”，J連接區域和體區域的總體方向上移動電洞來執 圖二】1Γ ί有n型連接區域的電荷捕獲記憶胞的簡 、； — '、、’、％荷捕獲結構上執行的另一種抹除操作，並 ;于。從連接區域和體區域到閘極總體方向上移動電洞來執 圖，型連接區域的電荷捕獲記憶胞的簡 域的^自p型基底或井區轉動透過n型體區 =加電荷捕獲賴的淨正電荷純行的程式化 圖，^^^具有13型連接區域的電荷捕獲記憶胞的簡 獲結構上執行的1抹除操作，其以 行。甲η連接區域和體區域的總體方向上移動電洞來執 圖2F是一個具有Ρ型連接區域的電荇 圖’顯示了在電荷捕獲結構上執=:何，己憶胞的簡 以在從連接區域和體區域到間極二:=，其 執行。 體方向上移動電洞來 27 1270078 14774twf.doc/y =3A是一個具有p型連接區域的電荷捕獲記憶胞的簡 :二f 了 了用來自連接區域的電子增加電荷捕獲結構的淨 負電何來執行的程式化操作。 图—個具有P型連接區域的電荷捕獲記憶胞的簡 Γ了在電荷捕獲結構上實現的—種抹除操作，其以 f 3極到連接區域和醜域_體方向上移動電子來執 行0 圖3_c是—個具有P型連接區域的電荷捕獲記憶胞的簡 :^不了在電荷捕獲結構上實現的另一種抹除操作， =從連接區域和體區域_極的賴方向上移動電子來 圖3D是—個具有n型連接區域的電荷捕獲記憶胞的簡 ^區ΪΓ利用來自n型基底或井區的電子移動透過P型 ^來增加電荷捕獲結構的淨負電荷來執行的程式化操 圖，= 固具有η型連接區域的電荷捕獲記憶胞的簡 荷捕獲結構上實現的—種抹除操作，其以 行。Ψβ連接區域和體區域的總體方向上移動電子來執 圖，有Π型連接區域的電荷捕獲記憶胞的簡 :峨區域和體區域到閘極的總體方向= 圖4Α是一個描述在不同記憶胞上執行抹除操作的圖 28 1270078 14774twf.doc/y 表。 r二Z▲ * —個記憶胞的—個電荷捕*結構上執 饤的程式化操作的圖表。 w圖- 疋“速在另—個記憶胞的另—個電荷捕獲結構 上執行的程式化操作的圖表。 心圖ΛΑ是具有p型連接區域的電荷捕獲記憶胞的簡圖， 區域在相鄰電荷捕獲記憶胞之間有一個隔離區域。 圖5BS具有n型連接區域的電荷捕獲記憶胞的簡圖， 區域在相鄰電荷捕獲記憶胞之間有一個隔離區域。 圖6Α是具有ρ型連接區域的電荷捕獲記憶胞的簡圖， 妾區域在曰相鄰電荷捕獲記憶胞之間沒有隔離區域。 圖6Β疋具有η型連接區域的電荷捕獲$ 目， 區域在/目鄰電荷捕獲記憶胞之間沒有隔離區域。 ”立圖T疋具有P型連接區域的電荷捕獲記憶胞的簡圖， ，心胞逖具有連通電荷捕獲記憶胞串的ΟΝΟ堆疊，在相 郇電荷捕獲記憶胞之間有隔離區域。 圖7Β &具有η型連接區域的電制獲記憶胞的簡圖， "己憶胞還具树通冑制獲記憶胞$的QNQ堆疊，在相 鄰電荷捕獲記憶胞之間有隔離區域。 圖8Α和8Β分別是是電荷捕獲記憶胞串的χ軸方向和 軸方向的簡圖，電荷捕獲記憶胞具有ρ型連接區域，連 ，域在相鄰記憶胞之間在χ軸方向上沒有隔離區域，在 γ輛方向上有隔離區域。 圖9Α和9Β分別是是電荷捕獲記憶胞串的χ軸方向和 29 1270078 14774twf.doc/y Y轴方向的簡圖，電荷捕獲記憶胞具有n型連接區域，連 接區域在相鄰記憶胞之間在X轴方向上沒有隔離區域，在 Υ軸方向上有隔離區域。 圖10是電荷捕獲記憶胞串的簡圖，顯示了利用在閘極 上加相對於體區域的負電壓執行的電荷捕獲記憶胞串的抹 除操作。 圖11是電荷捕獲記憶胞串的簡圖，顯示了利用在閘極 上加相對於體區域的正電壓執行的電荷捕獲記憶胞串的抹 除操作。 圖12是電荷捕獲記憶胞串的簡圖，顯示了在電荷捕獲 記憶胞串中選定的記憶胞上執行的程式化操作。 圖13是電荷捕獲記憶胞串的簡圖，顯示了在電荷捕獲 記憶胞串上執行的讀取操作。 圖14是電荷捕獲記憶胞陣列的簡圖，顯示了在電荷捕 獲圯慽胞陣列上利用在閘極上加相對於體區域的負電壓執 行的抹除操作。 ' 圖15是電荷捕獲記憶胞陣列的簡圖，顯示了在電荷捕 己UI陣列上利用在閘極上加相對於體區域的正電壓執 行的抹除操作。 圖16是電荷捕獲記憶胞陣列的簡圖，顯示了在電荷捕 獲記憶胞陣列中選定的記憶胞上執行的程式化操作。 圖17是電荷捕獲記憶胞陣列的簡圖，顯示了在電荷捕 獲記憶胞陣列上執行的讀取操作。 圖18是一個具有電荷捕獲記憶胞陣列和控制電路的積 1270078 14774twfdoc/y 體電路的簡圖。 【主要元件符號說明】 110、210、310 :閘極 120、220、320 :絕緣頂層 130、230、330、523、623、723、823、923、1233、 1235、1333、1334、1335、1623、1625、1723、1724、1725 : 電荷捕獲結構 140、340 :絕緣底層

150、250、350、527、627、727、827、927 :連接區 域 170、270、370、1002、1102、1202、1302、1402、 1502、1602、1702 ··體區域 240 :穿隧絕緣體 280、380 :基底或井區 410、420 :曲線

510、610、710、810、910、1010、1020、1030、1040、 1110、1120、1130、1140、1210、1220、1230、1240、1310、 1320、1330、1340、1410、1420、1430、1440、1510、1520、 1530、1540、1610、1620、1630、1640、1710、1720、1730、 1740 :字元線 521、621、721、82卜921 :氧化物頂層 525、625、725、825、925 ··氧化物底層 530、730、830、930 :隔離區域 540、640、740、840、940 :基底 31 1270078 14774twf.doc/y 1003、1004、1005、1103、1104、1105、1203、1204、 1205、1303、1304、1305、1403、1404、1405、1503、1504、 1505、1603、1604、1605、1703、1704、1705 :位元線 § 1800 ： :記憶體陣列 1801 ： :列解碼器 1802 ： :多條字元線 1803 ： :行解碼器 1804 ： 多條位元線 1805 ： :匯流棑 1806 ： 區塊 1807 ： :資料匯流排 1808 ： ’偏壓方式供應電壓 1809 ： 偏壓方式狀態機 1811 ： :資料輪入線 1815 ： :資料輪出線 1850 ： :積體電路 32

Claims (1)

1270078 14774twf.doc/y 十、申請專利範圍： 1.-種以行和列形式排列的記憶胞陣列的操作方法， 各該記憶胞包含-體區域，—連接區域，一絕緣底層，— 個，荷捕獲結構，-絕緣項層及—間極，其中在一記憶胞 灯特疋饤内的該些記憶胞的該些連接區域被電性連接 到=的多數條位元線巾―敎位元線，在—記憶胞列中 -特，列_該些記憶_該些絕緣頂層被雜連接 列❹歸字域卜特定字元線，此方法包括： 把力口第f爲麼方式’以決定在至少一個被選中的記憶 ，的該巧捕獲結構的-電荷儲存態，其中該第一偏壓 it:第：？壓在連接該選中的記憶胞的該連接區域的 祷疋位兀、、泉上，及施加一第二電壓 十 的記憶胞的該絕緣頂層的—特定字元線；以及|§〜 元線ί=、ί輯:的雜胞的該體區域和該特定位 兀線之間的心’以決定該選中 構的該電荷儲存態。 …心何捕獲結 2. 如申請專利範圍第丨項所述之以 記憶胞陣列的操作方法，其中各 == 該些位元線中至少其中-條位元線的-部^。連紅域疋 3. 如申請專利範圍第丨項所述之以 記憶胞陣列的操作方法，其中該體的 半導體基底的一部分。 $忒連接區域是一 4. 如申請專利範圍第丨項所述之以 記憶胞陣列的操作方法，其，該第 33 1270078 差在該選中的記憶胞的該體區域和該選中的記憶胞的該連 / 接區域之間。 5·如申請專利範圍第1項所述之以行和列形式排列的 記憶胞陣列的操作方法，其中該第〆偏壓方式引起在該選 中的記憶胞的該閘極和該選中的記憶胞的該連接區域之間 的一第一電壓差，以及在該選中的記憶胞的該體區域和該 選中的記憶胞的該連接區域之間的〆第二電壓差，其中該 第一電壓差和該第二電壓差產生足夠大帶對帶穿隧電流 (band-to_band tunneling current)用於所述的測量，該第一電 壓差及該第二電壓差不改變該選中的記憶胞的該電荷儲存 於5V 〇

9·如申請專利範圍第1 列形式排列的 6·如申請專利範圍第1項所述之以行和列形式排列的 纪憶胞陣列的操作方法，其中該第一偏壓方式引起在該選 中的A|思胞的该閘極和該選中的記憶胞的該連接區與之間 的一第一電壓差至少為5V，而在該選中的記憶胞的該體區 域和該選中的記憶胞的該連接區域之間的一第二電壓差小 八中.亥選中的記憶胞的該體區域 〇 $所述之以行和 34 1270078 14774twf.doc/y 記憶胞陣列的操作方法，更包括： 施加一第二偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加一淨正電荷來調整該選中的記憶胞的 該電荷儲存態；以及 施加一第三偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加一淨負電荷來調整該選中的記憶胞的 該電荷儲存態。

10. 如申請專利範圍第1項所述之以行和列形式排列 的記憶胞陣列的操作方法，更包括： 施加一第二偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加一淨正電荷來調整該選中的記憶胞的 該電荷儲存態，從而程式化該選中的記憶胞；以及 施加一第三偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加一淨負電荷來調整該選中的記憶胞的 該電荷儲存態，從而抹除該選中的記憶胞。

11. 如申請專利範圍第1項所述之以行和列形式排列 的記憶胞陣列的操作方法，更包括： 施加一第二偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加一淨正電荷來調整該選中的記憶胞的 該電荷儲存態，從而抹除該選中的記憶胞；以及 施加一第三偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加一淨負電荷來調整該選中的記憶胞的 該電荷儲存態，從而程式化該選中的記憶胞。 12. 如申請專利範圍第1項所述之以行和列形式排列 35 1270078 14774twf.doc/y 的記憶胞陣列的操作方法，更包括·· ^施加一第二偏壓方式，透過在該選中的記憶胞的該電 ，捕，結構中，增加—淨正電荷來調整該射的記憶胞的 該電荷儲存態；以及 帝施ir第三偏壓方式，經由該選中的記憶胞的該閘極 勺黾子牙隨，在5亥選中的記憶胞的該電荷社场

13·如申請專利範圍第1項所述之以行和列形式排列 的記憶胞陣列的操作方法，更包括： μ施壓方式’經由該選中的記憶胞的該閘極 、電，穿隧，在該選中的記憶胞的該電荷捕獲結構中，增 力口-淨正電荷來調整該選中的記憶胞的該電荷儲存態；以 及 加—第二偏壓方式，透過在該選中的記憶胞的該電 ^币^、、°構中，增加—淨負電荷來調整該選中的記憶胞的 该電荷儲存態。

的請專職圍第1項所述之以行和列形式排列 勺Zfe胞陣列的操作方法，更包括： 細2 —第二偏壓方式，透過在該選中的記憶胞的該電 兮雷中，增加—淨正電荷來調整該選中的記憶胞的 Θ電何儲存態；以及 域的第三偏壓方式，經由該選中的記憶胞的該體區 電子損在該選中的記憶胞的該電荷捕獲結構中，增 ϋ一淨負電荷來調整該射的記憶胞的該電荷儲存態。曰 36 1270078 14774twf.d〇c/\ 15·如f請專利_第丨項所述之 的記憶胞陣列的操作方法，更包括： 此气排列 施加一第二偏壓方式，經選 域的電洞穿隧名訪唧占， 〜。匕^胞的巧體!^ 加-淨正1來:二：記憶胞的該電荷捕獲結構中，增 〜中的記憶胞的電荷儲存態；以及 捕¥处槿φ l方式，透過在該選中的記憶胞的該電荷 捕k、、、吉構中，增加一淨倉φ 電荷儲存態。 貞$何來ι㈣中的記憶胞的該 的=月專利範圍第1項所述之以行和列形式排列 的疏胞陣列的操作方法，更包括： 荷捕二偏壓方式，透過在該選中的記憶胞的該電 今’增加—淨正電荷來調整該選中的記憶胞的 4私何储存態；以及 第二偏壓方式，經由該選中的記憶胞的該體區 子在該選中，的記憶胞的該電荷捕獲結構中，增 口 /r、電=來調整該選中的記憶胞的該電荷儲存態。 的奸申请專利範圍第1項所述之以行和列形式排列 的圯=胞陣列的操作方法，更包括： ㈣二偏壓方式，經由該選中的記憶胞的該體區 二j,…=洞在該選中的記憶胞的該電荷捕獲結構中，增加 一〉尹二來調整該選中的記憶胞的電荷儲存態；以及 第二偏壓方式透過在該選中的記憶胞的該電 =:構中，增加-個淨負電荷來調整該選中的記憶胞 的该電何儲存態。 37 1270078 14774twf.doc/y l8·如申請專利範圍第1 、— 的記憶胞陣列的操作方法，、斤述之以行和列形式排列 施加一第二偏壓方式括· 荷捕獲結構中，增加一广正在該選中的記憶胞的該電 該電荷儲存態；以及平兒荷來調整該選中的記憶胞的 施加一第三偏壓方式，細 區域的帶對帶熱電子在兮！:由該選中的記憶胞的該連接 中’增加—淨負電荷來己憶胞的該電荷捕獲結構 態。 麥建中的記憶胞的該電荷儲存 19·如申請專利範圍第 的記憶胞陣列的操作方法，項所述之以行和列形式排列 施加一第二偏壓方式，括· 區域的帶對帶熱電洞在㈣、:由該選中的記憶胞的該連接 中，增加一淨正電荷“=憶胞的該電荷捕獲結構 態；以及 孩璉中的記憶胞的該電荷儲存 施加一第三偏厣方々 荷捕獲結構中，增力:一二盒=在該選中的記憶胞的該電 該電荷儲存態。 乎、'^荷來調整該選中的記憶胞的 20·如申請專利範圍 、 的記憶胞陣列的操作方去苴負所述之以行和列形式排列 捕獲結構的每-部分的該電;己憶胞的該電荷 21.如申請專利範圍 #心為儲存-位凡。 的記憶胞陣列的操作方法，苴=:以行和列形式排列 捕獲結構的每-部分的該電荷儲;該電荷 38 1270078 14774twf.doc/y 22.如甲^專賴圍第丨項所述之以行 =!=:方法’其中該第1壓方式產= 電洞不足以干擾该選中的記憶胞的該電荷儲存能。 23·如申請專利範圍第1項所述之 心 的記憶胞陣列的操作方法，其中該第1二： 電子還不足以干擾該選巾的記憶胞的 _的'、，、 w請專利範圍第！項所述订：存恶。、 的記憶胞卩㈣的操作方法，更包括：T，形式排列 施加一第二偏壓方式，透過在該 荷捕獲結構中，增加_淨正電荷調整胞的该電 電荷儲存態；以及 k中的記憶胞的該 施加-第三偏壓方式，透 荷捕獲結構中，增加 y⑹憶胞的該電 電荷儲存態； 貞％_整_中的記憶胞的該 —調整該選中記憶胞的該電;;三偏壓方式其’ 輪;當由該第二偏壓方：， 個調整該選中記憶胞的 偏《方式中的; H 精糾，所述的電心 25.如申請專利範圍第丨 記憶胞陣列的操作方法，更包括 仃和列形式排列的 施加一第二偏壓方式， 二、 荷捕獲結構中，增加一 ^在該選中的記憶胞的該電 電荷儲存態；以及 μ H周整该選中的記憶胞的該 39 1270078 14774twf.doc/y 施加-第三偏壓方式，透過在該選中的記憶 何捕獲結構中’增加一淨負電荷碉敕 甩 電荷儲存態； 中的胞的該 其中所賴㈣第二偏齡式和該第三倾方式兑 ,1、a :用於調整該選中記憶胞_電荷儲存態的電流，至 夕疋由該第二偏壓方式和該第二 調整兮、竖“ W偏堡方式中的另〜個用於 - <中的，己k胞的該電荷儲存態的電流的10倍。 26 —種非揮發性記憶體，包括： 多數條位元線； :記憶胞陣列’包括以行和列形式排列的多數個記憶 ’各该記憶胞均包括： 一體區域； 跑連接區域’與賴區域相連接，其巾的在該些記憶 到z 特定行内的該些記憶胞的該連接區域被電性連接 〜t位元線中相應的一位元線； 一絕緣底層，與該體區域相連； 相連·電荷捕獲結構，具有一電荷儲存態並與該絕緣底層 :絕緣頂層，與該電荷捕獲結構相連； 兮此f數條字元線，與該些記憶胞的該些絕緣頂層相連， =些字7L線中的各該字元線為該些記憶胞列中一特定列内 、°亥些5己憶胞提供一閘極電壓。 知一Γ邏輯電路，與該些位元線和該些字元線相連，其施 第偏壓方式，以決定至少一選中的記憶胞的該電荷 1270078 14774twf.doc/y 捕獲結構的該電荷儲存態，該邏輯電路透過測量響應於該 弟一偏壓方式的一電流，以決定該選中的記憶胞的該電何 捕獲結構的該電荷儲存悲’該電流是在該選中的記憶胞的 該體區域和該選中的記憶胞的該連接區域之間的電流。 27. 如申請專利範圍第26項所述之非揮發性記憶體， 其中各該記憶胞的該連接區域都是該些位元線中至少一條 位元線的一部分。 28. 如申請專利範圍第26項所述之非揮發性記憶體， 其中在同一記憶胞列内的該些記憶胞共用一列絕緣底層， 一列電荷捕獲結構，一列絕緣頂層；以及 對同一記憶胞列内的各該記憶胞來說，該絕緣底層是 該列絕緣底層的一部分，其該電荷捕獲結構是該列電荷捕 獲結構的一部分，其該絕緣頂層是該列絕緣頂層的一部分。 29. 如申請專利範圍第26項所述之非揮發性記憶體， 其中同一記憶胞列内的該些記憶胞共用一列絕緣底層；以 及 對同一記憶胞列内的各該記憶胞來說，該絕緣底層是 該列絕緣底層的一部分。 30. 如申請專利範圍第26項所述之非揮發性記憶體，其 中同一記憶胞列内的該些記憶胞共用一列電荷捕獲結構； 以及 對同一記憶胞列内的各該記憶胞來說，該電荷捕獲結 構是該列電荷捕獲結構的一部分。 31. 如申請專利範圍第26項所述之非揮發性記憶體，其 41 1270078 14774twf.doc/y 中同一記憶胞列内的該些記憶胞共用一列絕緣頂層；以及 對同一記憶胞列内的各該記憶胞來說，該絕緣頂層是 該列絕緣頂層的一部分。 32·如申請專利範圍第26項所述之非揮發性記憶體， 其中各該記憶胞的該連接區域都是該些位元線中至少一條 位元線的一部分。 33·如申請專利範圍第26項所述之非揮發性記憶體， 其中該些邏輯電路偏壓方式，為在該體區域内形成一反 轉，一任意電晶體透過該反轉，把相應的該位元線與該選 中記憶胞的該連接區域連接起來，該任意電晶體是指在一 選中的記憶胞行中，位於1)該選中的記憶胞行的一第一 端點和2)該選中的記憶胞行内該選中的記憶胞之間的該 任意電晶體。 34·如申請專利範圍第26項所述之非揮發性記憶體， 其中該第一偏壓方式施加一電壓差到該選中的記憶胞的該 體區域和該連接區域之間。 35·如申請專利範圍第26項所述之非揮發性記憶體， 其中該第一偏壓方式引起在該選中的記憶胞的該閘極和該 選中的記憶胞的該連接區域之間的一第一電壓差，以及在 該選中的記憶胞的該體區域和該選中的記憶胞的該連接區 域之間的一第二電壓差，其中該第一電壓差和該第二電壓 差產生足夠大帶對帶穿隧電流用於所述的測量，該第一電 壓差及該第二電壓差不改變該選中的記憶胞的該電荷儲存 態0 42 1270078 14774twf.doc/y 36·如申請專利範圍第26項所述之非揮發性記憶體， 其中该第一偏壓方式引起在該選中的記憶胞的該閘極和該 通中的§己憶胞的該連接區與之間的一第一電壓差至少為 5V，而在該選中的記憶胞的該體區域和該選中的記憶胞的 该連接區域之間的一第二電壓差小於5V。 37·如申請專利範圍帛％項所述之非揮發性記憶體， 其中該第-偏壓方仏丨起至少—帶料電流分量透過該被 選中記憶胞的該連接區域。 38.如申請專利範圍第26項所述之 其中該選中的記憶胞的該體區域是—半導體基底;的井 •如曱睛專利範圍第 更包括 項尸/Τ返之非揮發性記憶體 莅插ίΐ二f—偏壓方式’透過在該選中的記憶胞的該電 ’增加—淨正電荷來調整該選中的記憶胞的 遠電何儲存態；以及 荷捕二二:轉方式，透過在該選中的記憶胞的該電 該電淨1電荷來調整該選中的記憶胞的 施加一第二偏壓方 荷捕獲結構中，增加一广還，在該選中的記憶胞的該電 該電荷儲存能，』正電荷來調整該選中的記憶胞的 存心攸而私式化該選中的記憶胞；以及 43 1270078 14774twf.doc/y 該電冇儲e :，貞電荷來輕簡巾的記憶胞的 從而抹除該選中的記憶胞。 更包括料利範㈣26韻述之非揮發性記憶體， 荷：構;?:=，選中的記憶胞的該電 該電荷儲存態，從而抹除該 荷捕獲結構;:二，在該選中的記憶胞的該電 該電荷儲存態，從而程=化周整該選中的記憶胞的 仏如申請專利範:化t中的記憶胞。 更包括： 弟項所述之非揮發性記憶體， 施加一第二偏壓方 荷捕獲結構中，增加透過在該選中的記憶胞的該電 該電荷儲存態；、乎正電荷來調整該選中的記憶胞的 施加一第三偏壓古 的電子穿隨，在兮、竖1式 該選中的記憶胞的該問極 加一淨負電荷來的記憶胞的該電荷捕獲結構中，增 43如由往亥選中的記憶胞的該電荷儲存態。 更包括：％利乾圍帛26項所述之非揮發性記憶體， 的雷第—偏壓方式，經由該選中的記憶胞的該閘極 加一二牙】丄在该選中的記憶胞的該電荷捕獲結構中，增 ’尹正“何來難該選中的記憶胞_電荷儲存態，·以 44 1270078 14774twf.doc/y 及 朴，，加第二偏壓方式，透過在該選中的記憶胞的該電 荷捕U、、、n構中，增加一淨負電荷來調整該選中的記憶胞的 該電荷儲存態。 44·如申请專利範圍第26項所述之非揮發性記憶體， 更包括： #、加加第一偏壓方式，透過在該選中的記憶胞的該電 荷捕G、、、n構中，增加一淨正電荷來調整該選中的記憶胞的 5亥電何儲存態；以及 、靶加―第三偏壓方式，經由該選中的記憶胞的該體區 域的電子穿隧在該選中的記憶胞的該電荷捕獲結構中，增 加一淨負電荷來調整該選中的記憶胞的該電荷儲存態。 45·如申凊專利範圍第26項所述之非揮發性記憶體， 更包括： 、=加一第二偏壓方式，經由該選中的記憶胞的該體區 域的電洞穿隧在該選中的記憶胞的該電荷捕獲結構中，增 加’爭正電荷來調整選中的記憶胞的電荷儲存態；以及 、加第三偏壓方式，透過在該選中的記憶胞的該電荷 捕獲結構中’增加_淨負電荷來調整該選中的記憶胞的該 電荷儲存態。 46·如申請專利範圍第26項所述之非揮發性記憶體， 更包括： #把加一第二偏壓方式，透過在該選中的記憶胞的該電 何捕獲結構巾’增加—淨正電荷細整_巾的記憶胞的 45 1270078 14774twf.d〇c/v 該電荷儲存態；以及 心Γ加—第三偏壓方式’經由該選中的記憶胞的該體區 5 一 =電子在該選巾，的記憶胞的該電荷觀結構中，增 σ子負電荷來難該選巾的記憶胞的該電荷儲存態。 47.如申請專利範圍第26項所述之非揮發性記:隐體， 更包括： 祕沾第—偏壓方式，經由該選中的記憶胞的該體區 二…、㈣在該選巾的記憶胞的該電荷麵結構巾，增加 一衫電1來/周整該選中的記憶胞的電荷儲存態；以及 -第二偏壓方式透過在該選中的記憶胞的該電 :該電;SI態增加—個淨負電荷來調整該選中峨 =8.如巾請專利範圍第％項所述之非揮發性記憶體， 更包括： 1^:第二偏壓方^ ’透過在該射的記憶胞的該電 :雷：：六I ’增加—淨正電荷來調整該選中的記憶胞的 5玄電何儲存態；以及 M 第三偏壓方式，經由該選中的記憶胞的該連接 Γ ?讀電？在該選巾的記憶胞的該電荷捕獲結構 能。 、％何來調整該選中的記憶胞的該電荷儲存 更包如中請專利範㈣26項所狀_發性記憶體， 第一偏壓方式，經由該選中的記憶胞的該連接 46 1270078 14774twf.doc/y J域的：對帶熱電洞在該選中的記憶胞的該電 nr淨正電荷來調整該選中的記憶胞的該電荷儲s 行捕:二偏壓方式’透過在該選中的記憶胞的該電 增加-淨負電荷來調整該選中的記憶胞的 料利範圍第26項所述之轉發性記憶體， 荷料該電荷捕獲結構的每—部分的該電 复中=:°月專利_第26項所述之非揮發性記憶體’ 該電荷捕獲結構的每-部分的該電 其中專利範圍第26項所述之非揮發性記憶體， 憶胞ί該電荷Si產生的熱電洞不足以干擾該選中的記 其中兮第申:厂專利乾圍第26項所述之非揮發性記憶體， 記憶的熱電子還不足以干擾該選中的 更包括：月專利範圍第26項所述之非揮發性記憶體， 施力U —第二低 荷捕獲結構中， < 方:、透過在該選中的記憶胞的該電 電荷儲存態；以】加一淨正電荷調整該選中的記憶胞的該 方也力 XJ —二 ^ I方式，透過在該選中的記憶胞的該電 47 1270078 14774twf.doc/y 荷捕獲結構中 電荷儲存態； 增加一 /爭負電荷調整該選中的記憶胞的該 —其;中，當由該第二騎方式和該第三偏壓方式其中之 调整韻中β憶胞的錢荷儲存態時，所述的電流約為 OOnA，當㈣第二胁方式和該第三偏壓方式中的另一 個調整該選中記憶胞的該電荷儲存態時，所述的電流約為 55. 如申請專利範㈣26項所述之非揮發性記憶體， 更包括： …施加-第二偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構巾，增加- #正電荷調整該選巾的記憶胞的該 電荷儲存態；以及 —施加-第三偏壓方式，透過在該選中的記憶胞的該電 荷捕獲結構中，增加〆淨負電荷調整該選中的記憶胞的該 電荷儲存態； 其中所述的由該第二偏壓方式和該第三偏壓方式其 中之一用於調整該選中記憶胞的該電荷儲存態的電流，至 夕疋由5亥弟一偏壓方式和6亥第二偏壓方式中的另一個用於 調整該選中的記憶胞的該電荷儲存態的 56. —種非揮發性記憶體的製造方之=^口 提供一半導體底層； 提供多數條位元線； 提供一記憶胞陣列，包括以行和列形式排列的多數個 記憶胞組成，每個記憶胞均包括·· 48 I27〇〇784twf,oc/y 體區域； 师域’触體區域相連接，其中的錢些記憶 ^ ，疋仃内的该些記憶胞的該連接區域被電性連接 到該些位元線巾相應的—位元線； 連接 一絕緣底層，與該體區域相連； 相連 一電荷捕獲結構，具有—電荷儲存態並與該絕緣底層 一絕緣頂層，與該電荷捕獲結構相連；

提供多數條字元線，與該些記憶胞的該些絕緣頂 連’ 4些子元線巾的各該字元線為該些記憶胞列中 6 列内的該些記憶胞提供一閘極電壓。 、疋 提供一邏輯電路，與該些位元線簇和該些字元線 連，其施加-第-偏壓方式，以決定至少—選中的: 的該電荷顧結制該電射轉態，該_電路、、= 響應於該第-偏壓方式的-電流來，以決定該選中的二 胞的該電荷捕獲結構的該電荷儲存態，該電流是在节；^

的記憶胞的該體區域和該選中的記憶胞誠連接區== 的電流。 4之間 49